JP3163621B2 - 無線端末装置のクロック周波数補正方式 - Google Patents
無線端末装置のクロック周波数補正方式Info
- Publication number
- JP3163621B2 JP3163621B2 JP17116390A JP17116390A JP3163621B2 JP 3163621 B2 JP3163621 B2 JP 3163621B2 JP 17116390 A JP17116390 A JP 17116390A JP 17116390 A JP17116390 A JP 17116390A JP 3163621 B2 JP3163621 B2 JP 3163621B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- oscillation
- circuit
- wireless terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Clocks (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、時計機能を有する無線端末装置において、
当該機能の時刻精度を向上させるためのクロック周波数
補正方式に関する。
当該機能の時刻精度を向上させるためのクロック周波数
補正方式に関する。
［従来の技術］ 無線端末装置には、基準発振周波数発生回路等の発振
回路部が組込まれているが、同装置に時計機能を付加す
る場合には、それらの発振回路部とは別に、さらに時計
機能用発振回路部を独立して設ける必要がある。すなわ
ち、基準発振周波数発生回路等、無線端末装置の主動作
に必要な回路は、同装置の電源オン・オフにより作動・
停止するが、時計機能用発振回路部は、装置電源がオフ
になっても常時作動させておかなければならないからで
ある。
回路部が組込まれているが、同装置に時計機能を付加す
る場合には、それらの発振回路部とは別に、さらに時計
機能用発振回路部を独立して設ける必要がある。すなわ
ち、基準発振周波数発生回路等、無線端末装置の主動作
に必要な回路は、同装置の電源オン・オフにより作動・
停止するが、時計機能用発振回路部は、装置電源がオフ
になっても常時作動させておかなければならないからで
ある。
［発明が解決しようとする課題］ 上述した時計機能用発振回路部は、一般に、無線端末
装置内の基準発振周波数発生回路部等に比べ発振周波数
精度の悪いものを使用し、低コスト化を図っている。例
えば、パーソナルコンピュータに実装されている時計機
能用発振回路部のクロック周波数精度は、常温で±20PP
M程度であり、一箇月に約一分の誤差を生じている。
装置内の基準発振周波数発生回路部等に比べ発振周波数
精度の悪いものを使用し、低コスト化を図っている。例
えば、パーソナルコンピュータに実装されている時計機
能用発振回路部のクロック周波数精度は、常温で±20PP
M程度であり、一箇月に約一分の誤差を生じている。
本発明はこのような事情にもとづいてなされたもの
で、時計機能の時刻精度を向上させることのできる無線
端末装置のクロック周波数補正方式の提供を目的とす
る。
で、時計機能の時刻精度を向上させることのできる無線
端末装置のクロック周波数補正方式の提供を目的とす
る。
［課題を解決するための手段］ 上記目的を達成するために、請求項１記載の発明は、
基準発振周波数発生回路部、および時計機能を実現する
ための時計機能用発振回路部を内蔵した無線端末装置に
おいて、 電源オンのとき、前記無線端末装置に内蔵された基準
発振周波数発生回路部で発生するクロック周波数と、前
記基準発振周波数発生回路より発振周波数精度の低い前
記時計機能用発振回路部で発生するクロック周波数とを
比較し、その比較結果にもとづき前記時計機能発振回路
部で発生するクロック周波数を補正し、電源オフ状態で
は前記時計機能用発振回路部で発生するクロック周波数
の補正動作を停止する方式としてある。
基準発振周波数発生回路部、および時計機能を実現する
ための時計機能用発振回路部を内蔵した無線端末装置に
おいて、 電源オンのとき、前記無線端末装置に内蔵された基準
発振周波数発生回路部で発生するクロック周波数と、前
記基準発振周波数発生回路より発振周波数精度の低い前
記時計機能用発振回路部で発生するクロック周波数とを
比較し、その比較結果にもとづき前記時計機能発振回路
部で発生するクロック周波数を補正し、電源オフ状態で
は前記時計機能用発振回路部で発生するクロック周波数
の補正動作を停止する方式としてある。
また、請求項２記載の発明は、電源オンのとき、前記
無線端末装置に内蔵された受信周波数測定回路部で発生
するクロック周波数と、前記基準発振周波数発生回路よ
り発振周波数精度の低い前記時計機能用発振回路部で発
生するクロック周波数を補正し、電源オフ状態では前記
時計機能用発振回路部で発生するクロック周波数の補正
動作を停止する方式としてある。
無線端末装置に内蔵された受信周波数測定回路部で発生
するクロック周波数と、前記基準発振周波数発生回路よ
り発振周波数精度の低い前記時計機能用発振回路部で発
生するクロック周波数を補正し、電源オフ状態では前記
時計機能用発振回路部で発生するクロック周波数の補正
動作を停止する方式としてある。
［作用］ 本発明は上述の構成としたので、電源オンの状態で
は、基準発振周波数発生回路あるいは受信周波数測定回
路部で発生したクロック（以下、基準クロックというこ
ともある）の周波数により、時計機能用発振回路部で発
生したクロック（以下、被補正クロックということもあ
る）の周波数を補正するため、被補正クロック周波数の
精度が基準クロックの精度なみに向上する。
は、基準発振周波数発生回路あるいは受信周波数測定回
路部で発生したクロック（以下、基準クロックというこ
ともある）の周波数により、時計機能用発振回路部で発
生したクロック（以下、被補正クロックということもあ
る）の周波数を補正するため、被補正クロック周波数の
精度が基準クロックの精度なみに向上する。
一方、電源オフの状態では、基準クロックがなくなる
ので前記補正動作を停止し、時計機能用発振回路部で発
生したクロックの精度悪化を防止している。
ので前記補正動作を停止し、時計機能用発振回路部で発
生したクロックの精度悪化を防止している。
［実施例］ 以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一実施例を示すブロック図であ
る。
る。
図面において、１は基準発振周波数発生回路部、２は
時計機能用発振回路部であり、前者の方がクロック発振
周波数の精度は高い。これら回路部1,2で発生したクロ
ック信号は、周波数比較回路部３に出力され、同回路部
３において、基準発振周波数発生回路部１で発生した基
準クロックと比較される。周波数比較回路部３では、当
該比較動作により、被補正クロックの周波数が基準クロ
ックの周波数に対してどの程度ずれているかを検出し、
その検出結果を制御信号として可変分周回路部４へ出力
する。可変分周回路部４では上記被補正クロックのずれ
分だけ時計機能用発振回路部２の出力周波数を補正し、
当該クロック信号にて時刻計数回路部５を作動させて、
時刻の計数を行なう。
時計機能用発振回路部であり、前者の方がクロック発振
周波数の精度は高い。これら回路部1,2で発生したクロ
ック信号は、周波数比較回路部３に出力され、同回路部
３において、基準発振周波数発生回路部１で発生した基
準クロックと比較される。周波数比較回路部３では、当
該比較動作により、被補正クロックの周波数が基準クロ
ックの周波数に対してどの程度ずれているかを検出し、
その検出結果を制御信号として可変分周回路部４へ出力
する。可変分周回路部４では上記被補正クロックのずれ
分だけ時計機能用発振回路部２の出力周波数を補正し、
当該クロック信号にて時刻計数回路部５を作動させて、
時刻の計数を行なう。
上記一連の動作は電源オンの状態のときのみ行なう。
すなわち、電源オフ状態においては、基準発振周波数発
生回路部１からの出力がないため、被補正クロックの周
波数がそのまま誤差として検出されてしまい、正常な補
正動作を行なうことができない。そこで、電源オフのと
きは、時計機能用発振回路部２のクロック信号をそのま
ま時刻計数回路部５に出力、時刻の計数を行なう。
すなわち、電源オフ状態においては、基準発振周波数発
生回路部１からの出力がないため、被補正クロックの周
波数がそのまま誤差として検出されてしまい、正常な補
正動作を行なうことができない。そこで、電源オフのと
きは、時計機能用発振回路部２のクロック信号をそのま
ま時刻計数回路部５に出力、時刻の計数を行なう。
第２図は本発明の第二実施例を示すブロック図、第３
図は同ブロック中の受信波周波数測定回路を示すブロッ
ク図である。
図は同ブロック中の受信波周波数測定回路を示すブロッ
ク図である。
本実施例では、無線端末装置に受信部７、および受信
波の周波数を測定するための回路部（受信波周波数測定
回路部）８を備えている。そして、受信波周波数測定回
路部８で基準クロックを発生させ、この基準クロックの
周波数と被補正クロック（時計機能用発振回路部２から
出力）の周波数とを周波数比較回路３にて比較する。周
波数比較回路３では、被補正クロックの周波数が基準ク
ロックの周波数に対してどの程度ずれているかを検出
し、その検出結果を制御信号として可変分周回路部４へ
出力する。可変分周回路部４では第一実施例と同様に時
計機能用発振回路部２の出力周波数を補正し、当該クロ
ック信号にて時刻計数回路部５を作動させて、時刻の計
数を行なう。
波の周波数を測定するための回路部（受信波周波数測定
回路部）８を備えている。そして、受信波周波数測定回
路部８で基準クロックを発生させ、この基準クロックの
周波数と被補正クロック（時計機能用発振回路部２から
出力）の周波数とを周波数比較回路３にて比較する。周
波数比較回路３では、被補正クロックの周波数が基準ク
ロックの周波数に対してどの程度ずれているかを検出
し、その検出結果を制御信号として可変分周回路部４へ
出力する。可変分周回路部４では第一実施例と同様に時
計機能用発振回路部２の出力周波数を補正し、当該クロ
ック信号にて時刻計数回路部５を作動させて、時刻の計
数を行なう。
ここで、受信波周波数測定回路部８は、第３図に示す
ような構成となっている。すなわち、入力端子11から受
信波を入力し、局部発振周波数回路部14の出力と受信波
とをミキサ12で合成し、かつ中間周波数増幅器13にて周
波数の差成分を増幅する。続いて、分周器16により増幅
信号を分周し、出力端子18から基準クロックとして出力
する。
ような構成となっている。すなわち、入力端子11から受
信波を入力し、局部発振周波数回路部14の出力と受信波
とをミキサ12で合成し、かつ中間周波数増幅器13にて周
波数の差成分を増幅する。続いて、分周器16により増幅
信号を分周し、出力端子18から基準クロックとして出力
する。
なお、図中15はディスクリミネータ、17は復調出力端
子である。受信波の周波数は精度の高い基地局側装置で
発生しており、通常は低温から高温までの広い温度範囲
（−20℃〜＋60℃）で±5PPM以下である。
子である。受信波の周波数は精度の高い基地局側装置で
発生しており、通常は低温から高温までの広い温度範囲
（−20℃〜＋60℃）で±5PPM以下である。
したがって、出力端子18から出力される基準クロック
周波数は、第２図の時計機能用発振回路部２で発生する
クロック周波数より高精度である。
周波数は、第２図の時計機能用発振回路部２で発生する
クロック周波数より高精度である。
第二実施例においても、時計機能用発振回路部２から
出力したクロック周波数の補正は電源オンのときのみ行
ない、電源オフ時には当該補正動作は行なわない。
出力したクロック周波数の補正は電源オンのときのみ行
ない、電源オフ時には当該補正動作は行なわない。
［発明の効果］ 以上説明したように本発明は、無線端末装置が電源オ
ンのとき、時計機能用発振回路部で発生するクロック周
波数を、より精度の高い基準発振周波数発生回路部から
のクロック周波数あるいは基地局等から送られてきた受
信波の周波数と比較することにより、当該時計機能用発
振回路部のクロック周波数を補正し、これにより時計精
度の向上を図ることができる効果がある。
ンのとき、時計機能用発振回路部で発生するクロック周
波数を、より精度の高い基準発振周波数発生回路部から
のクロック周波数あるいは基地局等から送られてきた受
信波の周波数と比較することにより、当該時計機能用発
振回路部のクロック周波数を補正し、これにより時計精
度の向上を図ることができる効果がある。
【図面の簡単な説明】 第１図は本発明の第一実施例を示すブロック図、第２図
は本発明の第二実施例を示すブロック図、第３図は第二
実施例における受信波周波数測定回路を示すブロック図
である。 1:基準発振周波数発生回路部 2:時計機能発振回路部 3:周波数比較回路部 4:可変分周回路部 5:時刻計数回路部 7:受信部 8:受信波周波数測定回路部 11:入力端子 12:ミキサ 13:中間周波数増幅器 14:局部発振周波数回路部 15:ティスクリミネータ 16:分周器、17:復調出力端子 18:出力端子
は本発明の第二実施例を示すブロック図、第３図は第二
実施例における受信波周波数測定回路を示すブロック図
である。 1:基準発振周波数発生回路部 2:時計機能発振回路部 3:周波数比較回路部 4:可変分周回路部 5:時刻計数回路部 7:受信部 8:受信波周波数測定回路部 11:入力端子 12:ミキサ 13:中間周波数増幅器 14:局部発振周波数回路部 15:ティスクリミネータ 16:分周器、17:復調出力端子 18:出力端子
Claims (2)
- 【請求項１】基準発振周波数発生回路部、および時計機
能を実現するための時計機能用発振回路部を内蔵した無
線端末装置において、 電源オンのとき、前記無線端末装置の内蔵された基準発
振周波数発生回路部で発生するクロック周波数と、前記
基準発振周波数発生回路より発振周波数精度の低い前記
時計機能用発振回路部で発生するクロック周波数とを比
較し、その比較結果にもとづき前記時計機能発振回路部
で発生するクロック周波数を補正し、 電源オフのときは、前記時計機能用発振回路部で発生す
るクロック周波数の補正動作を停止することを特徴とし
た無線端末装置のクロック周波数補正方式。 - 【請求項２】受信周波測定回路部、および時計機能を実
現するための時計機能用発振回路部を内蔵した無線端末
装置において、 電源オンのとき、前記無線端末装置に内蔵された受信周
波数測定回路部で発生するクロック周波数と、前記基準
発振周波数発生回路より発振周波数精度の低い前記時計
機能用発振回路部で発生するクロック周波数とを比較
し、その比較結果にもとづき前記時計機能発振回路部で
発生するクロック周波数を補正し、 電源オフのときは、前記時計機能用発振回路部で発生す
るクロック周波数の補正動作を停止することを特徴とし
た無線端末装置のクロック周波数補正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17116390A JP3163621B2 (ja) | 1990-06-28 | 1990-06-28 | 無線端末装置のクロック周波数補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17116390A JP3163621B2 (ja) | 1990-06-28 | 1990-06-28 | 無線端末装置のクロック周波数補正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0460494A JPH0460494A (ja) | 1992-02-26 |
| JP3163621B2 true JP3163621B2 (ja) | 2001-05-08 |
Family
ID=15918165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17116390A Expired - Lifetime JP3163621B2 (ja) | 1990-06-28 | 1990-06-28 | 無線端末装置のクロック周波数補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163621B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101779011B1 (ko) * | 2015-10-29 | 2017-09-18 | 주식회사 케이넌코리아 | Led 형광등 디바이스 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2710557B2 (ja) * | 1994-04-26 | 1998-02-10 | 静岡日本電気株式会社 | 無線選択呼出受信機の時刻補正方式 |
| JPH09113654A (ja) * | 1995-10-16 | 1997-05-02 | Nec Ic Microcomput Syst Ltd | 間欠受信制御器 |
| US6208292B1 (en) * | 1998-09-09 | 2001-03-27 | Qualcomm Incorporated | Position location with low tolerance oscillator |
| JP4051840B2 (ja) * | 1999-05-28 | 2008-02-27 | 富士電機システムズ株式会社 | 分散されているシステム機器の同期装置 |
| JP2010008294A (ja) * | 2008-06-27 | 2010-01-14 | Kyocera Corp | 通信装置及び時計補正方法 |
-
1990
- 1990-06-28 JP JP17116390A patent/JP3163621B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101779011B1 (ko) * | 2015-10-29 | 2017-09-18 | 주식회사 케이넌코리아 | Led 형광등 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0460494A (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105756B2 (ja) | 移動通信方法 | |
| EP0683443B1 (en) | Time correction of an electronic clock | |
| US7412266B2 (en) | Aligning a frame pulse of a high frequency timer using a low frequency timer | |
| JP2007033447A (ja) | 周波数誤差を補正するスペクトルアナライザ及びその方法 | |
| JPH05152989A (ja) | スーパーヘテロダイン受信機 | |
| JPH09113654A (ja) | 間欠受信制御器 | |
| JP3163621B2 (ja) | 無線端末装置のクロック周波数補正方式 | |
| US5719827A (en) | Highly stable frequency generator | |
| US6345175B1 (en) | Apparatus and method for preventing beat interference | |
| JP2004340749A (ja) | 標準電波受信時刻装置 | |
| US5654674A (en) | Oscillator control circuit with phase detection feedback | |
| JPS63281526A (ja) | 周波数安定化機能を有する移動無線機 | |
| JPH0331376B2 (ja) | ||
| JPH11122103A (ja) | 周波数補正回路 | |
| JP3696636B2 (ja) | 受信装置 | |
| JPH11183660A (ja) | 時計内蔵携帯式情報処理装置 | |
| JPH11355102A (ja) | Ａｆｃサイドロック防止回路 | |
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JP3316905B2 (ja) | データ中継装置 | |
| JP4692261B2 (ja) | 受信装置及び受信周波数の制御方法 | |
| JPS60214637A (ja) | 周波数シンセサイザ方式ラジオ受信機 | |
| JPS6330027A (ja) | 無線通信装置 | |
| JP2020170795A (ja) | 回路システム、及び集積回路 | |
| JP2000244355A (ja) | 無線選択呼び出し受信機及びローカル周波数生成方法 | |
| KR19980020457A (ko) | 라디오 전파를 이용한 디지탈 시계의 시간 자동보정장치 및 그 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |