[go: up one dir, main page]

JP3163021B2 - Computer - Google Patents

Computer

Info

Publication number
JP3163021B2
JP3163021B2 JP34196996A JP34196996A JP3163021B2 JP 3163021 B2 JP3163021 B2 JP 3163021B2 JP 34196996 A JP34196996 A JP 34196996A JP 34196996 A JP34196996 A JP 34196996A JP 3163021 B2 JP3163021 B2 JP 3163021B2
Authority
JP
Japan
Prior art keywords
input
output
terminal
cpu
hdd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34196996A
Other languages
Japanese (ja)
Other versions
JPH10187281A (en
Inventor
浩 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP34196996A priority Critical patent/JP3163021B2/en
Publication of JPH10187281A publication Critical patent/JPH10187281A/en
Application granted granted Critical
Publication of JP3163021B2 publication Critical patent/JP3163021B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はHDD(Hard
Disk Drive)等の機器を着脱可能なコンピュ
ータに関する。
The present invention relates to an HDD (Hard).
The present invention relates to a computer to which devices such as a Disk Drive can be attached and detached.

【0002】[0002]

【従来の技術】現在、コンピュータにおいては、機能拡
張を目的としてHDDやポートリプリケータ等を着脱交
換可能としている。また、昨今のコンピュータには、電
源を入れたときに前回電源を切ったときの状態(サスペ
ンド状態)から動作を再開(レジューム)できるサスペ
ンドーレジューム機能を有している(例えば特開平1−
279312号公報(G06F1/00)参照)。
2. Description of the Related Art At present, in a computer, an HDD, a port replicator and the like can be detached and replaced for the purpose of extending functions. Also, recent computers have a suspend-resume function that allows the computer to resume (resume) operation from the state when the power was last turned off (suspend state) when the power was turned on (for example, see Japanese Patent Application Laid-Open No.
No. 279312 (G06F1 / 00)).

【0003】従来のこの種コンピュータでは、サスペン
ド状態に移行した後にHDD等を交換したり、取り外し
たりし、その後レジュームすると、サスペンド状態に移
行したときと異なる状態で動作を再開することとなるの
で、プログラムの暴走、データの破壊という問題が発生
していた。
In a conventional computer of this type, if the HDD or the like is replaced or removed after shifting to the suspend state, and then resumed, the operation resumes in a state different from the state when shifting to the suspend state. Problems such as program runaway and data destruction occurred.

【0004】そこで、本願出願人は平成6年6月27日
付で出願した特願平6−144343号(公開:特開平
8−16270号(G06F1/00))において、サ
スペンド状態においてHDDが交換されたり、取り外さ
れたりした場合には、これを検出し、レジューム要求時
点でレジュームの可否を判定するコンピュータを提案し
た。
Accordingly, the applicant of the present application has disclosed in Japanese Patent Application No. 6-144343 (publication: JP-A-8-16270 (G06F1 / 00)) filed on June 27, 1994 that the HDD was replaced in the suspended state. In the case of a computer that detects whether or not it has been removed, it determines whether or not to resume at the time of the resume request.

【0005】図2は、この種従来技術の要部を示す回路
図であり、コンピュータ本体1はCPU2、D型のフリ
ップフロップFF3及びHDD4を接続するためのコネ
クタ5を有する。
FIG. 2 is a circuit diagram showing a main part of this type of prior art. A computer main body 1 has a CPU 2, a D-type flip-flop FF3, and a connector 5 for connecting an HDD 4.

【0006】また、上記CPU2は第1、第2入力ポー
ト6、7及び出力ポート8を有する。第1入力ポート6
は反転回路9の出力端子に接続されて、第2入力ポート
7はFF3の出力端子Qに接続され、更に出力ポート8
はFF3のリセット端子(図中、反転Rとして明示)に
接続されている。
The CPU 2 has first and second input ports 6 and 7, and an output port 8. First input port 6
Is connected to the output terminal of the inverting circuit 9, the second input port 7 is connected to the output terminal Q of the FF3, and the output port 8
Is connected to a reset terminal of the FF3 (shown as an inverted R in the figure).

【0007】上記FF3のクロック端子CKは反転回路
9の出力端子に接続され、また端子D及びセット端子
(図中、反転Sとして明示)には所定の電圧VCCが常
時印加される。即ち、上記端子D及びセット端子には常
にハイレベル信号が入力されることとなる。
The clock terminal CK of the FF 3 is connected to the output terminal of the inverting circuit 9, and a predetermined voltage VCC is constantly applied to the terminal D and the set terminal (indicated as S in the figure). That is, a high-level signal is always input to the terminal D and the set terminal.

【0008】上記反転回路9の入力端子は、抵抗R2を
介して所定電圧供給手段10に接続される。この手段1
0は、所定電圧VCCの供給端とアースとの間に抵抗R
3とコンデンサC1とを直列接続してなり、上記反転回
路9の入力端子とはこの抵抗R3とコンデンサC1の接
続ポイント11で接続される。 また、この接続ポイン
ト11はコネクタ5に接続されると共にこのコネクタ5
にHDD4が装着されるとこのHDD4中で接地され
る。
The input terminal of the inverting circuit 9 is connected to a predetermined voltage supply means 10 via a resistor R2. This means 1
0 is a resistance R between the supply end of the predetermined voltage VCC and the ground.
3 and a capacitor C1 are connected in series, and the input terminal of the inverting circuit 9 is connected at a connection point 11 between the resistor R3 and the capacitor C1. The connection point 11 is connected to the connector 5 and the connector 5
When the HDD 4 is mounted on the HDD 4, the HDD 4 is grounded.

【0009】図2の回路では、コネクタ5にHDD4が
装着されている際には反転回路9の入力端子の電位は0
Vとなる。即ち、この入力端子にはローレベル信号が供
給されることとなり、その結果反転回路9の出力端子か
らは常時ハイレベル信号が出力されることとなる。一
方、HDD4が取り外されると反転回路9の入力端子の
電位はVCCに近い値となる。即ち、この入力端子には
ハイレベル信号が供給されることとなり、その結果反転
回路9の出力端子からはローレベル信号が出力されるこ
ととなる。従って、CPU2が動作中には入力ポート6
より入力される信号を識別することによりHDD4の着
脱を検出できる。
In the circuit of FIG. 2, when the HDD 4 is mounted on the connector 5, the potential of the input terminal of the inverting circuit 9 is 0.
V. That is, a low-level signal is supplied to this input terminal, and as a result, a high-level signal is always output from the output terminal of the inverting circuit 9. On the other hand, when the HDD 4 is removed, the potential of the input terminal of the inverting circuit 9 becomes a value close to VCC. That is, a high-level signal is supplied to this input terminal, and as a result, a low-level signal is output from the output terminal of the inverting circuit 9. Therefore, while the CPU 2 is operating, the input port 6
By detecting the input signal, the attachment / detachment of the HDD 4 can be detected.

【0010】ところが、CPU2がサスペンド状態とな
ると、上記入力ポート6からの入力を検出できなくなる
が、サスペンド状態になる直前に出力ポート8よりリセ
ット信号(ローレベル信号)をFF3のリセット端子に
供給し、このFF3をリセットしておくことにより、レ
ジューム要求に従ってHDD4のサスペンド中の交換を
検出できる。
However, when the CPU 2 is in the suspend state, the input from the input port 6 cannot be detected, but a reset signal (low-level signal) is supplied from the output port 8 to the reset terminal of the FF 3 immediately before the suspend state. By resetting the FF 3, it is possible to detect the replacement of the HDD 4 during suspension according to the resume request.

【0011】即ち、サスペンド中にHDD4の交換が行
なわれると反転回路9の出力はローレベルからハイレベ
ルに変化するためこの変化時の立上りがクロック端子C
Kに入力されることによりFF3の出力端子Qの出力は
ハイレベルとなる。従って、サスペンド終了時点で上記
第2入力ポート7の入力を判定することにより、CPU
2はサスペンド中のHDD4の交換の有無を判定でき
る。尚、サスペンド中のHDD4の取り外しはサスペン
ド終了時点の第1入力ポート6の入力を判定するだけで
行なえる。
That is, if the HDD 4 is replaced during the suspend, the output of the inverting circuit 9 changes from the low level to the high level.
By being input to K, the output of the output terminal Q of the FF3 becomes high level. Therefore, by judging the input of the second input port 7 at the end of the suspend, the CPU
2 can determine whether or not the suspended HDD 4 is replaced. The removal of the suspended HDD 4 can be performed only by determining the input to the first input port 6 at the end of the suspension.

【0012】このように図2に示した従来技術では、サ
スペンド中のHDD4の着脱をサスペンド終了時点で判
定できる。従って、CPU2はこの判定に基づいてレジ
ューム処理の実行可否を決定できるので、サスペンド中
のHDD4の交換、取り外しに伴なうプログラムの暴
走、データ破壊を防止できる。
As described above, in the prior art shown in FIG. 2, it is possible to determine whether or not the HDD 4 is suspended during the suspension at the end of the suspension. Therefore, the CPU 2 can determine whether or not to execute the resume process based on this determination, thereby preventing a program runaway and data destruction due to replacement or removal of the suspended HDD 4.

【0013】[0013]

【発明が解決しようとする課題】然るに上述した従来技
術では、サスペンド中のHDD4の交換及び取り外しを
検出するためのCPU2側のポートが3つ必要となり、
このような検出対象が増加すれば必要とするポート数も
3つずつ増加することになり、小型化の妨げとなってい
た。
However, in the above-mentioned prior art, three ports on the CPU 2 for detecting replacement and removal of the suspended HDD 4 are required.
If the number of such detection targets increases, the number of required ports also increases by three, which hinders miniaturization.

【0014】[0014]

【課題を解決するための手段】本発明は上述の課題に鑑
みてなされたもので、その特徴は、HDD等の機器を着
脱可能なコンピュータであって、CPUと、上記機器の
装着時第1信号を出力し、非装着時上記第1信号の反転
信号(反転第1信号)を出力する手段と、上記第1信号
に応答して第1状態にセットされ、また、上記CPUの
入出力ポートからのリセット信号に応答して第2状態に
セットされる状態保持手段とを備え、上記状態保持手段
の出力端子は上記リセット信号入力端子と共に上記CP
Uの入出力ポートに接続されると共に上記第2状態を示
す上記状態保持手段の出力と上記リセット信号とは同一
であることにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and is characterized in that it is a computer to which a device such as an HDD can be attached and detached. Means for outputting a signal and outputting an inverted signal (inverted first signal) of the first signal when not mounted; an input / output port of the CPU which is set to a first state in response to the first signal; And a state holding means that is set to a second state in response to a reset signal from the CPU. The output terminal of the state holding means is connected to the CP signal together with the reset signal input terminal.
The output of the state holding means connected to the input / output port of U and indicating the second state and the reset signal are the same.

【0015】[0015]

【発明の実施の形態】図1は、本発明の実施例を示す回
路図である。尚、図1中図2と同一箇所には同一符号を
付してある。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In FIG. 1, the same parts as those in FIG. 2 are denoted by the same reference numerals.

【0016】図1中、CPU2と、FF3と、所定電圧
供給手段10と、この手段10の接続ポイント11より
コネクタ5を介してHDD4のアースに接続される第1
導電路12と、抵抗R2を介して接続ポイント11と反
転回路9の入力端子とを接続する第2導電路13とは図
2に示した従来例と同一であり、本実施例の特徴はCP
U2、FF3及び反転回路9の接続関係にある。
In FIG. 1, a CPU 2, an FF 3, a predetermined voltage supply means 10, and a first point connected to the ground of the HDD 4 via a connector 5 from a connection point 11 of the means 10
The conductive path 12 and the second conductive path 13 connecting the connection point 11 and the input terminal of the inverting circuit 9 via the resistor R2 are the same as those in the conventional example shown in FIG.
U2, FF3 and inverting circuit 9 are connected.

【0017】具体的には、反転回路9の出力端子とFF
3のセット端子とを第3導電路14で接続し、FF3の
出力端子とCPU2の入出力ポート15とを抵抗R1を
介して第4導電路16で接続し、FF3のリセット端子
を第5導電路17で入出力ポート15に接続し、更にF
F3のクロック端子CK及び入力端子Dを共に接地して
いる。
Specifically, the output terminal of the inverting circuit 9 and the FF
3 is connected by a third conductive path 14, the output terminal of the FF3 is connected to the input / output port 15 of the CPU 2 by a fourth conductive path 16 via a resistor R1, and the reset terminal of the FF3 is connected to a fifth conductive path. Connected to the input / output port 15 via the path 17 and
The clock terminal CK and the input terminal D of F3 are both grounded.

【0018】次に本実施例の動作につき説明する。ま
ず、HDD4がコネクタ5に装着されている際には図2
に示した従来例と同様に反転回路9からはハイレベル信
号が出力され、かつ、FF3の入力端子D及びクロック
端子CKは常時アースとなっているためFF3がセット
される(出力端子Qの出力がハイレベルとなる)ことは
ない。一方、HDD4がコネクタ5から取り外される
と、反転回路9の出力はローレベルとなるため、FF3
はセット状態となる。
Next, the operation of this embodiment will be described. First, when the HDD 4 is mounted on the connector 5, FIG.
As in the conventional example shown in FIG. 5, a high-level signal is output from the inverting circuit 9, and the input terminal D and the clock terminal CK of the FF3 are always grounded, so that the FF3 is set (output of the output terminal Q). Never goes to a high level). On the other hand, when the HDD 4 is removed from the connector 5, the output of the inverting circuit 9 becomes low level.
Is set.

【0019】この結果、CPU2はその動作中、上記入
出力ポート15よりリセット信号(ローレベル信号)を
出力してFF3を一端リセットした後、FF3の出力端
子Qの出力レベルを判定することにより、HDD4の着
脱判定できる。即ち、HDD4が装着された状態ではF
F3のセット端子にはハイレベル信号が入力されている
ので、CPU2よりリセット信号が出力され、リセット
状態となったFF3はその状態を保持する。一方、HD
D4が未装着の状態では、FF3のセット端子にはロー
レベル信号が入力されることとなるので、FF3はCP
U2からのリセット信号によりリセットされても、その
後セット端子に入力されるローレベル信号によりセット
状態に移行するため出力端子Qの出力はハイレベルとな
る。
As a result, during operation, the CPU 2 outputs a reset signal (low level signal) from the input / output port 15 to reset the FF 3 once, and then determines the output level of the output terminal Q of the FF 3, The attachment / detachment of the HDD 4 can be determined. That is, when the HDD 4 is mounted, F
Since a high-level signal is input to the set terminal of F3, a reset signal is output from the CPU 2, and the reset state of FF3 is maintained. On the other hand, HD
When D4 is not mounted, a low-level signal is input to the set terminal of FF3.
Even if the reset is performed by the reset signal from U2, the output of the output terminal Q is at a high level because the state is shifted to the set state by a low level signal input to the set terminal thereafter.

【0020】尚、CPU2の入出力ポート15は、第4
導電路16と第5導電路17とにより夫々FF3の出力
端子Q及びリセット端子に接続されているため、入出力
ポート15より出力されたローレベル信号がリセット端
子だけではなく出力端子Qに廻り込む可能性があるが、
第4導電路16には抵抗R1が介在しているためこのよ
うな廻り込みは回避できる。
The input / output port 15 of the CPU 2 is
Since the conductive path 16 and the fifth conductive path 17 are connected to the output terminal Q and the reset terminal of the FF 3 respectively, the low-level signal output from the input / output port 15 goes not only to the reset terminal but also to the output terminal Q. It is possible,
Since the resistor R1 is interposed in the fourth conductive path 16, such sneaking can be avoided.

【0021】次に、CPU2がサスペンド状態中のHD
D4の交換及び取り外しの検出について説明する。
Next, when the CPU 2 is in the suspended state
The detection of replacement and removal of D4 will be described.

【0022】CPU2のサスペンド中であっても、HD
D4が一旦取り外されると反転回路9の出力はローレベ
ルとなるため、これに応答してFF3はセットされる。
Even if the CPU 2 is suspended, the HD
Once D4 is removed, the output of inverting circuit 9 goes low, so that FF3 is set in response.

【0023】従って、CPU2がサスペンド状態となる
直前にFF3をリセットしておけば、サスペンド中のH
DD4の交換又は取り外しに伴なってFF3はセット状
態となるため、CPU2はサスペンド終了時点で入出力
ポート15の入力を判定することによりサスペンド中の
HDD4の着脱を検出することができる。
Therefore, if the FF 3 is reset immediately before the CPU 2 enters the suspend state, the H
Since the FF 3 is set in accordance with the replacement or removal of the DD 4, the CPU 2 can detect the attachment / detachment of the suspended HDD 4 by determining the input of the input / output port 15 at the end of the suspension.

【0024】尚、本実施例では着脱する機器としてHD
Dを一例として説明したが、本発明はこれに限定される
ものではなく、ポートリプリケータ、拡張用ドッキング
ステーション、FDD(Flopy Disk Dri
ve)等も含まれる。また、本実施例では、着脱可能な
機器が1つの場合について説明したが、この種機器が複
数であっても良く、その場合各機器毎に入出力ポートを
設け、各ポートに本実施例で示したFF3等からなる回
路を接続すれば良い。
In this embodiment, the removable device is an HD
D has been described as an example, but the present invention is not limited to this, and a port replicator, an expansion docking station, an FDD (Floppy Disk
ve). Further, in the present embodiment, the case where the number of detachable devices is one has been described. However, a plurality of such devices may be provided. In this case, an input / output port is provided for each device, and each port is provided in the present embodiment. What is necessary is just to connect the circuit which consists of FF3 etc. which were shown.

【0025】[0025]

【発明の効果】本発明によれば、CPUのサスペンド中
も含め、HDD等の機器の着脱を1つのポートで検出可
能であるので従来に比して小型化が可能となる。
According to the present invention, the attachment / detachment of a device such as an HDD can be detected by one port even during the suspension of the CPU, so that the size can be reduced as compared with the prior art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】従来例を示す回路図である。FIG. 2 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 コンピュータ本体 2 CPU 3 FF 4 HDD 5 コネクタ 9 反転回路 10 所定電圧供給手段 12 第1導電路 13 第2導電路 14 第3導電路 15 入出力ポート 16 第4導電路 17 第5導電路 DESCRIPTION OF SYMBOLS 1 Computer main body 2 CPU 3 FF 4 HDD 5 Connector 9 Inversion circuit 10 Predetermined voltage supply means 12 First conductive path 13 Second conductive path 14 Third conductive path 15 Input / output port 16 Fourth conductive path 17 Fifth conductive path

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 HDD等の機器を着脱可能なコンピュー
タであって、 CPUと、上記機器の装着時第1信号を出力し、非装着
時上記第1信号の反転信号(反転第1信号)を出力する
手段と、上記第1信号に応答して第1状態にセットさ
れ、また、上記CPUの入出力ポートからのリセット信
号に応答して第2状態にセットされる状態保持手段とを
備え、上記状態保持手段の出力端子は上記リセット信号
入力端子と共に上記CPUの入出力ポートに接続される
と共に上記第2状態を示す上記状態保持手段の出力と上
記リセット信号とは同一であることを特徴とするコンピ
ュータ。
1. A computer to which a device such as an HDD can be attached and detached, comprising: a CPU; Output means, and state holding means set to a first state in response to the first signal and set to a second state in response to a reset signal from an input / output port of the CPU; An output terminal of the state holding means is connected to an input / output port of the CPU together with the reset signal input terminal, and an output of the state holding means indicating the second state and the reset signal are the same. Computer.
【請求項2】 HDD等の機器を着脱可能なコンピュー
タであって、 CPUと、フリップフロップと、所定電圧供給手段と、
反転回路と、上記機器の装着時上記機器のアースに上記
所定電圧供給手段からの出力を導く第1導電路と、一端
が第1導電路に接続され、他端が上記反転回路の入力端
子に接続された第2導電路と、上記反転回路の出力端子
と上記フリップフロップのセット端子とを接続する第3
導電路と、上記フリップフロップの出力端子と上記CP
Uの入出力ポートとを制限抵抗を介して接続する第4導
電路と、上記CPUの入出力ポートに上記フリップフロ
ップのリセット端子を接続する第5導電路とを備えたこ
とを特徴とするコンピュータ。
2. A computer to which a device such as an HDD can be attached and detached, comprising: a CPU; a flip-flop;
An inverting circuit, a first conductive path for guiding the output from the predetermined voltage supply means to the ground of the device when the device is mounted, one end connected to the first conductive path, and the other end connected to an input terminal of the inverting circuit. A third connection path that connects the connected second conductive path to the output terminal of the inverting circuit and the set terminal of the flip-flop;
A conductive path, an output terminal of the flip-flop and the CP
A computer comprising: a fourth conductive path connecting the input / output port of U via a limiting resistor; and a fifth conductive path connecting the reset terminal of the flip-flop to the input / output port of the CPU. .
JP34196996A 1996-12-20 1996-12-20 Computer Expired - Fee Related JP3163021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34196996A JP3163021B2 (en) 1996-12-20 1996-12-20 Computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34196996A JP3163021B2 (en) 1996-12-20 1996-12-20 Computer

Publications (2)

Publication Number Publication Date
JPH10187281A JPH10187281A (en) 1998-07-14
JP3163021B2 true JP3163021B2 (en) 2001-05-08

Family

ID=18350174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34196996A Expired - Fee Related JP3163021B2 (en) 1996-12-20 1996-12-20 Computer

Country Status (1)

Country Link
JP (1) JP3163021B2 (en)

Also Published As

Publication number Publication date
JPH10187281A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
JP3887457B2 (en) Method and apparatus for providing a portable computer having a hot-pluggable modular bay
US6278598B1 (en) PC switch circuit with discharge circuitry
JP3056989B2 (en) Information processing device
US7490176B2 (en) Serial attached SCSI backplane and detection system thereof
JPH10143463A (en) Method and system for identifying peripheral equipment of data processor
US6922194B2 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
JP2002297275A (en) Data transferring device and computer device and device and docking station
JP3163021B2 (en) Computer
US6173398B1 (en) Computer system using a common bios for operating plurality of expansion adapters
JP2001109697A (en) Multiinterface device and bios processing method
US20040249991A1 (en) Cable detection using cable capacitance
EP0635791B1 (en) Data bus controller having a level setting circuit
US20050278469A1 (en) Computer system and control method of the same
JP3145866B2 (en) Active terminator
JP2002041441A (en) Communication equipment connection device and peripheral device having connection function
JP2000276258A (en) Device and method for inserting/ejecting ide device
US6262605B1 (en) Automated line driver control circuit for power managed system
JP3186449B2 (en) Interrupt source register circuit
JPH11161377A (en) Alarm for pci hot plug
US6725301B1 (en) System solution to allow 64-bit PCI adapters to determine state during reset
KR200249750Y1 (en) Hot-Swap Devices in Computer Systems
JPH038169A (en) Information processing device
JPH06253531A (en) Lcd bias power supply circuit
JP3128435B2 (en) Computer system with resume function
JP3019391U (en) Device for preventing malfunction of card service interrupt signal when using many card interface controllers

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees