JP3162718B2 - 集積回路メモリー - Google Patents
集積回路メモリーInfo
- Publication number
- JP3162718B2 JP3162718B2 JP51104893A JP51104893A JP3162718B2 JP 3162718 B2 JP3162718 B2 JP 3162718B2 JP 51104893 A JP51104893 A JP 51104893A JP 51104893 A JP51104893 A JP 51104893A JP 3162718 B2 JP3162718 B2 JP 3162718B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- materials
- switching
- memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45561—Gas plumbing upstream of the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
- C30B29/68—Crystals with laminate structure, e.g. "superlattices"
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
- C30B7/005—Epitaxial layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1013—Thin film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
- H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electromagnetism (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Laminated Bodies (AREA)
- Baking, Grill, Roasting (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Inorganic Insulating Materials (AREA)
Description
【発明の詳細な説明】 1.発明の分野 本発明は、一般に集積回路のような電気装置の構造及
び加工製作に関し、またより詳細には、低疲労性の強誘
電体装置や、信頼性の高い高誘電率装置を提供し、しか
も電子用途において一般に耐崩壊性である新しい種類の
材料に関する。
び加工製作に関し、またより詳細には、低疲労性の強誘
電体装置や、信頼性の高い高誘電率装置を提供し、しか
も電子用途において一般に耐崩壊性である新しい種類の
材料に関する。
2.課題に関する記述 強誘電性材料は電界の印加によって選択またはスイッ
チングが可能な分極状態を有し、しかもこうした分極状
態は電界を取り除いた後にも残留することが多年にわた
り知られている。DRAMのような常用のメモリーにおいて
常用の二酸化珪素キャパシタの代わりに強誘電体キャパ
シタを使用すると、即座に漏洩するチャージを単に貯蔵
する代わりに、キャパシタは電力除去後に不定に残存す
る選ばれた分極状態の間でスイッチングが可能であるこ
とがよく知られている。さらに、強誘電性材料は、常用
のメモリー材料よりもはるかに耐輻射線損傷性が高く、
常用の不揮発性メモリーのように書込みや消去に高い電
圧を要さないことがよく知られている。このように、最
近の30年間にわたり、強誘電性材料に関する研究開発が
相当に行われてきた。しかしながら、市販品として製造
されている特殊な強誘電体集積回路はわずかしかない。
William D.Millerらに発行の米国特許第5,028,455号明
細書及びFerroelectrics（Vol.109,pp.1−23,1990）の
中の「Process Optimization and Characterization of
Device Worthy Sol−Gel Based PZT for Ferroelectri
c Memories」と題する論文に、不揮発性メモリーに用い
られている各種強誘電性材料がまとめられている。これ
らの材料には、硝酸カリウム（KNO3）、PLZT（PbLa2O3
−ZrO2−TiO2）、鉛ジルコネートチタネートまたはPZT
（PbTiO3−PbZrO3）及びチタン酸鉛（PbTiO3）が含まれ
るが、現在ではPZTが選ばれている。これらの強誘電性
材料は、いずれもペロブスカイトの一般式ABO3を満たす
ランダム固溶体である。
チングが可能な分極状態を有し、しかもこうした分極状
態は電界を取り除いた後にも残留することが多年にわた
り知られている。DRAMのような常用のメモリーにおいて
常用の二酸化珪素キャパシタの代わりに強誘電体キャパ
シタを使用すると、即座に漏洩するチャージを単に貯蔵
する代わりに、キャパシタは電力除去後に不定に残存す
る選ばれた分極状態の間でスイッチングが可能であるこ
とがよく知られている。さらに、強誘電性材料は、常用
のメモリー材料よりもはるかに耐輻射線損傷性が高く、
常用の不揮発性メモリーのように書込みや消去に高い電
圧を要さないことがよく知られている。このように、最
近の30年間にわたり、強誘電性材料に関する研究開発が
相当に行われてきた。しかしながら、市販品として製造
されている特殊な強誘電体集積回路はわずかしかない。
William D.Millerらに発行の米国特許第5,028,455号明
細書及びFerroelectrics（Vol.109,pp.1−23,1990）の
中の「Process Optimization and Characterization of
Device Worthy Sol−Gel Based PZT for Ferroelectri
c Memories」と題する論文に、不揮発性メモリーに用い
られている各種強誘電性材料がまとめられている。これ
らの材料には、硝酸カリウム（KNO3）、PLZT（PbLa2O3
−ZrO2−TiO2）、鉛ジルコネートチタネートまたはPZT
（PbTiO3−PbZrO3）及びチタン酸鉛（PbTiO3）が含まれ
るが、現在ではPZTが選ばれている。これらの強誘電性
材料は、いずれもペロブスカイトの一般式ABO3を満たす
ランダム固溶体である。
不揮発性強誘電体メモリーを製造する上での重要な問
題は、現在のところ、不揮発性メモリーとして有用であ
り許容できるほど高い分極率を示したすべての強誘電性
材料が高い疲労率によっても特徴付けられることであ
る。すなわち、スイッチングを繰り返すと、分極率が徐
々に低下して元の分極率の50％未満になってしまう。そ
の上、同じサインの一連のパルスを従来の材料に印加す
ると、それらに残留歪または圧痕（imprint）が残る。
その結果、電界を印加してその材料をスイッチングする
と、その応答にはより長い時間がかかる。さらに、その
材料をスイッチングすると、緩和して反対の状態へ戻る
場合がある。このため、最悪の場合にはその材料はメモ
リーとして使用できなくなる。よくても、最長スイッチ
ング時間を満たすためにメモリーのタイミングを相当に
スローダウンしなければならない。従来の強誘電性材料
にまつわる別の問題は、有効分極率が材料の厚さと共に
劇的に変化し、一般に材料が薄くなると低下することで
ある。この問題のため、従来の材料で実用的な集積回路
を製造することが難しいか、或いは不可能になってい
る。というのは、集積回路は薄いフィルムを用いて製造
されるからである。別の問題は、強誘電性材料が、集積
回路に用いられる半導体材料や構造に適合しにくいこと
である。常用の集積回路構造において強誘電性材料と従
来の材料とを組み合わせると、それらは相互拡散し、強
誘電性材料及びその他の材料に損傷を与えたり、それら
の特性を変化させたり、またその両方であったりする。
さらに、強誘電性材料は、常用のメモリー装置の加工製
作に用いられる比較的鋭角な曲げにおいてその強誘電性
を損失しやすい。こうして、信頼性があり、コストが低
く、密度が高い集積回路装置をもたらす強誘電体集積回
路の構造及び製造方法に対するニーズが存在する。
題は、現在のところ、不揮発性メモリーとして有用であ
り許容できるほど高い分極率を示したすべての強誘電性
材料が高い疲労率によっても特徴付けられることであ
る。すなわち、スイッチングを繰り返すと、分極率が徐
々に低下して元の分極率の50％未満になってしまう。そ
の上、同じサインの一連のパルスを従来の材料に印加す
ると、それらに残留歪または圧痕（imprint）が残る。
その結果、電界を印加してその材料をスイッチングする
と、その応答にはより長い時間がかかる。さらに、その
材料をスイッチングすると、緩和して反対の状態へ戻る
場合がある。このため、最悪の場合にはその材料はメモ
リーとして使用できなくなる。よくても、最長スイッチ
ング時間を満たすためにメモリーのタイミングを相当に
スローダウンしなければならない。従来の強誘電性材料
にまつわる別の問題は、有効分極率が材料の厚さと共に
劇的に変化し、一般に材料が薄くなると低下することで
ある。この問題のため、従来の材料で実用的な集積回路
を製造することが難しいか、或いは不可能になってい
る。というのは、集積回路は薄いフィルムを用いて製造
されるからである。別の問題は、強誘電性材料が、集積
回路に用いられる半導体材料や構造に適合しにくいこと
である。常用の集積回路構造において強誘電性材料と従
来の材料とを組み合わせると、それらは相互拡散し、強
誘電性材料及びその他の材料に損傷を与えたり、それら
の特性を変化させたり、またその両方であったりする。
さらに、強誘電性材料は、常用のメモリー装置の加工製
作に用いられる比較的鋭角な曲げにおいてその強誘電性
を損失しやすい。こうして、信頼性があり、コストが低
く、密度が高い集積回路装置をもたらす強誘電体集積回
路の構造及び製造方法に対するニーズが存在する。
また、集積回路用に適した高誘電率材料に対するニー
ズもある。集積回路に最も普通に用いられている誘電体
は二酸化珪素であり、その誘電率は約４である。このよ
うな材料を使用するキャパシタは、現状の集積回路に必
要な容量値を提供するためには、大きな面積を有する必
要がある。このように大きな面積のため、集積回路にお
ける容量部品の密度を高くすることが難しい。しかしな
がら、集積回路に誘電体を提供するために他の材料を使
用することは、強誘電体メモリーと同じ多くの問題、す
なわち集積回路環境における誘電性の漏洩、加工製造時
の応力や長時間にわたる使用が原因の劣化や破壊、そし
て他の共通の集積回路材料との不適合性、によって妨げ
られてきた。集積回路が小さくなるほど、適当な高誘電
率材料の欠如がますます重大となる。これは64メガビッ
ト以上の集積回路メモリーにとって重大な障壁の一つで
あると考えられている。
ズもある。集積回路に最も普通に用いられている誘電体
は二酸化珪素であり、その誘電率は約４である。このよ
うな材料を使用するキャパシタは、現状の集積回路に必
要な容量値を提供するためには、大きな面積を有する必
要がある。このように大きな面積のため、集積回路にお
ける容量部品の密度を高くすることが難しい。しかしな
がら、集積回路に誘電体を提供するために他の材料を使
用することは、強誘電体メモリーと同じ多くの問題、す
なわち集積回路環境における誘電性の漏洩、加工製造時
の応力や長時間にわたる使用が原因の劣化や破壊、そし
て他の共通の集積回路材料との不適合性、によって妨げ
られてきた。集積回路が小さくなるほど、適当な高誘電
率材料の欠如がますます重大となる。これは64メガビッ
ト以上の集積回路メモリーにとって重大な障壁の一つで
あると考えられている。
今までは、強誘電体及び集積回路用誘電体の科学は現
象学的であった。研究者は多数の材料を製造し試験し、
そして強誘電性であること或いは誘電率が高いことがわ
かった材料を長いリストに加えてきた。例えば、Princi
ples and Applications of Ferroelectrics and Relate
d Materials（M.E.Lines and A.M.Glass,Clarendon Pre
ss,Oxford,1977,pp.620−632）のAppendix Fを参照され
たい。一般に、これらのリストにある強誘電体は、KD2P
O4のような錯塩、トリグリシンスルフェートのようなTG
S型、BaTiO3、SrTiO3及びPZTのようなペロブスカイト、
またはタングステンブロンズ等のようにいくつかの種類
に分けられている。特定の著者が選ぶ様々な種類はその
人の観点に依存する。G.A.Smolenskii、V.A.Isupov及び
A.I.Agranovskayaが発見した強誘電体の１種は、層状ペ
ロブスカイト構造を示した。G.A.Smolenskii編のFerroe
lectrics and Related Materials,ISSN 0275−9608（Fe
rroelectrics and Related Phenomena,1984シリーズの
V.3）の第15章、特にセクション15.3〜15.7と、先に引
用したLines及びGlassの文献のAppendix Fのページ624
及び625とを参照されたい。
象学的であった。研究者は多数の材料を製造し試験し、
そして強誘電性であること或いは誘電率が高いことがわ
かった材料を長いリストに加えてきた。例えば、Princi
ples and Applications of Ferroelectrics and Relate
d Materials（M.E.Lines and A.M.Glass,Clarendon Pre
ss,Oxford,1977,pp.620−632）のAppendix Fを参照され
たい。一般に、これらのリストにある強誘電体は、KD2P
O4のような錯塩、トリグリシンスルフェートのようなTG
S型、BaTiO3、SrTiO3及びPZTのようなペロブスカイト、
またはタングステンブロンズ等のようにいくつかの種類
に分けられている。特定の著者が選ぶ様々な種類はその
人の観点に依存する。G.A.Smolenskii、V.A.Isupov及び
A.I.Agranovskayaが発見した強誘電体の１種は、層状ペ
ロブスカイト構造を示した。G.A.Smolenskii編のFerroe
lectrics and Related Materials,ISSN 0275−9608（Fe
rroelectrics and Related Phenomena,1984シリーズの
V.3）の第15章、特にセクション15.3〜15.7と、先に引
用したLines及びGlassの文献のAppendix Fのページ624
及び625とを参照されたい。
今までは、これらの層状強誘電性材料が不揮発性強誘
電体メモリーに適するとは考えられておらず、また有用
な高誘電率材料としても認められていなかった。層状強
誘電性材料のうちの２種、チタン酸ビスマス（Bi4Ti3O
12）及びフッ化バリウムマグネシウム（BaMgF4）がトラ
ンジスターのゲートとしてスイッチングメモリー用途に
試験されている。Bi4Ti3O12系デバイスについてのShu−
Yau Wuによる「A New Ferroelectric Memory Device,Me
tal−Ferroelectric−Semiconductor Transistor」（IE
EE Transactions On Electron Devices,August 1974,p
p.499−504）及びJ.F.Scott、C.A.Paz De Araujo及びL.
D.McMillianの「Integrated Ferroelectrics」（Conden
sed Matter News,Vol.1,No.3,1992,pp.16−20）（この
文献は本発明の先行技術ではないが、セクションIIBに
強誘電性電界効果トランジスター（FEFET）の実験が記
載されている）を参照されたい。しかしながら、これら
のデバイスはメモリーにはうまく用いられていない。Bi
4Ti3O12系デバイスの場合には、ON状態がわずかに２時
間後には対数的に減衰し、またBaMgF4系デバイスの場合
には、どちらの状態も数分後に指数的に減衰した。S.Y.
Wuの「Memory Retention And Switching Behavior Of M
etal−Ferroelectric−Semiconductor Transistor」（F
erroelectrics,1976,Vol.11,pp.379−383）を参照され
たい。さらに、Bi4Ti3O12系デバイスはアニール処理さ
れず、アニール処理温度では、Bi4Ti3O12中のチタンが
基板中のシリコンと反応して珪化チタン（半導体）を形
成し、これがデバイスを劣化させて有用性を失わせる。
アニール処理をしないとBi4Ti3O12は不安定であるた
め、さらには常用の集積回路内の多くの材料が安定化の
ためにアニール処理を必要とするため、このような回路
に用いられる材料はどれもアニール処理温度に耐えられ
ることが要求され、従来技術は、Bi4Ti3O12で有用なメ
モリーを作ることはできないことを示唆している。BaMg
F4系デバイスの場合には、「分極」状態が迅速に消散す
るので、BaMgF4は強誘電体ではなくエレクトレットとし
て作用している、すなわち、荷電状態をとるがチャージ
が漏洩するためにその状態が減衰する、と考えられてい
る。こうして、従来技術は、これらの材料が実用的な集
積回路には使用できないことを示唆している。
電体メモリーに適するとは考えられておらず、また有用
な高誘電率材料としても認められていなかった。層状強
誘電性材料のうちの２種、チタン酸ビスマス（Bi4Ti3O
12）及びフッ化バリウムマグネシウム（BaMgF4）がトラ
ンジスターのゲートとしてスイッチングメモリー用途に
試験されている。Bi4Ti3O12系デバイスについてのShu−
Yau Wuによる「A New Ferroelectric Memory Device,Me
tal−Ferroelectric−Semiconductor Transistor」（IE
EE Transactions On Electron Devices,August 1974,p
p.499−504）及びJ.F.Scott、C.A.Paz De Araujo及びL.
D.McMillianの「Integrated Ferroelectrics」（Conden
sed Matter News,Vol.1,No.3,1992,pp.16−20）（この
文献は本発明の先行技術ではないが、セクションIIBに
強誘電性電界効果トランジスター（FEFET）の実験が記
載されている）を参照されたい。しかしながら、これら
のデバイスはメモリーにはうまく用いられていない。Bi
4Ti3O12系デバイスの場合には、ON状態がわずかに２時
間後には対数的に減衰し、またBaMgF4系デバイスの場合
には、どちらの状態も数分後に指数的に減衰した。S.Y.
Wuの「Memory Retention And Switching Behavior Of M
etal−Ferroelectric−Semiconductor Transistor」（F
erroelectrics,1976,Vol.11,pp.379−383）を参照され
たい。さらに、Bi4Ti3O12系デバイスはアニール処理さ
れず、アニール処理温度では、Bi4Ti3O12中のチタンが
基板中のシリコンと反応して珪化チタン（半導体）を形
成し、これがデバイスを劣化させて有用性を失わせる。
アニール処理をしないとBi4Ti3O12は不安定であるた
め、さらには常用の集積回路内の多くの材料が安定化の
ためにアニール処理を必要とするため、このような回路
に用いられる材料はどれもアニール処理温度に耐えられ
ることが要求され、従来技術は、Bi4Ti3O12で有用なメ
モリーを作ることはできないことを示唆している。BaMg
F4系デバイスの場合には、「分極」状態が迅速に消散す
るので、BaMgF4は強誘電体ではなくエレクトレットとし
て作用している、すなわち、荷電状態をとるがチャージ
が漏洩するためにその状態が減衰する、と考えられてい
る。こうして、従来技術は、これらの材料が実用的な集
積回路には使用できないことを示唆している。
3.課題の解決法 本発明は、本明細書で層状超格子材料と称するある種
の材料が集積回路に有用であることを認めることによっ
て、上記の課題を解決するものである。とりわけ、この
材料は強誘電性スイッチング材料及び高誘電率材料とし
て有用である。
の材料が集積回路に有用であることを認めることによっ
て、上記の課題を解決するものである。とりわけ、この
材料は強誘電性スイッチング材料及び高誘電率材料とし
て有用である。
本発明者は、層状超格子材料中の強誘電体層の中間層
が「ショックアブソーバー」効果を提供することを発見
した。このショックアブソーバー効果は、反復スイッチ
ングによる強誘電性材料の劣化を防止する。その結果、
材料は本質的に疲労せず、また圧痕を受けない。さら
に、層化構造は強誘電性を生み出すダイポールを非常に
小さなドメインへ分離し、その各々は関連するほんのわ
ずかな空間電荷しかもたない。その結果、表面効果は発
生せず、またこれらの材料の分極率が膜厚によって変化
することがほとんどなくなる。
が「ショックアブソーバー」効果を提供することを発見
した。このショックアブソーバー効果は、反復スイッチ
ングによる強誘電性材料の劣化を防止する。その結果、
材料は本質的に疲労せず、また圧痕を受けない。さら
に、層化構造は強誘電性を生み出すダイポールを非常に
小さなドメインへ分離し、その各々は関連するほんのわ
ずかな空間電荷しかもたない。その結果、表面効果は発
生せず、またこれらの材料の分極率が膜厚によって変化
することがほとんどなくなる。
さらに、ショックアブソーバー効果は高誘電率材料の
劣化や漏洩を防止する。
劣化や漏洩を防止する。
その上、層状超格子構造は、超格子を含まないと不安
定な所望の化合物中へ材料を支持し且つ結合することが
発見された。
定な所望の化合物中へ材料を支持し且つ結合することが
発見された。
上記特徴の結果、層状超格子材料自身が安定な新規材
料と集積回路構造を創出する。
料と集積回路構造を創出する。
これらの材料の多くは常用の集積回路用材料と適合す
る。適合しないBi4Ti3O12のような材料については、本
発明は、拡散やその他の材料劣化及び電気特性劣化反応
の発生を防止するバッファー層を提供する。
る。適合しないBi4Ti3O12のような材料については、本
発明は、拡散やその他の材料劣化及び電気特性劣化反応
の発生を防止するバッファー層を提供する。
今まで、層状超格子材料は集積回路に有用であるとは
認められていなかったが、我々は、それらが従来の強誘
電性材料及び高誘電率材料のいずれよりもはるかに有用
であることを発見した。その上、層状構造のショックア
ブソーバー効果が、集積回路の製造プロセス及び構造、
並びに集積回路に共通の反復使用による、これらの特性
の劣化を防止する。こうして、集積回路及びその他の電
気用途にとって望ましい多くの特性を示す信頼性の高い
耐久性材料を製造することができる。
認められていなかったが、我々は、それらが従来の強誘
電性材料及び高誘電率材料のいずれよりもはるかに有用
であることを発見した。その上、層状構造のショックア
ブソーバー効果が、集積回路の製造プロセス及び構造、
並びに集積回路に共通の反復使用による、これらの特性
の劣化を防止する。こうして、集積回路及びその他の電
気用途にとって望ましい多くの特性を示す信頼性の高い
耐久性材料を製造することができる。
強誘電性スイッチングデバイスの疲労の問題は、強誘
電性スイッチング材料として層状超格子材料を使用する
ことによって解決される。強誘電体メモリーの疲労の問
題は、メモリーの記憶セルに層状超格子材料を使用する
ことによって解決される。例えば、25マイクロクーロン
/cm2の分極率（2Pr）を有し且つ典型的な集積回路スイ
ッチングデバイスでは10年間の使用に相当する1010サイ
クル後の疲労が５％未満である、集積回路用に適した薄
膜でストロンチウムビスマスタンタレート（SrBi2Ta
2O9）を製作した。
電性スイッチング材料として層状超格子材料を使用する
ことによって解決される。強誘電体メモリーの疲労の問
題は、メモリーの記憶セルに層状超格子材料を使用する
ことによって解決される。例えば、25マイクロクーロン
/cm2の分極率（2Pr）を有し且つ典型的な集積回路スイ
ッチングデバイスでは10年間の使用に相当する1010サイ
クル後の疲労が５％未満である、集積回路用に適した薄
膜でストロンチウムビスマスタンタレート（SrBi2Ta
2O9）を製作した。
高誘電率材料を必要とする問題は、集積回路における
誘電体として層状超格子材料を使用することによって解
決される。一例として、15ミリボルトのVOSCによる１メ
ガヘルツで測定した誘電率が166で且つ200KV/cmの電界
での漏洩電流が7.84×10-8アンペア/cm2であるバリウム
ビスマスタンタレート（BaBi2Ta2O9）を、集積回路用に
適した2000Å未満の薄膜で製作した。
誘電体として層状超格子材料を使用することによって解
決される。一例として、15ミリボルトのVOSCによる１メ
ガヘルツで測定した誘電率が166で且つ200KV/cmの電界
での漏洩電流が7.84×10-8アンペア/cm2であるバリウム
ビスマスタンタレート（BaBi2Ta2O9）を、集積回路用に
適した2000Å未満の薄膜で製作した。
上記課題の解決は、この材料のその他の用途をもたら
す。強誘電体用途及び誘電体用途においてより低い疲労
性及びより高い耐久性をもたらすショックアブソーバー
効果を付与するという層状超格子構造の作用が理解され
ると、その原理をその他の多くの用途に適用することが
できる。
す。強誘電体用途及び誘電体用途においてより低い疲労
性及びより高い耐久性をもたらすショックアブソーバー
効果を付与するという層状超格子構造の作用が理解され
ると、その原理をその他の多くの用途に適用することが
できる。
図面の簡単な説明 第1A図は、本発明による薄膜キャパシタが大幅に拡大
されて示されているシリコンウエハーの平面図であり、 第1B図は、本発明によるバッファー層を有する薄膜キ
ャパシタを示す、第1A図の線1B〜1Bに沿った部分断面図
であり、 第２図は、本発明による薄膜キャパシタの部分断面図
であり、 第3A図は、本発明による材料の好ましい用途である集
積回路メモリーの回路図であり、 第3B図は、本発明による低疲労性強誘電性スイッチン
グ材料を利用し、第3A図のメモリーに使用することがで
きるような個々の集積回路の不揮発性メモリーセルの回
路図であり、 第3C図は、本発明による高誘電性材料を利用し、第3A
図のメモリーに使用することができるような個々の集積
回路の揮発性メモリーセルの回路図であり、 第3D図は、第3B図及び第3C図のセルを集積回路メモリ
ーに具現化する方法を示す図であり、 第４図は、材料の低疲労性を示す、SrTiO3のバッファ
ー層の間にBi4Ti3O12の層を有する第1B図に示したデバ
イスのヒステリシス曲線についてヒステリシスサイクル
数に対してPr-及びPr+をプロットしたグラフであり、 第5A図は、SrTiO3のバッファー層の間にBi4Ti3O12の
層を有する第1B図に示したデバイスの初期ヒステリシス
曲線であり、 第5B図は、1010サイクル後であることを除いて、第5A
図の曲線を得るために用いた同じ試料のヒステリシス曲
線であり、 第6A図は、強誘電性材料としてSrBi2Ta2O9を使用した
第２図に示した強誘電体キャパシタについてスイッチン
グ数に対して2Prp及び2Prnをプロットしたグラフであ
り、 第6B図は、強誘電性材料としてSrBi2Ta2O9を使用した
第２図に示したさらなる強誘電体キャパシタの２、４、
６、８及び10ボルトにおけるヒステリシス曲線を示し、 第７図は、強誘電性材料としてSrBi2Nb2O9を使用した
第２図に示した強誘電体キャパシタについてスイッチン
グ数に対して2Prp及び2Prnをプロットしたグラフであ
り、 第8A図及び第8B図は、強誘電性材料としてSrBi2TaNbO
9を使用した第2C図に示した強誘電体キャパシタについ
て、それぞれ５ボルト及び10ボルトのパルスによるPUND
スイッチング測定値を示し、 第8C図は、約1010のヒステリシスサイクルにわたる別
々の20個のデータ点において第8A図及び第8B図の試料に
対して行ったヒステリシス測定値を示し、 第8D図は、第8C図のヒステリシス曲線から得たサイク
ル数に対して2Prをプロットしたグラフであり、 第8E図は、第8A図〜第8D図の試料についてスイッチン
グサイクルに対して2Prp及び2Prnをプロットしたグラフ
であり、 第９図は、高誘電率材料としてBaBi2Ta2O9を使用した
第2C図に示したキャパシタについて印加電界に対してDC
漏洩電流の対数をプロットしたグラフであり、 第10図は、高誘電率材料としてPbBi2Ta2O9を使用した
第2C図に示したキャパシタについて印加電界に対してDC
漏洩電流の対数をプロットしたグラフであり、 第11図は、高誘電率材料としてBaBi2Nb2O9を使用した
第2C図に示したキャパシタについて印加電界に対してDC
漏洩電流の対数をプロットしたグラフであり、 第12A図は、ペロブスカイト単純単位格子を示し、 第12B図は、本発明を記載するのにより有用な別のペ
ロブスカイト単純単位格子を示し、 第13図は、本発明による層状超格子材料を示し、 第14図は、ABi2B2 +5O9系層状超格子材料の特別な格子
構造を示し、 第15図は、ABi2B4 +4O9系層状超格子材料の特別な格子
構造を示し、 第16図は、1012サイクル後のSrBi2Ta2O9試料のヒステ
リシス曲線を同じ試料の初期ヒステリシス曲線に重ねて
描いたものであり、 第17図は、SrBi2Ta2O9の３個の試料についてヒステリ
シスサイクル数に対して2PRをプロットし、一試料の試
験は1012サイクルまで行ったグラフであり、 第18図は、温度100℃で約1010回のスイッチングサイ
クルにわたり17個のデータ点においてSrBi2Ta2O9の試料
に対して行ったPUNDスイッチング測定値を重ね合わせて
示し、 第19図は、第18図のPUND測定値についてのスイッチン
グサイクル数に対してスイッチングチャージをプロット
したグラフであり、 第20図は、SrBi2Ta2O9試料が分極チャージを100℃で8
0日間保持した後に測定したPUND測定値を、同じ試料の
初期PUND測定値に重ねて示したグラフであり、 第21図は、SrBi2Ta2O9試料について正分極及び負分極
状態のスイッチングチャージの減衰を示し、100℃で80
日間にわたるデータ保持を例示するものであり、 第22A図は、SrBi2Ta2O9試料の初期PUND測定値の結果
を示し、 第22B図は、84℃で１時間、1MHzでバイポーラパルス
によって試料にパルスを付与した後のSrBi2Ta2O9試料に
ついて測定したPUND測定値の結果を示し、 第22C図は、84℃で１時間、1MHzで正パルスによって
試料にパルスを付与した後のSrBi2Ta2O9試料について測
定したPUND測定値の結果を示し、 第22D図は、84℃で１時間、1MHzで負パルスによって
試料にパルスを付与した後のSrBi2Ta2O9試料について測
定したPUND測定値の結果を示し、そして 第23図は、各種厚さを有する異なる４種類のSrBi2Ta2
O9試料について電界に対して2PRをプロットしたグラフ
である。
されて示されているシリコンウエハーの平面図であり、 第1B図は、本発明によるバッファー層を有する薄膜キ
ャパシタを示す、第1A図の線1B〜1Bに沿った部分断面図
であり、 第２図は、本発明による薄膜キャパシタの部分断面図
であり、 第3A図は、本発明による材料の好ましい用途である集
積回路メモリーの回路図であり、 第3B図は、本発明による低疲労性強誘電性スイッチン
グ材料を利用し、第3A図のメモリーに使用することがで
きるような個々の集積回路の不揮発性メモリーセルの回
路図であり、 第3C図は、本発明による高誘電性材料を利用し、第3A
図のメモリーに使用することができるような個々の集積
回路の揮発性メモリーセルの回路図であり、 第3D図は、第3B図及び第3C図のセルを集積回路メモリ
ーに具現化する方法を示す図であり、 第４図は、材料の低疲労性を示す、SrTiO3のバッファ
ー層の間にBi4Ti3O12の層を有する第1B図に示したデバ
イスのヒステリシス曲線についてヒステリシスサイクル
数に対してPr-及びPr+をプロットしたグラフであり、 第5A図は、SrTiO3のバッファー層の間にBi4Ti3O12の
層を有する第1B図に示したデバイスの初期ヒステリシス
曲線であり、 第5B図は、1010サイクル後であることを除いて、第5A
図の曲線を得るために用いた同じ試料のヒステリシス曲
線であり、 第6A図は、強誘電性材料としてSrBi2Ta2O9を使用した
第２図に示した強誘電体キャパシタについてスイッチン
グ数に対して2Prp及び2Prnをプロットしたグラフであ
り、 第6B図は、強誘電性材料としてSrBi2Ta2O9を使用した
第２図に示したさらなる強誘電体キャパシタの２、４、
６、８及び10ボルトにおけるヒステリシス曲線を示し、 第７図は、強誘電性材料としてSrBi2Nb2O9を使用した
第２図に示した強誘電体キャパシタについてスイッチン
グ数に対して2Prp及び2Prnをプロットしたグラフであ
り、 第8A図及び第8B図は、強誘電性材料としてSrBi2TaNbO
9を使用した第2C図に示した強誘電体キャパシタについ
て、それぞれ５ボルト及び10ボルトのパルスによるPUND
スイッチング測定値を示し、 第8C図は、約1010のヒステリシスサイクルにわたる別
々の20個のデータ点において第8A図及び第8B図の試料に
対して行ったヒステリシス測定値を示し、 第8D図は、第8C図のヒステリシス曲線から得たサイク
ル数に対して2Prをプロットしたグラフであり、 第8E図は、第8A図〜第8D図の試料についてスイッチン
グサイクルに対して2Prp及び2Prnをプロットしたグラフ
であり、 第９図は、高誘電率材料としてBaBi2Ta2O9を使用した
第2C図に示したキャパシタについて印加電界に対してDC
漏洩電流の対数をプロットしたグラフであり、 第10図は、高誘電率材料としてPbBi2Ta2O9を使用した
第2C図に示したキャパシタについて印加電界に対してDC
漏洩電流の対数をプロットしたグラフであり、 第11図は、高誘電率材料としてBaBi2Nb2O9を使用した
第2C図に示したキャパシタについて印加電界に対してDC
漏洩電流の対数をプロットしたグラフであり、 第12A図は、ペロブスカイト単純単位格子を示し、 第12B図は、本発明を記載するのにより有用な別のペ
ロブスカイト単純単位格子を示し、 第13図は、本発明による層状超格子材料を示し、 第14図は、ABi2B2 +5O9系層状超格子材料の特別な格子
構造を示し、 第15図は、ABi2B4 +4O9系層状超格子材料の特別な格子
構造を示し、 第16図は、1012サイクル後のSrBi2Ta2O9試料のヒステ
リシス曲線を同じ試料の初期ヒステリシス曲線に重ねて
描いたものであり、 第17図は、SrBi2Ta2O9の３個の試料についてヒステリ
シスサイクル数に対して2PRをプロットし、一試料の試
験は1012サイクルまで行ったグラフであり、 第18図は、温度100℃で約1010回のスイッチングサイ
クルにわたり17個のデータ点においてSrBi2Ta2O9の試料
に対して行ったPUNDスイッチング測定値を重ね合わせて
示し、 第19図は、第18図のPUND測定値についてのスイッチン
グサイクル数に対してスイッチングチャージをプロット
したグラフであり、 第20図は、SrBi2Ta2O9試料が分極チャージを100℃で8
0日間保持した後に測定したPUND測定値を、同じ試料の
初期PUND測定値に重ねて示したグラフであり、 第21図は、SrBi2Ta2O9試料について正分極及び負分極
状態のスイッチングチャージの減衰を示し、100℃で80
日間にわたるデータ保持を例示するものであり、 第22A図は、SrBi2Ta2O9試料の初期PUND測定値の結果
を示し、 第22B図は、84℃で１時間、1MHzでバイポーラパルス
によって試料にパルスを付与した後のSrBi2Ta2O9試料に
ついて測定したPUND測定値の結果を示し、 第22C図は、84℃で１時間、1MHzで正パルスによって
試料にパルスを付与した後のSrBi2Ta2O9試料について測
定したPUND測定値の結果を示し、 第22D図は、84℃で１時間、1MHzで負パルスによって
試料にパルスを付与した後のSrBi2Ta2O9試料について測
定したPUND測定値の結果を示し、そして 第23図は、各種厚さを有する異なる４種類のSrBi2Ta2
O9試料について電界に対して2PRをプロットしたグラフ
である。
本発明者は、不揮発性強誘電体スイッチングメモリー
や、強誘電体スイッチングキャパシタにおいて、或いは
揮発性メモリーにおける高誘電率材料として、今までは
その利用に成功していなかった部類の材料が、このよう
な用途に用いられてきた従来のどの材料よりもかなり優
れていることを発見した。とりわけ、これらの材料は、
スイッチング用途における疲労性が低く、具体的には、
第一状態と第二状態との間のスイッチングを30％未満の
疲労性で109回以上行うことができ、圧痕がほとんどま
たはまったく無く、膜厚と共に分極率が変化することは
ほとんど無く、高応力条件下でも分極チャージを長時間
保持し、漏洩電流の少ない高誘電率を示し、具体的に
は、50よりも高い誘電定数を示し、そしてシリコンやヒ
化ガリウムといった集積回路に通常用いられている他の
材料と適合するか或いは適合するように設計することが
できる。本発明は、これらの材料の優れた強誘電性スイ
ッチング特性及び高誘電率特性がどのように発見された
かについての記載によって最良に理解できるであろう。
や、強誘電体スイッチングキャパシタにおいて、或いは
揮発性メモリーにおける高誘電率材料として、今までは
その利用に成功していなかった部類の材料が、このよう
な用途に用いられてきた従来のどの材料よりもかなり優
れていることを発見した。とりわけ、これらの材料は、
スイッチング用途における疲労性が低く、具体的には、
第一状態と第二状態との間のスイッチングを30％未満の
疲労性で109回以上行うことができ、圧痕がほとんどま
たはまったく無く、膜厚と共に分極率が変化することは
ほとんど無く、高応力条件下でも分極チャージを長時間
保持し、漏洩電流の少ない高誘電率を示し、具体的に
は、50よりも高い誘電定数を示し、そしてシリコンやヒ
化ガリウムといった集積回路に通常用いられている他の
材料と適合するか或いは適合するように設計することが
できる。本発明は、これらの材料の優れた強誘電性スイ
ッチング特性及び高誘電率特性がどのように発見された
かについての記載によって最良に理解できるであろう。
先に示したように、PZTのような材料でできた従来の
強誘電体スイッチングキャパシタにまつわる問題の一つ
は、強誘電性材料とキャパシタ電極の界面に多量の空間
電荷が蓄積することであった。この空間電荷は強誘電性
材料内部を印加電界から遮蔽するため、強誘電性スイッ
チングは材料の表面で起こっていた。従来の強誘電性材
料の疲労性の悪さはこの空間電荷現象と関係があるだろ
うと仮定されていた。こうして、第1B図に示したよう
な、シリコン基板２と、酸化珪素絶縁層４と、白金第一
キャパシタ電極８と、白金第二キャパシタ電極16と、チ
タン薄層６と、そしてSrTiO3のような高誘電率材料の層
10、14の間に挟まれたBi4Ti3O12のような強誘電性材料1
2とを有する層状強誘電体キャパシタ構造が製作され
た。純粋な強誘電性材料12を高誘電率材料の層10、14の
間に挟んだ層化構造によって、強誘電性材料内部への空
間電荷勾配がより緩やかになるとだろうと考えられた。
また、層10及び14の材料を選択して、Bi4Ti3O12の他の
キャパシタ層からのバッファとし、拡散や望ましくない
反応を防止した。この層状構造に対してヒステリシス耐
久試験を実施すると、メモリーにおける10年間の使用に
相当する109サイクルを超えてもほとんど疲労を示さな
い、第４図に例示したスイッチング対サイクルのグラフ
が得られた。最初は、これが層状構造の成功を示してい
るものと考えられたが、、キャパシタンス測定値は、強
誘電性スイッチングがBi4Ti3O12の層よりもはるかに薄
い材料層で起こっていることを示唆した。起こったこと
は、SrTiO3とBi4Ti3O12がその界面で相互拡散し、しか
も低疲労性の結果は、それまで不揮発性メモリーや他の
強誘電性スイッチング用途にとって可能性のある候補材
料であるとは予想されていなかったSrBi4Ti4O15のよう
な材料によると推定された。SrBi4Ti4O15の層12をSrTiO
3の二つの層10及び14の間に挟んだ第1B図に示した構造
体を製作した。試験すると、第5A図に示した初期ヒステ
リシス曲線と、第5B図に示した1010サイクル後のヒステ
リシス曲線が得られた。これらの曲線の比較から、疲労
性は30％を十分に下回り、この値は従来技術において耐
久性試験を実施したどの強誘電性材料よりもはるかに低
い値である。このSrBi4Ti4O15はSmoleskiiの目録に記載
されている層状ペロブスカイト様材料の一つであること
がわかり、そしてこれらの材料の天然層状構造が低疲労
性の源であろうと考えられた。第２図に示した構造、す
なわちシリコン基板22と、二酸化珪素24と、チタン層26
と、第一白金電極28と、層状超格子材料層30と、そして
第二白金電極32とを有する別のデバイスを製作した。こ
れらのキャパシタデバイスを試験し、第6A図〜第22D図
に示した結果のうち、典型的な結果の第6A図及び第6B図
は、1010サイクル後でもほとんど疲労しない材料、スト
ロンチウムビスマスタンタレート（SrBi2Ta2O9）を示
す。
強誘電体スイッチングキャパシタにまつわる問題の一つ
は、強誘電性材料とキャパシタ電極の界面に多量の空間
電荷が蓄積することであった。この空間電荷は強誘電性
材料内部を印加電界から遮蔽するため、強誘電性スイッ
チングは材料の表面で起こっていた。従来の強誘電性材
料の疲労性の悪さはこの空間電荷現象と関係があるだろ
うと仮定されていた。こうして、第1B図に示したよう
な、シリコン基板２と、酸化珪素絶縁層４と、白金第一
キャパシタ電極８と、白金第二キャパシタ電極16と、チ
タン薄層６と、そしてSrTiO3のような高誘電率材料の層
10、14の間に挟まれたBi4Ti3O12のような強誘電性材料1
2とを有する層状強誘電体キャパシタ構造が製作され
た。純粋な強誘電性材料12を高誘電率材料の層10、14の
間に挟んだ層化構造によって、強誘電性材料内部への空
間電荷勾配がより緩やかになるとだろうと考えられた。
また、層10及び14の材料を選択して、Bi4Ti3O12の他の
キャパシタ層からのバッファとし、拡散や望ましくない
反応を防止した。この層状構造に対してヒステリシス耐
久試験を実施すると、メモリーにおける10年間の使用に
相当する109サイクルを超えてもほとんど疲労を示さな
い、第４図に例示したスイッチング対サイクルのグラフ
が得られた。最初は、これが層状構造の成功を示してい
るものと考えられたが、、キャパシタンス測定値は、強
誘電性スイッチングがBi4Ti3O12の層よりもはるかに薄
い材料層で起こっていることを示唆した。起こったこと
は、SrTiO3とBi4Ti3O12がその界面で相互拡散し、しか
も低疲労性の結果は、それまで不揮発性メモリーや他の
強誘電性スイッチング用途にとって可能性のある候補材
料であるとは予想されていなかったSrBi4Ti4O15のよう
な材料によると推定された。SrBi4Ti4O15の層12をSrTiO
3の二つの層10及び14の間に挟んだ第1B図に示した構造
体を製作した。試験すると、第5A図に示した初期ヒステ
リシス曲線と、第5B図に示した1010サイクル後のヒステ
リシス曲線が得られた。これらの曲線の比較から、疲労
性は30％を十分に下回り、この値は従来技術において耐
久性試験を実施したどの強誘電性材料よりもはるかに低
い値である。このSrBi4Ti4O15はSmoleskiiの目録に記載
されている層状ペロブスカイト様材料の一つであること
がわかり、そしてこれらの材料の天然層状構造が低疲労
性の源であろうと考えられた。第２図に示した構造、す
なわちシリコン基板22と、二酸化珪素24と、チタン層26
と、第一白金電極28と、層状超格子材料層30と、そして
第二白金電極32とを有する別のデバイスを製作した。こ
れらのキャパシタデバイスを試験し、第6A図〜第22D図
に示した結果のうち、典型的な結果の第6A図及び第6B図
は、1010サイクル後でもほとんど疲労しない材料、スト
ロンチウムビスマスタンタレート（SrBi2Ta2O9）を示
す。
強誘電性である層状ペロブスカイト材料の試験が次々
と非層状強誘電体について以前に測定されたものよりも
低い疲労性を示すことがわかると、低疲労性をもたらす
これらの材料に共通な何かがあることが認識された。材
料の層状性質は層状強誘電体全体により均一な空間電荷
分布をもたらすが、上記の電荷に基づく議論は、十分に
検討すると、低疲労性を説明しない。今では、非強誘電
体層が強誘電体層の「ショックアブソーバー」として作
用すると考えられている。これを理解するためには、強
誘電性が強誘電体格子の個々の単位格子内の不均一電極
分布によって引き起こされ、そして強誘電体結晶格子が
非常に堅いものであるためにこの電荷の不均一性が維持
されうるにすぎないことを理解しなければならない。結
晶の分極状態を繰り返し何度もスイッチ切換えすると、
この堅さが崩壊し、そしてその分極率は材料がメモリー
には使用不可能な点まで低下する。層状超格子材料で
は、強誘電体よりも剛性の低い格子構造を有する（Bi
O3）-2のような材料から非強誘電体層が作られる。この
材料と強誘電性材料とを交互させるので、堅い強誘電体
と剛性の低い非強誘電体とが交差する層が得られる。こ
うして、剛性の低い非強誘電体はスイッチングの繰り返
しによって生じるショックを吸収し、強誘電体にその高
い分極可能な状態を維持させる。
と非層状強誘電体について以前に測定されたものよりも
低い疲労性を示すことがわかると、低疲労性をもたらす
これらの材料に共通な何かがあることが認識された。材
料の層状性質は層状強誘電体全体により均一な空間電荷
分布をもたらすが、上記の電荷に基づく議論は、十分に
検討すると、低疲労性を説明しない。今では、非強誘電
体層が強誘電体層の「ショックアブソーバー」として作
用すると考えられている。これを理解するためには、強
誘電性が強誘電体格子の個々の単位格子内の不均一電極
分布によって引き起こされ、そして強誘電体結晶格子が
非常に堅いものであるためにこの電荷の不均一性が維持
されうるにすぎないことを理解しなければならない。結
晶の分極状態を繰り返し何度もスイッチ切換えすると、
この堅さが崩壊し、そしてその分極率は材料がメモリー
には使用不可能な点まで低下する。層状超格子材料で
は、強誘電体よりも剛性の低い格子構造を有する（Bi
O3）-2のような材料から非強誘電体層が作られる。この
材料と強誘電性材料とを交互させるので、堅い強誘電体
と剛性の低い非強誘電体とが交差する層が得られる。こ
うして、剛性の低い非強誘電体はスイッチングの繰り返
しによって生じるショックを吸収し、強誘電体にその高
い分極可能な状態を維持させる。
上記の説明において、30年にわたる広範囲な検討にお
いて誰も低疲労性の分極率が高い強誘電体を見い出さな
かった理由がわかる。ショックアブソーバーが無いと、
高い分極率をもたらすまさにそのものである堅い結晶構
造もまた疲労することになる。
いて誰も低疲労性の分極率が高い強誘電体を見い出さな
かった理由がわかる。ショックアブソーバーが無いと、
高い分極率をもたらすまさにそのものである堅い結晶構
造もまた疲労することになる。
高誘電率材料もまた、比較的堅い結晶格子を有する。
こうして、層状超格子構造を理解することは、強誘電性
ではない層状超格子材料が長期間の使用にわたり劣化或
いは崩壊しない高誘電率材料となりうることを示唆す
る。このこともまた一般に当てはまることになる。さら
に、これらの材料の多くは、集積回路によって非常に望
ましい低い漏洩電流を示す。いくつかの層状超格子材料
についてのDC漏洩電流曲線と誘電率を第９図、第10図及
び第11図に示す。
こうして、層状超格子構造を理解することは、強誘電性
ではない層状超格子材料が長期間の使用にわたり劣化或
いは崩壊しない高誘電率材料となりうることを示唆す
る。このこともまた一般に当てはまることになる。さら
に、これらの材料の多くは、集積回路によって非常に望
ましい低い漏洩電流を示す。いくつかの層状超格子材料
についてのDC漏洩電流曲線と誘電率を第９図、第10図及
び第11図に示す。
層状超格子材料の中には、常用の集積回路プロセス及
び材料の一部と適合しないものもある。例えば、チタン
はシリコンの中に急速に拡散し珪化チタンを形成するの
で、SrBi4Ti4O15のようなチタンを含むいずれの超格子
材料も、第1B図に示したようなバッファ層と併用するこ
とが好ましい。しかしながら、多くの層状超格子材料は
常用の集積回路材料との適合性が高い。例えば、ストロ
ンチウムビスマスタンタレート（SrBi2Ta2O9）やバリウ
ムビスマスタンタレート（BaBi2Ta2O9）は、常用のほと
んどの集積回路材料及びプロセスに非常に適合する。前
者は低疲労性強誘電体であって、それ自身で第２図に示
した構造のスイッチングキャパシタや第3A図、第3B図及
び第3D図に示した不揮発性集積回路メモリーになり、ま
た後者は高誘電率材料であって、それ自身で第２図に示
したキャパシタ構造や第3A図、第3C図及び第3D図に示し
た揮発性集積回路メモリーになる。
び材料の一部と適合しないものもある。例えば、チタン
はシリコンの中に急速に拡散し珪化チタンを形成するの
で、SrBi4Ti4O15のようなチタンを含むいずれの超格子
材料も、第1B図に示したようなバッファ層と併用するこ
とが好ましい。しかしながら、多くの層状超格子材料は
常用の集積回路材料との適合性が高い。例えば、ストロ
ンチウムビスマスタンタレート（SrBi2Ta2O9）やバリウ
ムビスマスタンタレート（BaBi2Ta2O9）は、常用のほと
んどの集積回路材料及びプロセスに非常に適合する。前
者は低疲労性強誘電体であって、それ自身で第２図に示
した構造のスイッチングキャパシタや第3A図、第3B図及
び第3D図に示した不揮発性集積回路メモリーになり、ま
た後者は高誘電率材料であって、それ自身で第２図に示
したキャパシタ構造や第3A図、第3C図及び第3D図に示し
た揮発性集積回路メモリーになる。
ペロブスカイト構造を有する化合物が一般式ABQ3で記
載できることはよく知られている。式中、Ａ及びＢはカ
チオンであり、そしてＱはアニオンである。従来技術で
は、式ABQ3はABO3、場合によってはABX3と表されるのが
普通であるが、我々は、ABO3よりも一般的であり、しか
もＸは層状ペロブスカイトの最も一般的な式に用いられ
る他のｘと混同する恐れがあるため、ABQ3を使用するこ
とにする。文献に慣例的に示されている単純ペロブスカ
イト単位格子を第12A図に示す。単位格子の描写で見る
と、ペロブスカイト構造は立方体であって、Ａカチオン
84（Ａ部位元素とも呼ばれる）は立方体の角部に位置
し、一般に比較的サイズが大きく且つ原子価が小さく、
またＢカチオン86（Ｂ部位元素とも呼ばれる）は立方体
の中心部に位置し、一般に比較的サイズが小さく且つ原
子価が大きく、そしてアニオン88は立方体の面中心部に
位置する。単純格子ではないが本発明の目的にはより有
用である別のペロブスカイト単位格子の描写を、第12B
図に示す。この描写では、ペロブスカイト構造が角結合
八面体90を含んでおり、アニオン88が八面体90の角部に
位置し、Ｂカチオン86が八面体90の中心部にあり、そし
てＡカチオン84が八面体90の間の空間にあることがより
明らかである。単純立方体85は第12B図では破線で示さ
れ、また八面体90は第12A図では破線で示される。第12B
図の単位格子の描写から、材料の強誘電性の原因となる
ダイポールモーメントをそれぞれ有する八面体90が、そ
の上部及び下部の「点」を強誘電性材料の格子よりも柔
軟な材料に結合させたならば、分極を切り換えたときに
どのように若干移動しうるかを理解することは容易であ
る。第13図を見ると、層状超格子材料92が示されてい
る。Smolenskiiは、層状超格子材料と呼ばれる材料が自
発的により単純な構造の層96と交互するペロブスカイト
様構造をした層94になることを認めた。材料に依存し
て、ペロブスカイト様層94は、ペロブスカイト様八面体
90の結合層を一つまたは複数含む場合がある。例とし
て、第14図は、Ｂ部位86に原子価が＋５価の元素、例え
ばタンタル、ニオブ及びタングステンを有するストロン
チウムビスマスタンタレート（SrBi2Ta2O9）及びその他
の層状超格子材料に対する式であるABi2B2 +5O9系材料の
単位格子89を示す。この構造では、各ペロブスカイト様
層94は、ペロブスカイト様構造を持たない材料の層96に
よって分離された２層の八面体90の層を含む。この材料
では、単純単位格子89は、各々がＡ部位元素84と、Ｂ部
位元素86と、アニオン88とを有する二つのペロブスカイ
ト層94、及び超格子発生元素87を有する二つの非ペロブ
スカイト層96から成るが、これはこの構造が層98Aと層9
8Bとの間でシフトするからである。第15図は、Ｂ部位に
原子価が＋４価の元素、例えばチタン、ハフニウム及び
ジルコニウムを有するストロンチウムビスマスチタネー
ト（SrBi4Ti4O15）及びその他の層状超格子材料に対す
る式であるABi2B4 +4O15系の層状超格子材料の構造であ
る。この材料では、各ペロブスカイト様層94が４層の八
面体90を有する。
載できることはよく知られている。式中、Ａ及びＢはカ
チオンであり、そしてＱはアニオンである。従来技術で
は、式ABQ3はABO3、場合によってはABX3と表されるのが
普通であるが、我々は、ABO3よりも一般的であり、しか
もＸは層状ペロブスカイトの最も一般的な式に用いられ
る他のｘと混同する恐れがあるため、ABQ3を使用するこ
とにする。文献に慣例的に示されている単純ペロブスカ
イト単位格子を第12A図に示す。単位格子の描写で見る
と、ペロブスカイト構造は立方体であって、Ａカチオン
84（Ａ部位元素とも呼ばれる）は立方体の角部に位置
し、一般に比較的サイズが大きく且つ原子価が小さく、
またＢカチオン86（Ｂ部位元素とも呼ばれる）は立方体
の中心部に位置し、一般に比較的サイズが小さく且つ原
子価が大きく、そしてアニオン88は立方体の面中心部に
位置する。単純格子ではないが本発明の目的にはより有
用である別のペロブスカイト単位格子の描写を、第12B
図に示す。この描写では、ペロブスカイト構造が角結合
八面体90を含んでおり、アニオン88が八面体90の角部に
位置し、Ｂカチオン86が八面体90の中心部にあり、そし
てＡカチオン84が八面体90の間の空間にあることがより
明らかである。単純立方体85は第12B図では破線で示さ
れ、また八面体90は第12A図では破線で示される。第12B
図の単位格子の描写から、材料の強誘電性の原因となる
ダイポールモーメントをそれぞれ有する八面体90が、そ
の上部及び下部の「点」を強誘電性材料の格子よりも柔
軟な材料に結合させたならば、分極を切り換えたときに
どのように若干移動しうるかを理解することは容易であ
る。第13図を見ると、層状超格子材料92が示されてい
る。Smolenskiiは、層状超格子材料と呼ばれる材料が自
発的により単純な構造の層96と交互するペロブスカイト
様構造をした層94になることを認めた。材料に依存し
て、ペロブスカイト様層94は、ペロブスカイト様八面体
90の結合層を一つまたは複数含む場合がある。例とし
て、第14図は、Ｂ部位86に原子価が＋５価の元素、例え
ばタンタル、ニオブ及びタングステンを有するストロン
チウムビスマスタンタレート（SrBi2Ta2O9）及びその他
の層状超格子材料に対する式であるABi2B2 +5O9系材料の
単位格子89を示す。この構造では、各ペロブスカイト様
層94は、ペロブスカイト様構造を持たない材料の層96に
よって分離された２層の八面体90の層を含む。この材料
では、単純単位格子89は、各々がＡ部位元素84と、Ｂ部
位元素86と、アニオン88とを有する二つのペロブスカイ
ト層94、及び超格子発生元素87を有する二つの非ペロブ
スカイト層96から成るが、これはこの構造が層98Aと層9
8Bとの間でシフトするからである。第15図は、Ｂ部位に
原子価が＋４価の元素、例えばチタン、ハフニウム及び
ジルコニウムを有するストロンチウムビスマスチタネー
ト（SrBi4Ti4O15）及びその他の層状超格子材料に対す
る式であるABi2B4 +4O15系の層状超格子材料の構造であ
る。この材料では、各ペロブスカイト様層94が４層の八
面体90を有する。
Smolenskiiがペロブスカイト様構造と呼んでいるもの
の理解が進むにつれ、本発明者はこれらの材料が自発的
に層になる物質以上のものであることを理解した。この
ことは例によって最も容易に理解される。ストロンチウ
ムビスマスタンタレート（SrBi2Ta2O9）は、式Bi2O3で
示される物質と式SrTa2O6で示される物質との組合せで
あるとみなすことができる。SrTa2O6は、それ自身では
タングステンブロンズ構造をとるが、層状材料92の中で
はペロブスカイト構造をとる。このように、層状構造
は、実際には、ペロブスカイト層94と非ペロブスカイト
層96の個々の二次格子の構造が相互依存している超格子
である。このため、我々はこれらの材料を本明細書では
「層状超格子」材料と称する。
の理解が進むにつれ、本発明者はこれらの材料が自発的
に層になる物質以上のものであることを理解した。この
ことは例によって最も容易に理解される。ストロンチウ
ムビスマスタンタレート（SrBi2Ta2O9）は、式Bi2O3で
示される物質と式SrTa2O6で示される物質との組合せで
あるとみなすことができる。SrTa2O6は、それ自身では
タングステンブロンズ構造をとるが、層状材料92の中で
はペロブスカイト構造をとる。このように、層状構造
は、実際には、ペロブスカイト層94と非ペロブスカイト
層96の個々の二次格子の構造が相互依存している超格子
である。このため、我々はこれらの材料を本明細書では
「層状超格子」材料と称する。
本明細書中の用語「超格子」は、ある種の物理的内
容、例えば超電導性において意味するものとは若干異な
るものを意味する場合がある。この用語「超格子」は、
単結晶構造のみを意味することもある。しかしながら、
本発明による材料は常に単結晶であることはなく、実際
に、今まで製造した材料で単結晶のものはないが、これ
らの材料の単結晶は製造可能であると考えられる。本発
明の材料は多結晶状態で十分に機能する。多結晶状態で
は、材料の構造に粒界、点欠陥、転位ループ及びその他
のミクロ構造欠陥が含まれる。しかしながら、各粒子内
部では、構造は、相互依存様式で自発的に結合した１層
以上の中間非強誘電体層と１層以上の強誘電体層とを含
有する反復性の単位が優勢である。こうして、強誘電性
である本発明の層状超格子材料は、以下のように定義で
きる：（Ａ）粒子またはその他のより大きなもしくはよ
り小さな単位の内部に局在構造を有する材料であって、
この局在構造が、相互依存様式で自発的に結合した１層
以上の中間非強誘電体層と１層以上の強誘電体層とを含
有する反復可能な単位を優勢に含有する材料。本発明は
また、強誘電性ではない材料も含み、これらは以下の定
義に包含させることができる：（Ｂ）粒子またはその他
のより大きなもしくはより小さな単位の内部に局在構造
を有する材料であって、その局在構造が、相互依存様式
で自発的に結合した１層以上の中間非ペロブスカイト様
層と１層以上のペロブスカイト様層とを含有する反復可
能な単位を優勢に含有する材料。
容、例えば超電導性において意味するものとは若干異な
るものを意味する場合がある。この用語「超格子」は、
単結晶構造のみを意味することもある。しかしながら、
本発明による材料は常に単結晶であることはなく、実際
に、今まで製造した材料で単結晶のものはないが、これ
らの材料の単結晶は製造可能であると考えられる。本発
明の材料は多結晶状態で十分に機能する。多結晶状態で
は、材料の構造に粒界、点欠陥、転位ループ及びその他
のミクロ構造欠陥が含まれる。しかしながら、各粒子内
部では、構造は、相互依存様式で自発的に結合した１層
以上の中間非強誘電体層と１層以上の強誘電体層とを含
有する反復性の単位が優勢である。こうして、強誘電性
である本発明の層状超格子材料は、以下のように定義で
きる：（Ａ）粒子またはその他のより大きなもしくはよ
り小さな単位の内部に局在構造を有する材料であって、
この局在構造が、相互依存様式で自発的に結合した１層
以上の中間非強誘電体層と１層以上の強誘電体層とを含
有する反復可能な単位を優勢に含有する材料。本発明は
また、強誘電性ではない材料も含み、これらは以下の定
義に包含させることができる：（Ｂ）粒子またはその他
のより大きなもしくはより小さな単位の内部に局在構造
を有する材料であって、その局在構造が、相互依存様式
で自発的に結合した１層以上の中間非ペロブスカイト様
層と１層以上のペロブスカイト様層とを含有する反復可
能な単位を優勢に含有する材料。
Smolenskiiらによってカタログに記載されている層状
超格子材料は、長期間の使用にわたり耐劣化性及び耐崩
壊性であり疲労しないスイッチング強誘電性材料及び誘
電性材料の候補材料としてどれも可能性があることを発
見した。一般式ABO3に従うランダム固溶体であるという
よりは、これらの材料はSmolenskiiが略記した式に従
う。
超格子材料は、長期間の使用にわたり耐劣化性及び耐崩
壊性であり疲労しないスイッチング強誘電性材料及び誘
電性材料の候補材料としてどれも可能性があることを発
見した。一般式ABO3に従うランダム固溶体であるという
よりは、これらの材料はSmolenskiiが略記した式に従
う。
（１）式Am-1Bi2MmO3m+3で示される化合物： 式中、ＡはBi3+、Ba2+、Sr2+、Ca2+、Pb2+、K+、Na+
及びその他の大きさが似通ったイオンであり、またＭは
Ti4+、Nb5+、Ta5+、Mo6+、W6+、Fe3+及びその他の酸素
八面体を占めるイオンである。この群には、ビスマスチ
タネート（Bi4Ti3O12）が含まれる。
及びその他の大きさが似通ったイオンであり、またＭは
Ti4+、Nb5+、Ta5+、Mo6+、W6+、Fe3+及びその他の酸素
八面体を占めるイオンである。この群には、ビスマスチ
タネート（Bi4Ti3O12）が含まれる。
（２）式Am+1MmO3m+1で示される化合物： この群にはストロンチウムチタネート（Sr2TiO4、Sr3
Ti2O7、及びSr4Ti3O10）のような化合物が含まれる。
Ti2O7、及びSr4Ti3O10）のような化合物が含まれる。
（３）式AmMmO3m+2で示される化合物： この群にはSr2Nb2O7、La2Ti2O7、Sr5TiNb4O17及びSr6
Ti2Nb4O20のような化合物が含まれる。Sr2Nb2O7及びLa2
Ti2O7の場合は、その式を２倍にして一般式に一致させ
る必要があることに着目されたい。
Ti2Nb4O20のような化合物が含まれる。Sr2Nb2O7及びLa2
Ti2O7の場合は、その式を２倍にして一般式に一致させ
る必要があることに着目されたい。
本発明の材料は、上記材料のすべてのものと、これら
材料の組合せや固溶体とを包含する。この材料は以下の
式でさらに一般的にまとめることができる。
材料の組合せや固溶体とを包含する。この材料は以下の
式でさらに一般的にまとめることができる。
（１）▲A1+a1 w1▼▲A2+a2 w2▼…▲Aj+aj wj▼▲S1+s1 x1▼▲S2+s2 x2▼…▲Sk
+sk xk▼▲B1+b1 y1▼▲B2+b2 y2▼…▲Bl+bl yl▼▲Ｑ-2 z▼ 上式中、A1、A2・・・Ajはペロブスカイト様構造にお
けるＡ部位元素を表し、例えばストロンチウム、カルシ
ウム、バリウム、ビスマス、鉛のような元素であること
ができ、S1、S2・・・Skは超格子発生元素を表し、通常
はビスマスであるが、イットリウム、スカンジウム、ラ
ンタン、アンチモン、クロム、タリウム及びその他の原
子価が＋３の元素であってもよく、B1、B2・・・Blはペ
ロブスカイト様構造におけるＢ部位元素を表し、例えば
チタン、タンタル、ハフニウム、タングステン、ニオ
ブ、ジルコニウム及びその他の元素であることができ、
そしてＱはアニオンを表し、一般には酸素であるが、フ
ッ素、塩素及びこれらの元素の複合体、例えばオキシフ
ッ化物、オキシ塩化物、等のような他の元素であっても
よい。式（１）中の上付文字は各元素の原子価数を表
し、またその下付文字は、１モルの化合物における物質
のモル数を、或いは単位格子の観点では、単位格子にお
ける元素の平均の原子数を表す。下付文字は整数であっ
ても少数であってもよい。すなわち、式（１）は、単位
格子が材料全体で変化しうる場合を含み、例えば、Sr.
75Ba.25Bi2Ta2O9では、平均で75％はSrがＡ部位原子で
あり、そして平均で25％はBaがＡ部位原子である。化合
物中にＡ部位元素が１種しかない場合には、それは「A
1」元素によって表され、そしてw2・・・wjはすべて０
となる。化合物中にＢ部位元素が１種しかない場合に
は、それは「B1」元素によって表され、そしてy2・・・
ylはすべて０となり、また超格子発生元素についても同
様である。通常の場合は、Ａ部位元素が１種あり、超格
子発生元素が１種であり、そしてＢ部位元素が１種また
は２種あるが、本発明はＡ部位またはＢ部位及び超格子
発生体が多種元素を有することができる場合を包含する
ために、式（１）はより一般的な形態で書かれている。
ｚの値は以下の方程式から見い出される。
+sk xk▼▲B1+b1 y1▼▲B2+b2 y2▼…▲Bl+bl yl▼▲Ｑ-2 z▼ 上式中、A1、A2・・・Ajはペロブスカイト様構造にお
けるＡ部位元素を表し、例えばストロンチウム、カルシ
ウム、バリウム、ビスマス、鉛のような元素であること
ができ、S1、S2・・・Skは超格子発生元素を表し、通常
はビスマスであるが、イットリウム、スカンジウム、ラ
ンタン、アンチモン、クロム、タリウム及びその他の原
子価が＋３の元素であってもよく、B1、B2・・・Blはペ
ロブスカイト様構造におけるＢ部位元素を表し、例えば
チタン、タンタル、ハフニウム、タングステン、ニオ
ブ、ジルコニウム及びその他の元素であることができ、
そしてＱはアニオンを表し、一般には酸素であるが、フ
ッ素、塩素及びこれらの元素の複合体、例えばオキシフ
ッ化物、オキシ塩化物、等のような他の元素であっても
よい。式（１）中の上付文字は各元素の原子価数を表
し、またその下付文字は、１モルの化合物における物質
のモル数を、或いは単位格子の観点では、単位格子にお
ける元素の平均の原子数を表す。下付文字は整数であっ
ても少数であってもよい。すなわち、式（１）は、単位
格子が材料全体で変化しうる場合を含み、例えば、Sr.
75Ba.25Bi2Ta2O9では、平均で75％はSrがＡ部位原子で
あり、そして平均で25％はBaがＡ部位原子である。化合
物中にＡ部位元素が１種しかない場合には、それは「A
1」元素によって表され、そしてw2・・・wjはすべて０
となる。化合物中にＢ部位元素が１種しかない場合に
は、それは「B1」元素によって表され、そしてy2・・・
ylはすべて０となり、また超格子発生元素についても同
様である。通常の場合は、Ａ部位元素が１種あり、超格
子発生元素が１種であり、そしてＢ部位元素が１種また
は２種あるが、本発明はＡ部位またはＢ部位及び超格子
発生体が多種元素を有することができる場合を包含する
ために、式（１）はより一般的な形態で書かれている。
ｚの値は以下の方程式から見い出される。
（２）（a1w1＋a2w2＋・・・＋ajwj）＋（s1x1＋s2x2＋・・・＋skxk） ＋（b1y1＋b2y2＋・・・blyl）＝2z 式（１）は、Smolenskii型化合物の３種類すべてを包含
する。第１型では、w1＝ｍ−１、x1＝２、y1＝ｍ、ｚ＝
3m＋３であり、その他の下付文字は０であり、第２型で
は、w1＝ｍ＋１、y1＝ｍ、ｚ＝3m＋１であり、その他の
下付文字は０であり、そして第３型では、w1＝ｍ、y1＝
ｍ、ｚ＝3m＋２であり、その他の下付文字は０である。
Smolenskiiの第１型の式はＭ＝Ti及びｍ＝２では機能し
ないが、式（１）は機能する。これはSmolenskiiの式が
原子価数を考慮していないからである。本発明による材
料は、式（１）に適合する材料のすべてを包含するわけ
ではなく、むしろ層状超格子を自発的に形成する材料の
みを包含する。要するに、本発明の材料には、上記定義
（Ａ）及び（Ｂ）、Smolenskiiの式並びに式（１）によ
って記述されるすべての層状超格子材料と、前記材料の
固溶体とが含まれる。
する。第１型では、w1＝ｍ−１、x1＝２、y1＝ｍ、ｚ＝
3m＋３であり、その他の下付文字は０であり、第２型で
は、w1＝ｍ＋１、y1＝ｍ、ｚ＝3m＋１であり、その他の
下付文字は０であり、そして第３型では、w1＝ｍ、y1＝
ｍ、ｚ＝3m＋２であり、その他の下付文字は０である。
Smolenskiiの第１型の式はＭ＝Ti及びｍ＝２では機能し
ないが、式（１）は機能する。これはSmolenskiiの式が
原子価数を考慮していないからである。本発明による材
料は、式（１）に適合する材料のすべてを包含するわけ
ではなく、むしろ層状超格子を自発的に形成する材料の
みを包含する。要するに、本発明の材料には、上記定義
（Ａ）及び（Ｂ）、Smolenskiiの式並びに式（１）によ
って記述されるすべての層状超格子材料と、前記材料の
固溶体とが含まれる。
本発明によるキャパシタデバイスの試験試料を製作し
たウエハー１の例を第1A図に示す。キャパシタデバイス
１、20を示す第1A図、第1B図及び第２図並びに集積回路
デバイス50を示す第3D図は、実際のキャパシタや集積回
路デバイスの特定の部分の断面図または実際の計画とす
ることを意味するものではなく、それ以外にも可能であ
る本発明の構造及びプロセスをより明確に且つ詳細に示
すために用いた単なる理想化された代表例にすぎないこ
とを理解すべきである。第1B図は、線1B〜1Bに沿った第
1A図のウエハー１の断面図を示す。第２図は、第1A図の
ものと似ているが、層状構造が異なるウエハーの断面図
を示す。第1A図及び第1B図を参照すると、ウエハー１
は、Ｐ型シリコン基板２と、その上に湿式成長させた約
5000Åの二酸化珪素絶縁層４とを含む。その二酸化珪素
４の上に金属チタンの薄層６を好ましくは現場スパッタ
リング法で付着させ、そしてそのチタン６の上に厚さ20
00Åの白金電極を好ましくは現場スパッタリング法で付
着させた。「現場」とは、真空を破壊することなくチタ
ン及び白金の両方をスパッタリングすることを意味す
る。チタンは、二酸化珪素及び白金の中へ拡散して白金
８が二酸化珪素４に付着するのを促進し、また任意であ
る。以下の実施例において詳細に記載するプロセスによ
って、白金電極８の上にバッファ層10を付着させた後、
本発明による層状超格子材料の層12を付着させ、さらに
別のバッファ層14を付着させる。バッファ層14の上に別
の2000Åの白金層を付着させる。ウエハー１をアニール
し、フォトマスク処理でパターン化し、そして電極層８
までエッチング処理して、大面積の電極８によって分離
された各種サイズの方形キャパシタデバイス17A、17B、
等（第1A図）を製作する。第1A図では、デバイス17A、1
7B、等の大きさは大幅に誇張されている。各デバイス17
A、17Bは、等は、試験デバイスの１本のリード線を白金
電極層８に接続し、且つ特定のデバイス17A、17B、等の
他の電極層16を試験デバイスの他方のリード線と接触さ
せることによって試験することができる。第２図の断面
構造を有するデバイスは、二つのバッファ層10及び12を
付着させないことを除いて、同様に製作される。すなわ
ち、第２図のウエハーは、シリコン基板22と、二酸化珪
素層24と、任意のチタン層26と、第一白金電極28と、層
状超格子材料層30と、第二白金電極32とを含む。ウエハ
ー20を同様にパターン化して、第２図に示した断面を有
する各種サイズのキャパシタデバイスを形成する。第1B
図及び第２図の両方に示したタイプの例示デバイスの製
作を、以下の実施例に詳細に記載する。
たウエハー１の例を第1A図に示す。キャパシタデバイス
１、20を示す第1A図、第1B図及び第２図並びに集積回路
デバイス50を示す第3D図は、実際のキャパシタや集積回
路デバイスの特定の部分の断面図または実際の計画とす
ることを意味するものではなく、それ以外にも可能であ
る本発明の構造及びプロセスをより明確に且つ詳細に示
すために用いた単なる理想化された代表例にすぎないこ
とを理解すべきである。第1B図は、線1B〜1Bに沿った第
1A図のウエハー１の断面図を示す。第２図は、第1A図の
ものと似ているが、層状構造が異なるウエハーの断面図
を示す。第1A図及び第1B図を参照すると、ウエハー１
は、Ｐ型シリコン基板２と、その上に湿式成長させた約
5000Åの二酸化珪素絶縁層４とを含む。その二酸化珪素
４の上に金属チタンの薄層６を好ましくは現場スパッタ
リング法で付着させ、そしてそのチタン６の上に厚さ20
00Åの白金電極を好ましくは現場スパッタリング法で付
着させた。「現場」とは、真空を破壊することなくチタ
ン及び白金の両方をスパッタリングすることを意味す
る。チタンは、二酸化珪素及び白金の中へ拡散して白金
８が二酸化珪素４に付着するのを促進し、また任意であ
る。以下の実施例において詳細に記載するプロセスによ
って、白金電極８の上にバッファ層10を付着させた後、
本発明による層状超格子材料の層12を付着させ、さらに
別のバッファ層14を付着させる。バッファ層14の上に別
の2000Åの白金層を付着させる。ウエハー１をアニール
し、フォトマスク処理でパターン化し、そして電極層８
までエッチング処理して、大面積の電極８によって分離
された各種サイズの方形キャパシタデバイス17A、17B、
等（第1A図）を製作する。第1A図では、デバイス17A、1
7B、等の大きさは大幅に誇張されている。各デバイス17
A、17Bは、等は、試験デバイスの１本のリード線を白金
電極層８に接続し、且つ特定のデバイス17A、17B、等の
他の電極層16を試験デバイスの他方のリード線と接触さ
せることによって試験することができる。第２図の断面
構造を有するデバイスは、二つのバッファ層10及び12を
付着させないことを除いて、同様に製作される。すなわ
ち、第２図のウエハーは、シリコン基板22と、二酸化珪
素層24と、任意のチタン層26と、第一白金電極28と、層
状超格子材料層30と、第二白金電極32とを含む。ウエハ
ー20を同様にパターン化して、第２図に示した断面を有
する各種サイズのキャパシタデバイスを形成する。第1B
図及び第２図の両方に示したタイプの例示デバイスの製
作を、以下の実施例に詳細に記載する。
第3A図は、本発明の材料でできた強誘電体スイッチン
グキャパシタまたは高誘電率キャパシタを利用した集積
回路メモリー36を例示するブロック図である。簡素化の
ため、示した実施態様は16K X 1 DRAM用であるが、各種
サイズ及びタイプの揮発性及び不揮発性の両方のメモリ
ーにこの材料を利用することができる。メモリー36は、
揮発性及び不揮発性の両方のメモリーを表すことが意図
されており、メモリーセル45が不揮発性メモリーセル70
（第3B図）を含む場合にはメモリー36は不揮発性とな
り、またメモリーセル45が揮発性メモリーセル70′（第
3C図）を含む場合には揮発性となる。示した16Kの実施
態様では、ローアドレスレジスター39及びカラムアドレ
スレジスター40に接続している７本のアドレス入力線38
がある。ローアドレスレジスター39は７本のライン42に
よってローデコーダ41に接続され、またカラムアドレス
レジスター40は７本のライン44によってカラムデコーダ
／データ入出力マルチプレクサ43に接続されている。ロ
ーデコーダ41は128本のライン46によって128×128メモ
リーセルアレイ45に接続され、またカラムデコーダ／デ
ータ入出力マルチプレクサ43は128本のライン47によっ
て検出増幅器79及びメモリーセルアレイ45に接続されて
いる。RAS＊シグナルライン48はローアドレスレジスタ
ー39、ローデコーダ41及びカラムデコーダ／データ入出
力マルチプレクサ43に接続され、一方、CAS＊シグナル
ライン49はカラムアドレスレジスター40及びカラムデコ
ーダ／データ入出力マルチプレクサ43に接続されている
（ここで、＊はシグナルのインバースを示す）。入出力
データライン35は、カラムデコーダ／データ入出力マル
チプレクサ43に接続されている。
グキャパシタまたは高誘電率キャパシタを利用した集積
回路メモリー36を例示するブロック図である。簡素化の
ため、示した実施態様は16K X 1 DRAM用であるが、各種
サイズ及びタイプの揮発性及び不揮発性の両方のメモリ
ーにこの材料を利用することができる。メモリー36は、
揮発性及び不揮発性の両方のメモリーを表すことが意図
されており、メモリーセル45が不揮発性メモリーセル70
（第3B図）を含む場合にはメモリー36は不揮発性とな
り、またメモリーセル45が揮発性メモリーセル70′（第
3C図）を含む場合には揮発性となる。示した16Kの実施
態様では、ローアドレスレジスター39及びカラムアドレ
スレジスター40に接続している７本のアドレス入力線38
がある。ローアドレスレジスター39は７本のライン42に
よってローデコーダ41に接続され、またカラムアドレス
レジスター40は７本のライン44によってカラムデコーダ
／データ入出力マルチプレクサ43に接続されている。ロ
ーデコーダ41は128本のライン46によって128×128メモ
リーセルアレイ45に接続され、またカラムデコーダ／デ
ータ入出力マルチプレクサ43は128本のライン47によっ
て検出増幅器79及びメモリーセルアレイ45に接続されて
いる。RAS＊シグナルライン48はローアドレスレジスタ
ー39、ローデコーダ41及びカラムデコーダ／データ入出
力マルチプレクサ43に接続され、一方、CAS＊シグナル
ライン49はカラムアドレスレジスター40及びカラムデコ
ーダ／データ入出力マルチプレクサ43に接続されている
（ここで、＊はシグナルのインバースを示す）。入出力
データライン35は、カラムデコーダ／データ入出力マル
チプレクサ43に接続されている。
メモリーセルアレイ45は、16Kとして慣例的に設計さ
れている、128×128＝16,384個のメモリーセルを含有す
る。これらのセルは、強誘電体スイッチングキャパシタ
系セルまたは誘電体キャパシタ系セルであることができ
る。強誘電体キャパシタ系スイッチングセル70を第3B図
に示す。このセルは、電気的に相互接続された電気デバ
イス、トランジスター71及び強誘電体スイッチングキャ
パシタ72、を含む。トランジスター71のゲート73は、一
般に「ワードライン」と呼ばれるライン46（第3A図）の
１本であるライン46Aに接続されている。トランジスタ
ー73のソース／ドレイン74は、一般に「ビットライン」
と呼ばれるライン47の１本であるライン47Aに接続され
ている。トランジスター73の他のソース／ドレイン75
は、スイッチングキャパシタ72の電極58に接続されてい
る。スイッチングキャパシタ72の他方の電極77は、基準
電圧Vrefに接続しているライン78に接続されている。セ
ル70は、第3D図に示したような集積回路50として製作す
ることができる。第3B図に関連して記載したばかりの個
々の要素に、第3D図では同じ番号を付した。
れている、128×128＝16,384個のメモリーセルを含有す
る。これらのセルは、強誘電体スイッチングキャパシタ
系セルまたは誘電体キャパシタ系セルであることができ
る。強誘電体キャパシタ系スイッチングセル70を第3B図
に示す。このセルは、電気的に相互接続された電気デバ
イス、トランジスター71及び強誘電体スイッチングキャ
パシタ72、を含む。トランジスター71のゲート73は、一
般に「ワードライン」と呼ばれるライン46（第3A図）の
１本であるライン46Aに接続されている。トランジスタ
ー73のソース／ドレイン74は、一般に「ビットライン」
と呼ばれるライン47の１本であるライン47Aに接続され
ている。トランジスター73の他のソース／ドレイン75
は、スイッチングキャパシタ72の電極58に接続されてい
る。スイッチングキャパシタ72の他方の電極77は、基準
電圧Vrefに接続しているライン78に接続されている。セ
ル70は、第3D図に示したような集積回路50として製作す
ることができる。第3B図に関連して記載したばかりの個
々の要素に、第3D図では同じ番号を付した。
誘電体キャパシタ系メモリーセル70′を第3C図に示
す。このセル70′のパーツ46′、47′、71′、73′、7
7′、等はすべて第3B図中の同じ番号（“′”を除く）
に対応するが、その規格（トランジスター71′のしきい
値電圧、基準電圧、等）に差があってもよく、またキャ
パシタ72′は強誘電性スイッチング材料の代わりに誘電
性層状超格子材料60′を含有する。すなわち、集積回路
態様における層状超格子層60（第3D図）に対応する材料
は、低疲労性強誘電性スイッチング材料のものではなく
本発明の高誘電率材料のものとなる。セル70′は、第3D
図に示したような集積回路50として具現化でき、第3D図
中の特定の番号の付いた要素は、第3C図中の′付きの同
じ番号の要素に対応する。
す。このセル70′のパーツ46′、47′、71′、73′、7
7′、等はすべて第3B図中の同じ番号（“′”を除く）
に対応するが、その規格（トランジスター71′のしきい
値電圧、基準電圧、等）に差があってもよく、またキャ
パシタ72′は強誘電性スイッチング材料の代わりに誘電
性層状超格子材料60′を含有する。すなわち、集積回路
態様における層状超格子層60（第3D図）に対応する材料
は、低疲労性強誘電性スイッチング材料のものではなく
本発明の高誘電率材料のものとなる。セル70′は、第3D
図に示したような集積回路50として具現化でき、第3D図
中の特定の番号の付いた要素は、第3C図中の′付きの同
じ番号の要素に対応する。
第3A図〜第3D図中のメモリーの動作は以下のとおりで
ある。ライン38に配置されたローアドレス信号A0〜A
6（第3A図）及びカラムアドレス信号A7〜A13は、アドレ
スレジスター39、40並びにローデコーダ41及びカラムデ
コーダ／データ入出力マルチプレクサ43へのRAS＊及びC
AS＊信号によってそれぞれ多重化される。ローデコーダ
41は、アドレスされるワードライン46の一つに上位シグ
ナルを配置する。カラムデコーダ／データ入出力マルチ
プレクサ43は、その機能が書込み機能か読出し機能かに
よって、カラムアドレスに対応するビットライン47の一
つにライン35のデータシグナルを配置するか、またはカ
ラムアドレスに対応するビットライン47の一つにデータ
ライン35の出力を配置する。当該技術分野では周知のと
おり、読出し機能はRAS＊信号がCAS＊信号に先行する場
合にトリガーされ、また書込み機能はRAS＊信号の前にC
AS＊信号が来るとトリガーされる。上位のワードライン
に接続されたセルにおけるトランジスター71、71′をタ
ーンオンし、読出しまたは書込みのどちらの機能を実施
するかによって、ビットライン47A、47A′上のデータシ
グナルをキャパシタ72、72′へ読み込ませるか、または
キャパシタ72、72′上のシグナルをビットライン47A、4
7A′上へ出力させる。当該技術分野では周知のとおり、
ライン47に沿って検出増幅器79を配置してライン上のシ
グナルを増幅する。上記機能を実施するために必要なま
たは有用なその他のロジック並びにその他の既知のメモ
リー機能についてもメモリー36に含まれるが、本発明に
直接適用することができないので図示或いは記載しな
い。上記のように、RAS＊及びCAS＊、ライン48及び49、
レジスター39、40、デコーダ41、42並びにトランジスタ
ー71は、データライン35上のメモリーへ入力された情報
に依存して第一メモリー状態または第二メモリー状態に
メモリーセル70を配置するための情報書込み手段80を含
む。強誘電性層状超格子材料の層60に相当する第一メモ
リーセル状態は第一分極状態にあり、また層60に相当す
る第二メモリーセル状態は第二分極状態にある。これら
のコンポーネントと検出増幅器79は、メモリーセル70の
状態を検出し且つその状態に対応する電気信号を供給す
るための情報読出し手段82を含む。層状超格子材料とし
てストロンチウムビスマスタンタレート（SrBi2Ta2O9）
を用いて製作した試験セルは、その分極状態を、100℃
並びにその他の衝撃及び応力条件において80日間以上に
わたり保持した。第16図〜第22D図に関連する以下の記
載を参照されたい。
ある。ライン38に配置されたローアドレス信号A0〜A
6（第3A図）及びカラムアドレス信号A7〜A13は、アドレ
スレジスター39、40並びにローデコーダ41及びカラムデ
コーダ／データ入出力マルチプレクサ43へのRAS＊及びC
AS＊信号によってそれぞれ多重化される。ローデコーダ
41は、アドレスされるワードライン46の一つに上位シグ
ナルを配置する。カラムデコーダ／データ入出力マルチ
プレクサ43は、その機能が書込み機能か読出し機能かに
よって、カラムアドレスに対応するビットライン47の一
つにライン35のデータシグナルを配置するか、またはカ
ラムアドレスに対応するビットライン47の一つにデータ
ライン35の出力を配置する。当該技術分野では周知のと
おり、読出し機能はRAS＊信号がCAS＊信号に先行する場
合にトリガーされ、また書込み機能はRAS＊信号の前にC
AS＊信号が来るとトリガーされる。上位のワードライン
に接続されたセルにおけるトランジスター71、71′をタ
ーンオンし、読出しまたは書込みのどちらの機能を実施
するかによって、ビットライン47A、47A′上のデータシ
グナルをキャパシタ72、72′へ読み込ませるか、または
キャパシタ72、72′上のシグナルをビットライン47A、4
7A′上へ出力させる。当該技術分野では周知のとおり、
ライン47に沿って検出増幅器79を配置してライン上のシ
グナルを増幅する。上記機能を実施するために必要なま
たは有用なその他のロジック並びにその他の既知のメモ
リー機能についてもメモリー36に含まれるが、本発明に
直接適用することができないので図示或いは記載しな
い。上記のように、RAS＊及びCAS＊、ライン48及び49、
レジスター39、40、デコーダ41、42並びにトランジスタ
ー71は、データライン35上のメモリーへ入力された情報
に依存して第一メモリー状態または第二メモリー状態に
メモリーセル70を配置するための情報書込み手段80を含
む。強誘電性層状超格子材料の層60に相当する第一メモ
リーセル状態は第一分極状態にあり、また層60に相当す
る第二メモリーセル状態は第二分極状態にある。これら
のコンポーネントと検出増幅器79は、メモリーセル70の
状態を検出し且つその状態に対応する電気信号を供給す
るための情報読出し手段82を含む。層状超格子材料とし
てストロンチウムビスマスタンタレート（SrBi2Ta2O9）
を用いて製作した試験セルは、その分極状態を、100℃
並びにその他の衝撃及び応力条件において80日間以上に
わたり保持した。第16図〜第22D図に関連する以下の記
載を参照されたい。
同様に、RAS＊及びCAS＊、ライン48及び49、レジスタ
ー39、40、デコーダ41、42並びにトランジスター71′
は、データライン35上のメモリーへ入力された情報に依
存して第一チャージ状態または第二チャージ状態にキャ
パシタ72′を配置する情報書込み手段80′を含む。これ
らのコンポーネントと検出増幅器79は、キャパシタ72′
のチャージ状態を検出し且つそのチャージ状態に対応す
る電気信号を供給するための情報読出し手段82′を含
む。
ー39、40、デコーダ41、42並びにトランジスター71′
は、データライン35上のメモリーへ入力された情報に依
存して第一チャージ状態または第二チャージ状態にキャ
パシタ72′を配置する情報書込み手段80′を含む。これ
らのコンポーネントと検出増幅器79は、キャパシタ72′
のチャージ状態を検出し且つそのチャージ状態に対応す
る電気信号を供給するための情報読出し手段82′を含
む。
第3D図にあるような集積回路メモリーセル50の製造プ
ロセスの詳細な例が、米国特許出願第919,186号明細書
に記載されており、本明細書ではこれを参照することに
よって取り入れる。第1A図〜第２図に示した層状超格子
材料及びキャパシタデバイスの製造プロセスのいくつか
の例を以下に記載する。各々は、製造プロセスに用いら
れる反応成分を記載する表によって先行される。用いら
れる溶剤は、各表に続くプロセスの記載において記載す
る。表中、「FW」は式量を示し、「ｇ」はグラムを示
し、「mmoles」はミリモルを示し、そして「Equiv」は
溶液中のモル当量数を示す。「キシレン」は、異なる３
種類のキシレン分留法を含む市販のキシレン溶液を示
す。２−エチルヘキサン酸ビスマスは、74％ナフサに２
−エチルヘキサン酸ビスマスを含む市販のビスマス溶液
を示すが、この場合の式量は丸カッコ内に入れてそれが
溶液全体におけるビスマス等価式量であって、２−エチ
ルヘキサン酸ビスマスだけの式量ではないことを示し、
ナフサの存在を考慮している。すべてのプロセスは、特
に断らない限り、コロラド州のコロラドスプリングにお
ける周囲圧力において実施した。以下の実施例では、記
載の材料を表面に製作した最初のウエハー基板はすべ
て、第1B図中の層２、４、６及び８または第２図中の層
22、24、26及び28によって示した層状基板とし、シリコ
ン基板２、22は５オーム/cm〜25オーム/cmの抵抗率を有
するＰ型シリコンからできており、約5000Åへ成長させ
たフィールド酸化物層４、24と、厚さ200Åのスパッタ
リングしたチタン層６、26と、そして2000Åのスパッタ
リングした白金層８、28とを有する。バッファ層を有す
る試料については層10、12、14及び16を、またバッファ
層をもたない試料については層30及び32を、実施例に記
載したように付着させた後、ポジまたはネガのフォトレ
ジストをフォトマスクステップと併用し第1A図に示した
ようにウエハーをパターン化した。IPCストリップと示
した場合には、これは、Ion Plasma Corporationの「ba
rrel etcher」を500mTorrの酸素及び350ワットで用いた
酸素プラズマストリップである。迅速熱処理（RTP）と
示した場合には、その処理はAG Associates model 410
Heat Pulserで行い、記載の昇温速度は作業温度まで温
度を上昇させる時間についてであり、そして記載の時間
はその作業温度で温度を保持した時間についてである。
すべての場合において、RTPアニール処理では３リット
ル／分の酸素流速を採用する。
ロセスの詳細な例が、米国特許出願第919,186号明細書
に記載されており、本明細書ではこれを参照することに
よって取り入れる。第1A図〜第２図に示した層状超格子
材料及びキャパシタデバイスの製造プロセスのいくつか
の例を以下に記載する。各々は、製造プロセスに用いら
れる反応成分を記載する表によって先行される。用いら
れる溶剤は、各表に続くプロセスの記載において記載す
る。表中、「FW」は式量を示し、「ｇ」はグラムを示
し、「mmoles」はミリモルを示し、そして「Equiv」は
溶液中のモル当量数を示す。「キシレン」は、異なる３
種類のキシレン分留法を含む市販のキシレン溶液を示
す。２−エチルヘキサン酸ビスマスは、74％ナフサに２
−エチルヘキサン酸ビスマスを含む市販のビスマス溶液
を示すが、この場合の式量は丸カッコ内に入れてそれが
溶液全体におけるビスマス等価式量であって、２−エチ
ルヘキサン酸ビスマスだけの式量ではないことを示し、
ナフサの存在を考慮している。すべてのプロセスは、特
に断らない限り、コロラド州のコロラドスプリングにお
ける周囲圧力において実施した。以下の実施例では、記
載の材料を表面に製作した最初のウエハー基板はすべ
て、第1B図中の層２、４、６及び８または第２図中の層
22、24、26及び28によって示した層状基板とし、シリコ
ン基板２、22は５オーム/cm〜25オーム/cmの抵抗率を有
するＰ型シリコンからできており、約5000Åへ成長させ
たフィールド酸化物層４、24と、厚さ200Åのスパッタ
リングしたチタン層６、26と、そして2000Åのスパッタ
リングした白金層８、28とを有する。バッファ層を有す
る試料については層10、12、14及び16を、またバッファ
層をもたない試料については層30及び32を、実施例に記
載したように付着させた後、ポジまたはネガのフォトレ
ジストをフォトマスクステップと併用し第1A図に示した
ようにウエハーをパターン化した。IPCストリップと示
した場合には、これは、Ion Plasma Corporationの「ba
rrel etcher」を500mTorrの酸素及び350ワットで用いた
酸素プラズマストリップである。迅速熱処理（RTP）と
示した場合には、その処理はAG Associates model 410
Heat Pulserで行い、記載の昇温速度は作業温度まで温
度を上昇させる時間についてであり、そして記載の時間
はその作業温度で温度を保持した時間についてである。
すべての場合において、RTPアニール処理では３リット
ル／分の酸素流速を採用する。
詳細な製造プロセスについての各実施例の後に、図面
で例示した試料の電気特性について述べる。さらに、同
様の方法で製造した他のいくつかの試料の電気特性につ
いても図面に関連して述べる。各図面では、試料の材
料、試料の厚さ、及びその他の関連するパラメータを記
載する。どの層化型プロセスにもあるように、厚さは変
動することがありので、厚さは概略値であることが普通
であり、またウエハーの各部分については測定しなかっ
た。いくつかの試料については、記載の厚さを、プロセ
ス変数から得られる既知の厚さに基づくものとし、実施
した厚さを測定で、その厚さがプロセス変数より決定さ
れた厚さから結果を有意に変動させるほど大きくかけな
なれていないことを確認した。図面は、第5A図のような
ヒステリシス曲線と、第8A図のようなPUNDスイッチング
線と、第４図及び第6A図のような材料耐久曲線または
「疲労」曲線と、そして第９図のような漏洩電流曲線を
含む。ヒステリシス曲線は、マイクロクーロン／平方セ
ンチメートル単位の分極率に対するキロボルト／センチ
メートル単位の印加電界について記載するが、但し第6B
図及び第8C図ではその横軸の単位をボルトにしてある。
当該技術分野では周知のように、良好な強誘電性を示唆
するヒステリシス曲線は、例えば、第6B図の曲線のよう
に、薄く且つ線形ではなく比較的箱型で且つ分極方向
（本明細書中の図面では縦座標軸方向）に長くなる傾向
がある。特に断らない限り、未補償Sawyer−Tower回路
に対してすべてのヒステリシス測定を行った。PUNDスイ
ッチング曲線は、ナノ秒単位の時間とした横座標軸に対
してアンペア単位の電流を縦座標軸として示す。PUND曲
線は周知の方法で得られる。メモリーセルの標準的なア
ーキテクチャについては（しかし、すべてのアーキテク
チャではない）、PUND曲線は不揮発性強誘電体スイッチ
ングメモリー用途に対する材料の適性を示す。一般に、
「Ｐ」及び「Ｎ」の曲線が、それぞれ「Ｕ」及び「Ｄ」
の曲線から十分に分離されていることが望ましく、これ
により標準アーキテクチャにおいて大きな信号が得られ
る。また、どの曲線も直ちに低い値へ低下することが望
ましい。急速に低下する曲線は、材料が信号を発生する
電流の流れを迅速に完了したこと、すなわち、それが
「高速スイッチング」材料であることを示唆する。一般
に、本明細書中の試験では、スイッチング時間を、最大
振幅値の10％値まで低下する時間とする。というのは、
この10％レベルは一般に典型的な集積回路のノイズレベ
ルに含まれるからである。耐久性曲線または「疲労」曲
線は、サイクル数に対してPr +、Pr -、PrpまたはPrnのい
ずれか一つをマイクロクーロン／平方センチメートル単
位で示した分極である。これらの曲線は二つのタイプの
ものである。第一は、第４図のように、ヒステリシス曲
線において測定した分極率から得られたものであり、他
方は、第6A図のようにし、PUNDスイッチング試験におい
て測定した分極率から得られたものである。第９図のよ
うな漏洩電流曲線は、横軸を印加電界として電流のlog
をアンペア／平方センチメートル単位でプロットしてい
る。電流のlogを使用しなければならない理由は、非常
に幅広い範囲の電流が測定されるからである。漏洩電流
が10-6アンペア／平方センチメートル以下であると誘電
体用途として優れている。しかしながら、ある特定の材
料については、単に材料を厚くすることによって漏洩電
流が低下することがあり、材料を薄くすると増大するこ
とを覚えておかなければならない。このように、測定す
る材料の厚さを考慮しなければならない。現状の高密度
CMOS集積回路では、誘電体層は、DRAMキャパシタにおけ
るキャパシタ誘電体の約100Åからパッシベーション層
の約15,000Åの範囲にある。
で例示した試料の電気特性について述べる。さらに、同
様の方法で製造した他のいくつかの試料の電気特性につ
いても図面に関連して述べる。各図面では、試料の材
料、試料の厚さ、及びその他の関連するパラメータを記
載する。どの層化型プロセスにもあるように、厚さは変
動することがありので、厚さは概略値であることが普通
であり、またウエハーの各部分については測定しなかっ
た。いくつかの試料については、記載の厚さを、プロセ
ス変数から得られる既知の厚さに基づくものとし、実施
した厚さを測定で、その厚さがプロセス変数より決定さ
れた厚さから結果を有意に変動させるほど大きくかけな
なれていないことを確認した。図面は、第5A図のような
ヒステリシス曲線と、第8A図のようなPUNDスイッチング
線と、第４図及び第6A図のような材料耐久曲線または
「疲労」曲線と、そして第９図のような漏洩電流曲線を
含む。ヒステリシス曲線は、マイクロクーロン／平方セ
ンチメートル単位の分極率に対するキロボルト／センチ
メートル単位の印加電界について記載するが、但し第6B
図及び第8C図ではその横軸の単位をボルトにしてある。
当該技術分野では周知のように、良好な強誘電性を示唆
するヒステリシス曲線は、例えば、第6B図の曲線のよう
に、薄く且つ線形ではなく比較的箱型で且つ分極方向
（本明細書中の図面では縦座標軸方向）に長くなる傾向
がある。特に断らない限り、未補償Sawyer−Tower回路
に対してすべてのヒステリシス測定を行った。PUNDスイ
ッチング曲線は、ナノ秒単位の時間とした横座標軸に対
してアンペア単位の電流を縦座標軸として示す。PUND曲
線は周知の方法で得られる。メモリーセルの標準的なア
ーキテクチャについては（しかし、すべてのアーキテク
チャではない）、PUND曲線は不揮発性強誘電体スイッチ
ングメモリー用途に対する材料の適性を示す。一般に、
「Ｐ」及び「Ｎ」の曲線が、それぞれ「Ｕ」及び「Ｄ」
の曲線から十分に分離されていることが望ましく、これ
により標準アーキテクチャにおいて大きな信号が得られ
る。また、どの曲線も直ちに低い値へ低下することが望
ましい。急速に低下する曲線は、材料が信号を発生する
電流の流れを迅速に完了したこと、すなわち、それが
「高速スイッチング」材料であることを示唆する。一般
に、本明細書中の試験では、スイッチング時間を、最大
振幅値の10％値まで低下する時間とする。というのは、
この10％レベルは一般に典型的な集積回路のノイズレベ
ルに含まれるからである。耐久性曲線または「疲労」曲
線は、サイクル数に対してPr +、Pr -、PrpまたはPrnのい
ずれか一つをマイクロクーロン／平方センチメートル単
位で示した分極である。これらの曲線は二つのタイプの
ものである。第一は、第４図のように、ヒステリシス曲
線において測定した分極率から得られたものであり、他
方は、第6A図のようにし、PUNDスイッチング試験におい
て測定した分極率から得られたものである。第９図のよ
うな漏洩電流曲線は、横軸を印加電界として電流のlog
をアンペア／平方センチメートル単位でプロットしてい
る。電流のlogを使用しなければならない理由は、非常
に幅広い範囲の電流が測定されるからである。漏洩電流
が10-6アンペア／平方センチメートル以下であると誘電
体用途として優れている。しかしながら、ある特定の材
料については、単に材料を厚くすることによって漏洩電
流が低下することがあり、材料を薄くすると増大するこ
とを覚えておかなければならない。このように、測定す
る材料の厚さを考慮しなければならない。現状の高密度
CMOS集積回路では、誘電体層は、DRAMキャパシタにおけ
るキャパシタ誘電体の約100Åからパッシベーション層
の約15,000Åの範囲にある。
ここで、先に述べた層状超格子材料で製造したデバイ
スの特別な例に移るが、ストロンチウムチタネート（Sr
TiO3）のバッファ層19、14の間にビスマスチタネートの
層12を有する第1B図に示したデバイスを以下のように製
造した。まず、表１に示した化合物を測定した。２−エ
チルヘキサン酸ビスマスを90mlのキシレン中に入れた。
スの特別な例に移るが、ストロンチウムチタネート（Sr
TiO3）のバッファ層19、14の間にビスマスチタネートの
層12を有する第1B図に示したデバイスを以下のように製
造した。まず、表１に示した化合物を測定した。２−エ
チルヘキサン酸ビスマスを90mlのキシレン中に入れた。
その溶液を攪拌し、そして117℃の最高温度にまで加熱
してすべての軽質炭化水素留分と水分を蒸留して除去し
た。第一の測定用のチタンイソプロポキシドを60mlの２
−メトキシエタノールと混合し、そして攪拌して116℃
の最高温度にまで加熱してすべての水分とイソプロパノ
ールを蒸留除去した。ビスマス溶液とチタン溶液とを混
合した後、136℃の最高温度にまで加熱して残留溶液が6
0mlになるまですべての２−メトキシエタノールと一部
のキシレンを蒸留除去した。その濃度は１リットル当た
り0.1206モルのBi4Ti3O12であり、チタンが0.002％過剰
であった。
してすべての軽質炭化水素留分と水分を蒸留して除去し
た。第一の測定用のチタンイソプロポキシドを60mlの２
−メトキシエタノールと混合し、そして攪拌して116℃
の最高温度にまで加熱してすべての水分とイソプロパノ
ールを蒸留除去した。ビスマス溶液とチタン溶液とを混
合した後、136℃の最高温度にまで加熱して残留溶液が6
0mlになるまですべての２−メトキシエタノールと一部
のキシレンを蒸留除去した。その濃度は１リットル当た
り0.1206モルのBi4Ti3O12であり、チタンが0.002％過剰
であった。
50mlの２−メトキシエタノールと一緒に２−エチルヘ
キサン酸の中にストロンチウムを入れた。この溶液を攪
拌し、115℃の最高温度にまで加熱してすべての軽質炭
化水素留分と水分を蒸留除去した。第二の測定用のチタ
ンイソプロポキシドを50mlのメトキシエタノールに溶解
させ、そして攪拌して115℃の最高温度にまで加熱して
イソプロパノールと水を蒸留除去した。ストロンチウム
溶液とチタン溶液を混合し、攪拌し、そして125℃の最
高温度まで加熱して体積が60mlに減少するまで蒸留し
た。濃度は１リットル当たり0.533モルのSrTiO3であっ
た。使用直前に、上記SrTiO3溶液5mlへ25mlのキシレン
を添加してキシレン交換し、そして攪拌しながら128℃
の最高温度まで加熱して7mlを蒸留除去し、１リットル
当たりのSrTiO3の濃度が0.116モルの体積23mlの最終溶
液を得た。
キサン酸の中にストロンチウムを入れた。この溶液を攪
拌し、115℃の最高温度にまで加熱してすべての軽質炭
化水素留分と水分を蒸留除去した。第二の測定用のチタ
ンイソプロポキシドを50mlのメトキシエタノールに溶解
させ、そして攪拌して115℃の最高温度にまで加熱して
イソプロパノールと水を蒸留除去した。ストロンチウム
溶液とチタン溶液を混合し、攪拌し、そして125℃の最
高温度まで加熱して体積が60mlに減少するまで蒸留し
た。濃度は１リットル当たり0.533モルのSrTiO3であっ
た。使用直前に、上記SrTiO3溶液5mlへ25mlのキシレン
を添加してキシレン交換し、そして攪拌しながら128℃
の最高温度まで加熱して7mlを蒸留除去し、１リットル
当たりのSrTiO3の濃度が0.116モルの体積23mlの最終溶
液を得た。
ウエハーを空気中、140℃で30分間ベーキングして脱
水した。白金ボトム電極８を含み且つそこまで付着させ
た層を有する第1B図にあるようなウエハーの上に点眼器
を用いて1mlのSrTiO3溶液を配置した。そのウエハーを1
500RPMで20秒間回転させた。次いで、そのウエハーを高
温プレートの上に置き、空気中、250℃で４分間ベーキ
ングして層10を形成させた。そのウエハーの上に点眼器
を用いて1mlのBi4Ti3O12溶液を配置し、そしてウエハー
を1500RPMで20秒間回転させた。そのウエハーを高温プ
レートの上に置き、250℃で分間ベーキングして層12を
形成させた。ウエハーの上に点眼器を用いて1mlのSrTiO
3溶液を付着させる工程から高温プレート上でベーキン
グする工程までを別のSrTiO3層14について繰り返した。
その後、ウエハーを拡散炉へ移して、５リットル／分の
酸素流量の中、700℃で50分間アニールした。2000Åの
白金の上部層16をスパッタリングし、レジスタを塗布
し、次いで、標準的フォトマスクプロセス、イオンミル
エッチ、IPCストリップ及び５リットル／分の酸素流量
の中、700℃で50分間のアニール処理を施した。得られ
た試料を試験し、その結果を第４図に示した。第４図
は、Pr-及びPr+が109サイクルを通過してもほとんど一
定であることを示している。このように、そのヒステリ
シスを示すものは非常に低疲労性の材料に他ならない。
先に述べたように、SrTiO3とBi4Ti3O12はその界面で相
互拡散し、その低疲労性の結果はストロンチウムビスマ
スチタネート（SrBi4Ti4O15）のような材料の薄層によ
るものであると現在では考えられている。
水した。白金ボトム電極８を含み且つそこまで付着させ
た層を有する第1B図にあるようなウエハーの上に点眼器
を用いて1mlのSrTiO3溶液を配置した。そのウエハーを1
500RPMで20秒間回転させた。次いで、そのウエハーを高
温プレートの上に置き、空気中、250℃で４分間ベーキ
ングして層10を形成させた。そのウエハーの上に点眼器
を用いて1mlのBi4Ti3O12溶液を配置し、そしてウエハー
を1500RPMで20秒間回転させた。そのウエハーを高温プ
レートの上に置き、250℃で分間ベーキングして層12を
形成させた。ウエハーの上に点眼器を用いて1mlのSrTiO
3溶液を付着させる工程から高温プレート上でベーキン
グする工程までを別のSrTiO3層14について繰り返した。
その後、ウエハーを拡散炉へ移して、５リットル／分の
酸素流量の中、700℃で50分間アニールした。2000Åの
白金の上部層16をスパッタリングし、レジスタを塗布
し、次いで、標準的フォトマスクプロセス、イオンミル
エッチ、IPCストリップ及び５リットル／分の酸素流量
の中、700℃で50分間のアニール処理を施した。得られ
た試料を試験し、その結果を第４図に示した。第４図
は、Pr-及びPr+が109サイクルを通過してもほとんど一
定であることを示している。このように、そのヒステリ
シスを示すものは非常に低疲労性の材料に他ならない。
先に述べたように、SrTiO3とBi4Ti3O12はその界面で相
互拡散し、その低疲労性の結果はストロンチウムビスマ
スチタネート（SrBi4Ti4O15）のような材料の薄層によ
るものであると現在では考えられている。
上記と同様に、ストロンチウムチタネート（SrTiO3）
のバッファ層10、14の間にストロンチウムビスマスチタ
ネート（SrBi4Ti4O15）の層12を有する第1B図に示した
デバイスを製造した。この試料を試験し、その結果を第
5A図及び第5B図に示した。第5A図は、層状材料のSrTiO3
/SrBi4Ti4O15/SrTiO3の初期ヒステリシス曲線を示し、
そして第5B図は1010サイクル後のヒステリシス曲線を示
す。ヒステリシス曲線がほとんど変化しないので、これ
は明らかに低疲労性強誘電体構造である。その上、ヒス
テリシス曲線は太く且つ直立しており、比較的大きなPr
をもたらす。
のバッファ層10、14の間にストロンチウムビスマスチタ
ネート（SrBi4Ti4O15）の層12を有する第1B図に示した
デバイスを製造した。この試料を試験し、その結果を第
5A図及び第5B図に示した。第5A図は、層状材料のSrTiO3
/SrBi4Ti4O15/SrTiO3の初期ヒステリシス曲線を示し、
そして第5B図は1010サイクル後のヒステリシス曲線を示
す。ヒステリシス曲線がほとんど変化しないので、これ
は明らかに低疲労性強誘電体構造である。その上、ヒス
テリシス曲線は太く且つ直立しており、比較的大きなPr
をもたらす。
第３実施例として、強誘電体層30がストロンチウムビ
スマスタンタレート（SrBi2Ta2O9）でできている第２図
に示した強誘電体キャパシタデバイスを以下のように製
造した。まず、表２に示した化合物を測定した。
スマスタンタレート（SrBi2Ta2O9）でできている第２図
に示した強誘電体キャパシタデバイスを以下のように製
造した。まず、表２に示した化合物を測定した。
第一測定用の２−エチルヘキサン酸と80mlの２−メトキ
シエタノールとストロンチウムを混合した。この混合物
を約70℃〜90℃の低加熱で攪拌して反応速度を高めた。
すべてのストロンチウムが反応し、溶液がほぼ室温にま
で冷めた時点で、タンタルエトキシドに続いて第二測定
用の２−エチルヘキサン酸を加えた。混合物を攪拌し、
そして115℃の最高温度にまで加熱してエタノールと水
を蒸留除去した。次いで、75mlのキシレンに続いて２−
エチルヘキサン酸ビスマスを加えた。その溶液を攪拌
し、そして約125℃の最高温度にまで加熱して残留溶液
を60.0mlだけとした。その濃度は１リットル当たり0.10
2モルのSrBi2Ta2O9であった。ウエハーを空気中、140℃
で30分間ベーキングして脱水した。白金ボトム電極28を
含み且つそこまで付着させた層を有する第２図にあるよ
うなウエハーの上に点眼器を用いて1mlのSrBi2Ta2O9溶
液を配置した。そのウエハーを1500RPMで20秒間回転さ
せた。次いで、そのウエハーを高温プレートの上に置
き、空気中、250℃より高温で３分間ベーキングした。
ウエハーの上に点眼器を用いて溶液を付着させる工程か
ら高温プレートでベーキングする工程までを別の層につ
いて繰り返した。その後、ウエハーを拡散炉へ移して、
５リットル／分の酸素流量の中、750℃で２時間アニー
ルした。2000Åの白金の上部層32をスパッタリングし、
レジストを塗布し、次いで、標準的フォトマスクプロセ
ス、イオンミルエッチ、IPCストリップ及び５リットル
／分の酸素流量の中、750℃で30分間のアニール処理を
施した。得られた試料を試験し、その結果を第6A図及び
第6B図に示した。第6A図は、PUNDスイッチング試験から
得られた1010サイクルにわたる2Prp及び2Prnのグラフで
ある。この曲線は1010サイクル全体にわたる疲労が無視
できるものであることを示している。これらの結果は、
従来の材料と比較すると驚異的なものであり、この層状
超格子材料が強誘電体スイッチングメモリーにおいて無
限に長持ちするであろうことを示唆している。
シエタノールとストロンチウムを混合した。この混合物
を約70℃〜90℃の低加熱で攪拌して反応速度を高めた。
すべてのストロンチウムが反応し、溶液がほぼ室温にま
で冷めた時点で、タンタルエトキシドに続いて第二測定
用の２−エチルヘキサン酸を加えた。混合物を攪拌し、
そして115℃の最高温度にまで加熱してエタノールと水
を蒸留除去した。次いで、75mlのキシレンに続いて２−
エチルヘキサン酸ビスマスを加えた。その溶液を攪拌
し、そして約125℃の最高温度にまで加熱して残留溶液
を60.0mlだけとした。その濃度は１リットル当たり0.10
2モルのSrBi2Ta2O9であった。ウエハーを空気中、140℃
で30分間ベーキングして脱水した。白金ボトム電極28を
含み且つそこまで付着させた層を有する第２図にあるよ
うなウエハーの上に点眼器を用いて1mlのSrBi2Ta2O9溶
液を配置した。そのウエハーを1500RPMで20秒間回転さ
せた。次いで、そのウエハーを高温プレートの上に置
き、空気中、250℃より高温で３分間ベーキングした。
ウエハーの上に点眼器を用いて溶液を付着させる工程か
ら高温プレートでベーキングする工程までを別の層につ
いて繰り返した。その後、ウエハーを拡散炉へ移して、
５リットル／分の酸素流量の中、750℃で２時間アニー
ルした。2000Åの白金の上部層32をスパッタリングし、
レジストを塗布し、次いで、標準的フォトマスクプロセ
ス、イオンミルエッチ、IPCストリップ及び５リットル
／分の酸素流量の中、750℃で30分間のアニール処理を
施した。得られた試料を試験し、その結果を第6A図及び
第6B図に示した。第6A図は、PUNDスイッチング試験から
得られた1010サイクルにわたる2Prp及び2Prnのグラフで
ある。この曲線は1010サイクル全体にわたる疲労が無視
できるものであることを示している。これらの結果は、
従来の材料と比較すると驚異的なものであり、この層状
超格子材料が強誘電体スイッチングメモリーにおいて無
限に長持ちするであろうことを示唆している。
第6B図は、強誘電性材料としてストロンチウムビスマ
スタンタレート（SrBi2Ta2O9）を使用した第２図に示し
たタイプのさらなる試料のキャパシタの２、４、６、８
及び10ボルトにおけるヒステリシス曲線を示す。このキ
ャパシタは、上記第三実施例に記載したプロセスで製造
したが、但し、前駆体溶液には10％過剰量のビスマスを
使用し、そしてその他のパラメーターを慎重に制御して
良好な化学量論量を確立した。このヒステリシス曲線は
非常に箱型で且つより直立しており、また異なる５種の
電圧に対するヒステリシス曲線はどれもほぼ重なり、よ
り高電圧の曲線がほぼ同じラインに沿って単にさらに拡
張しているだけである。この特徴は実用の集積回路デバ
イスには大きな意義をもつ。というのは、実際によく起
こることであるが、電圧が規格から実質的に変動した場
合でも、デバイス性能は有意には変化しないことを意味
するからである。2PRの値は25.06であり、この材料で得
られた最良値であった。この2Pr値は、上記のLines及び
Glassの文献にあるストロンチウムビスマスタンタレー
トのPs値の４倍よりも高い。
スタンタレート（SrBi2Ta2O9）を使用した第２図に示し
たタイプのさらなる試料のキャパシタの２、４、６、８
及び10ボルトにおけるヒステリシス曲線を示す。このキ
ャパシタは、上記第三実施例に記載したプロセスで製造
したが、但し、前駆体溶液には10％過剰量のビスマスを
使用し、そしてその他のパラメーターを慎重に制御して
良好な化学量論量を確立した。このヒステリシス曲線は
非常に箱型で且つより直立しており、また異なる５種の
電圧に対するヒステリシス曲線はどれもほぼ重なり、よ
り高電圧の曲線がほぼ同じラインに沿って単にさらに拡
張しているだけである。この特徴は実用の集積回路デバ
イスには大きな意義をもつ。というのは、実際によく起
こることであるが、電圧が規格から実質的に変動した場
合でも、デバイス性能は有意には変化しないことを意味
するからである。2PRの値は25.06であり、この材料で得
られた最良値であった。この2Pr値は、上記のLines及び
Glassの文献にあるストロンチウムビスマスタンタレー
トのPs値の４倍よりも高い。
第４実施例として、上記の第３実施例に記載した同じ
プロセスで、ストロンチウムビスマスニオベート（SrBi
2Nb2O9）でできた強誘電体層30を有する第２図に示した
強誘電体キャパシタデバイスを製造した。得られた試料
を試験し、その結果を第７図に、スイッチングサイクル
数に対する2Prp及び2Prnのグラフとして示した。これ
は、従来技術の材料よりははるかに低い疲労性を示す
が、第6A図のストロンチウムビスマスタンタレート（Sr
Bi2Ta2O9）ほど低いものではなかった。しかしながら、
この疲労性の差異がこの特定の試料に関する処理が最適
なものではなかったことに原因があるとすることはでき
る。
プロセスで、ストロンチウムビスマスニオベート（SrBi
2Nb2O9）でできた強誘電体層30を有する第２図に示した
強誘電体キャパシタデバイスを製造した。得られた試料
を試験し、その結果を第７図に、スイッチングサイクル
数に対する2Prp及び2Prnのグラフとして示した。これ
は、従来技術の材料よりははるかに低い疲労性を示す
が、第6A図のストロンチウムビスマスタンタレート（Sr
Bi2Ta2O9）ほど低いものではなかった。しかしながら、
この疲労性の差異がこの特定の試料に関する処理が最適
なものではなかったことに原因があるとすることはでき
る。
第５実施例として、上記の第３実施例に記載した同じ
プロセスで、ストロンチウムビスマスタンタルニオベア
ート（SrBi2TaNbO9）でできた強誘電体層30を有する第
２図に示した強誘電体キャパシタデバイスを製造した。
得られた試料を試験し、その結果を第8A図〜第8E図に示
した。
プロセスで、ストロンチウムビスマスタンタルニオベア
ート（SrBi2TaNbO9）でできた強誘電体層30を有する第
２図に示した強誘電体キャパシタデバイスを製造した。
得られた試料を試験し、その結果を第8A図〜第8E図に示
した。
最初に着目すべき点は、SrBi2TaNbO9が２種類のＢ部
位元素（タンタル及びニオブ）を含む物質であるという
ことである。第8A図は、SrBi2TaNbO9の５ボルトにおけ
るPUNDスイッチング試験結果を示し、また第8B図は10ボ
ルトにおけるPUND結果を示している。５ボルトでの結果
は非常に良好であり、スイッチングパルスの優れた差異
（パルスの正側及び負側の幅が最大になる）並びに誘電
体チャージパルスの優れた差異（反対の二つのパルス）
を示している。その上、電流はバックグラウンドノイズ
へ迅速に下降し、すなわち、パルスには長いテールが存
在するが、このテールはノイズの範囲に入る。この迅速
な下降は、材料が比較的「高速」なスイッチング材料で
あることを示唆している。10ボルトの結果は優れたもの
であり、再度良好な差異を示し、またテールもほとんど
無く、非常に高速のスイッチングを示唆している。この
材料が低い疲労性を示すならば、メモリーのような強誘
電体スイッチング用途にとって優れた材料になることが
即座に考えられる。第8C図は、６ボルトでのヒステリシ
ス曲線を、10、100、1000等のスイッチングサイクルか
ら109サイクルまでにおいて同じグラフ用紙に反復させ
たグラフである。曲線はほとんどまったく同じラインを
とり、従来技術では考えられない疲労性を示している。
第8D図は、第8C図の曲線と同じデータから得たヒストリ
シスサイクル数に対して2Prをプロットしたグラフを示
すが、サイクル数は1010サイクルまでとした。ここで
も、1010サイクル全体にわたりほとんど変化が無かっ
た。第8E図は、スイッチングサイクルに対する2Prp及び
2Prnの曲線を示す。これは、SrBi2Ta2O9（第6A図）の同
じ曲線よりも疲労性が若干高いが、それでも従来技術の
材料と比較すれば驚異的な結果と見るべきである。109
サイクルにわたる疲労性は約５％にすぎず、これは従来
技術で最も良い材料に対して10倍良好な値である。この
結果は、SrBi2TaNbO9が無限に長持ちする不揮発性強誘
電体メモリーを提供するであろうことを示唆している。
さらに、この化合物中の元素の中で、常用の集積回路テ
クノロジーとの適合性の問題を引き起こすような元素は
無い。第8A図〜第8E図の曲線の電圧は、どれも集積回路
に共通の電圧範囲内にあることに着目される。この材料
は、集積回路に最も普通に採用される電圧の５ボルトで
優れた性能を示し、また２ボルトに至るすべてにおいて
良好な性能を示す。このことは、常用の回路よりもさら
に低電圧で動作できる集積回路が見込まれ、ひいては、
低い消費電力、電池で動作する回路における長い電池寿
命、そして回路部品の信頼性の向上をもたらすであろう
ことを示唆している。
位元素（タンタル及びニオブ）を含む物質であるという
ことである。第8A図は、SrBi2TaNbO9の５ボルトにおけ
るPUNDスイッチング試験結果を示し、また第8B図は10ボ
ルトにおけるPUND結果を示している。５ボルトでの結果
は非常に良好であり、スイッチングパルスの優れた差異
（パルスの正側及び負側の幅が最大になる）並びに誘電
体チャージパルスの優れた差異（反対の二つのパルス）
を示している。その上、電流はバックグラウンドノイズ
へ迅速に下降し、すなわち、パルスには長いテールが存
在するが、このテールはノイズの範囲に入る。この迅速
な下降は、材料が比較的「高速」なスイッチング材料で
あることを示唆している。10ボルトの結果は優れたもの
であり、再度良好な差異を示し、またテールもほとんど
無く、非常に高速のスイッチングを示唆している。この
材料が低い疲労性を示すならば、メモリーのような強誘
電体スイッチング用途にとって優れた材料になることが
即座に考えられる。第8C図は、６ボルトでのヒステリシ
ス曲線を、10、100、1000等のスイッチングサイクルか
ら109サイクルまでにおいて同じグラフ用紙に反復させ
たグラフである。曲線はほとんどまったく同じラインを
とり、従来技術では考えられない疲労性を示している。
第8D図は、第8C図の曲線と同じデータから得たヒストリ
シスサイクル数に対して2Prをプロットしたグラフを示
すが、サイクル数は1010サイクルまでとした。ここで
も、1010サイクル全体にわたりほとんど変化が無かっ
た。第8E図は、スイッチングサイクルに対する2Prp及び
2Prnの曲線を示す。これは、SrBi2Ta2O9（第6A図）の同
じ曲線よりも疲労性が若干高いが、それでも従来技術の
材料と比較すれば驚異的な結果と見るべきである。109
サイクルにわたる疲労性は約５％にすぎず、これは従来
技術で最も良い材料に対して10倍良好な値である。この
結果は、SrBi2TaNbO9が無限に長持ちする不揮発性強誘
電体メモリーを提供するであろうことを示唆している。
さらに、この化合物中の元素の中で、常用の集積回路テ
クノロジーとの適合性の問題を引き起こすような元素は
無い。第8A図〜第8E図の曲線の電圧は、どれも集積回路
に共通の電圧範囲内にあることに着目される。この材料
は、集積回路に最も普通に採用される電圧の５ボルトで
優れた性能を示し、また２ボルトに至るすべてにおいて
良好な性能を示す。このことは、常用の回路よりもさら
に低電圧で動作できる集積回路が見込まれ、ひいては、
低い消費電力、電池で動作する回路における長い電池寿
命、そして回路部品の信頼性の向上をもたらすであろう
ことを示唆している。
第６実施例として、上記の第３実施例に記載した同じ
プロセスで、バリウムビスマスタンタレート（BaBi2Ta2
O9）でできた層状超格子材料層30を有する第２図に示し
たキャパシタデバイスを製造した。得られた試料を試験
し、その結果を第９図に示した。
プロセスで、バリウムビスマスタンタレート（BaBi2Ta2
O9）でできた層状超格子材料層30を有する第２図に示し
たキャパシタデバイスを製造した。得られた試料を試験
し、その結果を第９図に示した。
BaBi2Ta2O9は、スイッチング強誘電体ではないが、１
メガヘルツでの誘電率が166の常誘電体であった。これ
は、集積回路に最も普通に用いられている誘電体の二酸
化珪素の誘電率3.9と比べて非常に高い誘電率である。
第９図は、BaBi2Ta2O9の漏洩電流曲線を示す。低電圧で
は、漏洩電流は10-10アンペア/cm2の無視できるオーダ
ーにある。常用の集積回路に用いられる電圧範囲、すな
わち１〜10ボルトでは、2400Åの試料を横断する漏洩電
流は約10-8アンペア/cm2よりも低い値に保たれるが、そ
れでも非常に小さい値である。この試料の厚さは、常用
の集積回路の誘電体に一般に用いられる厚さとほぼ同等
である。これらの結果は、この材料が集積回路において
優れた高誘電率材料となることを示している。その上、
この材料を構成している元素の中で、常用の集積回路材
料との適合性の問題を生ぜしめるような元素は無い。さ
らに、BaBi2Ta2O9は常用の誘電体よりも輻射線損傷に対
する耐性がはるかに高いはずである。というのは、その
酸素を除く構成元素が、常用の集積回路用誘電体を構成
している珪素や窒素のような元素よりも重いからであ
る。
メガヘルツでの誘電率が166の常誘電体であった。これ
は、集積回路に最も普通に用いられている誘電体の二酸
化珪素の誘電率3.9と比べて非常に高い誘電率である。
第９図は、BaBi2Ta2O9の漏洩電流曲線を示す。低電圧で
は、漏洩電流は10-10アンペア/cm2の無視できるオーダ
ーにある。常用の集積回路に用いられる電圧範囲、すな
わち１〜10ボルトでは、2400Åの試料を横断する漏洩電
流は約10-8アンペア/cm2よりも低い値に保たれるが、そ
れでも非常に小さい値である。この試料の厚さは、常用
の集積回路の誘電体に一般に用いられる厚さとほぼ同等
である。これらの結果は、この材料が集積回路において
優れた高誘電率材料となることを示している。その上、
この材料を構成している元素の中で、常用の集積回路材
料との適合性の問題を生ぜしめるような元素は無い。さ
らに、BaBi2Ta2O9は常用の誘電体よりも輻射線損傷に対
する耐性がはるかに高いはずである。というのは、その
酸素を除く構成元素が、常用の集積回路用誘電体を構成
している珪素や窒素のような元素よりも重いからであ
る。
第７実施例として、上記の第３実施例に記載した同じ
プロセスで、鉛ビスマスタンタレート（PbBi2Ta2O9）で
できた層状超格子材料層30を有する第２図に示したキャ
パシタデバイスを製造したが、但し、前駆体溶液中の鉛
は化学量論量の10％過剰とした。これは、ベーキングや
アニーリング処理の際に相当量の鉛が酸素鉛蒸気として
消え去ることを説明するために行った。得られた試料を
試験し、その結果を第10図に示した。
プロセスで、鉛ビスマスタンタレート（PbBi2Ta2O9）で
できた層状超格子材料層30を有する第２図に示したキャ
パシタデバイスを製造したが、但し、前駆体溶液中の鉛
は化学量論量の10％過剰とした。これは、ベーキングや
アニーリング処理の際に相当量の鉛が酸素鉛蒸気として
消え去ることを説明するために行った。得られた試料を
試験し、その結果を第10図に示した。
第10図は、約2500ÅのPbBi2Ta2O9試料の漏洩電流のグ
ラフである。この材料に特に興味がある理由は、鉛が存
在すると輻射線損傷に対する耐性が非常に高くなるから
である。誘電率は１メガヘルツにおいて114を示し、Bi2
Ta2O9の値よりも小さいが、それでもなお常用の半導体
誘電体の誘電率よりも30〜40倍高い値である漏洩電流は
より高いが、それでもなお集積回路に共通の電圧範囲内
では優れた値である。この材料を構成している元素もま
た、常用の集積回路材料と比較的適合性がある。
ラフである。この材料に特に興味がある理由は、鉛が存
在すると輻射線損傷に対する耐性が非常に高くなるから
である。誘電率は１メガヘルツにおいて114を示し、Bi2
Ta2O9の値よりも小さいが、それでもなお常用の半導体
誘電体の誘電率よりも30〜40倍高い値である漏洩電流は
より高いが、それでもなお集積回路に共通の電圧範囲内
では優れた値である。この材料を構成している元素もま
た、常用の集積回路材料と比較的適合性がある。
第８実施例として、上記の第３実施例に記載した同じ
プロセスで、バリウムビスマスニオベート（BaBi2Nb
2O9）でできた層状超格子材料層30を有する第２図に示
したキャパシタデバイスを製造した。得られた試料を試
験し、その結果を第11図に示した。
プロセスで、バリウムビスマスニオベート（BaBi2Nb
2O9）でできた層状超格子材料層30を有する第２図に示
したキャパシタデバイスを製造した。得られた試料を試
験し、その結果を第11図に示した。
BaBi2Nb2O9の測定誘電率は103.46であった。これは、
BaBi2Ta2O9やPbBi2Ta2O9の誘電率よりも低いが、それで
もなお非常に高い値である。第11図は、BaBi2Nb2O9の漏
洩電流のグラフである。この漏洩電流の結果も、BaBi2T
a2O9やPbBaBi2Ta2O9の結果ほど優れたものではないが、
それでもなお良好である。このように、この材料は常用
の集積回路用誘電体材料にとって好ましいものとなるは
ずである。また、この材料は、常用の集積回路用材料に
比べて輻射線損傷耐性が高いはずである。
BaBi2Ta2O9やPbBi2Ta2O9の誘電率よりも低いが、それで
もなお非常に高い値である。第11図は、BaBi2Nb2O9の漏
洩電流のグラフである。この漏洩電流の結果も、BaBi2T
a2O9やPbBaBi2Ta2O9の結果ほど優れたものではないが、
それでもなお良好である。このように、この材料は常用
の集積回路用誘電体材料にとって好ましいものとなるは
ずである。また、この材料は、常用の集積回路用材料に
比べて輻射線損傷耐性が高いはずである。
本明細書に記載した強誘電体研究の副産物として層状
超格子材料は強誘電性領域外に多くの有利な特性を有す
ることがわかり、これらの利点や特性も本発明に含まれ
るが、研究の主な原動力及び新規材料に期待される有益
性は強誘電体にある。以下のパラグラフでは、ストロン
チウムビスマスタンタレート（SrBi2Ta2O9）を例示材料
として、層状超格子材料の強誘電性及び利点を要約す
る。
超格子材料は強誘電性領域外に多くの有利な特性を有す
ることがわかり、これらの利点や特性も本発明に含まれ
るが、研究の主な原動力及び新規材料に期待される有益
性は強誘電体にある。以下のパラグラフでは、ストロン
チウムビスマスタンタレート（SrBi2Ta2O9）を例示材料
として、層状超格子材料の強誘電性及び利点を要約す
る。
第16図を見ると、SrBi2Ta2O9試料の1012サイクル後の
ヒステリシス曲線を同じ試料の初期ヒステリシス曲線に
重ね合わせたグラフが示されている。1012サイクルは、
１秒間に1000回のスイッチングを25年間行ったデバイス
にほぼ相当する。これは、不揮発性メモリーセルで予想
できるよりもはるかに多いスイッチングである。二つの
曲線はほとんど変化がなく、ループのほぼ半分について
は、1012サイクルの曲線が初期曲線をなぞる。これは、
絶縁された特に良好な試料ではない。第17図は、３種類
のSrBi2Ta2O9試料についてのヒステリシスサイクル数に
対する2PRを示すが、一つは1012サイクルまでの曲線
で、残りは1011サイクルまでの曲線である。３種類すべ
ての試料の曲線はほぼ重なっている。製造プロセスにつ
いての経験が増えるにつれて、試料間の差異はさらに小
さくなると予想される。従来技術の最良の材料であるPZ
Tでは、2Prは109サイクルだけで50％以上も減少し、ま
た試料間の変動も幅広い。
ヒステリシス曲線を同じ試料の初期ヒステリシス曲線に
重ね合わせたグラフが示されている。1012サイクルは、
１秒間に1000回のスイッチングを25年間行ったデバイス
にほぼ相当する。これは、不揮発性メモリーセルで予想
できるよりもはるかに多いスイッチングである。二つの
曲線はほとんど変化がなく、ループのほぼ半分について
は、1012サイクルの曲線が初期曲線をなぞる。これは、
絶縁された特に良好な試料ではない。第17図は、３種類
のSrBi2Ta2O9試料についてのヒステリシスサイクル数に
対する2PRを示すが、一つは1012サイクルまでの曲線
で、残りは1011サイクルまでの曲線である。３種類すべ
ての試料の曲線はほぼ重なっている。製造プロセスにつ
いての経験が増えるにつれて、試料間の差異はさらに小
さくなると予想される。従来技術の最良の材料であるPZ
Tでは、2Prは109サイクルだけで50％以上も減少し、ま
た試料間の変動も幅広い。
層状超格子材料の「ショックアブソーバー」の特徴に
よって、この材料は応力のかかる条件下でも機能でき
る。第18図は、100℃の温度で、約1010サイクルのスイ
ッチングにわたる17データ点においてSrBi2Ta2O9試料に
ついて実施したPUNDスイッチング測定を重ね合わせたも
のを示し、また第19図は、第18図のPUND測定についてス
イッチングサイクル数に対するスイッチングチャージを
示す。PUND測定値は非常によく一致しており、曲線の特
徴を乱すことなく曲線のラインの厚さが単に増すだけで
ある。第20図は、100℃において80日間分極チャージを
保持させた後のSrBi2Ta2O9試料に対するPUND測定値をそ
の同じ試料に対する初期PUND測定値に重ねて示したもの
である。顕著な変化はあるが、その変化の割合は曲線全
体にわたり比較的一定であるため、曲線は同じ形状を保
った。スイッチング電流は、スイッチングデバイスを作
動させるに十分な範囲内になおも留まる。第21図は、Sr
Bi2Ta2O9試料の正分極及び負分極状態についてのスイッ
チング−チャージの減衰であって、100℃における80日
間にわたるデータ保持を例示するものである。このグラ
フは、７個のSrBi2Ta2O9試料を負に分極（すなわち、プ
ログラミング）させ、また別の７個の試料を正に分極さ
せた後、それらを保存容器の中に入れて100℃で保持す
ることによって得たものである。約10日〜12日毎に負の
帯電させた試料の一つと正に帯電させた試料の一つとを
保存容器から取り出して、そのスイッチングチャージを
測定した。このように、この曲線は、100℃、80日間の
プログラミングの保持を示すだけでなく、試料間の一致
性をも示している。メモリー機能を作動させるに十分な
シャージが80日後にも明らかに残っていた。
よって、この材料は応力のかかる条件下でも機能でき
る。第18図は、100℃の温度で、約1010サイクルのスイ
ッチングにわたる17データ点においてSrBi2Ta2O9試料に
ついて実施したPUNDスイッチング測定を重ね合わせたも
のを示し、また第19図は、第18図のPUND測定についてス
イッチングサイクル数に対するスイッチングチャージを
示す。PUND測定値は非常によく一致しており、曲線の特
徴を乱すことなく曲線のラインの厚さが単に増すだけで
ある。第20図は、100℃において80日間分極チャージを
保持させた後のSrBi2Ta2O9試料に対するPUND測定値をそ
の同じ試料に対する初期PUND測定値に重ねて示したもの
である。顕著な変化はあるが、その変化の割合は曲線全
体にわたり比較的一定であるため、曲線は同じ形状を保
った。スイッチング電流は、スイッチングデバイスを作
動させるに十分な範囲内になおも留まる。第21図は、Sr
Bi2Ta2O9試料の正分極及び負分極状態についてのスイッ
チング−チャージの減衰であって、100℃における80日
間にわたるデータ保持を例示するものである。このグラ
フは、７個のSrBi2Ta2O9試料を負に分極（すなわち、プ
ログラミング）させ、また別の７個の試料を正に分極さ
せた後、それらを保存容器の中に入れて100℃で保持す
ることによって得たものである。約10日〜12日毎に負の
帯電させた試料の一つと正に帯電させた試料の一つとを
保存容器から取り出して、そのスイッチングチャージを
測定した。このように、この曲線は、100℃、80日間の
プログラミングの保持を示すだけでなく、試料間の一致
性をも示している。メモリー機能を作動させるに十分な
シャージが80日後にも明らかに残っていた。
第22A図〜第22D図は、SrBi2Ta2O9系材料には圧痕がほ
とんど或いはまったく無いことを例示する。第22A図
は、未処理SrBi2Ta2O9試料のPUND測定の結果を示し、第
22B図は、84℃において１時間、1MHzのバイポーラパル
スを与えた後のSrBi2Ta2O9試料のPUND測定結果を示し、
第22C図は、84℃で１時間、1MHzの正パルスを与えた後
のSrBi2Ta2O9試料のPUND測定結果を示し、そして第22D
図は、84℃で１時間、1MHzの負パルスを与えた後のSrBi
2Ta2O9試料のPUND測定結果を示す。従来技術のPZTに対
して実施した同じ試験では、曲線の全体レベルが30％以
上低下し、そして曲線形状の変化が非常に大きいため
に、その材料のメモリーにおける信頼性は怪しいといえ
る。第22A図〜第22D図に示したSrBi2Ta2O9に対する一連
の試験では、どの試験においても、曲線のレベルまたは
曲線形状のいずれにも有意な変化は無い。実際には、変
化が非常に小さいために、これを見ただけではどれが最
初の曲線であるかを認めることさえも難しいであろう。
このように、層状超格子材料は圧痕の形跡をほとんど或
いはまったく示さない。
とんど或いはまったく無いことを例示する。第22A図
は、未処理SrBi2Ta2O9試料のPUND測定の結果を示し、第
22B図は、84℃において１時間、1MHzのバイポーラパル
スを与えた後のSrBi2Ta2O9試料のPUND測定結果を示し、
第22C図は、84℃で１時間、1MHzの正パルスを与えた後
のSrBi2Ta2O9試料のPUND測定結果を示し、そして第22D
図は、84℃で１時間、1MHzの負パルスを与えた後のSrBi
2Ta2O9試料のPUND測定結果を示す。従来技術のPZTに対
して実施した同じ試験では、曲線の全体レベルが30％以
上低下し、そして曲線形状の変化が非常に大きいため
に、その材料のメモリーにおける信頼性は怪しいといえ
る。第22A図〜第22D図に示したSrBi2Ta2O9に対する一連
の試験では、どの試験においても、曲線のレベルまたは
曲線形状のいずれにも有意な変化は無い。実際には、変
化が非常に小さいために、これを見ただけではどれが最
初の曲線であるかを認めることさえも難しいであろう。
このように、層状超格子材料は圧痕の形跡をほとんど或
いはまったく示さない。
第23図は、厚さの異なる４種類のSrBi2Ta2O9試料につ
いて電界に対する2PRを示す。厚さが３倍に変わって
も、分極率の変化は20％未満である。従来技術のPZTに
よる同じ試験では、分極率がこの量の３〜４倍変化す
る。薄膜デバイスの製造時には、層厚を約10％以内に制
御することは困難である。このように、従来技術の材料
よりも層状超格子材料から規格が予測可能な集積回路の
ような層状薄膜デバイスを設計、製造する方がはるかに
容易である。
いて電界に対する2PRを示す。厚さが３倍に変わって
も、分極率の変化は20％未満である。従来技術のPZTに
よる同じ試験では、分極率がこの量の３〜４倍変化す
る。薄膜デバイスの製造時には、層厚を約10％以内に制
御することは困難である。このように、従来技術の材料
よりも層状超格子材料から規格が予測可能な集積回路の
ような層状薄膜デバイスを設計、製造する方がはるかに
容易である。
新規の強誘電性材料及び高誘電率材料と、数多くの利
点を有する、大幅に改善された誘電体キャパシタ、スイ
ッチングキャパシタ及び集積回路メモリーとについて記
載してきた。図面に示し且つ本明細書中に記載した特定
の実施態様は例示を目的とするものであって、以下の特
許請求の範囲に記載された本発明を限定するものと解釈
してはならないことを理解すべきである。さらに、当業
者であれば、本発明の概念から逸脱することなく、記載
した特別な実施態様を様々に使用したり変更することは
できる。例えば、層状超格子材料が対応する非層状材料
よりもはるかに良好な強誘電性や誘電性を一般に示すこ
とがわかると、これらの材料のさらに多くの実施例を製
造して電気装置に使用することができる。これらの材料
は、キャパシタ以外の様々な多数のデバイスに、メモリ
ー以外の様々な多数の集積回路に、またDRAMの他の様々
な多数のメモリーアーキテクチャに導入することができ
る。さらに、この材料は、低疲労性が要求される別のス
イッチング用途、例えばパイロエレクトリック、電気光
学、等に適用することもできる。また、製造プロセスで
記載した工程は、場合によっては別の順序で実施できる
ことも明白である。或いは、記載した各種材料、構造及
びプロセスの代わりに等価な材料、構造及びプロセスを
採用することもできる。別の用途では、異なる寸法が採
用される。別の新たな材料、構造及びプロセス工程を付
加してもよい。それゆえ、本発明は、記載した強誘電性
材料及び誘電性材料、構造並びにプロセスに存在する及
び／又はによって処理される各々及びすべての新規特徴
並びに特徴の新規組合せを包含するものと理解されるべ
きである。
点を有する、大幅に改善された誘電体キャパシタ、スイ
ッチングキャパシタ及び集積回路メモリーとについて記
載してきた。図面に示し且つ本明細書中に記載した特定
の実施態様は例示を目的とするものであって、以下の特
許請求の範囲に記載された本発明を限定するものと解釈
してはならないことを理解すべきである。さらに、当業
者であれば、本発明の概念から逸脱することなく、記載
した特別な実施態様を様々に使用したり変更することは
できる。例えば、層状超格子材料が対応する非層状材料
よりもはるかに良好な強誘電性や誘電性を一般に示すこ
とがわかると、これらの材料のさらに多くの実施例を製
造して電気装置に使用することができる。これらの材料
は、キャパシタ以外の様々な多数のデバイスに、メモリ
ー以外の様々な多数の集積回路に、またDRAMの他の様々
な多数のメモリーアーキテクチャに導入することができ
る。さらに、この材料は、低疲労性が要求される別のス
イッチング用途、例えばパイロエレクトリック、電気光
学、等に適用することもできる。また、製造プロセスで
記載した工程は、場合によっては別の順序で実施できる
ことも明白である。或いは、記載した各種材料、構造及
びプロセスの代わりに等価な材料、構造及びプロセスを
採用することもできる。別の用途では、異なる寸法が採
用される。別の新たな材料、構造及びプロセス工程を付
加してもよい。それゆえ、本発明は、記載した強誘電性
材料及び誘電性材料、構造並びにプロセスに存在する及
び／又はによって処理される各々及びすべての新規特徴
並びに特徴の新規組合せを包含するものと理解されるべ
きである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 29/788 29/792 (72)発明者 クチャロ，ジョセフ ディー. アメリカ合衆国，コロラド 80918，コ ロラド スプリングス，ウッドランド ヒルズ ドライブ 2830 (72)発明者 スコット，マイケル シー. アメリカ合衆国，コロラド 80918，コ ロラド スプリングス，ナイチンゲール ドライブ 4730，＃ケー305 (72)発明者 マクミラン，ラリー ディー. アメリカ合衆国，コロラド 80909，コ ロラド スプリングス，ロッチ ロモン ド レーン 4255 (56)参考文献 特開 平２−232974（ＪＰ，Ａ) 特開 平３−87056（ＪＰ，Ａ) 特開 平３−101260（ＪＰ，Ａ) 特開 平３−253065（ＪＰ，Ａ) 特開 平２−248089（ＪＰ，Ａ) 特開 平２−49471（ＪＰ，Ａ) 特開 平４−221848（ＪＰ，Ａ) 欧州特許出願公開448151（ＥＰ，Ａ １) Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ ｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．46，Ｎ ｏ．７，Ｊｕｌｙ 1975，ＰＰ2877− 2881，”Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｍｅｍｏｒ ｙ ｄｅｖｉｃｅ ｕｓｉｎｇ Ｂｉ４ Ｔｉ３Ｏ12”，Ｋ．Ｓｕｇｉｂｕｃｈｉ ｅｔ ａｌ.
Claims (2)
- 【請求項１】基板上に複数の材料層を含んでなる集積回
路メモリーであって、 前記複数の材料層のうち１つの層をなす薄膜材料を、強
誘電性スイッチング材料又はキャパシタ誘電体として含
むメモリーセルと、 前記メモリーセルを、前記メモリーへ入力された情報に
対応する特定の状態に置くための情報書き込み手段と、 前記メモリーセルの前記特定の状態を検出して前記特定
の状態に対応する信号を提供するための情報読出し手段
とを含んで成る集積回路メモリーにおいて、 前記薄膜材料は、強誘電性を有する少なくとも一つの層
と少なくとも一つの隣接する非強誘電性層とが連結され
ているか又は少なくとも一つのペロブスカイト様層と少
なくとも一つの隣接する非ペロブスカイト様層とが連結
されている、加熱により自発的に形成された層状結晶構
造を有する単一化合物からなる層状超格子材料であり、
そして 前記薄膜材料は、これが強誘電性スイッチング材料を形
成する場合には、第一状態と第二状態との間のスイッチ
ングを30％未満の疲労性で109回以上行うことができ、
またこれがキャパシタ誘電体を形成する場合には、50よ
りも高い誘電定数を示すことを特徴とする集積回路メモ
リー。 - 【請求項２】前記層状超格子材料が、ストロンチウムビ
スマスタンタレート、ストロンチウムビスマスニオベー
ト、ストロンチウムビスマスタンタルニオベート、鉛ビ
スマスニオベート、バリウムビスマスタンタレート、鉛
ビスマスタンタレート、バリウムビスマスニオベート、
ストロンチウムビスマスチタネート及びこれらの混合物
から成る群より選ばれた、請求の範囲第１項に記載の集
積回路メモリー。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80743991A | 1991-12-31 | 1991-12-31 | |
| US96519092A | 1992-10-23 | 1992-10-23 | |
| US965.190 | 1992-10-23 | ||
| US807.439 | 1992-11-24 | ||
| PCT/US1992/010627 WO1993012542A1 (en) | 1991-12-13 | 1992-12-08 | Layered superlattice material applications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07502150A JPH07502150A (ja) | 1995-03-02 |
| JP3162718B2 true JP3162718B2 (ja) | 2001-05-08 |
Family
ID=27123016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51104893A Expired - Fee Related JP3162718B2 (ja) | 1991-12-13 | 1992-12-08 | 集積回路メモリー |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0616726B1 (ja) |
| JP (1) | JP3162718B2 (ja) |
| KR (1) | KR100392213B1 (ja) |
| AT (1) | ATE201938T1 (ja) |
| AU (1) | AU3273893A (ja) |
| DE (1) | DE69231865T2 (ja) |
| WO (1) | WO1993012542A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508226A (en) * | 1991-12-13 | 1996-04-16 | Symetrix Corporation | Low temperature process for fabricating layered superlattice materialsand making electronic devices including same |
| US5955754A (en) * | 1992-10-23 | 1999-09-21 | Symetrix Corporation | Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same |
| US6310373B1 (en) | 1992-10-23 | 2001-10-30 | Symetrix Corporation | Metal insulator semiconductor structure with polarization-compatible buffer layer |
| US6664115B2 (en) | 1992-10-23 | 2003-12-16 | Symetrix Corporation | Metal insulator structure with polarization-compatible buffer layer |
| CA2163130C (en) * | 1994-03-17 | 2005-05-24 | Masamichi Azuma | Thin film capacitors on gallium arsenide substrate and process for making the same |
| US5426075A (en) * | 1994-06-15 | 1995-06-20 | Ramtron International Corporation | Method of manufacturing ferroelectric bismuth layered oxides |
| TW378323B (en) * | 1994-09-22 | 2000-01-01 | Matsushita Electric Ind Co Ltd | Ferroelectric memory device |
| JP3476932B2 (ja) * | 1994-12-06 | 2003-12-10 | シャープ株式会社 | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 |
| DE19519159C2 (de) * | 1995-05-24 | 1998-07-09 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| EP0757354B1 (en) * | 1995-08-02 | 2002-05-22 | Matsushita Electric Industrial Co., Ltd | Ferroelectric memory device |
| US5804823A (en) * | 1995-10-10 | 1998-09-08 | Raytheon Company | Bismuth layered structure pyroelectric detectors |
| US5888585A (en) * | 1996-02-08 | 1999-03-30 | Symetrix Corporation | Process for making an integrated circuit with high dielectric constant barium-strontium-niobium oxide |
| JP3435966B2 (ja) | 1996-03-13 | 2003-08-11 | 株式会社日立製作所 | 強誘電体素子とその製造方法 |
| TW322578B (ja) * | 1996-03-18 | 1997-12-11 | Matsushita Electron Co Ltd | |
| WO1997036300A1 (fr) * | 1996-03-25 | 1997-10-02 | Matsushita Electronics Corporation | Unite de memoire ferroelectrique |
| US6313035B1 (en) | 1996-05-31 | 2001-11-06 | Micron Technology, Inc. | Chemical vapor deposition using organometallic precursors |
| US5721009A (en) * | 1996-06-24 | 1998-02-24 | He Holdings, Inc. | Controlled carbon content MOD precursor materials using organic acid anhydride |
| DE19637389C1 (de) * | 1996-09-13 | 1997-10-16 | Siemens Ag | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
| JP3024747B2 (ja) * | 1997-03-05 | 2000-03-21 | 日本電気株式会社 | 半導体メモリの製造方法 |
| US6133092A (en) * | 1998-07-24 | 2000-10-17 | Symetrix Corporation | Low temperature process for fabricating layered superlattice materials and making electronic devices including same |
| US6322849B2 (en) * | 1998-11-13 | 2001-11-27 | Symetrix Corporation | Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas |
| US6270568B1 (en) * | 1999-07-15 | 2001-08-07 | Motorola, Inc. | Method for fabricating a semiconductor structure with reduced leakage current density |
| US6607980B2 (en) | 2001-02-12 | 2003-08-19 | Symetrix Corporation | Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same |
| US7075134B2 (en) | 2001-11-29 | 2006-07-11 | Symetrix Corporation | Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same |
| KR100469750B1 (ko) * | 2002-02-23 | 2005-02-02 | 학교법인 성균관대학 | 다층산화물 인공격자를 갖는 소자 |
| US8298149B2 (en) * | 2009-03-31 | 2012-10-30 | Boston Scientific Scimed, Inc. | Systems and methods for making and using a motor distally-positioned within a catheter of an intravascular ultrasound imaging system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH068509B2 (ja) * | 1985-09-17 | 1994-02-02 | 勝 岡田 | 強誘電体薄膜の製造方法 |
| DE3850567T2 (de) * | 1988-04-22 | 1994-11-03 | Ramtron Int Corp | DRAM-Zelle mit verstärkter Ladung. |
| DE69017802T2 (de) * | 1989-08-30 | 1995-09-07 | Nippon Electric Co | Dünnfilmkondensator und dessen Herstellungsverfahren. |
| JP2948836B2 (ja) * | 1989-09-22 | 1999-09-13 | オリンパス光学工業株式会社 | 強誘電体素子 |
| US5146299A (en) * | 1990-03-02 | 1992-09-08 | Westinghouse Electric Corp. | Ferroelectric thin film material, method of deposition, and devices using same |
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| EP0489519A3 (en) * | 1990-12-04 | 1993-05-12 | Raytheon Company | Sol-gel processing of piezoelectric and ferroelectric films |
-
1992
- 1992-12-08 EP EP93901364A patent/EP0616726B1/en not_active Expired - Lifetime
- 1992-12-08 JP JP51104893A patent/JP3162718B2/ja not_active Expired - Fee Related
- 1992-12-08 WO PCT/US1992/010627 patent/WO1993012542A1/en active IP Right Grant
- 1992-12-08 DE DE69231865T patent/DE69231865T2/de not_active Expired - Fee Related
- 1992-12-08 AU AU32738/93A patent/AU3273893A/en not_active Abandoned
- 1992-12-08 AT AT93901364T patent/ATE201938T1/de not_active IP Right Cessation
-
1994
- 1994-06-13 KR KR10-1994-0702028A patent/KR100392213B1/ko not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．４６，Ｎｏ．７，Ｊｕｌｙ １９７５，ＰＰ２８７７−２８８１，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ｕｓｉｎｇ Ｂｉ４Ｔｉ３Ｏ１２"，Ｋ．Ｓｕｇｉｂｕｃｈｉ ｅｔ ａｌ． |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69231865D1 (de) | 2001-07-12 |
| ATE201938T1 (de) | 2001-06-15 |
| EP0616726B1 (en) | 2001-06-06 |
| JPH07502150A (ja) | 1995-03-02 |
| KR100392213B1 (ja) | 2003-10-17 |
| DE69231865T2 (de) | 2001-09-20 |
| AU3273893A (en) | 1993-07-19 |
| EP0616726A1 (en) | 1994-09-28 |
| WO1993012542A1 (en) | 1993-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3162718B2 (ja) | 集積回路メモリー | |
| US5519234A (en) | Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current | |
| JP3590353B2 (ja) | 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法 | |
| US5796648A (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP3939250B2 (ja) | 強誘電性複合材料、その製造方法、およびそれを用いたメモリ | |
| US5889696A (en) | Thin-film capacitor device and RAM device using ferroelectric film | |
| Eshita et al. | Ferroelectric random access memory (FRAM) devices | |
| US20020168785A1 (en) | Ferroelectric composite material, method of making same, and memory utilizing same | |
| KR100275121B1 (ko) | 강유전체 캐패시터 제조방법 | |
| JP3564354B2 (ja) | 非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ | |
| US6559469B1 (en) | Ferroelectric and high dielectric constant transistors | |
| US5977577A (en) | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation | |
| US20040109280A1 (en) | Ferroelectric capacitor and process for its manufacture | |
| US6080593A (en) | Method of manufacturing ferroelectric memory | |
| US6441415B1 (en) | Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity | |
| JP2002324895A (ja) | 強誘電体メモリ素子およびその製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JP2003100993A (ja) | 半導体メモリ素子 | |
| KR19990005439A (ko) | 반도체 장치의 강유전체 캐패시터 및 그 제조방법 | |
| JPH09213899A (ja) | 強誘電体膜を有する不揮発性メモリ装置 | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| US20010018132A1 (en) | Method for producing very thin ferroelectric layers | |
| JPH08249876A (ja) | 強誘電体デバイス | |
| Aggarwal et al. | Conducting diffusion barriers for integration of ferroelectric capacitors on Si |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |