JP3156623B2 - ファイバチャネルファブリック - Google Patents
ファイバチャネルファブリックInfo
- Publication number
- JP3156623B2 JP3156623B2 JP3320997A JP3320997A JP3156623B2 JP 3156623 B2 JP3156623 B2 JP 3156623B2 JP 3320997 A JP3320997 A JP 3320997A JP 3320997 A JP3320997 A JP 3320997A JP 3156623 B2 JP3156623 B2 JP 3156623B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- frame
- destination
- fiber channel
- fabric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/501—Overload detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/357—Fibre channel switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5645—Connectionless
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、ＡＮＳＩ（Ａｍｅ
ｒｉｃａｎ Ｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄ ｆ
ｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｙｓｔｅｍｓ：米国
規格協会）においてＸ３Ｔ１１として標準化されている
データ通信規格であるファイバチャネル（Ｆｉｂｅｒ
Ｃｈａｎｎｅｌ）のファブリック（Ｆａｂｒｉｃ）に関
し、特に高速化、多ノード化を実現するファイバチャネ
ルファブリックに関する。
ｒｉｃａｎ Ｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄ ｆ
ｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｙｓｔｅｍｓ：米国
規格協会）においてＸ３Ｔ１１として標準化されている
データ通信規格であるファイバチャネル（Ｆｉｂｅｒ
Ｃｈａｎｎｅｌ）のファブリック（Ｆａｂｒｉｃ）に関
し、特に高速化、多ノード化を実現するファイバチャネ
ルファブリックに関する。
【０００２】
【従来の技術】ＡＮＳＩにおいて、コンピュータシステ
ムのＩ／ＯチャネルやＬＡＮの通信媒体として標準化さ
れたデータ通信規格であるファイバチャネルは、最大２
１４８バイト（ヘッダその他の制御情報を含む）の可変
長フレームを単位としてデータ通信を行い、各種のフロ
ー制御やクラスサービスと呼ばれる呼制御機能を有し、
アプリケーンョンに応じた柔軟な通信システムの構築が
可能という特徴がある。ファイバチャネルは、図２０な
いし図２２に示すように、ファブリック（図２０）、ポ
イントツーポイント（図２１）、ループ（図２２）の３
種類のトポロジが規格化されている。ファイバチャネル
ファブリックは、上記ファイバチャネルのファブリック
トポロジを構成するデータ交換装置である。データ交換
の主体となるノードは、ファイバチャネルファブリック
に星状に接続（スター接続）される。
ムのＩ／ＯチャネルやＬＡＮの通信媒体として標準化さ
れたデータ通信規格であるファイバチャネルは、最大２
１４８バイト（ヘッダその他の制御情報を含む）の可変
長フレームを単位としてデータ通信を行い、各種のフロ
ー制御やクラスサービスと呼ばれる呼制御機能を有し、
アプリケーンョンに応じた柔軟な通信システムの構築が
可能という特徴がある。ファイバチャネルは、図２０な
いし図２２に示すように、ファブリック（図２０）、ポ
イントツーポイント（図２１）、ループ（図２２）の３
種類のトポロジが規格化されている。ファイバチャネル
ファブリックは、上記ファイバチャネルのファブリック
トポロジを構成するデータ交換装置である。データ交換
の主体となるノードは、ファイバチャネルファブリック
に星状に接続（スター接続）される。
【０００３】従来のファイバチャネルファブリック（以
下、適宜ファブリックと略す）は、可変長のフレームを
そのまま交換しているため、その制御が複雑となり、接
続ノード数の拡張や交換性能の向上が困難であった。
下、適宜ファブリックと略す）は、可変長のフレームを
そのまま交換しているため、その制御が複雑となり、接
続ノード数の拡張や交換性能の向上が困難であった。
【０００４】ここで、これと同様の問題を持つフレーム
リレーの交換システムに対しては、例えば、特開平５−
２６８２５５号公報に開示される従来技術ように、可変
長のフレームリレーパケットを固定長のＡＴＭ（Ａｓｙ
ｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非
同期伝送モード）セルに分割して交換することにより交
換性能を向上させる方式が提案されている。また、ＡＴ
Ｍの特性上、輻輳によるセル損失を避けることが困難で
あるが、これについても、例えば、特開平７−２０２９
０３号公報に開示される従来技術のように、ＡＴＭのセ
ル損失優先制御識別子（ＣＬＰ：Ｃｅｌｌ Ｌｏｓｓ
Ｐｒｉｏｒｉｔｙ）を利用して適正に制御するフレーム
リレーパケットのセル化方式が提案されている。
リレーの交換システムに対しては、例えば、特開平５−
２６８２５５号公報に開示される従来技術ように、可変
長のフレームリレーパケットを固定長のＡＴＭ（Ａｓｙ
ｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非
同期伝送モード）セルに分割して交換することにより交
換性能を向上させる方式が提案されている。また、ＡＴ
Ｍの特性上、輻輳によるセル損失を避けることが困難で
あるが、これについても、例えば、特開平７−２０２９
０３号公報に開示される従来技術のように、ＡＴＭのセ
ル損失優先制御識別子（ＣＬＰ：Ｃｅｌｌ Ｌｏｓｓ
Ｐｒｉｏｒｉｔｙ）を利用して適正に制御するフレーム
リレーパケットのセル化方式が提案されている。
【０００５】しかしながら、フレームリレーは、呼設定
の方式が基本的にコネクションオリエンティッドである
ため、ＡＴＭと非常に親和性が高い。したがって、上記
の公報に提案されている方式での交換性能の向上を期待
できるが、ファイバチャネルでは、以下に説明するよう
に、上記従来技術をそのまま応用することはできない。
の方式が基本的にコネクションオリエンティッドである
ため、ＡＴＭと非常に親和性が高い。したがって、上記
の公報に提案されている方式での交換性能の向上を期待
できるが、ファイバチャネルでは、以下に説明するよう
に、上記従来技術をそのまま応用することはできない。
【０００６】すなわち、ファイバチャネルは、同様にコ
ネクションオリエンティッドな呼設定方式（ファイバチ
ャネル規格では、クラス１サービスと呼称する）と共
に、コネクションレスの呼設定方式（ファイバチャネル
規格では、クラス２サービス、及びクラス３サービスと
呼称する）をも有している。そして、コネクションレス
の呼設定方式への上記従来技術の適用を考えた場合、フ
ァブリックは、ファイバチャネルの１フレームの通信の
たびにＡＴＭの呼の設定／解放を行う必要が生じる。
ネクションオリエンティッドな呼設定方式（ファイバチ
ャネル規格では、クラス１サービスと呼称する）と共
に、コネクションレスの呼設定方式（ファイバチャネル
規格では、クラス２サービス、及びクラス３サービスと
呼称する）をも有している。そして、コネクションレス
の呼設定方式への上記従来技術の適用を考えた場合、フ
ァブリックは、ファイバチャネルの１フレームの通信の
たびにＡＴＭの呼の設定／解放を行う必要が生じる。
【０００７】図２３は、ＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕ
ｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔ
ａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ：国際電気
通信連合電気通信標準化部門）からＱ．２９３１として
勧告されている、ＡＴＭを利用した代表的通信網である
Ｂ−ＩＳＤＮ（Ｂｒｏａｄｂａｎｄ ａｓｐｅｃｔｓ
ｏｆ ＩＳＤＮ＝広帯域ＩＳＤＮ）の呼設定／解放シー
ケンスを示す。
ｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕ
ｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔ
ａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ：国際電気
通信連合電気通信標準化部門）からＱ．２９３１として
勧告されている、ＡＴＭを利用した代表的通信網である
Ｂ−ＩＳＤＮ（Ｂｒｏａｄｂａｎｄ ａｓｐｅｃｔｓ
ｏｆ ＩＳＤＮ＝広帯域ＩＳＤＮ）の呼設定／解放シー
ケンスを示す。
【０００８】同図を参照すると、高々２０００バイト程
度の１個のフレームを交換する前後に、図示するような
ＡＴＭの呼の設定と解放を行う方式では、呼設定／解放
に要するオーバーヘッドが大きすぎ、固定長セルでデー
タ交換することによる交換性能の向上を相殺する以上の
性能低下を引き起こしてしまう。したがって、ファイバ
チャネルファブリックには、ＡＴＭの呼設定方式に依存
しない、高速かつ簡便な呼設定方式が要請されることに
なる。
度の１個のフレームを交換する前後に、図示するような
ＡＴＭの呼の設定と解放を行う方式では、呼設定／解放
に要するオーバーヘッドが大きすぎ、固定長セルでデー
タ交換することによる交換性能の向上を相殺する以上の
性能低下を引き起こしてしまう。したがって、ファイバ
チャネルファブリックには、ＡＴＭの呼設定方式に依存
しない、高速かつ簡便な呼設定方式が要請されることに
なる。
【０００９】また、このことから、ＡＴＭの輻輳制御様
能に依存してセル損失を回避する上記従来技術もファイ
バチャネルファブリックには適用できない。
能に依存してセル損失を回避する上記従来技術もファイ
バチャネルファブリックには適用できない。
【００１０】
【発明が解決しようとする課題】上記のように、従来の
ファイバチャネルファブリックは、可変長のフレームを
そのまま交換しているため、その制御が複雑となり、接
続ノード数の拡張や交換性能の向上が困難であるという
欠点があった。
ファイバチャネルファブリックは、可変長のフレームを
そのまま交換しているため、その制御が複雑となり、接
続ノード数の拡張や交換性能の向上が困難であるという
欠点があった。
【００１１】また、フレームリレーの交換システムに用
いられる性能向上のための技術をファイバチャネルファ
ブリックに応用する場合、以下に示す欠点があった。
いられる性能向上のための技術をファイバチャネルファ
ブリックに応用する場合、以下に示す欠点があった。
【００１２】第一に、従来の可変長データをＡＴＭなど
の固定長セルに分割して交換する方式は、元の可変長デ
ータの交換方式がコネクションレスである場合、呼設定
に係る処理オーバーヘッドが無視できないほど大きく、
交換性能が大きく低下するという欠点があった。その理
由は、元の可変長データがコネクションオリエンティッ
ドである場合、ＡＴＭなどの呼設定に要する時間は、そ
の元の可変長データの呼設定処理の中に包含することが
可能であり、呼設定後のデータ交換自体は固定長セル交
換によって高速化することが可能となるが、コネクショ
ンレスの可変長フレームに対してフレーム単位に呼設定
を行う方式では、呼設定に要する時間がそのまま交換時
間の増分として現れるからである。
の固定長セルに分割して交換する方式は、元の可変長デ
ータの交換方式がコネクションレスである場合、呼設定
に係る処理オーバーヘッドが無視できないほど大きく、
交換性能が大きく低下するという欠点があった。その理
由は、元の可変長データがコネクションオリエンティッ
ドである場合、ＡＴＭなどの呼設定に要する時間は、そ
の元の可変長データの呼設定処理の中に包含することが
可能であり、呼設定後のデータ交換自体は固定長セル交
換によって高速化することが可能となるが、コネクショ
ンレスの可変長フレームに対してフレーム単位に呼設定
を行う方式では、呼設定に要する時間がそのまま交換時
間の増分として現れるからである。
【００１３】第二に、フレームリレーパケットのセル化
方式で提案されている輻輳制御方式は、セルをＡＴＭ標
準に則った形式で生成することを要請しているが、ＡＴ
Ｍ標準に準拠しないセル化を行う場合、これに代わる輻
輳制御方式が必要であった。その理由は、コネクション
オリエンティッドであるか否かにかかわらず、輻輳によ
る一部のセルの損失は、セル交換後に元の可変長フレー
ムを再構成できないことを意味し、何らかの回避手段な
いし検出／回復処理手段が必須となるからである。
方式で提案されている輻輳制御方式は、セルをＡＴＭ標
準に則った形式で生成することを要請しているが、ＡＴ
Ｍ標準に準拠しないセル化を行う場合、これに代わる輻
輳制御方式が必要であった。その理由は、コネクション
オリエンティッドであるか否かにかかわらず、輻輳によ
る一部のセルの損失は、セル交換後に元の可変長フレー
ムを再構成できないことを意味し、何らかの回避手段な
いし検出／回復処理手段が必須となるからである。
【００１４】本発明の目的は、上記従来の欠点を解決
し、ファイバチャネルにおけるコネクションレス型の交
接方式を有する可変長フレームの交換装置であって、ハ
ードウェア化の容易なファイバチャネルファブリックを
提供することにある。
し、ファイバチャネルにおけるコネクションレス型の交
接方式を有する可変長フレームの交換装置であって、ハ
ードウェア化の容易なファイバチャネルファブリックを
提供することにある。
【００１５】本発明の他の目的は、ＡＴＭなどの固定長
セル交換方式を利用した、可変長フレーム交換装置にお
いて、簡便な輻輳制御手段を実現するファイバチャネル
ファブリックを提供することにある。
セル交換方式を利用した、可変長フレーム交換装置にお
いて、簡便な輻輳制御手段を実現するファイバチャネル
ファブリックを提供することにある。
【００１６】上記の目的を達成する本発明は、コネクシ
ョンレスの可変長フレームを、終端ノード間で呼設定／
解放処理することなく固定長のセルに分割してセル交換
し、交換後のセルを再度元のフレームに組み立ててフレ
ーム交換を行うデータ交換装置としてのファイバチャネ
ルファブリックにおいて、前記終端ノードまたは他のフ
ァブリックと接続しファイバチャネルのプロトコル制御
を行うファイバチャネルインタフェース制御手段と、前
記終端ノードまたは前記他のファブリックから受信した
フレームを一時的に格納するための入力データバッファ
手段と、前記受信したフレームを固定長のセルに分割す
るセル生成手段と、前記固定長のセルを単位としてデー
タ交換を行うセルスイッチ手段と、前記セルスイッチ手
段の出力する固定長のセルから元のフレームを再構成す
るフレーム組立手段と、前記フレーム組立手段が出力す
るフレームを一時格納する出力データバッファ手段と、
前記セルスイッチ手段の負荷を監視して輻輳の抑止を制
御する輻輳管理手段とを備え、前記セル生成手段は、フ
ァイバチャネルのフレームに含まれる宛先情報を前記セ
ルスイッチ手段がセル交換を行うために必要な内部宛先
情報に変換する宛先へッダ生成手段と、セル損失の検出
のために必要なセルのシーケンス番号を生成するセル番
号生成手段と、前記入力データバッファ手段から取り出
したフレームのフラグメントに、前記宛先へッダ生成手
段が生成した宛先へッダと前記セル番号生成手段が生成
したセル番号とを付加し、固定長のセルを生成して前記
セルスイッチ手段に転送するフレーム分割手段と、前記
輻輳管理手段と協調して出力バッファの状態を管理し、
前記セルスイッチ手段に一定以上の負荷がかからないよ
うに前記フレーム分割手段の動作タイミングを制御する
出力バッファ要求手段とを備えることを特徴とする。
ョンレスの可変長フレームを、終端ノード間で呼設定／
解放処理することなく固定長のセルに分割してセル交換
し、交換後のセルを再度元のフレームに組み立ててフレ
ーム交換を行うデータ交換装置としてのファイバチャネ
ルファブリックにおいて、前記終端ノードまたは他のフ
ァブリックと接続しファイバチャネルのプロトコル制御
を行うファイバチャネルインタフェース制御手段と、前
記終端ノードまたは前記他のファブリックから受信した
フレームを一時的に格納するための入力データバッファ
手段と、前記受信したフレームを固定長のセルに分割す
るセル生成手段と、前記固定長のセルを単位としてデー
タ交換を行うセルスイッチ手段と、前記セルスイッチ手
段の出力する固定長のセルから元のフレームを再構成す
るフレーム組立手段と、前記フレーム組立手段が出力す
るフレームを一時格納する出力データバッファ手段と、
前記セルスイッチ手段の負荷を監視して輻輳の抑止を制
御する輻輳管理手段とを備え、前記セル生成手段は、フ
ァイバチャネルのフレームに含まれる宛先情報を前記セ
ルスイッチ手段がセル交換を行うために必要な内部宛先
情報に変換する宛先へッダ生成手段と、セル損失の検出
のために必要なセルのシーケンス番号を生成するセル番
号生成手段と、前記入力データバッファ手段から取り出
したフレームのフラグメントに、前記宛先へッダ生成手
段が生成した宛先へッダと前記セル番号生成手段が生成
したセル番号とを付加し、固定長のセルを生成して前記
セルスイッチ手段に転送するフレーム分割手段と、前記
輻輳管理手段と協調して出力バッファの状態を管理し、
前記セルスイッチ手段に一定以上の負荷がかからないよ
うに前記フレーム分割手段の動作タイミングを制御する
出力バッファ要求手段とを備えることを特徴とする。
【００１７】請求項２の本発明のファイバチャネルファ
ブリックにおいて、前記宛先へッダ生成手段は、入力フ
レームの宛先識別子を格納する宛先識別子格納手段と、
前記宛先識別子格納手段の出力を入力とし、前記セルス
イッチ手段に与えるファブリック内における内部宛先識
別子を出力する宛先変換手段とを備えることを特徴とす
る。
ブリックにおいて、前記宛先へッダ生成手段は、入力フ
レームの宛先識別子を格納する宛先識別子格納手段と、
前記宛先識別子格納手段の出力を入力とし、前記セルス
イッチ手段に与えるファブリック内における内部宛先識
別子を出力する宛先変換手段とを備えることを特徴とす
る。
【００１８】請求項３の本発明のファイバチャネルファ
ブリックにおいて、前記宛先へッダ生成手段は、入力フ
レームの宛先識別子を格納する宛先識別子格納手段と、
前記宛先識別子格納手段の出力と前記ファイバチャネル
自身に与えられた宛先識別子とを比較する比較器手段
と、前記宛先識別子格納手段の出力の一部を入力とし前
記セルスイッチ手段に与えるファブリック内における内
部宛先識別子を出力する第１の宛先変換手段と、前記宛
先識別子格納手段の出力の他の一部を入力とし、前記セ
ルスイッチ手段に与えるファブリック内における内部宛
先識別子を出力する第２の宛先変換手段と、前記比較手
段の比較結果に応じて前記第１の宛先変換手段と前記第
２の宛先変換手段の出力のいずれか一方を選択し出力す
る選択手段とを備えることを特徴とする。
ブリックにおいて、前記宛先へッダ生成手段は、入力フ
レームの宛先識別子を格納する宛先識別子格納手段と、
前記宛先識別子格納手段の出力と前記ファイバチャネル
自身に与えられた宛先識別子とを比較する比較器手段
と、前記宛先識別子格納手段の出力の一部を入力とし前
記セルスイッチ手段に与えるファブリック内における内
部宛先識別子を出力する第１の宛先変換手段と、前記宛
先識別子格納手段の出力の他の一部を入力とし、前記セ
ルスイッチ手段に与えるファブリック内における内部宛
先識別子を出力する第２の宛先変換手段と、前記比較手
段の比較結果に応じて前記第１の宛先変換手段と前記第
２の宛先変換手段の出力のいずれか一方を選択し出力す
る選択手段とを備えることを特徴とする。
【００１９】
【００２０】請求項５の本発明のファイバチャネルファ
ブリックにおいて、前記フレーム組立手段は、前記セル
スイッチ手段から転送されたセルから宛先へッダその他
のセル制御情報を削除し、本来のファイバチャネルのフ
レームのフラグメントだけを抽出して前記出力データバ
ッファ手段に転送するセルヘッダ削除手段と、前記セル
スイッチ手段から受け取った各セルの順序を、セルに含
まれるセル番号を使って監視し、セル損失の有無を調べ
るセル番号監視手段とを備えることを特徴とする。
ブリックにおいて、前記フレーム組立手段は、前記セル
スイッチ手段から転送されたセルから宛先へッダその他
のセル制御情報を削除し、本来のファイバチャネルのフ
レームのフラグメントだけを抽出して前記出力データバ
ッファ手段に転送するセルヘッダ削除手段と、前記セル
スイッチ手段から受け取った各セルの順序を、セルに含
まれるセル番号を使って監視し、セル損失の有無を調べ
るセル番号監視手段とを備えることを特徴とする。
【００２１】請求項６の本発明のファイバチャネルファ
ブリックにおいて、前記輻輳管理手段は、入出力ポート
の数に等しいビット数を有するフラグレジスタ手段と、
前記セル生成手段及び前記フレーム組立手段から前記フ
ラグレジスタ手段へのアクセス要求を入力とし、これら
の要求を調停して該調停結果を要求元に通知し、かつ該
調停結果に従って、前記セル生成手段及び前記フレーム
組立手段と前記フラグレジスタ手段とを接続するアドレ
ス／データバスを制御することにより、前記フラグレジ
スタ手段への書き込みと読み出しとを制御するバス調停
制御手段とを備えることを特徴とする。
ブリックにおいて、前記輻輳管理手段は、入出力ポート
の数に等しいビット数を有するフラグレジスタ手段と、
前記セル生成手段及び前記フレーム組立手段から前記フ
ラグレジスタ手段へのアクセス要求を入力とし、これら
の要求を調停して該調停結果を要求元に通知し、かつ該
調停結果に従って、前記セル生成手段及び前記フレーム
組立手段と前記フラグレジスタ手段とを接続するアドレ
ス／データバスを制御することにより、前記フラグレジ
スタ手段への書き込みと読み出しとを制御するバス調停
制御手段とを備えることを特徴とする。
【００２２】
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２４】図１は、本発明の実施の形態によるファイ
バチャネルファブリックの構成を示すブロック図であ
る。
バチャネルファブリックの構成を示すブロック図であ
る。
【００２５】図示のように、本実施の形態のファイバチ
ャネルファブリックは、ファイバチャネルインタフェー
ス制御手段１０〜１３と、入力データバッファ手段２０
〜２３と、出力データバッファ手段３０〜３３と、セル
生成手段４０〜４３と、フレーム組立手段５０〜５３
と、これらの各機能手段を制御するセルスイッチ手段６
０と、輻輳管理手段７０とを備える。ファイバチャネル
インタフェース制御手段１０〜１３、入力データバッフ
ァ手段２０〜２３、出力データバッファ手段３０〜３
３、セル生成手段４０〜４３、及びフレーム組立手段５
０〜５３は、各１個を組として設けられ、１組が、ファ
ブリックに接続可能な１つの終端ノードまたは他の１つ
のファブリックに対応する。図１に示す実施の形態で
は、終端ノードまたは他のファブリックを合計４個接続
可能なファブリックを例示しており、上記の組を必要に
応じて増設することで、さらに多数の終端ノードや他の
ファブリックを接続することが可能になる。
ャネルファブリックは、ファイバチャネルインタフェー
ス制御手段１０〜１３と、入力データバッファ手段２０
〜２３と、出力データバッファ手段３０〜３３と、セル
生成手段４０〜４３と、フレーム組立手段５０〜５３
と、これらの各機能手段を制御するセルスイッチ手段６
０と、輻輳管理手段７０とを備える。ファイバチャネル
インタフェース制御手段１０〜１３、入力データバッフ
ァ手段２０〜２３、出力データバッファ手段３０〜３
３、セル生成手段４０〜４３、及びフレーム組立手段５
０〜５３は、各１個を組として設けられ、１組が、ファ
ブリックに接続可能な１つの終端ノードまたは他の１つ
のファブリックに対応する。図１に示す実施の形態で
は、終端ノードまたは他のファブリックを合計４個接続
可能なファブリックを例示しており、上記の組を必要に
応じて増設することで、さらに多数の終端ノードや他の
ファブリックを接続することが可能になる。
【００２６】ファイバチャネルインタフェース制御手段
１０〜１３は、ＡＮＳＩ規格に則って、終端ノードまた
は他のファブリックとの間でファイバチャネルのフレー
ムの送受信を制御する。制御の中には、フロー制御やク
ラスサービス制御なども含まれる。ファイバチャネルイ
ンタフエース制御手段１０〜１３は、フレームの送信と
受信とを同時に制御可能であり、ファイバチャネル規格
に則った全二重通信を可能としている。
１０〜１３は、ＡＮＳＩ規格に則って、終端ノードまた
は他のファブリックとの間でファイバチャネルのフレー
ムの送受信を制御する。制御の中には、フロー制御やク
ラスサービス制御なども含まれる。ファイバチャネルイ
ンタフエース制御手段１０〜１３は、フレームの送信と
受信とを同時に制御可能であり、ファイバチャネル規格
に則った全二重通信を可能としている。
【００２７】入力データバッファ手段２０〜２３は、終
端ノードまたは他のファブリックから受信したフレーム
を一時格納する。また、ファイバチャネル上の通信速度
とセルスイッチ内のセル交換速度との速度差を吸収する
機能を持つ。したがって、入力データバッファ手段２０
〜２３の記憶の記憶容量は、ファイバチャネル上の通信
速度とセルスイッチ内のセル交換速度及びファイバチャ
ネルの最大フレーム長との関係に基づいて決定される。
端ノードまたは他のファブリックから受信したフレーム
を一時格納する。また、ファイバチャネル上の通信速度
とセルスイッチ内のセル交換速度との速度差を吸収する
機能を持つ。したがって、入力データバッファ手段２０
〜２３の記憶の記憶容量は、ファイバチャネル上の通信
速度とセルスイッチ内のセル交換速度及びファイバチャ
ネルの最大フレーム長との関係に基づいて決定される。
【００２８】出力データバッファ手段３０〜３３は、セ
ルスイッチから出力されたフレームのフラグメントを一
時格納する。また、入力データバッファ手段と同様に、
ファイバチャネルの通信速度とセルスイッチのセル交換
速度との速度差を吸収する機能を持つ。そして、記憶容
量は、ファイバチャネル上の通信速度とセルスイッチ内
のセル交換速度及びファイバチャネルの最大フレーム長
との関係に基づいて決定される。
ルスイッチから出力されたフレームのフラグメントを一
時格納する。また、入力データバッファ手段と同様に、
ファイバチャネルの通信速度とセルスイッチのセル交換
速度との速度差を吸収する機能を持つ。そして、記憶容
量は、ファイバチャネル上の通信速度とセルスイッチ内
のセル交換速度及びファイバチャネルの最大フレーム長
との関係に基づいて決定される。
【００２９】セル生成手段４０〜４３は、ファイバチャ
ネルのフレームを、セルスイッチ手段６０でセル交換可
能な固定長のセルに分割する。また、フレームの最後の
セルに対して当該セルに含まれる有効データを示す情報
をセルに付加する。図２にセル生成手段４０〜４３の構
成を示す。図示のように、セル生成手段４０〜４３は、
それぞれ、宛先ヘッダ生成手段４１と、セル番号生成手
段４２と、フレーム分割手段４３と、出力バッファ要求
手段４４とを備える。
ネルのフレームを、セルスイッチ手段６０でセル交換可
能な固定長のセルに分割する。また、フレームの最後の
セルに対して当該セルに含まれる有効データを示す情報
をセルに付加する。図２にセル生成手段４０〜４３の構
成を示す。図示のように、セル生成手段４０〜４３は、
それぞれ、宛先ヘッダ生成手段４１と、セル番号生成手
段４２と、フレーム分割手段４３と、出力バッファ要求
手段４４とを備える。
【００３０】宛先へッダ生成手段４１は、ファイバチャ
ネルのフレームに含まれる宛先情報を、セルスイッチ手
段６０がセル交換を行うために必要な内部宛先情報に変
換する。セル番号生成手段４２は、セル損失の検出のた
めに必要なセルのシーケンス番号を生成する。フレーム
分割手段４３は、入力データバッファ手段２０〜２３か
ら取り出したフレームのフラグメントに、宛先へッダ生
成手段４１が生成した宛先へッダとセル番号生成手段４
２が生成したセル番号とを付加し、固定長のセルを生成
してセルスイッチ手段６０に転送する。このとき、セル
のサイズはセルスイッチ手段６０の仕様に依存して決定
される。出力バッファ要求手段４４は、輻輳管理手段７
０と協調して出力バッファの状態を管理し、セルスイッ
チ手段６０に一定以上の負荷がかからないようにフレー
ム分割手段４３の動作タイミングを制御する。
ネルのフレームに含まれる宛先情報を、セルスイッチ手
段６０がセル交換を行うために必要な内部宛先情報に変
換する。セル番号生成手段４２は、セル損失の検出のた
めに必要なセルのシーケンス番号を生成する。フレーム
分割手段４３は、入力データバッファ手段２０〜２３か
ら取り出したフレームのフラグメントに、宛先へッダ生
成手段４１が生成した宛先へッダとセル番号生成手段４
２が生成したセル番号とを付加し、固定長のセルを生成
してセルスイッチ手段６０に転送する。このとき、セル
のサイズはセルスイッチ手段６０の仕様に依存して決定
される。出力バッファ要求手段４４は、輻輳管理手段７
０と協調して出力バッファの状態を管理し、セルスイッ
チ手段６０に一定以上の負荷がかからないようにフレー
ム分割手段４３の動作タイミングを制御する。
【００３１】フレーム組立手段５０〜５３は、セルスイ
ッチ手段６０から転送されたセルから元のファイバチャ
ネルのフレームを再構成する。また、フレームを構成す
る最終セルを受け取ったとき、当該セルの制御惰報に含
まれる有効データを示す情報から本来のファイバチャネ
ルフレームに必要なデータのみを抽出する。図３にフレ
ーム組立手段５０〜５３の構成を示す。図示のように、
フレーム組立手段５０〜５３は、セルヘッダ削除手段５
１と、セル番号監視手段５２とを備える。
ッチ手段６０から転送されたセルから元のファイバチャ
ネルのフレームを再構成する。また、フレームを構成す
る最終セルを受け取ったとき、当該セルの制御惰報に含
まれる有効データを示す情報から本来のファイバチャネ
ルフレームに必要なデータのみを抽出する。図３にフレ
ーム組立手段５０〜５３の構成を示す。図示のように、
フレーム組立手段５０〜５３は、セルヘッダ削除手段５
１と、セル番号監視手段５２とを備える。
【００３２】セルヘッダ削除手段５１は、セルスイッチ
手段６０から転送されたセルから宛先へッダその他のセ
ル制御情報を削除し、本来のファイバチャネルのフレー
ムのフラグメントだけを抽出して、出力データバッファ
手段３０〜３３に転送する。セル番号監視手段５２は、
セルスイッチ手段６０から受け取った各セルの順序を、
セルに含まれるセル番号を使って監視し、セル損失の有
無を調べる。
手段６０から転送されたセルから宛先へッダその他のセ
ル制御情報を削除し、本来のファイバチャネルのフレー
ムのフラグメントだけを抽出して、出力データバッファ
手段３０〜３３に転送する。セル番号監視手段５２は、
セルスイッチ手段６０から受け取った各セルの順序を、
セルに含まれるセル番号を使って監視し、セル損失の有
無を調べる。
【００３３】セルスイッチ手段６０は、セル生成手段４
０〜４３から転送される各セルに含まれる宛先へッダに
従って、対応するフレーム組立手段５０〜５３にセルを
配送する。
０〜４３から転送される各セルに含まれる宛先へッダに
従って、対応するフレーム組立手段５０〜５３にセルを
配送する。
【００３４】輻輳管理手段７０は、セル生成手段４０〜
４３及びフレーム組立手段５０〜５３と協議して出力デ
ータバッファ手段３０〜３３の動作状態を管理し、セル
スイッチ手段６０の負荷を適正に制御する。
４３及びフレーム組立手段５０〜５３と協議して出力デ
ータバッファ手段３０〜３３の動作状態を管理し、セル
スイッチ手段６０の負荷を適正に制御する。
【００３５】
【実施例】図４は、本発明の一実施例によるファイバチ
ャネルファブリックの構成を示すブロック図である。
ャネルファブリックの構成を示すブロック図である。
【００３６】図示のように、本実施例のファブリック
は、全体として大きく３つの機能実行部を備えて構成さ
れる。すなわち、ファイバチャネルポート部１００〜１
０３、セルスイッチ手段であるＡＴＭスイッチ素子１６
０、及び輻輳管理を司る出力バッファ状態フラグ制御部
１７０を備える。本実施例は、終端ノードまたは他のフ
ァブリックを合計４個接続可能なファブリックを例示し
ている。また、本実施例のファブリックが、ファイバチ
ャネルポー卜部を追加し、ＡＴＭスイッチ素子１６０を
適切な性能を有するＡＴＭスイッチ素子へ変更するだけ
で、容易に接続ノードの数を拡大することができること
は自明である。
は、全体として大きく３つの機能実行部を備えて構成さ
れる。すなわち、ファイバチャネルポート部１００〜１
０３、セルスイッチ手段であるＡＴＭスイッチ素子１６
０、及び輻輳管理を司る出力バッファ状態フラグ制御部
１７０を備える。本実施例は、終端ノードまたは他のフ
ァブリックを合計４個接続可能なファブリックを例示し
ている。また、本実施例のファブリックが、ファイバチ
ャネルポー卜部を追加し、ＡＴＭスイッチ素子１６０を
適切な性能を有するＡＴＭスイッチ素子へ変更するだけ
で、容易に接続ノードの数を拡大することができること
は自明である。
【００３７】ファイバチャネルポート部１００は、ＦＣ
（ファイバチャネル）インタフェース制御部１１０と、
入力バッファ１２と、出力バッファ１３０と、セル生成
部１４０と、フレーム組立部１５０とを備える。これら
各構成要素の機能は、図１に示した実施の形態の各制御
手段の機能にそのまま対応する。セル生成部１４０は、
宛先へッダ生成部１４１と、セル番号生成部１４２と、
フレーム分割制御部１４３と、出力バッファ要求制御部
１４４とを備える。セル番号生成部１４２は、当該ファ
イバチャネルポート部のポート番号を保持するポートＩ
Ｄレジスタ１４２１と、フレーム分割制御部１４３によ
るフレーム分割開始に先立って“１”に初期化され、最
大４５まで計数可能なカウンタ１４２２とを備える。こ
れら各構成要素の機能は、図２に示した実施の形態の各
制御手段の機能にそのまま対応する。フレーム組立部１
５０は、セルヘッダ削除制御部１５１と、セル番号監視
部１５２とを備える。これら各構成要素の機能は、図３
に示した実施の形態の各制御手段の機能にそのまま対応
する。なお、図には明示しないが、他のファイバチャネ
ルポート部１０１〜１０３も同様の構成を備える。
（ファイバチャネル）インタフェース制御部１１０と、
入力バッファ１２と、出力バッファ１３０と、セル生成
部１４０と、フレーム組立部１５０とを備える。これら
各構成要素の機能は、図１に示した実施の形態の各制御
手段の機能にそのまま対応する。セル生成部１４０は、
宛先へッダ生成部１４１と、セル番号生成部１４２と、
フレーム分割制御部１４３と、出力バッファ要求制御部
１４４とを備える。セル番号生成部１４２は、当該ファ
イバチャネルポート部のポート番号を保持するポートＩ
Ｄレジスタ１４２１と、フレーム分割制御部１４３によ
るフレーム分割開始に先立って“１”に初期化され、最
大４５まで計数可能なカウンタ１４２２とを備える。こ
れら各構成要素の機能は、図２に示した実施の形態の各
制御手段の機能にそのまま対応する。フレーム組立部１
５０は、セルヘッダ削除制御部１５１と、セル番号監視
部１５２とを備える。これら各構成要素の機能は、図３
に示した実施の形態の各制御手段の機能にそのまま対応
する。なお、図には明示しないが、他のファイバチャネ
ルポート部１０１〜１０３も同様の構成を備える。
【００３８】各ファイバチャネルポート部１００〜１０
３に搭載されたセル生成部１４０及びフレーム組立部１
５０と出力バッファ状態フラグ制御部１７０との間は、
図４に示すように輻輳制御バス１８０で接続される。
３に搭載されたセル生成部１４０及びフレーム組立部１
５０と出力バッファ状態フラグ制御部１７０との間は、
図４に示すように輻輳制御バス１８０で接続される。
【００３９】本実施例のファブリックによるシステム構
成の具体例を図１４及び図１５に示す。図１４は、図４
に示す本実施例のファブリック１個と４個の終端ノード
とで構成するコンピュータシステムの構成例を示し、図
１５は、図４に示す本実施例のファブリック３個と６個
の終端ノードとで構成するコンピコータシステムの構成
例を示す。
成の具体例を図１４及び図１５に示す。図１４は、図４
に示す本実施例のファブリック１個と４個の終端ノード
とで構成するコンピュータシステムの構成例を示し、図
１５は、図４に示す本実施例のファブリック３個と６個
の終端ノードとで構成するコンピコータシステムの構成
例を示す。
【００４０】次に、図４に示した本実施例のファブリッ
クが図１４の用に構成されたコンピュータシステムのフ
ァブリックＦ１に相当し、終端ノードＮ１〜Ｎ４が、そ
れぞれファブリックＦ１の各ファイバチャネルポート部
１００〜１０３の各ＦＣインタフェース制御部１１０に
接続されており、終端ノードＮ１が終端ノードＮ４に対
してクラス２の転送モードにより１個のフレームを送信
する場合を例にとり、本実施例の動作について説明す
る。
クが図１４の用に構成されたコンピュータシステムのフ
ァブリックＦ１に相当し、終端ノードＮ１〜Ｎ４が、そ
れぞれファブリックＦ１の各ファイバチャネルポート部
１００〜１０３の各ＦＣインタフェース制御部１１０に
接続されており、終端ノードＮ１が終端ノードＮ４に対
してクラス２の転送モードにより１個のフレームを送信
する場合を例にとり、本実施例の動作について説明す
る。
【００４１】ここで、ファイバチャネルのクラス２と
は、データフレームの転送に先立って、終端ノード間、
この例では終端ノードＮ１と終端ノードＮ４との間で呼
設定を行わずにデータフレームの転送を可能とする転送
モードである。また、ファイバチャネルの各終端ノード
Ｎ１〜Ｎ２は、システム内でユニークな３バイトのノー
ドＩＤを割り当てられ、終端ノード間の通信において
は、このノードＩＤを使ってフレームの宛先を特定す
る。ノードＩＤの各終端ノードＮ１〜Ｎ４への割り当て
は、システム立ち上げ時にファブリックログインと呼ば
れる固有のシーケンスによって、ファブリックＦ１が各
終端ノードＮ１〜Ｎ４に割り当てることによって行う。
また、各終端ノードどうしは、ノードログインと呼ばれ
るシーケンスによって互いにファブリックＦ１を介して
接続されている他の終端ノードのノードＩＤを知ること
ができる。以下の説明では、ファブリックログインとノ
ードログインが既に完了し、終端ノードＮ１〜Ｎ４にそ
れぞれノードＩＤ１〜４が割り当てられ、かつ各終端ノ
ードが他の終端ノードのノードＩＤを既に知っているも
のとして動作の説明をする。
は、データフレームの転送に先立って、終端ノード間、
この例では終端ノードＮ１と終端ノードＮ４との間で呼
設定を行わずにデータフレームの転送を可能とする転送
モードである。また、ファイバチャネルの各終端ノード
Ｎ１〜Ｎ２は、システム内でユニークな３バイトのノー
ドＩＤを割り当てられ、終端ノード間の通信において
は、このノードＩＤを使ってフレームの宛先を特定す
る。ノードＩＤの各終端ノードＮ１〜Ｎ４への割り当て
は、システム立ち上げ時にファブリックログインと呼ば
れる固有のシーケンスによって、ファブリックＦ１が各
終端ノードＮ１〜Ｎ４に割り当てることによって行う。
また、各終端ノードどうしは、ノードログインと呼ばれ
るシーケンスによって互いにファブリックＦ１を介して
接続されている他の終端ノードのノードＩＤを知ること
ができる。以下の説明では、ファブリックログインとノ
ードログインが既に完了し、終端ノードＮ１〜Ｎ４にそ
れぞれノードＩＤ１〜４が割り当てられ、かつ各終端ノ
ードが他の終端ノードのノードＩＤを既に知っているも
のとして動作の説明をする。
【００４２】終端ノードＮ１が終端ノードＮ４にフレー
ムをクラス２で転送しようとする場合、終端ノードＮ１
は、まず、図１８に図示するファイバチャネルのフレー
ムのフレームヘッダ（ＦＲＡＭＥ ＨＥＡＤＥＲ）内の
３バイトのＤＩＤ（Ｄｅｓｔｉｎａｔｉｏｎ Ｉｄｅｎ
ｔｉｆｉｅｒ）フィールドに終端ノードＮ４のノードＩ
Ｄを設定したフレームを作成する。そして、当該フレー
ムをファイバチャネル規格に則った方法でファブリック
Ｆ１に転送する。
ムをクラス２で転送しようとする場合、終端ノードＮ１
は、まず、図１８に図示するファイバチャネルのフレー
ムのフレームヘッダ（ＦＲＡＭＥ ＨＥＡＤＥＲ）内の
３バイトのＤＩＤ（Ｄｅｓｔｉｎａｔｉｏｎ Ｉｄｅｎ
ｔｉｆｉｅｒ）フィールドに終端ノードＮ４のノードＩ
Ｄを設定したフレームを作成する。そして、当該フレー
ムをファイバチャネル規格に則った方法でファブリック
Ｆ１に転送する。
【００４３】当該フレームは、ファブリックＦ１の終端
ノードＮ１に対応するファイバチャネルポート部１００
のＦＣインタフェース制御部１１０によって受信され
る。ＦＣインタフェース制御部１１０は、受信したフレ
ームを入力バッファ１２０へ格納すると共に、フレーム
ヘッダのＤＩＤを取り出してセル生成部１４０内の宛先
へッダ生成部１４１に通知する。
ノードＮ１に対応するファイバチャネルポート部１００
のＦＣインタフェース制御部１１０によって受信され
る。ＦＣインタフェース制御部１１０は、受信したフレ
ームを入力バッファ１２０へ格納すると共に、フレーム
ヘッダのＤＩＤを取り出してセル生成部１４０内の宛先
へッダ生成部１４１に通知する。
【００４４】宛先へッダ生成部１４１は、あらかじめ定
められたアルゴリズムにしたがって終端ノードＮ４のＤ
ＩＤ（ここでは“４”）をＡＴＭスイッチ素子１６０に
与える宛先へッダに変換し、出力バッファ要求制御部１
４４に動作の開始を指示する。出力バッファ要求制御部
１４４は、輻輳制御バス１８０を介して終端ノードＮ４
に対応するファイバチャネルポート部１０３の出力バッ
ファ１３０の状態を調べる。そして、当該出力バッファ
１３０が使用可能であれば、フレーム分割制御部１４３
を起動する。
められたアルゴリズムにしたがって終端ノードＮ４のＤ
ＩＤ（ここでは“４”）をＡＴＭスイッチ素子１６０に
与える宛先へッダに変換し、出力バッファ要求制御部１
４４に動作の開始を指示する。出力バッファ要求制御部
１４４は、輻輳制御バス１８０を介して終端ノードＮ４
に対応するファイバチャネルポート部１０３の出力バッ
ファ１３０の状態を調べる。そして、当該出力バッファ
１３０が使用可能であれば、フレーム分割制御部１４３
を起動する。
【００４５】フレーム分別制御部１４３は、以下のデー
タを順にＡＴＭスイッチ素子１６０に転送する。すなわ
ち、最初に、宛先へッダ生成部１４１が保持する宛先へ
ッダを転送し、次に、セル番号生成部１４２がポートＩ
Ｄレジスタ１４２１に保持する入力ポート番号（ここで
はファイバチャネルポート部１００を示す“１”）を転
送し、次に、セル番号生成部１４２が生成するセル番号
を転送し、次に、フレーム分割制御部１４３自身が管理
する有効データ情報及び２バイトのダミーデータを転送
し、次に、入力バッファから取り出したフレームの先頭
から４８バイトのデータを転送する。
タを順にＡＴＭスイッチ素子１６０に転送する。すなわ
ち、最初に、宛先へッダ生成部１４１が保持する宛先へ
ッダを転送し、次に、セル番号生成部１４２がポートＩ
Ｄレジスタ１４２１に保持する入力ポート番号（ここで
はファイバチャネルポート部１００を示す“１”）を転
送し、次に、セル番号生成部１４２が生成するセル番号
を転送し、次に、フレーム分割制御部１４３自身が管理
する有効データ情報及び２バイトのダミーデータを転送
し、次に、入力バッファから取り出したフレームの先頭
から４８バイトのデータを転送する。
【００４６】ＡＴＭスイッチ素子１６０に転送するセル
の形式は、図１７に示すとおりである。本来のＡＴＭセ
ルの形式は図１６に示すとおりであるが、一般に、ＡＴ
Ｍスイッチ素子はＡＴＭへッダ中のＶＰＩ／ＶＣＩで示
される宛先情報を解釈せず、セルの先頭に付加された宛
先へッダを使ってセルの交換制御を行う。この宛先へッ
ダが図１７に示す第０バイトの宛先へッダに相当する
が、宛先へッダのサイズやデータ形式は使用するＡＴＭ
素子に依存する。本実施例では、１バイトの宛先へッダ
を使用するＡＴＭスイッチ素子を仮定しているが、宛先
へッダの形式の違いは、宛先へッダ生成部１４１の変換
アルゴリズムの変更だけで容易に吸収することが可能で
ある。
の形式は、図１７に示すとおりである。本来のＡＴＭセ
ルの形式は図１６に示すとおりであるが、一般に、ＡＴ
Ｍスイッチ素子はＡＴＭへッダ中のＶＰＩ／ＶＣＩで示
される宛先情報を解釈せず、セルの先頭に付加された宛
先へッダを使ってセルの交換制御を行う。この宛先へッ
ダが図１７に示す第０バイトの宛先へッダに相当する
が、宛先へッダのサイズやデータ形式は使用するＡＴＭ
素子に依存する。本実施例では、１バイトの宛先へッダ
を使用するＡＴＭスイッチ素子を仮定しているが、宛先
へッダの形式の違いは、宛先へッダ生成部１４１の変換
アルゴリズムの変更だけで容易に吸収することが可能で
ある。
【００４７】ＡＴＭスイッチ素子１６０に転送するデー
タのうち、１バイトの入力ポート番号は、セル損失等の
異常を検出した場合に障害情報を収集するために本実施
例において追加しているものであり、本発明の必須の要
素ではない。
タのうち、１バイトの入力ポート番号は、セル損失等の
異常を検出した場合に障害情報を収集するために本実施
例において追加しているものであり、本発明の必須の要
素ではない。
【００４８】フレーム分割制御部１４３は、あらかじめ
定められた方法でＦＣインタフェース制御部１１０から
フレーム長を指示され、当該指示に基づいて、図１８に
示すとおり、ファイバチャネルのフレームをＳＯＦ（Ｓ
ｔａｒｔ ｏｆ Ｆｒａｍｅ）からＥＯＦ（Ｅｎｄ ｏ
ｆ Ｆｒａｍｅ）まで含めて全てＡＴＭのペイロードに
４８バイトづつに分割して順次ＡＴＭスイッチ素子１６
０に転送する。フレームを全てＡＴＭスイッチ素子１６
０に転送し終わると、ＦＣインタフェース制御部１１０
に通知する。通知を受けたＦＣインタフェース制御部１
１０は、ファイバチャネル規格に則り、終端ノードＮ１
に次のフレームの受信が可能であることを通知する。
定められた方法でＦＣインタフェース制御部１１０から
フレーム長を指示され、当該指示に基づいて、図１８に
示すとおり、ファイバチャネルのフレームをＳＯＦ（Ｓ
ｔａｒｔ ｏｆ Ｆｒａｍｅ）からＥＯＦ（Ｅｎｄ ｏ
ｆ Ｆｒａｍｅ）まで含めて全てＡＴＭのペイロードに
４８バイトづつに分割して順次ＡＴＭスイッチ素子１６
０に転送する。フレームを全てＡＴＭスイッチ素子１６
０に転送し終わると、ＦＣインタフェース制御部１１０
に通知する。通知を受けたＦＣインタフェース制御部１
１０は、ファイバチャネル規格に則り、終端ノードＮ１
に次のフレームの受信が可能であることを通知する。
【００４９】さらに、フレーム分割制御部１４３は、分
割したフレームの最終セルに関して、当該有効データを
示す情報を生成し、図１７に示すように、セルの第３バ
イト（有効データ情報フィールド）に埋め込む。例え
ば、本実施例で、終端ノードＮ１が４８バイトのデータ
を含むフレームを転送したとすると、フレーム長は８４
バイトになる。この場合、フレームは２つのセルに分割
され、その２番目、即ち最終セルは３６バイトになる。
しかしながら、ＡＴＭスイッチ素子１６０は、宛先へッ
ダを含む５４バイトの固定長セルを単位としてセル交換
を行うため、フレーム分割制御部１４３は、この最終セ
ルも当然５４バイトで生成する必要があり、このためペ
イロードの後端１２バイトにはダミーのデータを詰める
必要がある。このダミーデータをフレーム組立時に削除
するための情報として、図１７の有効データ情報フィー
ルドに有効データが３６バイトであることを表示する。
割したフレームの最終セルに関して、当該有効データを
示す情報を生成し、図１７に示すように、セルの第３バ
イト（有効データ情報フィールド）に埋め込む。例え
ば、本実施例で、終端ノードＮ１が４８バイトのデータ
を含むフレームを転送したとすると、フレーム長は８４
バイトになる。この場合、フレームは２つのセルに分割
され、その２番目、即ち最終セルは３６バイトになる。
しかしながら、ＡＴＭスイッチ素子１６０は、宛先へッ
ダを含む５４バイトの固定長セルを単位としてセル交換
を行うため、フレーム分割制御部１４３は、この最終セ
ルも当然５４バイトで生成する必要があり、このためペ
イロードの後端１２バイトにはダミーのデータを詰める
必要がある。このダミーデータをフレーム組立時に削除
するための情報として、図１７の有効データ情報フィー
ルドに有効データが３６バイトであることを表示する。
【００５０】また、図１７に示すように、有効データ情
報フィールドには最終セルか否かを示すフラグを設けて
おき、有効データ情報フィールドに有効データを示す情
報を埋め込むと共に、当該セルが最終セルであることを
表示するフラグをオンにしたセルを生成する。当該フラ
グは、最終セルの有効データが４８バイトである場合
に、最終セルでないセルと区別するために用いる。フレ
ーム分割制御部１４３は、最終セル以外のセルに対して
は、その有効データ情報フィールドに常に４８を埋め込
み、最終セル表示フラグをオフにしたセルを生成する。
報フィールドには最終セルか否かを示すフラグを設けて
おき、有効データ情報フィールドに有効データを示す情
報を埋め込むと共に、当該セルが最終セルであることを
表示するフラグをオンにしたセルを生成する。当該フラ
グは、最終セルの有効データが４８バイトである場合
に、最終セルでないセルと区別するために用いる。フレ
ーム分割制御部１４３は、最終セル以外のセルに対して
は、その有効データ情報フィールドに常に４８を埋め込
み、最終セル表示フラグをオフにしたセルを生成する。
【００５１】次に、セル番号生成部１４２は、カウンタ
１４２２を用いて、フレーム分割開始から、セルを１個
転送する毎にインクリメントし、得られたカウンタ値を
当該セルにセル番号として付与する。これにより、分割
された各セルに元のフレーム内での順序を示すセル番号
を付与することができる。セル番号を伴った各セルは、
ＡＴＭスイッチ素子１６０によって宛先へッダの値にし
たがったセル交換がなされ、宛先に対応するフレーム組
立部１５０に出力される。本実施例の場合は、終端ノー
ドＮ４に対応するファイバチャネルポート部１０３のフ
レーム組立部１５０に出力される。
１４２２を用いて、フレーム分割開始から、セルを１個
転送する毎にインクリメントし、得られたカウンタ値を
当該セルにセル番号として付与する。これにより、分割
された各セルに元のフレーム内での順序を示すセル番号
を付与することができる。セル番号を伴った各セルは、
ＡＴＭスイッチ素子１６０によって宛先へッダの値にし
たがったセル交換がなされ、宛先に対応するフレーム組
立部１５０に出力される。本実施例の場合は、終端ノー
ドＮ４に対応するファイバチャネルポート部１０３のフ
レーム組立部１５０に出力される。
【００５２】ファイバチャネルポート１０３において、
フレーム組立部１５０内のセルヘッダ削除制御部１５１
は、図１７に図示されるＡＴＭセルの第０バイトから第
５バイトの６バイトを削除し、残りのペイロード部分の
４８バイトを出力バッファ１３０に格納する。このと
き、セルヘッダ削除制御部１５１は、有効データ情報フ
ィールドを監視し、最終セルフラグがオンの場合は、有
効データ長が示す分だけのペイロードを出力バッファ１
３０に格納する。
フレーム組立部１５０内のセルヘッダ削除制御部１５１
は、図１７に図示されるＡＴＭセルの第０バイトから第
５バイトの６バイトを削除し、残りのペイロード部分の
４８バイトを出力バッファ１３０に格納する。このと
き、セルヘッダ削除制御部１５１は、有効データ情報フ
ィールドを監視し、最終セルフラグがオンの場合は、有
効データ長が示す分だけのペイロードを出力バッファ１
３０に格納する。
【００５３】また、セルヘッダ削除制御部１５１は、出
力バッファ１３０へのペイロードの格納が開始されたこ
とを、ＦＣインタフェース制御部１１０に通知し、通知
を受けたＦＣインタフェース制御部１１０は、出力バッ
ファ１３０に格納されたデータを終端ノードＮ４へ転送
する。
力バッファ１３０へのペイロードの格納が開始されたこ
とを、ＦＣインタフェース制御部１１０に通知し、通知
を受けたＦＣインタフェース制御部１１０は、出力バッ
ファ１３０に格納されたデータを終端ノードＮ４へ転送
する。
【００５４】セル番号監視部１５２は、ＡＴＭスイッチ
素子１６０から入力される各セルのセル番号を監視す
る。セル番号が昇順でないことを検出した場合、セル損
失があったものと見なし、ＦＣインタフェース制御部１
１０に通知して、ファイバチャネル規格に則った異常処
理を要求する。
素子１６０から入力される各セルのセル番号を監視す
る。セル番号が昇順でないことを検出した場合、セル損
失があったものと見なし、ＦＣインタフェース制御部１
１０に通知して、ファイバチャネル規格に則った異常処
理を要求する。
【００５５】前記セルヘッダ削除制御部１５１は、最終
セルを出力バッファ１３０に格納し終えると、輻輳制御
バス１８０を介して出力バッファ状態フラグ制御部７０
に出力バッファ１３０の解放を設定する。
セルを出力バッファ１３０に格納し終えると、輻輳制御
バス１８０を介して出力バッファ状態フラグ制御部７０
に出力バッファ１３０の解放を設定する。
【００５６】次に、本実施例のファブリックによる呼設
定制御について、図５及び図６を参照して詳細に説明す
る。
定制御について、図５及び図６を参照して詳細に説明す
る。
【００５７】図６は、ＤＩＤと宛先へッダの変換テーブ
ルを示す。ＤＩＤは、上述したように、ファイバチャネ
ルのフレームに含まれるフレーム転送先のノードＩＤを
示す値である。ノードＩＤは、システム立ち上げ時にフ
ァブリックが各終端ノードに与える一意の値であり、そ
の具体的な値はファブリックが自由に決定できる。本実
施例のファブリックは、最大で４個の終端ノード（また
は他のファブリック）に接続されるため、ノードＩＤ
（ＮＩＤ）としては最大で４個のユニークな値を決定す
ればよいことになる。そこで、各終端ノードのノードＩ
Ｄを図６のように１〜４に決定し、それぞれにＡＴＭセ
ルの宛先へッダの値を対応づけた変換テーブルを準備す
る。なお、ここでは１バイトの宛先へッダを仮定してい
る。
ルを示す。ＤＩＤは、上述したように、ファイバチャネ
ルのフレームに含まれるフレーム転送先のノードＩＤを
示す値である。ノードＩＤは、システム立ち上げ時にフ
ァブリックが各終端ノードに与える一意の値であり、そ
の具体的な値はファブリックが自由に決定できる。本実
施例のファブリックは、最大で４個の終端ノード（また
は他のファブリック）に接続されるため、ノードＩＤ
（ＮＩＤ）としては最大で４個のユニークな値を決定す
ればよいことになる。そこで、各終端ノードのノードＩ
Ｄを図６のように１〜４に決定し、それぞれにＡＴＭセ
ルの宛先へッダの値を対応づけた変換テーブルを準備す
る。なお、ここでは１バイトの宛先へッダを仮定してい
る。
【００５８】図５は、宛先へッダ生成部１４１の構成例
を示す。図示のように、ＤＩＤレジスタ１４１１と宛先
ヘッダ変換表１４１２と宛先ヘッダレジスタ１４１３と
を備える。
を示す。図示のように、ＤＩＤレジスタ１４１１と宛先
ヘッダ変換表１４１２と宛先ヘッダレジスタ１４１３と
を備える。
【００５９】ＤＩＤレジスタ１４１１にはＦＣインタフ
ェース制御部１１０から与えられる受信フレームのＤＩ
Ｄが格納される。本実施例では、３バイトのＤＩＤの下
位１バイトのみ（厳密には最下位２ビットのみ）を利用
しており、当該１バイトの値をアドレスとして、宛先へ
ッダ変換表１４１２から宛先へッダとなるべきデータを
読み出す。そして、読み出した値を宛先へッダレジスタ
１４１３に格納する。なお、宛先へッダ変換表１４１２
は、ＳＲＡＭ（Ｓｔａｔｉｃ ＲａｍｄｏｍＡｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）等で構成される。
ェース制御部１１０から与えられる受信フレームのＤＩ
Ｄが格納される。本実施例では、３バイトのＤＩＤの下
位１バイトのみ（厳密には最下位２ビットのみ）を利用
しており、当該１バイトの値をアドレスとして、宛先へ
ッダ変換表１４１２から宛先へッダとなるべきデータを
読み出す。そして、読み出した値を宛先へッダレジスタ
１４１３に格納する。なお、宛先へッダ変換表１４１２
は、ＳＲＡＭ（Ｓｔａｔｉｃ ＲａｍｄｏｍＡｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）等で構成される。
【００６０】ファブリックのフレーム分割制御部１４３
は、宛先へッダレジスタ１４１３の値を全てのセルの宛
先へッダフィールドに付加してセルを生成する。以上の
動作により、データフレームの転送に先だって終端ノー
ド間で呼設定を行うことなく、フレーム単位に呼を設定
してセル交換を行うことが可能になる。
は、宛先へッダレジスタ１４１３の値を全てのセルの宛
先へッダフィールドに付加してセルを生成する。以上の
動作により、データフレームの転送に先だって終端ノー
ド間で呼設定を行うことなく、フレーム単位に呼を設定
してセル交換を行うことが可能になる。
【００６１】本実施例は、図１４に示したようにファブ
リックに終端ノードのみが接続される場合に特に効果的
であり、極めて簡単な構成で高速なフレーム単位の呼設
定を行うことができるという特徴を有する。また、次の
フレームに対する呼設定が、前のフレームの呼解放を兼
ねるため、呼の解放処理を不要とすることができるとい
う特徴をも有する。なお、宛先へッダレジスタ１４１３
は、動作をより明確にするために付加しているものであ
り、宛先へッダ変換表１４１２の出力を、宛先へッダレ
ジスタ１４１３を介さずにそのままフレーム分割制御部
１４３に与えるようにしても良い。
リックに終端ノードのみが接続される場合に特に効果的
であり、極めて簡単な構成で高速なフレーム単位の呼設
定を行うことができるという特徴を有する。また、次の
フレームに対する呼設定が、前のフレームの呼解放を兼
ねるため、呼の解放処理を不要とすることができるとい
う特徴をも有する。なお、宛先へッダレジスタ１４１３
は、動作をより明確にするために付加しているものであ
り、宛先へッダ変換表１４１２の出力を、宛先へッダレ
ジスタ１４１３を介さずにそのままフレーム分割制御部
１４３に与えるようにしても良い。
【００６２】図７は、ＡＴＭスイッチ素子の宛先へッダ
が２バイトで、その値が単純な昇順でない場合の変換テ
ーブルの例を示す。このようなＡＴＭスイッチ素子であ
っても、変換テーブル、即ち宛先へッダ変換表の構成を
変更するだけで容易に対抗することが可能である。
が２バイトで、その値が単純な昇順でない場合の変換テ
ーブルの例を示す。このようなＡＴＭスイッチ素子であ
っても、変換テーブル、即ち宛先へッダ変換表の構成を
変更するだけで容易に対抗することが可能である。
【００６３】次に、本実施例のファブリックによる呼設
定制御の他の例について、図８ないし図１１を参照して
詳細に説明する。
定制御の他の例について、図８ないし図１１を参照して
詳細に説明する。
【００６４】本実施例は、図１５に示した複数のファブ
リックを含むコンピュータシステムにおけるファブリッ
クの呼設定制御に特に効果を有する。以下、図１５に示
すように３個のファブリックＦ１〜Ｆ３が相互に接続さ
れ、ファブリックどうしの接続に使用していないファイ
バチャネルポートに合計６個の終端ノードＮ１〜Ｎ６が
接続されている場合の呼設定制御について説明する。
リックを含むコンピュータシステムにおけるファブリッ
クの呼設定制御に特に効果を有する。以下、図１５に示
すように３個のファブリックＦ１〜Ｆ３が相互に接続さ
れ、ファブリックどうしの接続に使用していないファイ
バチャネルポートに合計６個の終端ノードＮ１〜Ｎ６が
接続されている場合の呼設定制御について説明する。
【００６５】図８は、宛先へッダ生成部１４１の他の構
成例を示す。図示のように、ＤＩＤレジスタ１４１１と
第１宛先ヘッダ変換表１４１２と宛先ヘッダレジスタ１
４１３と自ＩＤレジスタ１４１４と比較器１４１５と選
択器１４１６と第２宛先ヘッダ変換表１４１７とを備え
る。
成例を示す。図示のように、ＤＩＤレジスタ１４１１と
第１宛先ヘッダ変換表１４１２と宛先ヘッダレジスタ１
４１３と自ＩＤレジスタ１４１４と比較器１４１５と選
択器１４１６と第２宛先ヘッダ変換表１４１７とを備え
る。
【００６６】ＤＩＤレジスタ１４１１と第１宛先へッダ
変換表１４１２及び宛先へッダレジスタ１４１３の機能
は、図５に示した宛先ヘッダ生成部１４１の各構成と同
様である。図８の宛先ヘッダ生成部１４１は、ＤＩＤの
第２バイトにファブリックを識別するファブリックＩＤ
（ＦＩＤ）を割り当て、かつ第３バイトに終端ノードを
識別するノードＩＤ（ＮＩＤ）を割り当てており、ＤＩ
Ｄの第１バイトは使用していない。ファブリックＦ１〜
Ｆ３の第１宛先へッダ変換表１４１２には、図６に相当
する変換テーブルが設定されている。
変換表１４１２及び宛先へッダレジスタ１４１３の機能
は、図５に示した宛先ヘッダ生成部１４１の各構成と同
様である。図８の宛先ヘッダ生成部１４１は、ＤＩＤの
第２バイトにファブリックを識別するファブリックＩＤ
（ＦＩＤ）を割り当て、かつ第３バイトに終端ノードを
識別するノードＩＤ（ＮＩＤ）を割り当てており、ＤＩ
Ｄの第１バイトは使用していない。ファブリックＦ１〜
Ｆ３の第１宛先へッダ変換表１４１２には、図６に相当
する変換テーブルが設定されている。
【００６７】自ＩＤレジスタ１４１４は、当該ファブリ
ック自身のＦＩＤを格納する。比較器１４１５は、ＤＩ
Ｄレジスタ１４１１のＦＩＤと自ＩＤレジスタ１４１４
の値とを比較し比較結果を選択器１４１６に通知する。
選択器１４１６は、比較器１４１５の比較結果に応じて
第１宛先ヘッダ変換表１４１２の出力と第２宛先ヘッダ
変換表１４１７の出力のいずれかを宛先ヘッダレジスタ
１４１３に格納する。ファブリックＦ１〜Ｆ３が有する
第２宛先へッダ変換表１４１７には、それぞれ図９〜１
１に示す変換テーブルが設定されている。
ック自身のＦＩＤを格納する。比較器１４１５は、ＤＩ
Ｄレジスタ１４１１のＦＩＤと自ＩＤレジスタ１４１４
の値とを比較し比較結果を選択器１４１６に通知する。
選択器１４１６は、比較器１４１５の比較結果に応じて
第１宛先ヘッダ変換表１４１２の出力と第２宛先ヘッダ
変換表１４１７の出力のいずれかを宛先ヘッダレジスタ
１４１３に格納する。ファブリックＦ１〜Ｆ３が有する
第２宛先へッダ変換表１４１７には、それぞれ図９〜１
１に示す変換テーブルが設定されている。
【００６８】まず、終端ノードＮ１が、当該終端ノード
Ｎ１自身が接続されているファブリックＦ１に接続され
ている他の終端ノードＮ２に対してフレームを送信しよ
うとした場合の動作を説明する。
Ｎ１自身が接続されているファブリックＦ１に接続され
ている他の終端ノードＮ２に対してフレームを送信しよ
うとした場合の動作を説明する。
【００６９】ファブリックＦ１は、終端ノードＮ１から
受信したフレーム内のＤＩＤをＤＩＤレジスタ１４１１
に格納する。そして、比較器１４１５が、当該ＤＩＤの
第２バイトのＦＩＤとファブリックＦ１自身のＦＩＤを
格納している自ＩＤレジスタ１４１４の値とを比較す
る。このときのフレームの宛先である終端ノードＮ２
は、フレーム送信元である終端ノードＮ１と同じファブ
リックＦ１に接続されているため、比較器１４１５の出
力は比較結果の一致を示す。この結果、選択器１４１６
は、第１宛先へッダ変換表１４１２の出力を選択して、
その値を宛先へッダレジスタ１４１３に格納する。第１
宛先へッダ変換表１４１２にはＤＩＤレジスタ１４１１
の第３バイト、即ちＮＩＤの出力がアドレスとして入力
されており、上述した図５の呼設定制御と同じ動作によ
り、ＡＴＭスイッチ素子に依存する宛先へッダが生成さ
れる。
受信したフレーム内のＤＩＤをＤＩＤレジスタ１４１１
に格納する。そして、比較器１４１５が、当該ＤＩＤの
第２バイトのＦＩＤとファブリックＦ１自身のＦＩＤを
格納している自ＩＤレジスタ１４１４の値とを比較す
る。このときのフレームの宛先である終端ノードＮ２
は、フレーム送信元である終端ノードＮ１と同じファブ
リックＦ１に接続されているため、比較器１４１５の出
力は比較結果の一致を示す。この結果、選択器１４１６
は、第１宛先へッダ変換表１４１２の出力を選択して、
その値を宛先へッダレジスタ１４１３に格納する。第１
宛先へッダ変換表１４１２にはＤＩＤレジスタ１４１１
の第３バイト、即ちＮＩＤの出力がアドレスとして入力
されており、上述した図５の呼設定制御と同じ動作によ
り、ＡＴＭスイッチ素子に依存する宛先へッダが生成さ
れる。
【００７０】次に、終端ノードＮ１が、それ自身が接続
されているファブリックＦ１とは異なるファブリックと
して、ファブリックＦ３に接続された終端ノードＮ６に
対してフレームを送信する場合の動作を説明する。
されているファブリックＦ１とは異なるファブリックと
して、ファブリックＦ３に接続された終端ノードＮ６に
対してフレームを送信する場合の動作を説明する。
【００７１】終端ノードＮ１が送信したフレームは、最
初にファブリックＦ１が受信し、そのＤＩＤがＤＩＤレ
ジスタ１４１１に格納される。ファブリックＦ１は、自
身のＦＩＤとＤＩＤに含まれる宛先終端ノードのＦＩＤ
とを比較する。この場合の比較結果は比較不一致とな
る。このとき、ファブリックＦ１は、第２宛先へッダ変
換表１４１７に対して、ＤＩＤレジスタ１４１１の第２
バイトのＦＩＤの値をアドレスとして与え、選択器１４
１６は前記、第２宛先へッダ変換表１４１７の出力を宛
先へッダレジスタ１４１３に格納する。ファブリックＦ
１の第２宛先へッダ変換表１４１７には、図９に示す変
換テーブルが格納されており、ここではフレームの送信
先としてファブリックＦ３が選択される。この結果、終
端ノードＮ１が送信したフレームはファブリックＦ１を
経てファブリックＦ３に転送されることとなる。ファブ
リックＦ３は、このフレームを受信したとき、先に終端
ノードＮ１から終端ノードＮ２へのフレーム転送につい
て説明したファブリックＦ１と同様の動作によって、こ
のフレームを終端ノードＮ６に転送する。
初にファブリックＦ１が受信し、そのＤＩＤがＤＩＤレ
ジスタ１４１１に格納される。ファブリックＦ１は、自
身のＦＩＤとＤＩＤに含まれる宛先終端ノードのＦＩＤ
とを比較する。この場合の比較結果は比較不一致とな
る。このとき、ファブリックＦ１は、第２宛先へッダ変
換表１４１７に対して、ＤＩＤレジスタ１４１１の第２
バイトのＦＩＤの値をアドレスとして与え、選択器１４
１６は前記、第２宛先へッダ変換表１４１７の出力を宛
先へッダレジスタ１４１３に格納する。ファブリックＦ
１の第２宛先へッダ変換表１４１７には、図９に示す変
換テーブルが格納されており、ここではフレームの送信
先としてファブリックＦ３が選択される。この結果、終
端ノードＮ１が送信したフレームはファブリックＦ１を
経てファブリックＦ３に転送されることとなる。ファブ
リックＦ３は、このフレームを受信したとき、先に終端
ノードＮ１から終端ノードＮ２へのフレーム転送につい
て説明したファブリックＦ１と同様の動作によって、こ
のフレームを終端ノードＮ６に転送する。
【００７２】ファブリックＦ１〜Ｆ３が有する第２宛先
へッダ変換表１４１７に設定された変換テーブルは、図
９〜１１が示すように、他のファブリックに接続されて
いる終端ノードへ転送するフレームの宛先として、当該
終端ノードが接続されているファブリックへの転送パス
が設定されている。また、最終的なフレームの転送先と
なる終端ノードが、フレームを受け取ったファブリック
と直接接続されていない他のファブリックに属する場合
であっても、宛先終端ノードに至る中間ファブリックへ
のパスを設定することで、ファブリックの多段接続に対
応することが可能である。例えば、図１９に示すような
システム構成のコンピュータシステムにおいて、終端ノ
ードＮ１が終端ノードＮ２にフレームを送信する場合、
ファブリックＦ１は、当該フレームをファブリックＦ２
に転送するように、あらかじめ変換テーブルを設定して
おく。
へッダ変換表１４１７に設定された変換テーブルは、図
９〜１１が示すように、他のファブリックに接続されて
いる終端ノードへ転送するフレームの宛先として、当該
終端ノードが接続されているファブリックへの転送パス
が設定されている。また、最終的なフレームの転送先と
なる終端ノードが、フレームを受け取ったファブリック
と直接接続されていない他のファブリックに属する場合
であっても、宛先終端ノードに至る中間ファブリックへ
のパスを設定することで、ファブリックの多段接続に対
応することが可能である。例えば、図１９に示すような
システム構成のコンピュータシステムにおいて、終端ノ
ードＮ１が終端ノードＮ２にフレームを送信する場合、
ファブリックＦ１は、当該フレームをファブリックＦ２
に転送するように、あらかじめ変換テーブルを設定して
おく。
【００７３】以上図８ないし図１１を参照して説明した
呼設定制御は、多数のファブリックと多数の終端ノード
を備えて構成されるコンピュータシステムにおいても、
呼設定制御を簡単なハードウエアで構成できるという特
徴を有している。
呼設定制御は、多数のファブリックと多数の終端ノード
を備えて構成されるコンピュータシステムにおいても、
呼設定制御を簡単なハードウエアで構成できるという特
徴を有している。
【００７４】次に、本実施例のファブリックの輻輳管理
について、図１２及び図１３を参照して詳細に説明す
る。
について、図１２及び図１３を参照して詳細に説明す
る。
【００７５】図１２は、出力バッファ状態フラグ制御部
１７０の構成例を示す。図示のように、バス調停制御部
１７１と、出力バッファ状態フラグレジスタ１７２とを
備える。出力バッファ状態フラグレジスタ１７２は、図
１３に示すように、１ビットにつき２ビットでアドレス
される合計４ビットのレジスタである。。
１７０の構成例を示す。図示のように、バス調停制御部
１７１と、出力バッファ状態フラグレジスタ１７２とを
備える。出力バッファ状態フラグレジスタ１７２は、図
１３に示すように、１ビットにつき２ビットでアドレス
される合計４ビットのレジスタである。。
【００７６】バス調停制御部１７１には、セル生成部１
４０から送られるバッファ要求制御要求ｂ０１〜ｂ０４
とフレーム組立部１５０から送られるバッファ解放制御
要求ｂ０５〜ｂ０８とが入力され、当該８本の入力に対
応するバス使用許可応答ｂ１１〜ｂ１８が出力される。
出力バッファ状態フラグレジスタ１７２には、２ビット
のアドレスバス１８１と１ビットのデータバス１８２と
が接続され、その書き込み及び読み出し制御は、前記バ
ス調停制御部１７１により行われる。
４０から送られるバッファ要求制御要求ｂ０１〜ｂ０４
とフレーム組立部１５０から送られるバッファ解放制御
要求ｂ０５〜ｂ０８とが入力され、当該８本の入力に対
応するバス使用許可応答ｂ１１〜ｂ１８が出力される。
出力バッファ状態フラグレジスタ１７２には、２ビット
のアドレスバス１８１と１ビットのデータバス１８２と
が接続され、その書き込み及び読み出し制御は、前記バ
ス調停制御部１７１により行われる。
【００７７】図１４に示したコンピュータシステムにお
ける終端ノードＮ１から終端ノードＮ４へのフレーム転
送の動作を例にとって、本実施例の輻輳制御の動作を説
明する。
ける終端ノードＮ１から終端ノードＮ４へのフレーム転
送の動作を例にとって、本実施例の輻輳制御の動作を説
明する。
【００７８】終端ノードＮ１に対応するファイバチャネ
ルポート部１００のセル生成部１４０が、フレームすな
わちセルの転送先の出力バッファ（終端ノードＮ４に対
応するファイバチャネルポート部１０３の出力バッフ
ァ）１３０の状態を調べる場合、最初にバッファ要求制
御要求ｂ０１を駆動してバス調停制御部１７１に通知す
る。
ルポート部１００のセル生成部１４０が、フレームすな
わちセルの転送先の出力バッファ（終端ノードＮ４に対
応するファイバチャネルポート部１０３の出力バッフ
ァ）１３０の状態を調べる場合、最初にバッファ要求制
御要求ｂ０１を駆動してバス調停制御部１７１に通知す
る。
【００７９】バス調停制御部１７１は、あらかじめ定め
られた適当なアルゴリズムにしたがって、バッファ要求
制御要求ｂ０１〜ｂ０４とバッファ解放制御要求ｂ０５
〜ｂ０８の調停を行う。その結果、バッファ要求制御要
求ｂ０１の要求元のセル生成部１４０が出力バッファ状
態フラグレジスタ１７２の使用許可を得ると、バス使用
許可応答ｂ１１を要求元に通知する。
られた適当なアルゴリズムにしたがって、バッファ要求
制御要求ｂ０１〜ｂ０４とバッファ解放制御要求ｂ０５
〜ｂ０８の調停を行う。その結果、バッファ要求制御要
求ｂ０１の要求元のセル生成部１４０が出力バッファ状
態フラグレジスタ１７２の使用許可を得ると、バス使用
許可応答ｂ１１を要求元に通知する。
【００８０】バス調停制御部１７１からの応答を受けた
要求元のセル生成部１４０は、使用しようとするファイ
バチャネルポート部１０３の出力バッファ１３０を指定
するアドレスである２進数“１１”（図１３参照）をア
ドレスバス１８１に表示し、同時にバッファ要求を示す
データである２進数“１”をデータバス１８２に表示す
る。
要求元のセル生成部１４０は、使用しようとするファイ
バチャネルポート部１０３の出力バッファ１３０を指定
するアドレスである２進数“１１”（図１３参照）をア
ドレスバス１８１に表示し、同時にバッファ要求を示す
データである２進数“１”をデータバス１８２に表示す
る。
【００８１】バス調停制御部１７１は、アドレスバス１
８１及びデータバス１８２の状態を調べ、ファイバチャ
ネルポート部１０３の出力バッファ１３０に対するセル
生成部１４０からの使用要求であることを知ると、出力
バッファ状態フラグレジスタ１７２の対応する２進数ア
ドレス“１１”のビットの状態を調べる。そして、ビッ
トの値が２進数“０”であれば２進数“１”に置き換え
た上で２進数“０”を要求元のセル生成部１４０に対し
て、データバス１８２を使って通知する。また、元のビ
ットの値が２進数“１”であれば何もせずにその値、即
ち２進数“１”を要求元のセル生成部１４０に対して、
データバス１８２を使って通知する。ここで、出力バッ
ファ状態フラグレジスタ１７２の各ビットの値は、２進
数“０”が出力バッファ使用可能を、２進数“１”が使
用不可を示すものとする。
８１及びデータバス１８２の状態を調べ、ファイバチャ
ネルポート部１０３の出力バッファ１３０に対するセル
生成部１４０からの使用要求であることを知ると、出力
バッファ状態フラグレジスタ１７２の対応する２進数ア
ドレス“１１”のビットの状態を調べる。そして、ビッ
トの値が２進数“０”であれば２進数“１”に置き換え
た上で２進数“０”を要求元のセル生成部１４０に対し
て、データバス１８２を使って通知する。また、元のビ
ットの値が２進数“１”であれば何もせずにその値、即
ち２進数“１”を要求元のセル生成部１４０に対して、
データバス１８２を使って通知する。ここで、出力バッ
ファ状態フラグレジスタ１７２の各ビットの値は、２進
数“０”が出力バッファ使用可能を、２進数“１”が使
用不可を示すものとする。
【００８２】本実施例のバッファ要求制御要求ｂ０１〜
ｂ０４とバッファ解放制御要求ｂ０５〜ｂ０８の調停ア
ルゴリズムは、バッファ解放制御要求が全てのバッファ
要求制御要求に優先する。これにより、バッファ解放と
バッファ要求が同時に発生した場合にバッファ解放が先
に処理されることを保証し、輻輳の発生確率を低下させ
ることができる。
ｂ０４とバッファ解放制御要求ｂ０５〜ｂ０８の調停ア
ルゴリズムは、バッファ解放制御要求が全てのバッファ
要求制御要求に優先する。これにより、バッファ解放と
バッファ要求が同時に発生した場合にバッファ解放が先
に処理されることを保証し、輻輳の発生確率を低下させ
ることができる。
【００８３】以上説明したように、本実施例の輻輳管理
は、出力バッファを同時に複数のフレームの組立に使用
できないようにすることでセルの混乱を排除すると共
に、ＡＴＭスイッチ素子に過大な負荷がかからないよう
に制御することができるという特徴を有する。なお、本
実施例の輻輳管理によっても防ぎきれない負荷がＡＴＭ
スイッチ素子にかかってセル損失が発生する可能性もあ
るが、これに対しては、すでに説明したセル番号による
フレーム組立時の検査により、不完全なフレームを検出
して適当なエラー処理を行うことにより、ファイバチャ
ネルによるデータ通信の信頼性を確保することが可能で
ある。
は、出力バッファを同時に複数のフレームの組立に使用
できないようにすることでセルの混乱を排除すると共
に、ＡＴＭスイッチ素子に過大な負荷がかからないよう
に制御することができるという特徴を有する。なお、本
実施例の輻輳管理によっても防ぎきれない負荷がＡＴＭ
スイッチ素子にかかってセル損失が発生する可能性もあ
るが、これに対しては、すでに説明したセル番号による
フレーム組立時の検査により、不完全なフレームを検出
して適当なエラー処理を行うことにより、ファイバチャ
ネルによるデータ通信の信頼性を確保することが可能で
ある。
【００８４】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
【００８５】
【発明の効果】以上説明したように、本発明のファイバ
チャネルファブリックによれば、ＡＴＭ標準に依らない
フレーム単位での呼設定／解放処理や輻輳制御を簡便な
構成で実現したことにより、ファイバチャネルのように
コネクションレス型で可変長フレームによる通信システ
ムのデータ交換装置を、ＡＴＭスイッチ素子のような固
定長セル交換素子を使って実現することができる。
チャネルファブリックによれば、ＡＴＭ標準に依らない
フレーム単位での呼設定／解放処理や輻輳制御を簡便な
構成で実現したことにより、ファイバチャネルのように
コネクションレス型で可変長フレームによる通信システ
ムのデータ交換装置を、ＡＴＭスイッチ素子のような固
定長セル交換素子を使って実現することができる。
【００８６】固定長セルによる交換方式は、可変長フレ
ームによる交換方式に比較して、ハードウエア化が容易
であり、より簡単なハードウェアで実現することができ
るため、交換性能の向上を図りやすい。また、ファイバ
チャネルファブリック全体の交換性能は、（入出力ポー
ト当たりのデータ転送レート）×（入出力ポート数）で
表される。したがって、交換性能の向上とは、即ち、デ
ータ転送レートが同じである入出力ポート数の拡大を意
味することになる。
ームによる交換方式に比較して、ハードウエア化が容易
であり、より簡単なハードウェアで実現することができ
るため、交換性能の向上を図りやすい。また、ファイバ
チャネルファブリック全体の交換性能は、（入出力ポー
ト当たりのデータ転送レート）×（入出力ポート数）で
表される。したがって、交換性能の向上とは、即ち、デ
ータ転送レートが同じである入出力ポート数の拡大を意
味することになる。
【００８７】したがって、ファイバチャネルファブリッ
クの交換性能の向上や接続ノード数の拡大を容易に実現
できるという効果を得られる。
クの交換性能の向上や接続ノード数の拡大を容易に実現
できるという効果を得られる。
【図１】 本発明の実施の形態によるファイバチャネル
ファブリックの構成を示すブロック図である。
ファブリックの構成を示すブロック図である。
【図２】 本実施の形態のセル生成手段の構成を示すブ
ロック図である。
ロック図である。
【図３】 本実施の形態のフレーム組立手段の構成を示
すブロック図である。
すブロック図である。
【図４】 本発明の一実施例によるファイバチャネルフ
ァブリックの構成を示すブロック図である。
ァブリックの構成を示すブロック図である。
【図５】 本実施例の宛先ヘッダ生成部の構成を示すブ
ロック図である。
ロック図である。
【図６】 宛先ヘッダ変換表に設定される変換テーブル
の例を示す図である。
の例を示す図である。
【図７】 宛先ヘッダ変換表に設定される変換テーブル
の他の例を示す図である。
の他の例を示す図である。
【図８】 本実施例の宛先ヘッダ生成部の他の構成を示
すブロック図である。
すブロック図である。
【図９】 第２宛先ヘッダ変換表に設定される変換テー
ブルの例を示す図である。
ブルの例を示す図である。
【図１０】 第２宛先ヘッダ変換表に設定される変換テ
ーブルの例を示す図である。
ーブルの例を示す図である。
【図１１】 第２宛先ヘッダ変換表に設定される変換テ
ーブルの例を示す図である。
ーブルの例を示す図である。
【図１２】 本実施例の出力バッファ状態フラグ制御部
の構成を示すブロック図である。
の構成を示すブロック図である。
【図１３】 図１２の出力バッファ状態フラグレジスタ
の例を示す図である。
の例を示す図である。
【図１４】 本実施例のファイバチャネルファブリック
を含んで構成されたコンピコータシステムの構成例を示
すブロック図である。
を含んで構成されたコンピコータシステムの構成例を示
すブロック図である。
【図１５】 本実施例のファイバチャネルファブリック
を含んで構成されたコンピコータシステムの他の構成例
を示すブロック図である。
を含んで構成されたコンピコータシステムの他の構成例
を示すブロック図である。
【図１６】 ＡＴＭセルの形式（セルフォーマット）を
示す図面である。
示す図面である。
【図１７】 本実施例に用いるセルの形式（セルフォー
マット）を示す図面である。
マット）を示す図面である。
【図１８】 ファイバチャネルのフレームの形式（フレ
ームフォーマット）とセルとの関係を説明する図であ
る。
ームフォーマット）とセルとの関係を説明する図であ
る。
【図１９】 本実施例のファイバチャネルファブリック
を含んで構成されたコンピコータシステムのさらに他の
構成例を示すブロック図である。
を含んで構成されたコンピコータシステムのさらに他の
構成例を示すブロック図である。
【図２０】 ファイバチャネルのトポロジを示すブロッ
ク図であり、ファブリックを示す。
ク図であり、ファブリックを示す。
【図２１】 ファイバチャネルのトポロジを示すブロッ
ク図であり、ポイントツーポイントを示す。
ク図であり、ポイントツーポイントを示す。
【図２２】 ファイバチャネルのトポロジを示すブロッ
ク図であり、ループを示す。
ク図であり、ループを示す。
【図２３】 Ｂ−ＩＳＤＮでの呼設定／解放シーケンス
を示すシーケンス図である。
を示すシーケンス図である。
１０〜１３ ファイバチャネルインタフェース制御手
段 ２０〜２３ 入力データバッファ手段 ３０〜３３ 出力データバッファ手段 ４０〜４３ セル生成手段 ５０〜５３ フレーム組立手段 ６０ セルスイッチ手段 ７０ 輻輳管理手段
段 ２０〜２３ 入力データバッファ手段 ３０〜３３ 出力データバッファ手段 ４０〜４３ セル生成手段 ５０〜５３ フレーム組立手段 ６０ セルスイッチ手段 ７０ 輻輳管理手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−145431（ＪＰ，Ａ) 特開 平９−326829（ＪＰ，Ａ) 特開 平９−238145（ＪＰ，Ａ) 特開 平９−121213（ＪＰ，Ａ) 特開 平９−121212（ＪＰ，Ａ) 特開 平９−121211（ＪＰ，Ａ) 特開 平９−116561（ＪＰ，Ａ) 特開 平８−251195（ＪＰ，Ａ) 1996信学総合大会 Ｂ−775 1996信学総合大会 Ｂ−774 1996信学総合大会 Ｂ−773 1996信学総合大会 Ｂ−842 1996信学総合大会 Ｂ−755 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 12/28
Claims (6)
- 【請求項１】 コネクションレスの可変長フレームを、
終端ノード間で呼設定／解放処理することなく固定長の
セルに分割してセル交換し、交換後のセルを再度元のフ
レームに組み立ててフレーム交換を行うデータ交換装置
としてのファイバチャネルファブリックにおいて、 前記終端ノードまたは他のファブリックと接続しファイ
バチャネルのプロトコル制御を行うファイバチャネルイ
ンタフェース制御手段と、 前記終端ノードまたは前記他のファブリックから受信し
たフレームを一時的に格納するための入力データバッフ
ァ手段と、 前記受信したフレームを固定長のセルに分割するセル生
成手段と、 前記固定長のセルを単位としてデータ交換を行うセルス
イッチ手段と、 前記セルスイッチ手段の出力する固定長のセルから元の
フレームを再構成するフレーム組立手段と、 前記フレーム組立手段が出力するフレームを一時格納す
る出力データバッファ手段と、 前記セルスイッチ手段の負荷を監視し輻輳の抑止を制御
する輻輳管理手段とを備え、 前記セル生成手段は、 ファイバチャネルのフレームに含まれる宛先情報を前記
セルスイッチ手段がセル交換を行うために必要な内部宛
先情報に変換する宛先へッダ生成手段と、 セル損失の検出のために必要なセルのシーケンス番号を
生成するセル番号生成手段と、 前記入力データバッファ手段から取り出したフレームの
フラグメントに、前記宛先へッダ生成手段が生成した宛
先へッダと前記セル番号生成手段が生成したセル番号と
を付加し、固定長のセルを生成して前記セルスイッチ手
段に転送するフレーム分割手段と、 前記輻輳管理手段と協調して出力バッファの状態を管理
し、前記セルスイッチ手段に一定以上の負荷がかからな
いように前記フレーム分割手段の動作タイミングを制御
する出力バッファ要求手段とを備えることを特徴とする
ファイバチャネルファブリック。 - 【請求項２】 前記宛先へッダ生成手段は、 入力フレームの宛先識別子を格納する宛先識別子格納手
段と、 前記宛先識別子格納手段の出力を入力とし、前記セルス
イッチ手段に与えるファブリック内における内部宛先識
別子を出力する宛先変換手段とを備えることを特徴とす
る請求項１に記載されたファイバチャネルファブリッ
ク。 - 【請求項３】 前記宛先へッダ生成手段は、 入力フレームの宛先識別子を格納する宛先識別子格納手
段と、 前記宛先識別子格納手段の出力と前記ファイバチャネル
自身に与えられた宛先識別子とを比較する比較器手段
と、 前記宛先識別子格納手段の出力の一部を入力とし前記セ
ルスイッチ手段に与えるファブリック内における内部宛
先識別子を出力する第１の宛先変換手段と、 前記宛先識別子格納手段の出力の他の一部を入力とし、
前記セルスイッチ手段に与えるファブリック内における
内部宛先識別子を出力する第２の宛先変換手段と、 前記比較手段の比較結果に応じて前記第１の宛先変換手
段と前記第２の宛先変換手段の出力のいずれか一方を選
択し出力する選択手段とを備えることを特徴とする請求
項１に記載されたファイバチャネルファブリック。 - 【請求項４】 前記フレーム組立手段は、 前記セルスイッチ手段から転送されたセルから宛先へッ
ダその他のセル制御情報を削除し、本来のファイバチャ
ネルのフレームのフラグメントだけを抽出して前記出力
データバッファ手段に転送するセルヘッダ削除手段と、 前記セルスイッチ手段から受け取った各セルの順序を、
セルに含まれるセル番号を使って監視し、セル損失の有
無を調べるセル番号監視手段とを備えることを特徴とす
る請求項１から請求項３のいずれか１つに記載されたフ
ァイバチャネルファブリック。 - 【請求項５】 前記輻輳管理手段は、入出力ポートの数
に等しいビット数を有するフラグレジスタ手段と、 前記セル生成手段及び前記フレーム組立手段から前記フ
ラグレジスタ手段へのアクセス要求を入力とし、これら
の要求を調停して該調停結果を要求元に通知し、かつ該
調停結果に従って、前記セル生成手段及び前記フレーム
組立手段と前記フラグレジスタ手段とを接続するアドレ
ス／データバスを制御することにより、前記フラグレジ
スタ手段への書き込みと読み出しとを制御するバス調停
制御手段とを備えることを特徴とする請求項１から請求
項４のいずれか１つに記載されたファイバチャネルファ
ブリック。 - 【請求項６】 コネクションレスの可変長フレームを、
終端ノード間で呼設定／解放処理することなく固定長の
セルに分割してセル交換し、交換後のセルを再度元のフ
レームに組み立ててフレーム交換を行うデータ交換装置
としてのファイバチャネルファブリックにおいて、 前記終端ノードまたは他のファブリックと接続しファイ
バチャネルのプロトコル制御を行うファイバチャネルイ
ンタフェース制御手段と、 前記終端ノードまたは前記他のファブリックから受信し
たフレームを一時的に格納するための入力データバッフ
ァ手段と、 前記受信したフレームを固定長のセルに分割するセル生
成手段と、 前記固定長のセルを単位としてデータ交換を行うセルス
イッチ手段と、 前記セルスイッチ手段の出力する固定長のセルから元の
フレームを再構成するフレーム組立手段と、 前記フレーム組立手段が出力するフレームを一時格納す
る出力データバッファ手段と、 前記セルスイッチ手段の負荷を監視し輻輳の抑止を制御
する輻輳管理手段とを備え、 前記フレーム組立手段は、 前記セルスイッチ手段から転送されたセルから宛先へッ
ダその他のセル制御情報を削除し、本来のファイバチャ
ネルのフレームのフラグメントだけを抽出して前記出力
データバッファ手段に転送するセルヘッダ削除手段と、 前記セルスイッチ手段から受け取った各セルの順序を監
視し、セル損失の有無 を調べるセル番号監視手段とを備
え、 前記輻輳管理手段は、 入出力ポートの数に等しいビット数を有するフラグレジ
スタ手段と、 前記セル生成手段及び前記フレーム組立手段から前記フ
ラグレジスタ手段へのアクセス要求を入力とし、これら
の要求を調停して該調停結果を要求元に通知し、かつ該
調停結果に従って、前記セル生成手段及び前記フレーム
組立手段と前記フラグレジスタ手段とを接続するアドレ
ス／データバスを制御することにより、前記フラグレジ
スタ手段への書き込みと読み出しとを制御するバス調停
制御手段とを備えることを特徴とするファイバチャネル
ファブリック。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3320997A JP3156623B2 (ja) | 1997-01-31 | 1997-01-31 | ファイバチャネルファブリック |
| EP20090009234 EP2109249A2 (en) | 1997-01-31 | 1998-01-30 | Fibre channel fabric |
| CA 2228409 CA2228409C (en) | 1997-01-31 | 1998-01-30 | Fibre channel fabric |
| EP19980250034 EP0856969B1 (en) | 1997-01-31 | 1998-01-30 | Fibre channel fabric |
| DE69840988T DE69840988D1 (de) | 1997-01-31 | 1998-01-30 | Fibre-Channel-Koppelnetz |
| AU52843/98A AU696578B2 (en) | 1997-01-31 | 1998-01-30 | Fibre channel fabric |
| US09/017,208 US6205145B1 (en) | 1997-01-31 | 1998-02-02 | Fibre channel fabric |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3320997A JP3156623B2 (ja) | 1997-01-31 | 1997-01-31 | ファイバチャネルファブリック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10224373A JPH10224373A (ja) | 1998-08-21 |
| JP3156623B2 true JP3156623B2 (ja) | 2001-04-16 |
Family
ID=12380075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3320997A Expired - Fee Related JP3156623B2 (ja) | 1997-01-31 | 1997-01-31 | ファイバチャネルファブリック |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6205145B1 (ja) |
| EP (2) | EP0856969B1 (ja) |
| JP (1) | JP3156623B2 (ja) |
| AU (1) | AU696578B2 (ja) |
| CA (1) | CA2228409C (ja) |
| DE (1) | DE69840988D1 (ja) |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118776A (en) * | 1997-02-18 | 2000-09-12 | Vixel Corporation | Methods and apparatus for fiber channel interconnection of private loop devices |
| US6185203B1 (en) * | 1997-02-18 | 2001-02-06 | Vixel Corporation | Fibre channel switching fabric |
| DE19817793A1 (de) * | 1998-04-21 | 1999-11-04 | Siemens Ag | Verfahren zur Protokollierung von Daten über interne und externe Nachrichten eines insbesondere zu einer digitalen Fernmeldevermittlungsstelle gehörenden Solftware-Systems |
| US7756986B2 (en) * | 1998-06-30 | 2010-07-13 | Emc Corporation | Method and apparatus for providing data management for a storage system coupled to a network |
| US6421348B1 (en) * | 1998-07-01 | 2002-07-16 | National Semiconductor Corporation | High-speed network switch bus |
| US6401128B1 (en) * | 1998-08-07 | 2002-06-04 | Brocade Communiations Systems, Inc. | System and method for sending and receiving frames between a public device and a private device |
| US6628648B1 (en) * | 1998-09-18 | 2003-09-30 | The United States Of America As Represented By The Secretary Of The Navy | Multi-interface point-to-point switching system (MIPPSS) with hot swappable boards |
| JP3866425B2 (ja) * | 1998-11-12 | 2007-01-10 | 株式会社日立コミュニケーションテクノロジー | パケットスイッチ |
| US6584121B1 (en) * | 1998-11-13 | 2003-06-24 | Lucent Technologies | Switch architecture for digital multiplexed signals |
| US6697359B1 (en) | 1999-07-02 | 2004-02-24 | Ancor Communications, Inc. | High performance switch fabric element and switch systems |
| US7042896B1 (en) * | 1999-07-26 | 2006-05-09 | Samsung Electronics Co. Ltd. | Method for managing a digital interface connection |
| WO2001043328A1 (en) | 1999-12-10 | 2001-06-14 | Qlogic Switch Products, Inc. | Fibre channel credit extender and repeater |
| US6526458B1 (en) * | 1999-12-30 | 2003-02-25 | Agilent Technologies, Inc. | Method and system for efficient i/o operation completion in a fibre channel node using an application specific integration circuit and determining i/o operation completion status within interface controller |
| US6594044B1 (en) * | 2000-03-15 | 2003-07-15 | Lucent Technologies Inc. | Apparatus and method for automatic port identity discovery in heterogenous optical communications systems |
| AU2001266671A1 (en) * | 2000-06-02 | 2001-12-17 | Inrange Technologies Corporation | Address conversion method and device in a fibre channel switch |
| US7978695B2 (en) | 2000-06-05 | 2011-07-12 | Qlogic Switch Products, Inc. | Hardware-enforced loop and NPIV hard zoning for fibre channel switch fabric |
| EP1290837B1 (en) | 2000-06-05 | 2007-10-24 | Qlogic Switch Products, Inc. | Hardware-enforced loop-level hard zoning for fibre channel switch fabric |
| US20030072329A1 (en) * | 2000-10-17 | 2003-04-17 | Janoska Mark William | Segmentation of data transmission units into fixed size segments |
| TW513635B (en) * | 2000-11-24 | 2002-12-11 | Ibm | Method and structure for variable-length frame support in a shared memory switch |
| US7260636B2 (en) * | 2000-12-22 | 2007-08-21 | Emc Corporation | Method and apparatus for preventing unauthorized access by a network device |
| US7130301B2 (en) * | 2000-12-28 | 2006-10-31 | International Business Machines Corporation | Self-route expandable multi-memory packet switch with distributed scheduling means |
| US7130302B2 (en) * | 2000-12-28 | 2006-10-31 | International Business Machines Corporation | Self-route expandable multi-memory packet switch |
| US7254139B2 (en) * | 2000-12-28 | 2007-08-07 | International Business Machines Corporation | Data transmission system with multi-memory packet switch |
| US7239641B1 (en) * | 2001-04-24 | 2007-07-03 | Brocade Communications Systems, Inc. | Quality of service using virtual channel translation |
| US7088731B2 (en) * | 2001-06-01 | 2006-08-08 | Dune Networks | Memory management for packet switching device |
| US7042842B2 (en) | 2001-06-13 | 2006-05-09 | Computer Network Technology Corporation | Fiber channel switch |
| US7072298B2 (en) | 2001-06-13 | 2006-07-04 | Computer Network Technology Corporation | Method and apparatus for rendering a cell-based switch useful for frame based protocols |
| US7218636B2 (en) | 2001-06-13 | 2007-05-15 | Inrange Technology Corporation | Method and apparatus for rendering a cell-based switch useful for frame based application protocols |
| US7260104B2 (en) | 2001-12-19 | 2007-08-21 | Computer Network Technology Corporation | Deferred queuing in a buffered switch |
| JP2002374251A (ja) | 2001-06-14 | 2002-12-26 | Nec Corp | ネットワーク監視システム及びそれに用いるデータ量カウント方法並びにそのプログラム |
| CA2450906A1 (en) * | 2001-06-19 | 2002-12-27 | Harris Corporation | System and method for identifying a port |
| US7734808B1 (en) | 2001-12-18 | 2010-06-08 | Cisco Technology, Inc. | End-to-end congestion control in a Fibre Channel network |
| US7596627B2 (en) * | 2001-12-18 | 2009-09-29 | Cisco Technology, Inc. | Methods and apparatus for network congestion control |
| CA2366397A1 (en) * | 2001-12-31 | 2003-06-30 | Tropic Networks Inc. | An interface for data transfer between integrated circuits |
| US7154886B2 (en) | 2002-07-22 | 2006-12-26 | Qlogic Corporation | Method and system for primary blade selection in a multi-module fiber channel switch |
| US7230929B2 (en) | 2002-07-22 | 2007-06-12 | Qlogic, Corporation | Method and system for dynamically assigning domain identification in a multi-module fibre channel switch |
| US20040027989A1 (en) * | 2002-07-29 | 2004-02-12 | Brocade Communications Systems, Inc. | Cascade credit sharing for fibre channel links |
| AU2003254486A1 (en) * | 2002-07-30 | 2004-02-16 | Xyratex Technology Limited | Apparatus and method for connecting fibre channel devices via bypass buffers |
| US7334046B1 (en) | 2002-08-05 | 2008-02-19 | Qlogic, Corporation | System and method for optimizing frame routing in a network |
| US7397768B1 (en) | 2002-09-11 | 2008-07-08 | Qlogic, Corporation | Zone management in a multi-module fibre channel switch |
| US7362717B1 (en) | 2002-10-03 | 2008-04-22 | Qlogic, Corporation | Method and system for using distributed name servers in multi-module fibre channel switches |
| US6886141B1 (en) | 2002-10-07 | 2005-04-26 | Qlogic Corporation | Method and system for reducing congestion in computer networks |
| US7319669B1 (en) | 2002-11-22 | 2008-01-15 | Qlogic, Corporation | Method and system for controlling packet flow in networks |
| US7349416B2 (en) * | 2002-11-26 | 2008-03-25 | Cisco Technology, Inc. | Apparatus and method for distributing buffer status information in a switching fabric |
| US7355966B2 (en) | 2003-07-16 | 2008-04-08 | Qlogic, Corporation | Method and system for minimizing disruption in common-access networks |
| US7525910B2 (en) | 2003-07-16 | 2009-04-28 | Qlogic, Corporation | Method and system for non-disruptive data capture in networks |
| US7152132B2 (en) | 2003-07-16 | 2006-12-19 | Qlogic Corporation | Method and apparatus for improving buffer utilization in communication networks |
| US7463646B2 (en) | 2003-07-16 | 2008-12-09 | Qlogic Corporation | Method and system for fibre channel arbitrated loop acceleration |
| US7453802B2 (en) | 2003-07-16 | 2008-11-18 | Qlogic, Corporation | Method and apparatus for detecting and removing orphaned primitives in a fibre channel network |
| US7388843B2 (en) | 2003-07-16 | 2008-06-17 | Qlogic, Corporation | Method and apparatus for testing loop pathway integrity in a fibre channel arbitrated loop |
| US7620059B2 (en) | 2003-07-16 | 2009-11-17 | Qlogic, Corporation | Method and apparatus for accelerating receive-modify-send frames in a fibre channel network |
| US7471635B2 (en) | 2003-07-16 | 2008-12-30 | Qlogic, Corporation | Method and apparatus for test pattern generation |
| US7522529B2 (en) | 2003-07-21 | 2009-04-21 | Qlogic, Corporation | Method and system for detecting congestion and over subscription in a fibre channel network |
| US7583597B2 (en) | 2003-07-21 | 2009-09-01 | Qlogic Corporation | Method and system for improving bandwidth and reducing idles in fibre channel switches |
| US7580354B2 (en) | 2003-07-21 | 2009-08-25 | Qlogic, Corporation | Multi-speed cut through operation in fibre channel switches |
| US7420982B2 (en) | 2003-07-21 | 2008-09-02 | Qlogic, Corporation | Method and system for keeping a fibre channel arbitrated loop open during frame gaps |
| US7447224B2 (en) | 2003-07-21 | 2008-11-04 | Qlogic, Corporation | Method and system for routing fibre channel frames |
| US7522522B2 (en) | 2003-07-21 | 2009-04-21 | Qlogic, Corporation | Method and system for reducing latency and congestion in fibre channel switches |
| US7406092B2 (en) | 2003-07-21 | 2008-07-29 | Qlogic, Corporation | Programmable pseudo virtual lanes for fibre channel systems |
| US7646767B2 (en) | 2003-07-21 | 2010-01-12 | Qlogic, Corporation | Method and system for programmable data dependant network routing |
| US7630384B2 (en) | 2003-07-21 | 2009-12-08 | Qlogic, Corporation | Method and system for distributing credit in fibre channel systems |
| US7525983B2 (en) | 2003-07-21 | 2009-04-28 | Qlogic, Corporation | Method and system for selecting virtual lanes in fibre channel switches |
| US7792115B2 (en) | 2003-07-21 | 2010-09-07 | Qlogic, Corporation | Method and system for routing and filtering network data packets in fibre channel systems |
| US7512067B2 (en) | 2003-07-21 | 2009-03-31 | Qlogic, Corporation | Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch |
| US7558281B2 (en) | 2003-07-21 | 2009-07-07 | Qlogic, Corporation | Method and system for configuring fibre channel ports |
| US7894348B2 (en) | 2003-07-21 | 2011-02-22 | Qlogic, Corporation | Method and system for congestion control in a fibre channel switch |
| US7430175B2 (en) | 2003-07-21 | 2008-09-30 | Qlogic, Corporation | Method and system for managing traffic in fibre channel systems |
| US7684401B2 (en) | 2003-07-21 | 2010-03-23 | Qlogic, Corporation | Method and system for using extended fabric features with fibre channel switch elements |
| US7573909B2 (en) | 2003-07-21 | 2009-08-11 | Qlogic, Corporation | Method and system for programmable data dependant network routing |
| US7477655B2 (en) | 2003-07-21 | 2009-01-13 | Qlogic, Corporation | Method and system for power control of fibre channel switches |
| US7466700B2 (en) | 2003-07-21 | 2008-12-16 | Qlogic, Corporation | LUN based hard zoning in fibre channel switches |
| US7352701B1 (en) | 2003-09-19 | 2008-04-01 | Qlogic, Corporation | Buffer to buffer credit recovery for in-line fibre channel credit extension devices |
| US11108591B2 (en) | 2003-10-21 | 2021-08-31 | John W. Hayes | Transporting fibre channel over ethernet |
| US20050108444A1 (en) * | 2003-11-19 | 2005-05-19 | Flauaus Gary R. | Method of detecting and monitoring fabric congestion |
| US7103504B1 (en) | 2003-11-21 | 2006-09-05 | Qlogic Corporation | Method and system for monitoring events in storage area networks |
| US7480293B2 (en) | 2004-02-05 | 2009-01-20 | Qlogic, Corporation | Method and system for preventing deadlock in fibre channel fabrics using frame priorities |
| US7564789B2 (en) | 2004-02-05 | 2009-07-21 | Qlogic, Corporation | Method and system for reducing deadlock in fibre channel fabrics using virtual lanes |
| US7930377B2 (en) | 2004-04-23 | 2011-04-19 | Qlogic, Corporation | Method and system for using boot servers in networks |
| US7340167B2 (en) | 2004-04-23 | 2008-03-04 | Qlogic, Corporation | Fibre channel transparent switch for mixed switch fabrics |
| US7669190B2 (en) | 2004-05-18 | 2010-02-23 | Qlogic, Corporation | Method and system for efficiently recording processor events in host bus adapters |
| US7577136B1 (en) * | 2004-06-17 | 2009-08-18 | Cisco Technology, Inc. | Ethernet switch fabric interface |
| US7623519B2 (en) | 2004-06-21 | 2009-11-24 | Brocade Communication Systems, Inc. | Rule based routing in a switch |
| US7404020B2 (en) | 2004-07-20 | 2008-07-22 | Qlogic, Corporation | Integrated fibre channel fabric controller |
| US7380030B2 (en) | 2004-10-01 | 2008-05-27 | Qlogic, Corp. | Method and system for using an in-line credit extender with a host bus adapter |
| US8295299B2 (en) | 2004-10-01 | 2012-10-23 | Qlogic, Corporation | High speed fibre channel switch element |
| US7593997B2 (en) | 2004-10-01 | 2009-09-22 | Qlogic, Corporation | Method and system for LUN remapping in fibre channel networks |
| US7411958B2 (en) | 2004-10-01 | 2008-08-12 | Qlogic, Corporation | Method and system for transferring data directly between storage devices in a storage area network |
| US7519058B2 (en) | 2005-01-18 | 2009-04-14 | Qlogic, Corporation | Address translation in fibre channel switches |
| JP4795361B2 (ja) | 2005-11-14 | 2011-10-19 | 三菱電機株式会社 | ネットワークユニットおよびこれを用いたプログラマブルコントローラ |
| US7548560B1 (en) | 2006-02-27 | 2009-06-16 | Qlogic, Corporation | Method and system for checking frame-length in fibre channel frames |
| US8130826B2 (en) * | 2006-04-27 | 2012-03-06 | Jds Uniphase Corporation | Systems and methods for preparing network data for analysis |
| US7613816B1 (en) | 2006-11-15 | 2009-11-03 | Qlogic, Corporation | Method and system for routing network information |
| ATE505865T1 (de) * | 2008-12-19 | 2011-04-15 | Alcatel Lucent | Skalierbares netzwerkelement mit segmentierungs- und wiedervereiningungsfunktion (sar) zum schalten von zeitlich gemultiplexten signalen |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577308A (en) | 1984-04-06 | 1986-03-18 | At&T Bell Laboratories | Multiplexed interconnection of packet switching node packages |
| US4734907A (en) | 1985-09-06 | 1988-03-29 | Washington University | Broadcast packet switching network |
| CA2079484A1 (en) * | 1991-01-31 | 1992-08-01 | Tadahiro Takase | Connectionless communication system |
| JPH04291548A (ja) | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | 高速大容量マトリクス型時間分割ラベル交換方式 |
| JPH05268255A (ja) | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | フレームリレー交換方式 |
| JP3093458B2 (ja) | 1992-07-23 | 2000-10-03 | 株式会社東芝 | 可変レート符・復号化装置 |
| JP3124647B2 (ja) * | 1993-03-19 | 2001-01-15 | 富士通株式会社 | フレームリレーモジュール制御方式 |
| US5459606A (en) | 1993-05-10 | 1995-10-17 | At&T Ipm Corp. | In-service upgrade for a telecommunication system |
| JP2570573B2 (ja) | 1993-06-07 | 1997-01-08 | 日本電気株式会社 | ハイブリッド型通信処理装置 |
| JP3192030B2 (ja) * | 1993-06-08 | 2001-07-23 | 富士通株式会社 | インターフェイス装置および通信システム |
| JPH07202903A (ja) | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | Ａｔｍ交換網におけるフレームリレーインターフェース方式 |
| EP0680178A1 (en) | 1994-04-28 | 1995-11-02 | Hewlett-Packard Company | Cell switch fabric chip |
| EP0697801A2 (en) * | 1994-08-15 | 1996-02-21 | Hewlett-Packard Company | Fibre channel on ATM |
| EP0706297A1 (en) * | 1994-10-07 | 1996-04-10 | International Business Machines Corporation | Method for operating traffic congestion control in a data communication network and system for implementing said method |
| JP2694605B2 (ja) * | 1995-03-15 | 1997-12-24 | 株式会社超高速ネットワーク・コンピュータ技術研究所 | Ａｔｍセル伝送方法及びネットワークシステム |
| JP2757279B2 (ja) * | 1995-03-27 | 1998-05-25 | 株式会社超高速ネットワーク・コンピュータ技術研究所 | ファイバ・チャネルスタンダードシステム用スイッチおよび接続方法 |
| JP2830774B2 (ja) * | 1995-06-14 | 1998-12-02 | 日本電気株式会社 | Ａｔｍ伝送装置 |
| JP3471137B2 (ja) * | 1995-08-25 | 2003-11-25 | 株式会社東芝 | パケット送信ノード装置及びパケット転送方法 |
| JPH09116561A (ja) | 1995-10-23 | 1997-05-02 | Chokosoku Network Computer Gijutsu Kenkyusho:Kk | Ｆｃ／ａｔｍ網変換装置における確認フレーム転送方式 |
| JP2785006B2 (ja) | 1995-10-25 | 1998-08-13 | 株式会社超高速ネットワーク・コンピュータ技術研究所 | Ｆｃ／ａｔｍ網相互変換装置における多重／分離方式 |
| JP2838674B2 (ja) | 1995-10-25 | 1998-12-16 | 株式会社超高速ネットワーク・コンピュータ技術研究所 | Ｆｃ／ａｔｍ網変換装置における確認フレーム転送方式 |
| US5828475A (en) * | 1995-10-25 | 1998-10-27 | Mcdata Corporation | Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch using a bypass bus and buffer |
| JP2785005B2 (ja) | 1995-10-25 | 1998-08-13 | 株式会社超高速ネットワーク・コンピュータ技術研究所 | Ｆｃ／ａｔｍ網相互変換装置における多重／分離方式 |
| US5872822A (en) * | 1995-10-26 | 1999-02-16 | Mcdata Corporation | Method and apparatus for memory sequencing |
| JP2969554B2 (ja) | 1996-03-01 | 1999-11-02 | 株式会社超高速ネットワーク・コンピュータ技術研究所 | Ｆｃ／ａｔｍ変換装置における確認フレーム転送制御方式 |
| JPH09326829A (ja) | 1996-06-03 | 1997-12-16 | Nippon Telegr & Teleph Corp <Ntt> | 中継通信システム |
| US5894481A (en) * | 1996-09-11 | 1999-04-13 | Mcdata Corporation | Fiber channel switch employing distributed queuing |
| JPH10145431A (ja) | 1996-11-12 | 1998-05-29 | Chokosoku Network Computer Gijutsu Kenkyusho:Kk | フレーム変換方式 |
| US6002692A (en) * | 1996-12-30 | 1999-12-14 | Hyundai Electronics America | Line interface unit for adapting broad bandwidth network to lower bandwidth network fabric |
-
1997
- 1997-01-31 JP JP3320997A patent/JP3156623B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-30 CA CA 2228409 patent/CA2228409C/en not_active Expired - Fee Related
- 1998-01-30 EP EP19980250034 patent/EP0856969B1/en not_active Expired - Lifetime
- 1998-01-30 EP EP20090009234 patent/EP2109249A2/en not_active Withdrawn
- 1998-01-30 DE DE69840988T patent/DE69840988D1/de not_active Expired - Lifetime
- 1998-01-30 AU AU52843/98A patent/AU696578B2/en not_active Ceased
- 1998-02-02 US US09/017,208 patent/US6205145B1/en not_active Expired - Lifetime
Non-Patent Citations (5)
| Title |
|---|
| １９９６信学総合大会 Ｂ−７５５ |
| １９９６信学総合大会 Ｂ−７７３ |
| １９９６信学総合大会 Ｂ−７７４ |
| １９９６信学総合大会 Ｂ−７７５ |
| １９９６信学総合大会 Ｂ−８４２ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0856969A1 (en) | 1998-08-05 |
| EP2109249A2 (en) | 2009-10-14 |
| US6205145B1 (en) | 2001-03-20 |
| DE69840988D1 (de) | 2009-09-03 |
| CA2228409A1 (en) | 1998-07-31 |
| CA2228409C (en) | 2002-07-23 |
| AU696578B2 (en) | 1998-09-10 |
| AU5284398A (en) | 1998-08-06 |
| EP0856969B1 (en) | 2009-07-22 |
| JPH10224373A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3156623B2 (ja) | ファイバチャネルファブリック | |
| US5999528A (en) | Communications system for receiving and transmitting data cells | |
| US5949785A (en) | Network access communications system and methodology | |
| JP3490286B2 (ja) | ルータ装置及びフレーム転送方法 | |
| US5864555A (en) | Method and apparatus for generating a proxy connection endpoint for operation administration and management (OAM) asynchronous transfer mode (ATM) cells | |
| US6229822B1 (en) | Communications system for receiving and transmitting data cells | |
| CA2052349C (en) | Communication control system using an asynchronous transfer mode network. | |
| EP0700229B1 (en) | Connectionless communications system, test method, and intra-station control system | |
| US6598080B1 (en) | Network interconnection apparatus network node apparatus and packet transfer method for high speed large capacity inter-network communication | |
| US7957416B2 (en) | Data transfer system and method | |
| JP3014080B2 (ja) | 交換機アダプタ及び汎用計算機 | |
| US6072798A (en) | Network access communication switch | |
| JPH0715435A (ja) | 非同期転送モード交換装置 | |
| JP2002503914A (ja) | ファイバ・チャネル・フレームからダイナミックｅｓｃｏｎ接続を確立する方法及び装置 | |
| US5943338A (en) | Redundant ATM interconnect mechanism | |
| JPH07212370A (ja) | 非同期伝送システムにおける仮想経路及び仮想チャンネル識別子の割当方法及び装置 | |
| US6118782A (en) | Asynchronous transfer mode network | |
| Watson et al. | AAL5 at a Gigabit for a Kilobuck | |
| JP3349725B2 (ja) | Ｌａｎ間接続制御方法 | |
| JP2820067B2 (ja) | Ａｔｍ装置 | |
| Johnston et al. | Functional description of H-bus: A broadband customer premises network | |
| JP3955640B2 (ja) | ポイント対ポイント・インタフェース上にポイント対マルチポイント・インタフェースを再構築する方法 | |
| AU719539B2 (en) | ATM switching system | |
| Pehrson et al. | AAL5 at a Gigabit for a Kilobuck | |
| JP2003179623A (ja) | Ａｔｍ交換機、ａｔｍ交換網及び、ａｔｍ交換網の信号処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |