JP3154695B2 - 整流回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、交流を整流する
整流回路に関し、特に、低損失で交流を整流する整流回
路に関する。

【０００２】

【従来の技術】交流電圧を直流電圧に変換する回路とし
て整流回路が使用されている。従来の整流回路は、シリ
コンダイオード、ショットキーバリアダイオード等を用
いて構成されている。

【０００３】

【発明が解決しようとする課題】しかし、従来の整流回
路では、整流を行うダイオードの順方向電圧が０．４Ｖ
〜１．０Ｖ程度であり、整流回路を構成するダイオード
での電圧降下、即ち、損失が大きく、整流の効率が低い
という問題があった。

【０００４】この問題を解決する手法としては、例え
ば、整流する対象の電圧を演算増幅器に入力し、この演
算増幅器から得られた出力信号をトランジスタの制御端
に入力して、例えば、演算増幅器に正極性の電圧が印加
されたときは該トランジスタをオンさせ、負極性の電圧
が印加されたときは該トランジスタをオフさせる手法が
考えられる。この手法において、該トランジスタが飽和
領域でオンする場合は、該トランジスタが備える電流路
の両端の電圧がほぼ０になるため、損失が軽減され、整
流の効率が大きく向上する。

【０００５】しかし、この手法においては、演算増幅器
を駆動するための電源を別途必要とするため、該電源が
整流回路の構成に加わる結果、整流回路の構成は複雑と
なる。また、演算増幅器を駆動するための電池が消耗す
るなどして、演算増幅器を駆動するための電源が確保で
きなくなれば、整流は不可能となる。

【０００６】また、この手法による整流回路では、負荷
が起電力を有するために、整流前の交流電圧と同極性で
絶対値が当該交流電圧の振幅より高い電圧を負荷が発生
すると、トランジスタがオンしている場合は、交流電源
への電流の逆流が起こる。この結果、交流電源が破壊に
至る等の悪影響を被ったり、その交流電源を介して他の
電気機器の破壊やノイズの混入をもたらしたりするおそ
れがある。

【０００７】この発明は、上述した事情に鑑みてなされ
たもので、駆動用の電源を要せず、低損失で交流を整流
することができる整流回路を提供することを目的とす
る。また、この発明は、負荷から交流電源への電流の逆
流を防止することができる整流回路を提供することを目
的とする。

【０００８】

【課題を解決するための手段】上述の目的を達成するた
め、この発明の第１の観点にかかる整流回路は、第１、
第２及び第３のトランジスタと、前記第１のトランジス
タをオンさせるための信号を供給するドライブ用信号源
と、より構成され、前記第１のトランジスタは、第１の
制御端及び第１の電流路を備え、前記第１の電流路の一
端に整流対象電圧を受け、前記第１の制御端に印加され
る信号に従ってオン又はオフすることにより前記第１の
電流路の他端に整流後の電圧を出力して、前記第１の電
流路の他端に接続された外部の負荷に電力を供給し、前
記第２のトランジスタは、前記第１の電流路の前記一端
に接続された第２の制御端と、一端が前記第１の制御端
に接続された第２の電流路と、を備え、前記第３のトラ
ンジスタは、前記第１の電流路の前記他端に接続された
第３の制御端と、一端が前記第１の電流路の前記他端に
接続された第３の電流路と、を備え、前記第２の電流路
の他端及び前記第３の電流路の他端が更に前記ドライブ
用信号源に接続されることにより、前記第２及び第３の
トランジスタは差動増幅回路を形成しており、前記差動
増幅回路は、前記第２及び第３の制御端の電位差に基づ
いて、前記第１の電流路に印加された電圧の向きを検知
し、前記第１の電流路に所定の方向に電流を流す向きの
電圧が印加されたとき前記第２の電流路をオンさせて前
記ドライブ用信号源から供給される前記信号を前記第１
の制御端に印加し、前記第１の電流路に前記所定の方向
とは逆方向に電流を流す向きの電圧が印加されたとき、
前記第２の電流路に供給されるべき前記信号を前記第３
の電流路に流すことによって前記第２の電流路を実質的
にオフさせて前記ドライブ用信号源から供給される前記
信号を実質的に遮断することにより、前記第１のトラン
ジスタに前記整流対象電圧を整流させ、前記ドライブ用
信号源は、 前記整流対象電圧が両端に印加された一次巻
線と、前記一次巻線に磁気的に結合された二次巻線とを
備える変成器と、 前記変成器の前記二次巻線に接続さ
れ、前記二次巻線に発生する電流を前記第２の電流路に
供給する回路と、 から構成されている、ことを特徴とす
る。

【０００９】このような整流回路によれば、外部の負荷
より前記第１の電流路に電流を逆流させる向きの電圧が
印加されたとき、前記差動増幅回路が、前記第１のトラ
ンジスタをオフさせる。このため、前記外部の負荷か
ら、前記整流対象電圧を供給する交流電源などへの電流
の逆流が防止される。また、前記整流回路は、駆動用の
電源を外部から供給することを要せずに、整流を行う。

【００１０】

【００１１】

【００１２】

【００１３】また、この発明の第２の観点にかかる整流
回路は、 第１、第２及び第３のトランジスタと、前記第
１のトランジスタをオンさせるための信号を供給するド
ライブ用信号源と、より構成され、 前記第１のトランジ
スタは、第１の制御端及び第１の電流路を備え、前記第
１の電流路の一端に整流対象電圧を受け、前記第１の制
御端に印加される信号に従ってオン又はオフすることに
より前記第１の電流路の他端に整流後の電圧を出力し
て、前記第１の電流路の他端に接続された外部の負荷に
電力を供給し、 前記第２のトランジスタは、前記第１の
電流路の前記一端に接続された第２の制御端と、一端が
前記第１の制御端に接続された第２の電流路と、を備
え、 前記第３のトランジスタは、前記第１の電流路の前
記他端に接続された第３の制御端と、一端が前記第１の
電流路の前記他端に接続された第３の電流路と、を備
え、 前記第２の電流路の他端及び前記第３の電流路の他
端が更に前記ドライブ用信号源に接続されることによ
り、前記第２及び第３のトランジスタは差動増幅回路を
形成しており、 前記差動増幅回路は、前記第２及び第３
の制御端の電位差に基づいて、前記第１の電流路に印加
された電圧の向きを検知し、前記第１の電流路に所定の
方向に電流を流す向きの電圧が印加されたとき前記第２
の電流路をオンさせて前記ドライブ用信号源から供給さ
れる前記信号を前記第１の制御端に印加し、前記第１の
電流路に前記所定の方向とは逆方向に電流を流す向きの
電圧が印加されたとき、前記第２の電流路に供給される
べき前記信号を前記第３の電流路に流すことによって前
記第２の電流路を実質的にオフさせて前記ドライブ用信
号源から供給される前記信号を実質的に遮断することに
より、前記第１のトランジスタに前記整流対象電圧を整
流させ、前記ドライブ用信号源は、前記第１の電流路の
一端に接続された一次巻線と、前記一次巻線に磁気的に
結合された二次巻線とを備える変成器と、前記変成器の
前記二次巻線に接続され、前記二次巻線に発生する電流
を前記第２の電流路に供給する回路と、から構成されて
いることを特徴とする。 このような整流回路によって
も、外部の負荷より前記第１の電流路に電流を逆流させ
る向きの電圧が印加されたとき、前記差動増幅回路が、
前記第１のトランジスタをオフさせる。このため、前記
外部の負荷から、前記整流対象電圧を供給する交流電源
などへの電流の逆流が防止される。 また、前記整流回路
は、駆動用の電源を外部から供給することを要せずに、
整流を行う。

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】前記第１のトランジスタは、例えば電界効
果トランジスタから構成され、前記第１の電流路の両端
は前記電界効果トランジスタのソースとドレインから構
成され、前記第１の制御端は前記電界効果トランジスタ
のゲートから構成される。この場合、前記差動増幅回路
は、前記電界効果トランジスタの前記ソース及び前記ド
レインの間の電圧を検出し、検出した電圧に応じて、該
電界効果トランジスタをオン又はオフさせるゲート電圧
を前記ドライブ用信号源から前記電界効果トランジスタ
の前記ゲートに供給することにより、前記電界効果トラ
ンジスタに整流を行わせる。

【００１９】前記第１のトランジスタは、例えば、バイ
ポーラトランジスタから構成され、前記第１の電流路の
両端は前記バイポーラトランジスタのエミッタとコレク
タから構成され、前記第１のトランジスタの前記制御端
は前記バイポーラトランジスタのベースから構成され
る。この場合、前記差動増幅回路は、前記バイポーラト
ランジスタの前記エミッタ及び前記コレクタの間の電圧
を検出し、検出した電圧に応じて、該バイポーラトラン
ジスタをオン又はオフさせるベース電流を前記ドライブ
用信号源から前記バイポーラトランジスタの前記ベース
に供給することにより、前記バイポーラトランジスタに
整流を行わせる。

【００２０】前記バイポーラトランジスタは、例えばＰ
ＮＰバイポーラトランジスタから構成され、前記第１の
電流路の一端は該ＰＮＰバイポーラトランジスタのエミ
ッタから構成され、前記第１の電流路の他端は該ＰＮＰ
バイポーラトランジスタのコレクタから構成され、前記
第１の制御端は該ＰＮＰバイポーラトランジスタのベー
スから構成される。この場合、前記差動増幅回路は、前
記エミッタに正極性の電位が印加された時に、該ＰＮＰ
バイポーラトランジスタをオンさせる電圧及び電流を前
記ドライブ用信号源から前記ベースに供給し、前記エミ
ッタに負極性の電圧が印加された時に、該ＰＮＰバイポ
ーラトランジスタをオフさせる電圧及び電流を前記ドラ
イブ用信号源から前記ベースに供給することにより、前
記ＰＮＰバイポーラトランジスタに整流を行わせる。

【００２１】前記バイポーラトランジスタは、例えばＮ
ＰＮバイポーラトランジスタから構成され、前記第１の
電流路の一端は該ＮＰＮバイポーラトランジスタのエミ
ッタから構成され、前記第１の電流路の他端は該ＮＰＮ
バイポーラトランジスタのコレクタから構成され、前記
第１の制御端は該ＮＰＮバイポーラトランジスタのベー
スから構成される。この場合、前記差動増幅回路は、前
記エミッタに負極性の電位が印加された時に、該ＰＮＰ
バイポーラトランジスタをオンさせる電圧及び電流を前
記ドライブ用信号源から前記ベースに供給し、前記エミ
ッタに正極性の電圧が印加された時に、該ＰＮＰバイポ
ーラトランジスタをオフさせる電圧及び電流を前記ドラ
イブ用信号源から前記ベースに供給することにより、前
記ＮＰＮバイポーラトランジスタに整流を行わせる。

【００２２】前記差動増幅回路は、前記第１のトランジ
スタをその飽和領域でオンさせるものとすれば、前記第
１のトランジスタにより生じる損失は、整流を行うダイ
オードにより生じる損失に比べて小さいので、整流の効
率が向上する。

【００２３】

【００２４】

【００２５】

【発明の実施の形態】以下、この発明の実施の形態を、
単相の交流電源から供給される交流電圧を整流して整流
後の電圧を出力端に供給する整流回路を例とし、図面を
参照して説明する。図１は、この発明の実施の形態にか
かる整流回路の回路図を示す。図示するように、この整
流回路は、トランジスタＱ１〜Ｑ３と、ダイオードＤｉ
１〜Ｄｉ３と、変成器Ｔと、抵抗器Ｒ１〜Ｒ３とから構
成される。

【００２６】トランジスタＱ１は、交流電源から供給さ
れる交流電圧を整流するためのものであり、ＰＮＰ型バ
イポーラトランジスタからなる。トランジスタＱ１のエ
ミッタＥ１は交流電源の一方の極に接続され、コレクタ
Ｃ１は、一対の端を備える負荷の一端に接続され、ベー
スＢ１は、トランジスタＱ２のコレクタＣ２に接続され
る。なお、交流電源の他方の極と、負荷の他端は接地さ
れている。

【００２７】トランジスタＱ２は、トランジスタＱ１の
ベースＢ１に流れる電流を制御することによりトランジ
スタＱ１をオン又はオフするためのものであり、ＮＰＮ
型バイポーラトランジスタからなる。トランジスタＱ２
のエミッタＥ２はトランジスタＱ３のエミッタＥ３に接
続され、コレクタＣ２は上述の通りベースＢ１に接続さ
れ、ベースＢ２はダイオードＤｉ２のカソードに接続さ
れている。

【００２８】トランジスタＱ３は、例えば負荷が容量性
負荷である等のため負荷自身が電圧を発生する場合に、
その電圧を検知して、後述する動作によりトランジスタ
Ｑ２を実質的にオフさせるためのものであり、ＮＰＮ型
バイポーラトランジスタからなる。トランジスタＱ３の
エミッタＥ３は上述の通りトランジスタＱ２のエミッタ
Ｅ２に接続され、コレクタＣ３はトランジスタＱ１のコ
レクタＣ１に接続され、ベースＢ３は、ダイオードＤｉ
３のカソードに接続されている。

【００２９】変成器Ｔは、トランジスタＱ２及びＱ３の
電流路に電流を供給するためのものである。変成器Ｔ
は、磁気的に互いに結合された一次巻線及び二次巻線を
備える。一次巻線のホットエンドは、交流電源の各極の
うちトランジスタＱ１のエミッタＥ１に接続されている
側の極に接続され、一次巻線のコールドエンドは接地さ
れる。二次巻線のホットエンドはトランジスタＱ１のコ
レクタＣ１に接続され、二次巻線のコールドエンドは、
ダイオードＤｉ１のカソードに接続されている。

【００３０】ダイオードＤｉ１は、トランジスタＱ１の
ベースＢ１に、トランジスタＱ１を逆バイアスする方向
の電流が流れることを実質的に阻止するためのものであ
る。ダイオードＤｉ１のアノードは抵抗器Ｒ１の一端に
接続され、カソードは、変成器Ｔの二次巻線のコールド
エンドに接続される。

【００３１】ダイオードＤｉ２のアノードはトランジス
タＱ１のエミッタＥ１に接続され、カソードはトランジ
スタＱ２のベースＢ２に接続されている。ダイオードＤ
ｉ３のアノードはトランジスタＱ１のコレクタＣ１に接
続され、カソードはトランジスタＱ３のベースＢ３に接
続されている。

【００３２】ダイオードＤｉ２は、後述する動作を行う
ことにより、トランジスタＱ１をオンするために要する
ベース電圧が確実にトランジスタＱ１のベースＢ１に印
加されるようにする。また、ダイオードＤｉ２及びＤｉ
３は、トランジスタＱ１のエミッタＥ１及びコレクタＣ
１の電位が実質的に等しいときにトランジスタＱ２のベ
ースＢ２及びトランジスタＱ３のベースＢ３の電位が実
質的に等しくなるよう、トランジスタＱ２及びＱ３が形
成する差動増幅器の動作点を調整する機能も行う。

【００３３】また、ダイオードＤｉ２及びＤｉ３は、ト
ランジスタＱ１のエミッタＥ１−コレクタＣ１間に過大
な電圧が印加されトランジスタＱ１の破壊を招くことを
防止する機能も行う。

【００３４】すなわち、トランジスタＱ１のエミッタＥ
１−コレクタＣ１間に印加された電圧は、ダイオードＤ
ｉ２、抵抗器Ｒ２、抵抗器Ｒ３及びダイオードＤｉ３が
順にカスケードに接続されたものから構成される直列回
路の両端にも印加される。そして、エミッタＥ１の電位
よりコレクタＣ１の電位の方が高くなったときはダイオ
ードＤｉ２が逆バイアスされ、コレクタＣ１の電位より
エミッタＥ１の電位の方が高くなったときはダイオード
Ｄｉ３が逆バイアスされる。そして、トランジスタＱ１
のエミッタＥ１−コレクタＣ１間に、トランジスタＱ１
が破壊に至る電流が流れるような電圧が印加されると、
ダイオードＤｉ２及びＤｉ３のいずれか一方が降伏し
て、ダイオードＤｉ２及びＤｉ３に降伏電流を流す。こ
れにより、トランジスタＱ１が破壊に至るような電流が
トランジスタＱ１に流れるのを阻止する。

【００３５】抵抗器Ｒ１は、トランジスタＱ１のベース
Ｂ１に流れる電流の量を制限してトランジスタＱ１を破
壊から保護するためのものであり、ダイオードＤｉ１の
アノードと、エミッタＥ２及びＥ３の接続点との間に接
続される。

【００３６】また、抵抗器Ｒ１は、トランジスタＱ２及
びＱ３を実質的に差動増幅器として機能させるためのも
のでもある。すなわち、抵抗器Ｒ１は、エミッタＥ２か
ら流れ出すトランジスタＱ２のエミッタ電流及びエミッ
タＥ３から流れ出すトランジスタＱ３のエミッタ電流を
共通して流すものであり、抵抗器Ｒ１の抵抗値は、トラ
ンジスタＱ２及びＱ３が実質的に差動増幅器として機能
する程度に十分高い値に設定されている。

【００３７】このため、トランジスタＱ２及びＱ３は、
実質的に差動増幅器として動作する。具体的には、コレ
クタＣ２からエミッタＥ２へと流れるコレクタ電流は、
ベースＢ３の電位を基準としたベースＢ２の電圧に実質
的に比例して増加し、コレクタＣ３からエミッタＥ３へ
と流れるコレクタ電流は、コレクタＣ２からエミッタＥ
２へと流れるコレクタ電流の変化分に実質的に等しい大
きさで、且つ実質的に逆相で変化する。そして、トラン
ジスタＱ２及びＱ３の一方が実質的にオン状態となった
とき、他方は実質的にオフ状態となる。

【００３８】抵抗器Ｒ２は、ベースＢ２及びエミッタＥ
２の間に接続されており、抵抗器Ｒ３は、ベースＢ３及
びエミッタＥ３の間に接続されている。エミッタＥ３−
コレクタＣ３間に印加される電圧を制限してトランジス
タＱ３を破壊から保護する機能を抵抗器Ｒ３が行うよう
にするため、抵抗器Ｒ３の抵抗値は、トランジスタＱ３
のオフ抵抗（すなわち、エミッタＥ３−コレクタＣ３間
が実質的にオフしているときの、エミッタＥ３−コレク
タＣ３間の抵抗値）より十分小さな値に設定されてい
る。一方、抵抗器Ｒ３の抵抗値は、トランジスタＱ３の
オン抵抗（すなわち、エミッタＥ３−コレクタＣ３間が
実質的にオンしているときの、エミッタＥ３−コレクタ
Ｃ３間の抵抗値）よりも十分大きな値に設定されてい
る。これにより、トランジスタＱ３がオンしていないと
きに、電流がエミッタＥ３−コレクタＣ３間をバイパス
して流れることが実質的に回避される。

【００３９】次に、図１に示す整流回路の動作を説明す
る。交流電源の両極から交流電圧が供給されると、その
交流電圧は、変成器Ｔの一次巻線のホットエンドとコー
ルドエンドとの間に印加され、また、トランジスタＱ１
のエミッタＥ１とグラウンドとの間にも、その交流電圧
が印加される。

【００４０】エミッタＥ１に、グラウンドの電位に対し
て正極性である電圧が印加されているときには、変成器
Ｔの二次巻線のホットエンドには正極性の電圧が発生
し、二次巻線のコールドエンドには負極性の電圧が発生
する。この結果、交流電源の両極のうち接地されていな
い方の極から、ダイオードＤｉ２、抵抗器Ｒ２、抵抗器
Ｒ１、ダイオードＤｉ１、変成器Ｔの二次巻線及び負荷
を経てグラウンドに流れ込む電流が発生する。

【００４１】この電流は、抵抗器Ｒ２の両端に電圧降下
を発生させ、抵抗器Ｒ２の両端に発生したこの電圧は、
抵抗器Ｒ２に接続されたトランジスタＱ２のエミッタＥ
２及びベースＢ２の間に印加されるので、ベースＢ２の
電位は、エミッタＥ２の電位より高くなり、この結果ト
ランジスタＱ３はオンする。なお、トランジスタＱ２及
びＱ３は、上述の通り実質的に差動増幅器として機能す
るため、トランジスタＱ２がオンすると、トランジスタ
Ｑ３はオフする。

【００４２】トランジスタＱ２がオンすると、トランジ
スタＱ２のコレクタＣ２の電位は、エミッタＥ２の電位
とほぼ同じになる（例えば、コレクタＣ２の電位はエミ
ッタＥ２の電位よりわずかに５ｍＶ〜４０ｍＶ高い程度
となる）。また、ダイオードＤｉ２には順方向電流が流
れているので、ダイオードＤｉ２の両端間には、例えば
約０．６ボルトの順方向電圧が発生しており、トランジ
スタＱ２のエミッタＥ２の電位を基準としたベースＢ２
の電圧も、ダイオードの順方向電圧に相当する例えば約
０．６ボルトの値を有する。この結果、コレクタＣ２に
接続されているトランジスタＱ１のベースＢ１の電位
は、交流電源から供給される正極性の電圧が印加されて
いるトランジスタＱ１のエミッタＥ１の電位より例えば
約１．２ボルト低くなる。

【００４３】この結果、トランジスタＱ１のベースＢ１
−エミッタＥ１間に順方向電流が流れてトランジスタＱ
１はオンし、交流電源から供給される正極性の電圧は、
エミッタＥ１及びコレクタＣ１を介して、負荷に供給さ
れる。

【００４４】なお、ダイオードＤｉ２は、以上述べたよ
うに、トランジスタＱ２がオンした状態におけるトラン
ジスタＱ１のベースＢ１の電圧が、エミッタＥ１の電位
を基準として、ダイオードの順方向電圧の倍程度の値
（すなわち、例えば約１．２ボルト）高くなるようにす
る機能を行っている。これにより、例えば、トランジス
タＱ１が、ベースＢ１−エミッタＥ１間をダイオードの
順方向電圧程度の値で順バイアスしたのではオンしない
ようなものであっても、トランジスタＱ２がオンすれ
ば、確実にオンする。

【００４５】トランジスタＱ１がオンし、飽和状態にあ
るとき、エミッタＥ１−コレクタＣ１間の電圧の値はほ
ぼ０（例えば、５ｍＶ〜４０ｍＶ程度）であって、この
値は、ダイオードの順方向電圧（通常は０．４Ｖ程度以
上）の値に比べて小さい値である。このため、トランジ
スタＱ１がオンしているときにトランジスタＱ１が消費
する電力は、導通状態にあるダイオードが消費する電力
より小さい。

【００４６】次に、エミッタＥ１に負極性の電圧が印加
されると、変成器Ｔの二次巻線のホットエンドには負極
性の電圧が発生し、二次巻線のコールドエンドには正極
性の電圧が発生する。このとき、ダイオードＤｉ１は逆
バイアスされ、ダイオードＤｉ１は、電流の通過を実質
的に阻止する。この結果、変成器Ｔの二次巻線からトラ
ンジスタＱ２のエミッタＥ２及びコレクタＣ２を介して
トランジスタＱ１のベースＢ１に供給される電流は実質
的に遮断され、トランジスタＱ１はオフする。

【００４７】以下、トランジスタＱ１のエミッタＥ１に
正極性の電圧が印加されると、トランジスタＱ１はオン
し、エミッタＥ１に負極性の電圧が印加されると、トラ
ンジスタＱ１はオフする。この結果、交流電源から供給
される交流電圧は半波整流され、コレクタＣ１より、負
荷の両端のうち接地されていない側の端に正極性の電圧
が印加される。

【００４８】次に、交流電源から供給される交流電圧の
振幅が低下したり該交流電圧の供給が実質的に途絶えた
りした場合などにおいて、例えば、負荷が容量性の負荷
であった等の場合は、負荷の両端のうち、トランジスタ
Ｑ１のコレクタＣ１に接続されている側の端から、コレ
クタＣ１に正極性の電圧が印加される。そして、負荷か
らコレクタＣ１に当該正極性の電圧が印加されて、トラ
ンジスタＱ１のコレクタＣ１の電位がエミッタＥ１の電
位より高くなると、ダイオードＤｉ３を介してコレクタ
Ｃ１の電圧を印加されたトランジスタＱ３のベースＢ３
は、ダイオードＤｉ２を介してエミッタＥ１の電圧を印
加されたトランジスタＱ２のベースＢ２より高電位とな
る。従って、エミッタＥ１の電圧が正極性であっても、
トランジスタＱ３はオンし、トランジスタＱ２がオフす
る。また、エミッタＥ１の電圧が負極性の場合は、上述
の通りダイオードＤｉ１が逆バイアスされる。このた
め、コレクタＣ２からトランジスタＱ１のベースＢ１に
供給される電流は、エミッタＥ１の電圧の極性に関わら
ず実質的に遮断され、トランジスタＱ１はオフする。

【００４９】トランジスタＱ１がオフすることにより、
負荷の一端からコレクタＣ１及びエミッタＥ１を介して
交流電源に電流が逆流することが実質的に阻止される。
以上説明したとおり、この整流回路は、負荷が、その両
端のうち、トランジスタＱ１に接続されている側の端に
正極性の電圧を自ら発生するものであっても、トランジ
スタＱ１を介して交流電源の側に電流が逆流することを
実質的に阻止する。

【００５０】なお、この整流回路は、上述の実施の形態
に限られない。例えば、図１に示す構成において、トラ
ンジスタＱ１のエミッタＥ１が接続されるべきところに
トランジスタＱ１のコレクタＣ１が接続され、コレクタ
Ｃ１が接続されるべきところにエミッタＥ１が接続され
てもよい。この場合における、この整流回路の動作は、
エミッタＥ１がコレクタＣ１として機能し、コレクタＣ
１がエミッタＥ１として機能する点を除き、上述した動
作と実質的に同一である。また、トランジスタＱ１が、
ベースＢ１−エミッタＥ１間をダイオードの順方向電圧
程度の値で順バイアスすることによりオンするものであ
れば、ダイオードＤｉ２は必要ではなく、ダイオードＤ
ｉ２のアノード及びカソードが接続されている箇所は互
いに短絡されていてもよい。また、トランジスタＱ１の
エミッタＥ１をトランジスタＱ２のベースＢ２に直接接
続し、コレクタＣ１をトランジスタＱ３のベースＢ３に
直接接続しても、トランジスタＱ１のエミッタＥ１及び
コレクタＣ１の電位が実質的に等しいときにトランジス
タＱ２のベースＢ２及びトランジスタＱ３のベースＢ３
の電位が実質的に等しくなれば差し支えない。この場
合、ダイオードＤｉ２のアノード及びカソードが接続さ
れている箇所同士も、ダイオードＤｉ３のアノード及び
カソードが接続されている箇所同士も、各々短絡されて
いてよい。

【００５１】また、図２に示すように、トランジスタＱ
２及びＱ３は、ｎチャネル型のエンハンスメント型ＭＯ
Ｓ（Metal-Oxide-Silicon）ＦＥＴ（Field Effect Tran
sistor）から構成されてもよい。図２に示すように、こ
の整流回路においては、図１に示す整流回路においてト
ランジスタＱ２のエミッタＥ２、コレクタＣ２及びベー
スＢ２が接続されるべきところに、トランジスタＱ２の
ソースＳ２、ドレインＤ２又はゲートＧ２が接続され
る。また図１に示す整流回路においてトランジスタＱ２
のエミッタＥ３、コレクタＣ３及びベースＢ３が接続さ
れるべきところに、トランジスタＱ３のソースＳ３、ド
レインＤ３又はゲートＧ３が接続される。

【００５２】図２に示す整流回路の動作は、図１に示す
整流回路における動作と実質的に同一である。すなわ
ち、トランジスタＱ１のエミッタＥ１に正極性の電圧が
印加されているときには、交流電源の両極のうち接地さ
れていない方の極から、ダイオードＤｉ２、抵抗器Ｒ
２、抵抗器Ｒ１、ダイオードＤｉ１、変成器Ｔの二次巻
線及び負荷を経てグラウンドに流れ込む電流が発生す
る。これにより、抵抗器Ｒ２の両端に電圧降下が発生
し、抵抗器Ｒ２の両端間の電圧がトランジスタＱ２のソ
ースＳ２−ゲートＧ２間に印加される結果、トランジス
タＱ２のゲートＧ２の電位は、ソースＳ２の電位より高
くなり、トランジスタＱ２はオンする。そしてトランジ
スタＱ３はオフする。この結果、トランジスタＱ１のベ
ースＢ１の電位はトランジスタＱ２のソースＳ２の電位
とほぼ同じとなり、従って、エミッタＥ１の電位より低
くなる。従ってトランジスタＱ１はオンし、交流電源か
ら供給される正極性の電圧が負荷に供給される。

【００５３】また、エミッタＥ１に負極性の電圧が印加
されると、変成器Ｔの二次巻線に発生する電圧によりダ
イオードＤｉ１は逆バイアスされ、ダイオードＤｉ１
は、電流の通過を実質的に阻止する。この結果、ベース
Ｂ１に供給される電流は実質的に遮断され、トランジス
タＱ１はオフする。

【００５４】交流電源から供給される交流電圧の振幅が
低下し且つ負荷が容量性であった等のため、トランジス
タＱ１のコレクタＣ１の電位がエミッタＥ１の電位より
高くなると、ダイオードＤｉ３を介してコレクタＣ１の
電圧を印加されたトランジスタＱ３のゲートＧ３は、ダ
イオードＤｉ２を介してエミッタＥ１の電圧を印加され
たトランジスタＱ２のゲートＧ２より高電位となる。従
って、エミッタＥ１の電圧が正極性であっても、トラン
ジスタＱ３はオンし、トランジスタＱ２がオフする。ま
た、エミッタＥ１の電圧が負極性の場合は、上述の通り
ダイオードＤｉ１が逆バイアスされる。このため、ドレ
インＤ２からトランジスタＱ１のベースＢ１に供給され
る電流は、エミッタＥ１の電圧の極性に関わらず実質的
に遮断され、トランジスタＱ１はオフする。

【００５５】以上説明した動作により、この整流回路は
交流電源から供給される交流電圧を半波整流し、負荷に
正極性の電圧を印加する。また、負荷が正極性の電圧を
自ら発生し、トランジスタＱ１のコレクタＣ１にその正
極性の電圧を印加するものであっても、トランジスタＱ
１を介して交流電源の側に電流が逆流することを実質的
に阻止する。

【００５６】また、トランジスタＱ１は、ＮＰＮ型バイ
ポーラトランジスタから構成されてもよい。トランジス
タＱ１がＮＰＮ型バイポーラトランジスタからなると
き、トランジスタＱ２及びＱ３は、図３に示すようにＰ
ＮＰ型バイポーラトランジスタから構成されてもよい
し、図４に示すようにｐチャネル型のエンハンスメント
型ＭＯＳＦＥＴから構成されてもよい。

【００５７】図３及び図４に示す整流回路においては、
ダイオードＤｉ１〜Ｄｉ３は、図１及び図２に示す整流
回路におけるダイオードＤｉ１〜Ｄｉ３とは逆向きに接
続される。すなわち、ダイオードＤｉ１のアノードは変
成器Ｔの二次巻線のコールドエンドに接続され、カソー
ドは、抵抗器Ｒ１の両端のうち、トランジスタＱ２及び
Ｑ３のエミッタ又はソースに接続されていない方の端に
接続される。ダイオードＤｉ２のアノードはトランジス
タＱ２のベースＢ２又はゲートＧ２に接続され、カソー
ドはトランジスタＱ１のエミッタＥ１に接続されてい
る。ダイオードＤｉ３のアノードはトランジスタＱ３の
ベースＢ３又はゲートＧ３に接続され、カソードはトラ
ンジスタＱ１のコレクタＣ１に接続されている。

【００５８】また、実質的に差動増幅器として動作する
トランジスタＱ２及びＱ３において、エミッタＥ２又は
ソースＳ２からコレクタＣ２又はドレインＤ２へと流れ
るコレクタ電流（又はドレイン電流）は、ベースＢ３又
はゲートＧ３の電位を基準としたベースＢ２又はゲート
Ｇ２の電圧に実質的に比例して減少し、エミッタＥ３又
はソースＳ３からコレクタＣ３又はドレインＤ２へと流
れるコレクタ電流は、エミッタＥ２又はソースＳ２から
コレクタＣ２又はドレインＤ２へと流れるコレクタ電流
（又はドレイン電流）の変化分に実質的に等しい大きさ
で、且つ実質的に逆相で変化する。そして、トランジス
タＱ２及びＱ３の一方が実質的にオン状態となったと
き、他方は実質的にオフ状態となる。

【００５９】図３に示す整流回路の動作は、この整流回
路の各部を流れる電流の向きが図１に示す整流回路にお
けるものと逆である点を除き、図１に示す整流回路にお
ける動作と実質的に同一である。また、図４に示す整流
回路の動作も、この整流回路の各部を流れる電流の向き
が図２に示す整流回路におけるものと逆である点を除
き、図２に示す整流回路における動作と実質的に同一で
ある。

【００６０】すなわち、トランジスタＱ１のエミッタＥ
１に負極性の電圧が印加されているときには、グラウン
ドから、負荷、変成器Ｔの二次巻線、ダイオードＤｉ
１、抵抗器Ｒ１、抵抗器Ｒ２及びダイオードＤｉ２を経
て、交流電源の両極のうち接地されていない方の極に流
れ込む電流が発生する。これにより、抵抗器Ｒ２の両端
に電圧降下が発生し、抵抗器Ｒ２の両端間の電圧がトラ
ンジスタＱ２のエミッタＥ２−ベースＢ２間又はソース
Ｓ２−ゲートＧ２間に印加される結果、トランジスタＱ
２のベースＢ２又はゲートＧ２の電位は、エミッタＥ２
又はソースＳ２の電位より低くなり、トランジスタＱ２
はオンし、トランジスタＱ３はオフする。この結果、ト
ランジスタＱ１のベースＢ１の電位はトランジスタＱ２
のエミッタＥ２又はソースＳ２の電位とほぼ同じとな
り、従って、エミッタＥ１の電位より高くなる。従って
トランジスタＱ１はオンし、交流電源から供給される負
極性の電圧が負荷に供給される。

【００６１】また、エミッタＥ１に正極性の電圧が印加
されると、変成器Ｔの二次巻線に発生する電圧によりダ
イオードＤｉ１は逆バイアスされ、ダイオードＤｉ１
は、電流の通過を実質的に阻止する。この結果、ベース
Ｂ１に供給される電流は実質的に遮断され、トランジス
タＱ１はオフする。

【００６２】交流電源から供給される交流電圧の振幅が
低下し且つ負荷が容量性であった等のため、トランジス
タＱ１のコレクタＣ１の電位がエミッタＥ１の電位より
低くなると、ダイオードＤｉ２を介してコレクタＣ１の
電圧を印加されたトランジスタＱ３のベースＢ３又はゲ
ートＧ３は、ダイオードＤｉ３を介してエミッタＥ１の
電圧を印加されたトランジスタＱ２のベースＢ２又はゲ
ートＧ２より低電位となる。従って、エミッタＥ１の電
圧が負極性であっても、トランジスタＱ３はオンし、ト
ランジスタＱ２がオフする。また、エミッタＥ１の電圧
が正極性の場合は、上述の通りダイオードＤｉ１が逆バ
イアスされる。このため、コレクタＣ２又はドレインＤ
２からトランジスタＱ１のベースＢ１に供給される電流
は、エミッタＥ１の電圧の極性に関わらず実質的に遮断
され、トランジスタＱ１はオフする。

【００６３】以上説明した動作により、この整流回路は
交流電源から供給される交流電圧を半波整流し、負荷に
負極性の電圧を印加する。また、負荷が負極性の電圧を
自ら発生し、トランジスタＱ１のコレクタＣ１に当該負
極性の電圧を印加するものであっても、トランジスタＱ
１を介して交流電源の側に電流が逆流することを実質的
に阻止する。

【００６４】また、図５に示すように、変成器Ｔの一次
巻線は交流電源の両極間に接続される必要はなく、ホッ
トエンドが交流電源の一方の極に接続され、コールドエ
ンドがトランジスタＱ１のエミッタＥ１に接続されても
よい。また、図６に示すように、変成器Ｔの一次巻線
は、そのコールドエンドが交流電源の一方の極に接続さ
れ、ホットエンドが接地されていてもよい。

【００６５】図５及び図６に示す整流回路は、トランジ
スタＱ１〜Ｑ３、ダイオードＤｉ１〜Ｄｉ３、抵抗器Ｒ
１〜Ｒ３、変成器Ｔに加えて、トランジスタＱ１のエミ
ッタＥ１とコレクタＣ１との間に、エミッタＥ１からコ
レクタＣ１に向かって順方向となるように接続されたダ
イオードＤｉ４を備える。ダイオードＤｉ４は、これら
の整流回路の動作開始時において、変成器Ｔの一次巻線
に電流を流すためのものである。

【００６６】図５及び図６に示す整流回路においては、
エミッタＥ１に正極性の電圧が印加されると、エミッタ
Ｅ１−コレクタＣ１間に接続されているダイオードＤｉ
４は順バイアスされ、交流電源と負荷との間を導通させ
る。

【００６７】この結果、図５に示す整流回路において
は、交流電源から変成器Ｔの一次巻線のホットエンドに
流れ込み、コールドエンドから、ダイオードＤｉ４を介
して負荷に流れ出す電流が流れる。また、図６に示す整
流回路においては、交流電源からダイオードＤｉ４を介
して負荷に流れ込んだ電流が、グラウンドを介して変成
器Ｔの一次巻線のホットエンドに流れ込み、コールドエ
ンドから交流電源へと戻る電流が流れる。

【００６８】そして、図５及び図６に示す整流回路のい
ずれにおいても、エミッタＥ１に正極性の電圧が印加さ
れたときに変成器Ｔの一次巻線に流れる上述の電流は、
変成器Ｔの二次巻線のホットエンドから、ダイオードＤ
ｉ３、抵抗器Ｒ３、抵抗器Ｒ１、ダイオードＤｉ１を経
て変成器Ｔの二次巻線のコールドエンドへと流れる電流
を誘起する。これにより、ダイオードＤｉ３は順バイア
スされ、この結果、トランジスタＱ３のベースＢ３に
は、トランジスタＱ１のコレクタＣ１の電圧からダイオ
ードＤｉ３の順方向電圧を差し引いた値の電圧が印加さ
れる。一方、このときダイオードＤｉ２が順バイアスさ
れていれば、トランジスタＱ２のベースＢ２には、トラ
ンジスタＱ１のエミッタＥ１の電圧からダイオードＤｉ
２の順方向電圧を差し引いた値の電圧が印加される。そ
して、エミッタＥ１の電圧はコレクタＣ１の電圧より高
い。従って、トランジスタＱ２のベースＢ２の電位は、
エミッタＥ２の電位より高くなり、トランジスタＱ２は
オンし、トランジスタＱ３はオフする。この結果、トラ
ンジスタＱ１のベースＢ１の電位はトランジスタＱ２の
エミッタＥ２の電位とほぼ同じとなり、従って、エミッ
タＥ１の電位より低くなる。従ってトランジスタＱ１は
オンし、交流電源から供給される正極性の電圧が負荷に
供給される。

【００６９】また、エミッタＥ１に負極性の電圧が印加
されると、変成器Ｔの二次巻線に発生する電圧によりダ
イオードＤｉ１は逆バイアスされ、ダイオードＤｉ１
は、電流の通過を実質的に阻止する。この結果、ベース
Ｂ１に供給される電流は実質的に遮断され、トランジス
タＱ１はオフする。またこのとき、ダイオードＤｉ４も
逆バイアスされるので、交流電源と負荷との間の電流の
流れは実質的に遮断される。

【００７０】次に、図５及び図６に示す整流回路におい
て、トランジスタＱ１のコレクタＣ１の電位がエミッタ
Ｅ１の電位より高くなると、ダイオードＤｉ３を介して
コレクタＣ１の電圧を印加されたトランジスタＱ３のベ
ースＢ３は、ダイオードＤｉ２を介してエミッタＥ１の
電圧を印加されたトランジスタＱ２のベースＢ２より高
電位となる。従って、エミッタＥ１の電圧が正極性であ
っても、トランジスタＱ３はオンし、トランジスタＱ２
がオフする。また、エミッタＥ１の電圧が負極性の場合
は、上述の通りダイオードＤｉ１が逆バイアスされる。
このため、コレクタＣ２からトランジスタＱ１のベース
Ｂ１に供給される電流は、エミッタＥ１の電圧の極性に
関わらず実質的に遮断され、トランジスタＱ１はオフす
る。

【００７１】以上説明した動作により、図５及び図６に
示す整流回路は交流電源から供給される交流電圧を半波
整流し、負荷に正極性の電圧を印加する。また、負荷が
正極性の電圧を自ら発生し、コレクタＣ１にその正極性
の電圧を印加するものであっても、トランジスタＱ１を
介して交流電源の側に電流が逆流することを実質的に阻
止する。

【００７２】（第２の実施の形態）この発明の実施の形
態にかかる整流回路は、変成器を用いることなく構成す
ることが可能である。以下では、変成器を含まない、こ
の発明の第２の実施の形態の整流回路を説明する。

【００７３】図７は、この発明の第２の実施の形態にか
かる整流回路の回路図を示す。図示するように、この整
流回路は、トランジスタＱ１〜Ｑ４と、ダイオードＤｉ
２及びＤｉ３と、抵抗器Ｒ１〜Ｒ５とから構成される。

【００７４】このうち、トランジスタＱ１〜Ｑ３と、抵
抗器Ｒ１〜Ｒ３と、ダイオードＤｉ２及びＤｉ３とは、
図３の整流回路におけるものと実質的に同一である。ま
た、トランジスタＱ１〜Ｑ３、抵抗器Ｒ１〜Ｒ３、ダイ
オードＤｉ２及びＤｉ３の相互間の接続も、図３の整流
回路における接続と実質的に同一である。ただし、抵抗
器Ｒ１の両端のうちトランジスタＱ２やＱ３に接続され
ていない方の端は、トランジスタＱ４のコレクタＣ４に
接続されている。

【００７５】トランジスタＱ４は、トランジスタＱ２及
びＱ３の電流路に電流を供給するためのものであり、Ｐ
ＮＰ型バイポーラトランジスタより構成される。トラン
ジスタＱ４のエミッタＥ４は接地され、コレクタＣ４
は、上述の通り、抵抗器Ｒ１の両端のうちトランジスタ
Ｑ２やＱ３に接続されていない方の端に接続され、ベー
スＢ４は、抵抗器Ｒ４及びＲ５の接続点に接続されてい
る。

【００７６】抵抗器Ｒ４及びＲ５は、交流電源の両極の
うちトランジスタＱ１に接続されている方の極が負極性
になったときにトランジスタＱ４がオンするような電圧
が、トランジスタＱ４のベースＢ４に印加されるように
するためのものである。抵抗器Ｒ４はトランジスタＱ１
のエミッタＥ１とトランジスタＱ４のベースＢ４との間
に接続され、抵抗器Ｒ５の一端はトランジスタＱ４のベ
ースＢ４に接続され、他端は接地されている。

【００７７】図７に示す整流回路において、トランジス
タＱ１のエミッタＥ１に負極性の電圧が印加されている
ときには、グラウンドから、抵抗器Ｒ５、Ｒ４を経て、
交流電源の両極のうち接地されていない方の極に流れる
電流が発生し、この結果、抵抗器Ｒ５の両端には電圧降
下が発生する。抵抗器Ｒ５の両端間の電圧はトランジス
タＱ４のベースＢ４−エミッタＥ４間に印加され、この
結果トランジスタＱ４はオンする。

【００７８】すると、グラウンドから、トランジスタＱ
４のエミッタＥ４、コレクタＣ４、抵抗器Ｒ１、抵抗器
Ｒ２及びダイオードＤｉ２を経て、交流電源の両極のう
ち接地されていない方の極に流れ込む電流が発生する。
これにより、抵抗器Ｒ２の両端に電圧降下が発生し、抵
抗器Ｒ２の両端間の電圧がトランジスタＱ２のエミッタ
Ｅ２−ベースＢ２間に印加される結果、トランジスタＱ
２のベースＢ２の電位はエミッタＥ２の電位より低くな
り、トランジスタＱ２はオンし、トランジスタＱ３はオ
フする。この結果、トランジスタＱ１のベースＢ１の電
位はエミッタＥ１の電位より高くなってトランジスタＱ
１はオンし、交流電源から供給される負極性の電圧が負
荷に供給される。

【００７９】また、エミッタＥ１に正極性の電圧が印加
されると、抵抗器Ｒ５の両端間の電圧がトランジスタＱ
４のベースＢ４−エミッタＥ４間に印加される結果、ベ
ースＢ４−エミッタＥ４間は逆バイアスされ、従ってト
ランジスタＱ４はオフする。この結果、ベースＢ１に供
給される電流は実質的に遮断され、トランジスタＱ１は
オフする。

【００８０】交流電源から供給される交流電圧の振幅が
低下し且つ負荷が容量性であった等のため、トランジス
タＱ１のコレクタＣ１の電位がエミッタＥ１の電位より
低くなると、ダイオードＤｉ３を介してコレクタＣ１の
電圧を印加されたトランジスタＱ３のベースＢ３又はゲ
ートＧ３は、ダイオードＤｉ２を介してエミッタＥ１の
電圧を印加されたトランジスタＱ２のベースＢ２又はゲ
ートＧ２より低電位となる。従って、エミッタＥ１の電
圧が負極性であっても、トランジスタＱ３はオンし、ト
ランジスタＱ２がオフする。また、エミッタＥ１の電圧
が正極性の場合は、上述の通りトランジスタＱ４がオフ
する。このため、コレクタＣ２からトランジスタＱ１の
ベースＢ１に供給される電流は、エミッタＥ１の電圧の
極性に関わらず実質的に遮断され、トランジスタＱ１は
オフする。

【００８１】以上説明した動作により、この整流回路は
交流電源から供給される交流電圧を半波整流し、負荷に
負極性の電圧を印加する。また、負荷が負極性の電圧を
自ら発生し、トランジスタＱ１のコレクタＣ１に当該負
極性の電圧を印加するものであっても、トランジスタＱ
１を介して交流電源の側に電流が逆流することを実質的
に阻止する。

【００８２】なお、この整流回路の構成も、上述のもの
に限られない。例えば、図７の構成においてトランジス
タＱ４に接続されている抵抗器Ｒ１の端は、図８に示す
ように、接地されていてもよい。この場合、図７に示す
構成とは異なり、トランジスタＱ４、抵抗器Ｒ４及びＲ
５は不要である。

【００８３】図８に示す構成においては、トランジスタ
Ｑ１のエミッタＥ１の電圧がグラウンドを基準とし正極
性であっても、負荷に負極性の電圧が発生していれば、
グラウンドから、抵抗器Ｒ１、トランジスタＱ３のエミ
ッタＥ３及びベースＢ３、ダイオードＤｉ３を経て負荷
へと流れる電流が発生する。

【００８４】しかし、抵抗器Ｒ１の抵抗値が十分大きけ
れば、トランジスタＱ３のエミッタＥ３−ベースＢ３間
に流れる当該電流の大きさは無視し得る大きさとなる。
従って、図８の構成においても、抵抗器Ｒ１の抵抗値が
十分大きければ、実質的に負荷から交流電源への電流の
逆流が防止される。

【００８５】なお、図８の構成においても、トランジス
タＱ１のエミッタＥ１の電圧がグラウンドを基準として
負極性であるときでも、トランジスタＱ１のコレクタＣ
１の電位がエミッタＥ１の電位より低くなると、トラン
ジスタＱ３のベースＢ３は、トランジスタＱ２のベース
Ｂ２より低電位となる。従って、トランジスタＱ３はオ
ンし、トランジスタＱ２がオフする。このため、コレク
タＣ２からトランジスタＱ１のベースＢ１に供給される
電流は、トランジスタＱ１のコレクタＣ１の電位がエミ
ッタＥ１の電位より低ければ、エミッタＥ１の電圧の極
性に関わらず実質的に遮断され、トランジスタＱ１はオ
フする。

【００８６】また、図９に示すように、トランジスタＱ
１は、ｎチャネル型のエンハンスメント型ＭＯＳＦＥＴ
から構成されてもよい。この場合、図示するように、ト
ランジスタＱ１のソースＳは、交流電源の両極のうち接
地されていない方の極に接続されており、ドレインＤは
トランジスタＱ３のコレクタＣ３に接続されており、ゲ
ートＧは、トランジスタＱ２のコレクタＣ２に接続され
るものとする。

【００８７】ただし、トランジスタＱ１がｎチャネルエ
ンハンスメント型ＭＯＳＦＥＴより構成されている場合
は、図９に示すように、例えば、ダイオードＤｉ２はダ
イオードＤｉ４及びツェナーダイオードＤｚ１に置き換
えられ、ダイオードＤｉ３がダイオードＤｉ５及びツェ
ナーダイオードＤｚ２に置き換えられるものとする。ま
た、トランジスタＱ１のソースＳ−ゲートＧ間に、抵抗
器Ｒ６が接続されるものとする。

【００８８】ツェナーダイオードＤｚ１は、後述する動
作を行うことにより、トランジスタＱ２がオンした状態
におけるトランジスタＱ１のゲートＧの電圧が、トラン
ジスタがオンする程度に十分高くなるようにする機能を
行うものである。また、ツェナーダイオードＤｚ２は、
トランジスタＱ１のソースＳ及びドレインＤの電位が実
質的に等しいときにトランジスタＱ２のベースＢ２及び
トランジスタＱ３のベースＢ３の電位が実質的に等しく
なるよう、トランジスタＱ２及びＱ３が形成する差動増
幅器の動作点を調整する機能を行うものである。

【００８９】ダイオードＤｉ４及びツェナーダイオード
Ｄｚ１は、その一方に順方向電流として流れる電流が他
方には逆方向電流として流れるようにしてカスケードに
接続され、直列回路をなしており、この直列回路は、ト
ランジスタＱ１のドレインＤとトランジスタＱ２のベー
スＢ２との間に接続されている。ただし、この直列回路
は、この直列回路のトランジスタＱ２に接続された側の
端からトランジスタＱ１に接続された側の端に向かって
電流が流れた場合、その電流がツェナーダイオードＤｚ
１の逆方向電流となるように接続されるものとする。

【００９０】また、ダイオードＤｉ５及びツェナーダイ
オードＤｚ２も、その一方に順方向電流として流れる電
流が他方には逆方向電流として流れるようにしてカスケ
ードに接続され、直列回路をなしており、この直列回路
は、トランジスタＱ１のソースＳとトランジスタＱ３の
ベースＢ３との間に接続されている。ただし、この直列
回路は、この直列回路のトランジスタＱ３に接続された
側の端からトランジスタＱ１に接続された側の端に向か
って電流が流れた場合、その電流がツェナーダイオード
Ｄｚ２の逆方向電流となるように接続されるものとす
る。

【００９１】抵抗器Ｒ６は、トランジスタＱ２及びＱ４
の少なくとも一方がオフしている間におけるトランジス
タＱ１のゲートＧの電位が、トランジスタＱ１のソース
の電位とほぼ等しくなるようにするためのものである。
抵抗器Ｒ６の抵抗値は、トランジスタＱ２及びＱ４の少
なくとも一方がオフしている間におけるトランジスタＱ
１のゲートＧの電位が、トランジスタＱ１のソースの電
位とほぼ等しくなり、一方で、トランジスタＱ２及びＱ
４の両方がオンしている間におけるトランジスタＱ１の
ゲートＧの電位が、抵抗器Ｒ６が接続されていない場合
の値とほぼ等しいとみなせるような値に設定されてい
る。

【００９２】図９に示す整流回路において、トランジス
タＱ１のソースＳに負極性の電圧が印加されていると
き、トランジスタＱ４、抵抗器Ｒ４及びＲ５は、図７の
構成における動作と実質的に同一の動作を行い、従って
トランジスタＱ４はオンする。すると、グラウンドか
ら、トランジスタＱ４のエミッタＥ４、コレクタＣ４、
抵抗器Ｒ１、抵抗器Ｒ２、ダイオードＤｉ４及びツェナ
ーダイオードＤｚ１を経て、交流電源の両極のうち接地
されていない方の極に流れ込む電流が発生する。これに
より、抵抗器Ｒ２の両端に発生する電圧がトランジスタ
Ｑ２のエミッタＥ２−ベースＢ２間に印加される結果、
トランジスタＱ２のベースＢ２の電位はエミッタＥ２の
電位より低くなり、トランジスタＱ２はオンし、トラン
ジスタＱ３はオフする。

【００９３】トランジスタＱ２がオンすると、トランジ
スタＱ２のコレクタＣ２の電位は、エミッタＥ２の電位
とほぼ同じになる。このため、トランジスタＱ１のドレ
インＤの電位を基準としたゲートＧの電圧は、トランジ
スタＱ２のエミッタＥ２−ベースＢ２間の電圧、ダイオ
ードＤｉ４の順方向電圧、及びツェナーダイオードＤｚ
１のツェナー電圧の３者の和にほぼ等しくなる。この結
果、トランジスタＱ１のゲートＧ−ドレインＤ間の電圧
は、ドレインＤをソースとして扱い、ソースＳをドレイ
ンとして扱った場合においてトランジスタＱ１がオンす
る条件に合致するようになる。従ってトランジスタＱ１
はオンし、交流電源から供給される負極性の電圧が負荷
に供給される。

【００９４】また、ソースＳに正極性の電圧が印加され
ると、トランジスタＱ４、抵抗器Ｒ４及びＲ５は、図７
の構成における動作と実質的に同一の動作を行い、従っ
てトランジスタＱ４はオフする。この結果、トランジス
タＱ１のソースＳとゲートＧの電位はほぼ等しくなり、
トランジスタＱ１はオフする。

【００９５】交流電源から供給される交流電圧の振幅が
低下し且つ負荷が容量性であった等のため、トランジス
タＱ１のソースＳの電位がドレインＤの電位より低くな
ると、ダイオードＤｉ４及びツェナーダイオードＤｚ１
を介してドレインＤの電圧を印加されたトランジスタＱ
２のベースＢ２は、ダイオードＤｉ５及びツェナーダイ
オードＤｚ２を介してソースＳの電圧を印加されたトラ
ンジスタＱ３のベースＢ３より高電位となる。従って、
ドレインＤの電圧が負極性であっても、トランジスタＱ
３はオンし、トランジスタＱ２がオフする。また、ドレ
インＤの電圧が正極性の場合は、上述の通りトランジス
タＱ４がオフする。このため、トランジスタＱ１のゲー
トＧの電位は、ドレインＤの電圧の極性に関わらずほぼ
ソースＳの電位に等しくなる。そして、ドレインＤはソ
ースＳより高電位である。従ってトランジスタＱ１はオ
フする。

【００９６】以上説明した動作により、この整流回路は
交流電源から供給される交流電圧を半波整流し、負荷に
負極性の電圧を印加する。また、負荷が負極性の電圧を
自ら発生し、トランジスタＱ１のソースＳに当該負極性
の電圧を印加するものであっても、トランジスタＱ１を
介して交流電源の側に電流が逆流することを実質的に阻
止する。なお、トランジスタＱ２がオンした状態におけ
るトランジスタＱ１のゲートＧの電圧が、トランジスタ
がオンする程度に十分高くなるならば、ツェナーダイオ
ードＤｚ１のアノード及びカソードが接続されている箇
所同士は短絡されていてもよく、更にダイオードＤｉ４
のアノード及びカソードが接続されている箇所同士が短
絡されていてよい。また、トランジスタＱ１のソースＳ
及びドレインＤの電位が実質的に等しいときにトランジ
スタＱ２のベースＢ２及びトランジスタＱ３のベースＢ
３の電位が実質的に等しくなるならば、ツェナーダイオ
ードＤｚ２のアノード及びカソードが接続されている箇
所同士は短絡されていてもよく、更にダイオードＤｉ５
のアノード及びカソードが接続されている箇所同士が短
絡されていてよい。

【００９７】また、図１０に示すように、この整流回路
は、トランジスタＱ１がｐチャネルエンハンスメント型
ＭＯＳＦＥＴより構成されていてもよい。ただしこの場
合、トランジスタＱ２〜Ｑ４はいずれもＮＰＮ型バイポ
ーラトランジスタより構成されているものとする。ま
た、ダイオードＤｉ４及びツェナーダイオードＤｚ１よ
り構成される直列回路は、この直列回路のトランジスタ
Ｑ１に接続された側の端からトランジスタＱ２に接続さ
れた側の端に向かって電流が流れた場合、その電流がダ
イオードＤｉ３の順方向電流となるように接続されるも
のとする。また、ダイオードＤｉ５及びツェナーダイオ
ードＤｚ２より構成される直列回路は、この直列回路の
トランジスタＱ１に接続された側の端からトランジスタ
Ｑ３に接続された側の端に向かって電流が流れた場合、
その電流がダイオードＤｉ４の順方向電流となるように
接続されるものとする。

【００９８】図１０に示す整流回路の動作は、この整流
回路の各部を流れる電流の向きが図９に示す整流回路に
おけるものと逆である点を除き、図９に示す整流回路に
おける動作と実質的に同一である。

【００９９】（第３の実施の形態）図１１は、この発明
の第３の実施の形態にかかる整流回路の回路図を示す。
図示するように、この整流回路は、トランジスタＱ５〜
Ｑ７と、ダイオードＤｉ６及びＤｉ７と、変成器Ｔと、
抵抗器Ｒ７〜Ｒ１０とから構成される。

【０１００】トランジスタＱ５は、交流電源から供給さ
れる交流電圧を整流するためのものであり、ＮＰＮ型バ
イポーラトランジスタからなる。トランジスタＱ５のエ
ミッタＥ５は一対の端を備える負荷の一端に接続され、
コレクタＣ５は変成器Ｔの二次巻線のコールドエンドに
接続され、ベースＢ５は、トランジスタＱ７のコレクタ
Ｃ７に接続される。なお、負荷の他端は接地されてい
る。

【０１０１】トランジスタＱ６及びＱ７は、トランジス
タＱ５のベースＢ５に流れる電流を制御することにより
トランジスタＱ５をオン又はオフするためのものであ
り、また、例えば負荷が容量性負荷である等のため負荷
自身が電圧を発生する場合に、その電圧を検知してトラ
ンジスタＱ５をオフさせるためのものである。トランジ
スタＱ６及びＱ７は、いずれもＰＮＰ型バイポーラトラ
ンジスタからなる。

【０１０２】トランジスタＱ６のエミッタＥ６はトラン
ジスタＱ７のエミッタＥ７に接続され、コレクタＣ６は
トランジスタＱ５のコレクタＣ５に接続され、ベースＢ
６はダイオードＤｉ６のアノードに接続されている。ト
ランジスタＱ７のエミッタＥ７はトランジスタＱ６のエ
ミッタＥ６に接続され、コレクタＣ７はトランジスタＱ
５のベースＢ５に接続され、ベースＢ７はダイオードＤ
ｉ７のアノードに接続されている。

【０１０３】変成器Ｔは、トランジスタＱ５のベース電
流を供給するためのものである。変成器Ｔは、第１の実
施の形態におけるものと実質的に同一のものである。一
次巻線のホットエンド及びコールドエンドは、交流電源
の各極に１対１に接続され、一次巻線のコールドエンド
は接地される。二次巻線のホットエンドは抵抗器Ｒ７〜
Ｒ９の各々の一端に接続され、コールドエンドはトラン
ジスタＱ５のコレクタＣ５に接続されている。また、一
次巻線のホットエンド及び二次巻線のコールドエンド
は、互いに接続されている。

【０１０４】ダイオードＤｉ６及びＤｉ７は、第１の実
施の形態におけるダイオードＤｉ２及びＤｉ３と同様
に、トランジスタＱ５のエミッタＥ５及びコレクタＣ５
の電位が実質的に等しいときにトランジスタＱ６のベー
スＢ６及びトランジスタＱ７のベースＢ７の電位が実質
的に等しくなるよう、トランジスタＱ６及びＱ７が形成
する差動増幅器の動作点を調整する機能を行う。また、
エミッタＥ５−コレクタＣ５間に過大な電圧が印加され
トランジスタＱ５の破壊を招くことを防止する機能も行
う。また、ダイオードＤｉ７は、ダイオードＤｉ２と同
様にして、トランジスタＱ５をオンするために要するベ
ース電圧が確実にトランジスタＱ５のベースＢ５に印加
されるようにする。

【０１０５】ダイオードＤｉ６のアノードはトランジス
タＱ６のベースＢ６に接続され、カソードはトランジス
タＱ５のコレクタＣ５に接続されている。ダイオードＤ
ｉ７のアノードはトランジスタＱ７のベースＢ７に接続
され、カソードはトランジスタＱ５のエミッタＥ５に接
続されている。

【０１０６】抵抗器Ｒ７及びＲ８は、ダイオードＤｉ６
及びＤｉ７に順方向電流を流し、トランジスタＱ６及び
Ｑ７が後述の動作を行うように、トランジスタＱ６及び
Ｑ７の動作点を設定するためのものである。抵抗器Ｒ７
は、トランジスタＱ６のベースＢ６と、変成器Ｔの二次
巻線のホットエンドとの間に接続されている。抵抗器Ｒ
８は、トランジスタＱ７のベースＢ７と、変成器Ｔの二
次巻線のホットエンドとの間に接続されている。

【０１０７】抵抗器Ｒ９は、トランジスタＱ５のベース
Ｂ５に流れる電流の量を制限してトランジスタＱ５を破
壊から保護するためのものであり、変成器Ｔの二次巻線
のホットエンドと、エミッタＥ６及びＥ７の接続点との
間に接続される。抵抗器Ｒ９の抵抗値は、トランジスタ
Ｑ６及びＱ７が実質的に差動増幅器として機能する程度
に十分高い値に設定されている。

【０１０８】抵抗器Ｒ１０は、トランジスタＱ５のコレ
クタＣ５がエミッタＥ５より低電位でトランジスタＱ７
がオフしている場合において、後述する動作を行うこと
によって、トランジスタＱ５を確実にオフさせるための
ものである。抵抗器Ｒ１０は、トランジスタＱ５のコレ
クタＣ５とベースＢ５との間に接続されている。

【０１０９】次に、図１１に示す整流回路の動作を説明
する。なお、初期状態では、トランジスタＱ５はオフし
ており、また、電源を未だ供給されていない負荷の両端
間の電圧は、実質的に同電位であるものとする。

【０１１０】交流電源の両極から交流電圧が供給される
と、その交流電圧は、変成器Ｔの一次巻線のホットエン
ドとコールドエンドとの間に印加され、二次巻線に交流
電圧が発生する。

【０１１１】そして、コレクタＣ５に、グラウンドの電
位に対して正極性である電圧が印加されている場合に
は、変成器Ｔの二次巻線の両端間には、二次巻線のホッ
トエンドの方が高電位になる向きの電圧が発生する。こ
の結果、変成器Ｔの二次巻線のホットエンドから抵抗器
Ｒ７を経てダイオードＤｉ６に流れる順方向電流と、当
該二次巻線のホットエンドから抵抗器Ｒ８を経てダイオ
ードＤｉ７に流れる順方向電流とが発生する。

【０１１２】一方、交流電源の両極のうち接地されてい
ない方の極の電圧は、トランジスタＱ５のコレクタＣ５
にも印加される。また、トランジスタＱ５のエミッタＥ
５は負荷の一端に接続され、負荷の他端は接地されてお
り、トランジスタＱ５はオフしているため、エミッタＥ
５の電位は、グラウンドの電位にほぼ等しくなる。従っ
て、コレクタＣ５に、グラウンドの電位に対して正極性
である電圧が印加されている場合には、コレクタＣ５
は、エミッタＥ５より高電位となる。

【０１１３】この結果、ダイオードＤｉ６を介してトラ
ンジスタＱ５のコレクタＣ５の電圧を印加されたトラン
ジスタＱ６のベースＢ６は、ダイオードＤｉ７を介して
トランジスタＱ５のエミッタＥ５の電圧を印加されたト
ランジスタＱ７のベースＢ７より高電位となる。従っ
て、上述の通り実質的に差動増幅器として機能するトラ
ンジスタＱ６及びＱ７のうち、トランジスタＱ７はオン
して、トランジスタＱ６はオフする。

【０１１４】トランジスタＱ７がオンすると、トランジ
スタＱ７のコレクタＣ７の電位は、エミッタＥ７の電位
とほぼ同じになる。この結果、コレクタＣ７に接続され
ているトランジスタＱ５のベースＢ５の電位は、トラン
ジスタＱ１のエミッタＥ５の電位に、ダイオードＤｉ７
の順方向電圧及びトランジスタＱ７のベースＢ７−エミ
ッタＥ７間の電圧を加えたものにほぼ等しくなる。従っ
て、トランジスタＱ５はオンし、交流電源から供給され
る正極性の電圧は、コレクタＣ５及びエミッタＥ５を介
して、負荷に供給される。

【０１１５】コレクタＣ５に負極性の電圧が印加される
と、トランジスタＱ５のコレクタＣ５はエミッタＥ５よ
り低電位となり、従って、トランジスタＱ６のベースＢ
６は、トランジスタＱ７のベースＢ７より低電位とな
る。このため、トランジスタＱ６はオンして、トランジ
スタＱ７はオフする。従って、コレクタＣ５に負極性の
電圧が印加された場合、トランジスタＱ５のベースＢ５
に流れ込む電流を供給する電流路は実質的に遮断され、
トランジスタＱ５はオフする。

【０１１６】なお、トランジスタのコレクタＣ５がエミ
ッタＥ５より低電位で、トランジスタＱ７がオフしてい
る場合は、コレクタＣ５とベースＢ５とが抵抗器Ｒ１０
を介して接続されていることにより、ベースＢ５がコレ
クタＣ５とはほぼ同電位となる。この結果、トランジス
タＱ５のベースＢ５−コレクタＣ５間の電圧は、コレク
Ｃ５をエミッタとして扱い、エミッタＥ５をコレクタと
して扱った場合においてトランジスタＱ５がオフする条
件に合致するようになる。これにより、オフ状態のトラ
ンジスタＱ７のエミッタＥ７からコレクタＣ７へとリー
クする電流によりトランジスタＱ５が誤ってオンすると
いう事態が防止される。

【０１１７】以下、トランジスタＱ５のコレクタＣ５に
正極性の電圧が印加されると、トランジスタＱ５はオン
し、コレクタＣ５に負極性の電圧が印加されると、トラ
ンジスタＱ５はオフする。この結果、交流電源から供給
される交流電圧は半波整流され、エミッタＥ５より、負
荷の両端のうち接地されていない側の端に正極性の電圧
が印加される。

【０１１８】また、交流電源から供給される交流電圧の
振幅が低下したり該交流電圧の供給が実質的に途絶えた
りした場合などにおいて、例えば、負荷が容量性の負荷
であった等の場合は、負荷の両端のうち、トランジスタ
Ｑ５のエミッタＥ５に接続されている側の端から、エミ
ッタＥ５に正極性の電圧が印加される。このため、コレ
クタＣ５の電位はエミッタＥ５の電位より低くなる。従
って、この場合も、トランジスタＱ５のベースＢ５に流
れ込む電流を供給する電流路は実質的に遮断され、トラ
ンジスタＱ５はオフする。

【０１１９】トランジスタＱ５がオフすることにより、
負荷の一端からエミッタＥ５及びコレクタＣ５を介して
交流電源に電流が逆流することが実質的に阻止される。
以上説明したとおり、この整流回路は、負荷が、その両
端のうち、トランジスタＱ５に接続されている側の端に
正極性の電圧を自ら発生するものであっても、トランジ
スタＱ５を介して交流電源の側に電流が逆流することを
実質的に阻止する。

【０１２０】（第４の実施の形態）図１２は、この発明
の第４の実施の形態にかかる整流回路の回路図を示す。
図示するように、この整流回路は、トランジスタＱ８〜
Ｑ１１と、変成器Ｔと、抵抗器Ｒ１１〜Ｒ１５、ダイオ
ードＤｉ８とから構成される。

【０１２１】トランジスタＱ８は、交流電源から供給さ
れる交流電圧を整流するためのものであり、ＮＰＮ型バ
イポーラトランジスタからなる。トランジスタＱ８のエ
ミッタＥ８は、一対の端を備える負荷の一端に接続さ
れ、コレクタＣ８は変成器Ｔの二次巻線のコールドエン
ドに接続され、ベースＢ８は、抵抗器Ｒ１４及びＲ１５
の接続点に接続される。なお、負荷の他端は接地されて
いる。

【０１２２】トランジスタＱ９及びＱ１０は、トランジ
スタＱ８のコレクタＣ８とエミッタＥ８との間の電圧の
極性に応じて、後述する動作によりトランジスタＱ１１
をオン又はオフさせるためのものであり、いずれもＮＰ
Ｎ型バイポーラトランジスタからなる。

【０１２３】トランジスタＱ９のエミッタＥ９はトラン
ジスタＱ８のコレクタＣ８に接続され、コレクタＣ９は
抵抗器Ｒ１１の一端と、トランジスタＱ９自身のベース
Ｂ９と、トランジスタＱ１０のベースＢ１０とに接続さ
れている。トランジスタＱ１０のエミッタＥ１０はトラ
ンジスタＱ８のエミッタＥ８に接続され、コレクタＣ１
０は、抵抗器Ｒ１２の両端のうち、トランジスタＱ１１
に接続されていない方の端に接続され、ベースＢ１０
は、上述の通り、トランジスタＱ９のベースＢ９及びコ
レクタＣ９に接続されている。

【０１２４】トランジスタＱ１１は、トランジスタＱ８
のベースＢ８に流れる電流を制御することによりトラン
ジスタＱ８をオン又はオフするためのものであり、ＰＮ
Ｐ型バイポーラトランジスタからなる。トランジスタＱ
１１のエミッタＥ１１はダイオードＤｉ８のカソードに
接続され、コレクタＣ１１は、抵抗器Ｒ１４の両端のう
ちトランジスタＱ８に接続されてない方の端に接続さ
れ、ベースＢ１１は抵抗器Ｒ１２及びＲ１３の接続点に
接続されている。

【０１２５】変成器Ｔは、第１及び第３の実施の形態に
おけるものと実質的に同一のものである。変成器Ｔの一
次巻線のホットエンド及びコールドエンドは、交流電源
の各極に１対１に接続され、一次巻線のコールドエンド
は接地される。二次巻線のホットエンドはダイオードＤ
ｉ８のアノードに接続され、コールドエンドはトランジ
スタＱ８のコレクタＣ８に接続されている。また、一次
巻線のホットエンド及び二次巻線のコールドエンドは、
互いに接続されている。

【０１２６】ダイオードＤｉ８は、トランジスタＱ１１
のエミッタＥ１１及びコレクタＣ１１を介して、トラン
ジスタＱ８のベースＢ８に電流を供給し、更に、トラン
ジスタＱ８のベースＢ８から電流が流れ出るような向き
の逆電圧がコレクタＣ８−ベースＢ８間などに印加され
るのを阻止するためのものである。ダイオードＤｉ８の
アノードは変成器Ｔの二次巻線のホットエンドに接続さ
れ、カソードは、トランジスタＱ１１のエミッタＥ８
と、抵抗器Ｒ１１の両端のうちトランジスタＱ９に接続
されていない方の端とに接続される。

【０１２７】抵抗器Ｒ１１は、トランジスタＱ９のエミ
ッタＥ９−コレクタＣ９間に流れる電流の大きさを制限
するためのものであり、ダイオードＤｉ８のカソードと
トランジスタＱ９のコレクタＣ９との間に接続されてい
る。

【０１２８】抵抗器Ｒ１２及びＲ１３は、トランジスタ
Ｑ１０がオンしたときにトランジスタＱ１１がオンする
ような電圧が、トランジスタＱ１１のベースＢ１１に印
加されるようにするためのものである。抵抗器Ｒ１２は
トランジスタＱ１１のベースＢ１１とトランジスタＱ１
０のコレクタＣ１０との間に接続され、抵抗器Ｒ１３は
トランジスタＱ１１のベースＢ１１及びエミッタＥ１１
の間に接続されている。

【０１２９】抵抗器Ｒ１４は、トランジスタＱ８のベー
スＢ８に流れ込むベース電流の大きさを制限するための
ものであり、トランジスタＱ８のベースＢ８とトランジ
スタＱ１１のコレクタＣ１１との間に接続されている。

【０１３０】抵抗器Ｒ１５は、トランジスタＱ８のコレ
クタＣ８がエミッタＥ８より低電位で、ダイオードＤｉ
８が逆バイアスされていたりトランジスタＱ１１がオフ
していたりする場合に、後述する動作を行うことによっ
て、トランジスタＱ８を確実にオフさせるためのもので
ある。抵抗器Ｒ１５は、トランジスタＱ８のベースＢ８
及びコレクタＣ８の間に接続されている。

【０１３１】次に、図１２に示す整流回路の動作を説明
する。なお、初期状態では、トランジスタＱ８はオフし
ており、また、電源を未だ供給されていない負荷の両端
間の電圧は、実質的に同電位であるものとする。

【０１３２】交流電源の両極から交流電圧が供給される
と、その交流電圧は、変成器Ｔの一次巻線のホットエン
ドとコールドエンドとの間に印加される。そして、一次
巻線のホットエンドが正極性になると、変成器Ｔの二次
巻線の両端間には、二次巻線のホットエンドの方が高電
位になる向きの電圧が発生する。

【０１３３】すると、二次巻線のホットエンドから、ダ
イオードＤｉ８、抵抗器Ｒ１１、トランジスタＱ１０の
ベースＢ１０及びエミッタＥ１０を経て負荷へと流れる
電流路が発生し、トランジスタＱ１０がオンする。

【０１３４】トランジスタＱ１０がオンすると、変成器
Ｔの二次巻線のホットエンドから、ダイオードＤｉ８、
抵抗器Ｒ１３、抵抗器Ｒ１２、トランジスタＱ１０のコ
レクタＣ１０及びエミッタＥ１０を経て負荷に流れる電
流が発生し、この電流により、抵抗器Ｒ１３の両端に電
圧降下が発生する。

【０１３５】抵抗器Ｒ１３の両端の電圧は、トランジス
タＱ１１のエミッタＥ１１−ベースＢ１１間に印加さ
れ、この結果、トランジスタＱ１１はオンし、変成器Ｔ
の二次巻線のホットエンドから、ダイオードＤｉ８、ト
ランジスタＱ１１のエミッタＥ１１、コレクタＣ１１、
抵抗器Ｒ１４を経てトランジスタＱ８のベースＢ８に流
れ込む電流が発生し、トランジスタＱ８はオンする。こ
の結果、交流電源から供給される正極性の電圧は、コレ
クタＣ８及びエミッタＥ８を介して、負荷に供給され
る。

【０１３６】なお、交流電源の両極のうち接地されてい
ない方の極に発生している正極性の電圧はトランジスタ
Ｑ８のコレクタＣ８にも印加され、一方、トランジスタ
Ｑ８のエミッタＥ８は、電位がほぼグラウンドの電位に
等しい負荷の一端に接続されている。従って、トランジ
スタＱ８のコレクタＣ８に接続されているトランジスタ
Ｑ９のエミッタＥ９は、トランジスタＱ８のエミッタＥ
８に接続されているトランジスタＱ１０のエミッタＥ１
０より高電位となる。また、トランジスタＱ９のベース
Ｂ９及びトランジスタＱ１０のベースＢ１０は、互いに
接続されているため実質的に同電位であり、トランジス
タＱ１０のエミッタＥ１０の電位を基準として、エミッ
タＥ１０及びベースＢ１０が形成するダイオードの順方
向電圧にほぼ等しい電圧（例えば約０．６ボルト）を有
する。このため、トランジスタＱ９のエミッタＥ９の電
位を基準としたベースＢ９の電圧は、トランジスタＱ９
をオンさせるに十分な高さを有さず、従ってトランジス
タＱ９はオフする。

【０１３７】そして、交流電源の両極のうち接地されて
いない方の極から、トランジスタＱ８のコレクタＣ８に
負極性の電圧が印加されるとき、変成器Ｔの二次巻線の
両端間には、コールドエンドよりホットエンドの方が低
電位となる向きの電圧が発生する。このためダイオード
Ｄｉ８は逆バイアスされ、変成器Ｔの二次巻線のホット
エンドから、ダイオードＤｉ８、トランジスタＱ１１の
エミッタＥ１１、コレクタＣ１１、抵抗器Ｒ１４を経て
トランジスタＱ８のベースＢ８に流れ込む上述の電流は
実質的に遮断される。従ってトランジスタＱ８はオフす
る。

【０１３８】なお、トランジスタのコレクタＣ８がエミ
ッタＥ８より低電位で、ダイオードＤｉ８が逆バイアス
されている場合は、コレクタＣ８とベースＢ８とが抵抗
器Ｒ１５を介して接続されていることにより、ベースＢ
８がコレクタＣ８とはほぼ同電位となる。この結果、ト
ランジスタＱ８のベースＢ８−コレクタＣ８間の電圧
は、コレクＣ８をエミッタとして扱い、エミッタＥ８を
コレクタとして扱った場合においてトランジスタＱ８が
オフする条件に合致するようになる。これにより、抵抗
器Ｒ１４に流れる微少な電流（例えば、トランジスタＱ
１０のエミッタＥ１０−コレクタＣ１０間及びトランジ
スタＱ１１のベースＢ１１−コレクタＣ１１間を順にリ
ークする等して抵抗器Ｒ１４に流れる電流）によりトラ
ンジスタＱ８が誤ってオンする、という事態が防止され
る。

【０１３９】以下、トランジスタＱ８のコレクタＣ８に
正極性の電圧が印加されると、トランジスタＱ８はオン
し、コレクタＣ８に負極性の電圧が印加されると、トラ
ンジスタＱ８はオフする。この結果、交流電源から供給
される交流電圧は半波整流され、エミッタＥ８より、負
荷の両端のうち接地されていない側の端に正極性の電圧
が印加される。

【０１４０】また、負荷の両端のうち、トランジスタＱ
８のエミッタＥ８に接続されている側の端から、エミッ
タＥ８に正極性の電圧が印加され、エミッタＥ８の電位
がコレクタＣ８の電位より高くなると、トランジスタＱ
１０のエミッタＥ１０の電位を基準としたベースＢ１０
の電圧が低下し、トランジスタＱ１０はオフする。この
結果、抵抗器Ｒ１３の両端には実質的に電圧降下が発生
しなくなり、このためトランジスタＱ１１のベースＢ１
１−エミッタＥ１１間の電圧はほぼ０ボルトとなり、ト
ランジスタＱ１１はオフする。従って、この場合も、ト
ランジスタＱ８のベースＢ８に流れ込む電流を供給する
電流路は実質的に遮断され、トランジスタＱ８はオフす
る。

【０１４１】なお、トランジスタのコレクタＣ８がエミ
ッタＥ８より低電位で、トランジスタＱ１１がオフして
いる場合も、抵抗器Ｒ１５によりベースＢ８はコレクタ
Ｃ８とはほぼ同電位に保たれる。この結果、トランジス
タＱ８のベースＢ８−コレクタＣ８間の電圧は、コレク
Ｃ８をエミッタとして扱い、エミッタＥ８をコレクタと
して扱った場合においてトランジスタＱ８がオフする条
件に合致するようになる。これにより、オフ状態のトラ
ンジスタＱ１１のエミッタＥ１１からコレクタＣ１１へ
とリークする微少な電流によりトランジスタＱ８が誤っ
てオンするという事態が防止される。

【０１４２】トランジスタＱ８がオフすることにより、
負荷の一端からエミッタＥ８及びコレクタＣ８を介して
交流電源に電流が逆流することが実質的に阻止される。
以上説明したとおり、この整流回路は、負荷が、その両
端のうち、トランジスタＱ８に接続されている側の端に
正極性の電圧を自ら発生するものであっても、トランジ
スタＱ８を介して交流電源の側に電流が逆流することを
実質的に阻止する。

【０１４３】（第５の実施の形態）図１３は、この発明
の第５の実施の形態にかかる整流回路の回路図を示す。
図示するように、この整流回路は、トランジスタＱ１２
〜Ｑ１５と、抵抗器Ｒ１６〜Ｒ２２と、ダイオードＤｉ
９及びＤｉ１０とから構成される。

【０１４４】トランジスタＱ１２は、交流電源から供給
される交流電圧を整流するためのものであり、ｐチャネ
ルエンハンスメント型ＭＯＳＦＥＴからなる。トランジ
スタＱ１２のドレインＤは交流電源の一方の極に接続さ
れ、ソースＳは、一対の端を備える負荷の一端に接続さ
れ、ゲートＧは、抵抗器Ｒ１９及びＲ２０の接続点に接
続される。なお、交流電源の他方の極と、負荷の他端と
は、いずれも接地されている。

【０１４５】トランジスタＱ１３及びＱ１４は、トラン
ジスタＱ１２のコレクタＣ１１とエミッタＥ１２との間
の電圧の極性に応じて、後述する動作によりトランジス
タＱ１５をオン又はオフさせるためのものであり、いず
れもＰＮＰ型バイポーラトランジスタからなる。

【０１４６】トランジスタＱ１３のエミッタＥ１３はダ
イオードＤｉ９のカソード及び抵抗器Ｒ２１の両端のう
ち接地されていない方の端に接続され、コレクタＣ１３
は、抵抗器Ｒ１６の両端のうち、トランジスタＱ１５に
接続されていない方の端に接続され、ベースＢ１３は、
トランジスタＱ１４のベースＢ１４及びコレクタＣ１４
に接続されている。

【０１４７】トランジスタＱ１４のエミッタＥ１４はダ
イオードＤｉ１０のカソード及び抵抗器Ｒ２２の両端の
うち接地されてない方の端とに接続され、コレクタＣ４
は、抵抗器Ｒ１８の両端のうち接地されてない方の端
と、トランジスタＣ１４自身のベースＢ１４と、トラン
ジスタＱ１３のベースＢ１３とに接続されている。

【０１４８】トランジスタＱ１５は、抵抗器Ｒ１９及び
Ｒ２０に電流を流して電圧降下を発生させることにより
トランジスタＱ１２のゲートＧに印加されるゲート電圧
を制御して、トランジスタＱ１２をオン又はオフするた
めのものであり、ＮＰＮ型バイポーラトランジスタから
なる。トランジスタＱ１５のエミッタＥ１５は接地さ
れ、コレクタＣ１５は、抵抗器Ｒ１９の両端のうちトラ
ンジスタＱ１２に接続されてない方の端に接続され、ベ
ースＢ１５は抵抗器Ｒ１６及びＲ１７の接続点に接続さ
れている。

【０１４９】ダイオードＤｉ９及びＤｉ１０は、トラン
ジスタＱ１２のソースＳ及びドレインＤの電位が実質的
に等しいときに、トランジスタＱ１３のエミッタＥ１３
及びトランジスタＱ１４のエミッタＥ１４の電位が実質
的に等しくなるよう、トランジスタＱ１３及びＱ１４の
動作点を調整する機能を行う。

【０１５０】ダイオードＤｉ９のアノードはトランジス
タＱ１２のドレインＤに接続され、カソードはトランジ
スタＱ１３のエミッタＥ１３と、抵抗器Ｒ２１の両端の
うち接地されていない方の端に接続されている。ダイオ
ードＤｉ１０のアノードはトランジスタＱ１２のソース
Ｓに接続され、カソードはトランジスタＱ１４のエミッ
タＥ１４と、抵抗器Ｒ２２の両端のうち接地されていな
い方の端に接続されている。

【０１５１】抵抗器Ｒ１６及びＲ１７は、トランジスタ
Ｑ１３がオンしたときにトランジスタＱ１５がオンする
ような電圧が、トランジスタＱ１５のベースＢ１５に印
加されるようにするためのものである。抵抗器Ｒ１６は
トランジスタＱ１５のベースＢ１５とトランジスタＱ１
３のコレクタＣ１３との間に接続され、抵抗器Ｒ１７の
一端はトランジスタＱ１５のベースＢ１５に接続され、
他端は接地されている。

【０１５２】抵抗器Ｒ１８は、トランジスタＱ１４のエ
ミッタＥ１４−コレクタＣ１４間に流れる電流の大きさ
を制限するためのものであり、その一端はトランジスタ
Ｑ１４のエミッタＣ１４に接続され、他端は接地されて
いる。

【０１５３】抵抗器Ｒ１９及びＲ２０は、トランジスタ
Ｑ１５がオンしたときにトランジスタＱ１２がオンする
ような電圧が、トランジスタＱ１２のゲートＧに印加さ
れるようにするためのものである。抵抗器Ｒ１９は、ト
ランジスタＱ１２のゲートＧとトランジスタＱ１５のコ
レクタＣ１５との間に接続されている。抵抗器Ｒ２０
は、トランジスタＱ１２のゲートＧ及びソースＳの間に
接続されている。

【０１５４】抵抗器Ｒ２１及びＲ２２は、ダイオードＤ
ｉ９及びＤｉ１０を順バイアスするためのものである。
抵抗器Ｒ２１の一端はダイオードＤｉ９のカソードに接
続され、他端は接地されている。抵抗器Ｒ２２の一端は
ダイオードＤｉ１０のカソードに接続され、他端は接地
されている。

【０１５５】次に、図１３に示す整流回路の動作を説明
する。なお、初期状態では、トランジスタＱ１２はオフ
しており、また、電源を未だ供給されていない負荷の両
端間の電圧は、実質的に同電位であるものとする。

【０１５６】図１３に示す整流回路において、トランジ
スタＱ１２のドレインＤに正極性の電圧が印加されてい
るときには、交流電源の接地されていない方の端から、
ダイオードＤｉ９及び抵抗器Ｒ２１を経てグラウンドに
流れる電流が発生し、ダイオードＤｉ９は順バイアスさ
れる。

【０１５７】この結果、トランジスタＱ１３のエミッタ
Ｅ１３には、ダイオードＤｉ９を介して交流電源の接地
されていない方の端の電圧が印加され、一方、ベースＢ
１３から、抵抗器Ｒ１８を経てグラウンドに至る電流路
には、トランジスタＱ１３のベース電流が流れる。従っ
てトランジスタＱ１３はオンする。

【０１５８】トランジスタＱ１３がオンすると、交流電
源の接地されていない方の端から、ダイオードＤｉ９、
トランジスタＱ１３のエミッタＥ１３及びコレクタＣ１
３、抵抗器Ｒ１６、抵抗器Ｒ１７を経てグラウンドに流
れる電流が発生し、この電流により、抵抗器Ｒ１７の両
端に電圧降下が発生する。

【０１５９】抵抗器Ｒ１７の両端の電圧は、トランジス
タＱ１５のエミッタＥ１５−ベースＢ１５間に印加さ
れ、トランジスタＱ１５はオンする。すると、交流電源
の接地されていない方の端から、トランジスタＱ１２の
寄生ダイオード、抵抗器Ｒ２０、Ｒ１９、トランジスタ
Ｑ１５のコレクタＣ１５及びエミッタＥ１５を経てグラ
ウンドに流れる電流が発生し、この電流により、抵抗器
Ｒ２０の両端に電圧降下が発生してトランジスタＱ１２
のゲートＧの電位が降下し、トランジスタＱ１２はオン
する。この結果、交流電源から供給される正極性の電圧
は、ドレインＤ及びソースＳを介して、負荷に供給され
る。

【０１６０】なお、トランジスタＱ１４のエミッタＥ１
４は、ダイオードＤｉ１０を介して、電位がほぼグラウ
ンドの電位に等しい負荷の一端に接続されている。この
ため、エミッタＥ１４の電位は、ダイオードＤｉ１０が
順バイアスされていれば、グラウンドの電位にダイオー
ドＤｉ１０の順方向電圧を加えた値にほぼ等しくなり、
また、ダイオードＤｉ１０が逆バイアスされていれば、
抵抗器Ｒ２２を介して印加されるグラウンドの電位にほ
ぼ等しくなる。従って、トランジスタＱ１４のエミッタ
Ｅ１４は、トランジスタＱ１３のエミッタＥ１３より低
電位となる。また、トランジスタＱ１３のベースＢ１３
及びトランジスタＱ１４のベースＢ１４は、互いに接続
されているため実質的に同電位であり、トランジスタＱ
１３のエミッタＥ１３の電位を基準として、エミッタＥ
１３及びベースＢ１３が形成するダイオードの順方向電
圧にほぼ等しい電圧を有する。このため、トランジスタ
Ｑ１４のエミッタＥ１４の電位を基準としたベースＢ１
４の電圧は、トランジスタＱ１４をオンさせるに十分な
低さを有さず、従ってトランジスタＱ１４はオフする。

【０１６１】交流電源の両極のうち接地されていない方
の極から、トランジスタＱ１２のドレインＤに負極性の
電圧が印加されるとき、ダイオードＤｉ９は逆バイアス
されるので、トランジスタＱ１３のエミッタＥ１３−コ
レクタＣ１３間に流れる電流を供給される電流路は実質
的に遮断される。このため、抵抗器Ｒ１７の両端には実
質的に電圧降下が生じず、このためトランジスタＱ１５
はオフする。従って、抵抗器Ｒ２０の両端には実質的に
電圧降下が生じず、トランジスタＱ１２はオフする。

【０１６２】以下、トランジスタＱ１２のドレインＤに
正極性の電圧が印加されると、トランジスタＱ１２はオ
ンし、ドレインＤに負極性の電圧が印加されると、トラ
ンジスタＱ１２はオフする。この結果、交流電源から供
給される交流電圧は半波整流され、ソースＳより、負荷
の両端のうち接地されていない側の端に正極性の電圧が
印加される。

【０１６３】また、負荷の両端のうち、トランジスタＱ
１２のソースＳに接続されている側の端から、ソースＳ
に正極性の電圧が印加され、ソースＳの電位がドレイン
Ｄの電位より高くなったとする。この場合、ダイオード
Ｄｉ１０は順バイアスされるので、トランジスタＱ１４
のベースＢ１４の電圧は、トランジスタＱ１２のソース
Ｓの電圧からダイオードＤｉ１０の順方向電圧を差し引
き、更にエミッタＥ１４及びベースＢ１４が形成するダ
イオードの順方向電圧を差し引いた値にほぼ等しくな
る。そして、トランジスタＱ１３のベースＢ１３は、ト
ランジスタＱ１４のベースＢ１４とほぼ同電位となる。
このため、トランジスタＱ１３のエミッタＥ１３の電位
を基準としたベースＢ１３の電圧は、トランジスタＱ１
３をオンさせるに十分な低さを有さず、従ってトランジ
スタＱ１３はオフする。このため、抵抗器Ｒ２０の両端
には電圧降下が実質的に生じず、トランジスタＱ１２の
ゲートＧはソースＳとほぼ同電位となり、トランジスタ
Ｑ１２は、ソースＳに印加されている電圧の極性に関わ
らずオフする。

【０１６４】トランジスタＱ１２がオフすることによ
り、負荷の一端からトランジスタＱ１２のソースＳ及び
ドレインＤを介して交流電源に電流が逆流することが実
質的に阻止される。以上説明したとおり、この整流回路
は、負荷が、その両端のうち、トランジスタＱ１２に接
続されている側の端に正極性の電圧を自ら発生するもの
であっても、トランジスタＱ１２を介して交流電源の側
に電流が逆流することを実質的に阻止する。なお、トラ
ンジスタＱ１２のソースＳ及びドレインＤの電位が実質
的に等しいときにトランジスタＱ１３のエミッタＥ１３
及びトランジスタＱ１４のエミッタＥ１４の電位が実質
的に等しくなるならば、ダイオードＤｉ９のアノード及
びカソードが接続されている箇所同士も、ダイオードＤ
ｉ１０のアノード及びカソードが接続されている箇所同
士も、短絡されていてよい。

【０１６５】以上、この発明の実施の形態にかかる整流
回路を説明したが、この発明の整流回路の構成は上述の
実施の形態に限られない。この発明の整流回路は、例え
ば図１４に示すように、エミッタ又はソースが交流電源
の一端に接続され、コレクタ又はドレインが負荷の一端
に接続されたトランジスタ（バイポーラトランジスタ又
はＦＥＴ）と、該トランジスタのエミッタ及びベース
（又はソース及びゲート）に接続された制御回路と、ト
ランジスタのコレクタ（又はドレイン）及び制御回路に
接続された逆流防止回路とからなるものであればよい
（なお、図１４に示すように、交流電源の他端及び負荷
の他端は接地されていればよい）。

【０１６６】そして、図１４に示す制御回路は、トラン
ジスタのエミッタ又はソースに印加された電圧を検知
し、所定の極性の電圧が検知されたときにトランジスタ
をオンにする電圧をトランジスタのベース又はゲートに
印加し、所定の極性の逆の極性の電圧が検知されたとき
にはトランジスタをオフにする電圧を該ベース又は該ゲ
ートに印加するものであればよい。これにより、負荷の
両端のうち、トランジスタのコレクタ又はドレインに接
続されている側の端には所定の極性の電圧が印加され
る。すなわち、交流電源の電圧は整流される。また、図
１４に示す逆流防止回路は、トランジスタのコレクタ又
はドレインに印加された電圧を検知し、該コレクタ又は
該ドレインに、所定の向きと逆向きに電流が流れるよう
な電圧が印加されているときに、制御回路を制御して、
トランジスタをオフにする電圧をトランジスタのベース
又はゲートに印加するものであればよい。これにより、
該逆向きの電流は実質的に阻止される。

【０１６７】なお、図１４に示す整流回路においても、
トランジスタのエミッタ又はソースが接続されるべき箇
所にコレクタ又はドレインが接続され、コレクタ又はド
レインが接続されるべき箇所にエミッタ又はソースが接
続されてもよい。

【０１６８】

【発明の効果】以上説明したように、この発明によれ
ば、駆動用の電源を要せず、低損失で交流を整流するこ
とができる整流回路が実現される。また、この発明によ
れば、負荷から交流電源への電流の逆流を防止すること
ができる整流回路が実現される。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態に係る整流回路の
構成を示す回路図である。

【図２】図１の整流回路の変形例を示す回路図である。

【図３】図１の整流回路の変形例を示す回路図である。

【図４】図１の整流回路の変形例を示す回路図である。

【図５】図１の整流回路の変形例を示す回路図である。

【図６】図１の整流回路の変形例を示す回路図である。

【図７】この発明の第２の実施の形態に係る整流回路の
構成を示す図である。

【図８】図７の整流回路の変形例を示す回路図である。

【図９】図７の整流回路の変形例を示す回路図である。

【図１０】図７の整流回路の変形例を示す回路図であ
る。

【図１１】この発明の第３の実施の形態に係る整流回路
の構成を示す図である。

【図１２】この発明の第４の実施の形態に係る整流回路
の構成を示す図である。

【図１３】この発明の第５の実施の形態に係る整流回路
の構成を示す図である。

【図１４】この発明の実施の形態に係る整流回路の構成
を示す図である。

【符号の説明】

Ｄｉ１〜Ｄｉ１０ ダイオード Ｑ１〜Ｑ１５ トランジスタ Ｒ１〜Ｒ２２ 抵抗器 Ｔ 変成器

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】第１、第２及び第３のトランジスタと、前
   記第１のトランジスタをオンさせるための信号を供給す
   るドライブ用信号源と、より構成され、 前記第１のトランジスタは、第１の制御端及び第１の電
   流路を備え、前記第１の電流路の一端に整流対象電圧を
   受け、前記第１の制御端に印加される信号に従ってオン
   又はオフすることにより前記第１の電流路の他端に整流
   後の電圧を出力して、前記第１の電流路の他端に接続さ
   れた外部の負荷に電力を供給し、 前記第２のトランジスタは、前記第１の電流路の前記一
   端に接続された第２の制御端と、一端が前記第１の制御
   端に接続された第２の電流路と、を備え、 前記第３のトランジスタは、前記第１の電流路の前記他
   端に接続された第３の制御端と、一端が前記第１の電流
   路の前記他端に接続された第３の電流路と、を備え、 前記第２の電流路の他端及び前記第３の電流路の他端が
   更に前記ドライブ用信号源に接続されることにより、前
   記第２及び第３のトランジスタは差動増幅回路を形成し
   ており、 前記差動増幅回路は、前記第２及び第３の制御端の電位
   差に基づいて、前記第１の電流路に印加された電圧の向
   きを検知し、前記第１の電流路に所定の方向に電流を流
   す向きの電圧が印加されたとき前記第２の電流路をオン
   させて前記ドライブ用信号源から供給される前記信号を
   前記第１の制御端に印加し、前記第１の電流路に前記所
   定の方向とは逆方向に電流を流す向きの電圧が印加され
   たとき、前記第２の電流路に供給されるべき前記信号を
   前記第３の電流路に流すことによって前記第２の電流路
   を実質的にオフさせて前記ドライブ用信号源から供給さ
   れる前記信号を実質的に遮断することにより、前記第１
   のトランジスタに前記整流対象電圧を整流させ、前記ドライブ用信号源は、 前記整流対象電圧が両端に印加された一次巻線と、前記
   一次巻線に磁気的に結合された二次巻線とを備える変成
   器と、 前記変成器の前記二次巻線に接続され、前記二次巻線に
   発生する電流を前記第 ２の電流路に供給する回路と、 から構成されている、 ことを特徴とする整流回路。
2. 【請求項２】第１、第２及び第３のトランジスタと、前
   記第１のトランジスタをオンさせるための信号を供給す
   るドライブ用信号源と、より構成され、 前記第１のトランジスタは、第１の制御端及び第１の電
   流路を備え、前記第１の電流路の一端に整流対象電圧を
   受け、前記第１の制御端に印加される信号に従ってオン
   又はオフすることにより前記第１の電流路の他端に整流
   後の電圧を出力して、前記第１の電流路の他端に接続さ
   れた外部の負荷に電力を供給し、 前記第２のトランジスタは、前記第１の電流路の前記一
   端に接続された第２の制御端と、一端が前記第１の制御
   端に接続された第２の電流路と、を備え、 前記第３のトランジスタは、前記第１の電流路の前記他
   端に接続された第３の制御端と、一端が前記第１の電流
   路の前記他端に接続された第３の電流路と、を備え、 前記第２の電流路の他端及び前記第３の電流路の他端が
   更に前記ドライブ用信号源に接続されることにより、前
   記第２及び第３のトランジスタは差動増幅回路を形成し
   ており、 前記差動増幅回路は、前記第２及び第３の制御端の電位
   差に基づいて、前記第１の電流路に印加された電圧の向
   きを検知し、前記第１の電流路に所定の方向に電流を流
   す向きの電圧が印加されたとき前記第２の電流路をオン
   させて前記ドライブ用信号源から供給される前記信号を
   前記第１の制御端に印加し、前記第１の電流路に前記所
   定の方向とは逆方向に電流を流す向きの電圧が印加され
   たとき、前記第２の電流路に供給されるべき前記信号を
   前記第３の電流路に流すことによって前記第２の電流路
   を実質的にオフさせて前記ドライブ用信号源から供給さ
   れる前記信号を実質的に遮断することにより、前記第１
   のトランジスタに前記整流対象電圧を整流させ、 前記ドライブ用信号源は、 前記第１の電流路の一端に接続された一次巻線と、前記
   一次巻線に磁気的に結合された二次巻線とを備える変成
   器と、 前記変成器の前記二次巻線に接続され、前記二次巻線に
   発生する電流を前記第２の電流路に供給する回路と、 から構成されている、 ことを特徴とする整流回路。
3. 【請求項３】前記第１のトランジスタは電界効果トラン
   ジスタから構成され、 前記第１の電流路の両端は前記電界効果トランジスタの
   ソースとドレインから構成され、前記第１の制御端は前
   記電界効果トランジスタのゲートから構成され、 前記差動増幅回路は、前記電界効果トランジスタの前記
   ソース及び前記ドレインの間の電圧を検出し、検出した
   電圧に応じて、該電界効果トランジスタをオン又はオフ
   させるゲート電圧を前記ドライブ用信号源から前記電界
   効果トランジスタの前記ゲートに供給する、 ことを特徴とする請求項１又は２に記載の整流回路。
4. 【請求項４】前記第１のトランジスタはバイポーラトラ
   ンジスタから構成され、 前記第１の電流路の両端は前記バイポーラトランジスタ
   のエミッタとコレクタから構成され、前記第１のトラン
   ジスタの前記制御端は前記バイポーラトランジスタのベ
   ースから構成され、 前記差動増幅回路は、前記バイポーラトランジスタの前
   記エミッタ及び前記コレクタの間の電圧を検出し、検出
   した電圧に応じて、該バイポーラトランジスタをオン又
   はオフさせるベース電流を前記ドライブ用信号源から前
   記バイポーラトランジスタの前記ベースに供給する、 ことを特徴とする請求項１又は２に記載の整流回路。
5. 【請求項５】前記バイポーラトランジスタはＰＮＰバイ
   ポーラトランジスタから構成され、 前記第１の電流路の一端は該ＰＮＰバイポーラトランジ
   スタのエミッタから構成され、前記第１の電流路の他端
   は該ＰＮＰバイポーラトランジスタのコレクタから構成
   され、前記第１の制御端は該ＰＮＰバイポーラトランジ
   スタのベースから構成され、 前記差動増幅回路は、前記エミッタに正極性の電位が印
   加された時に、該ＰＮＰバイポーラトランジスタをオン
   させる電圧及び電流を前記ドライブ用信号源から前記ベ
   ースに供給し、前記エミッタに負極性の電圧が印加され
   た時に、該ＰＮＰバイポーラトランジスタをオフさせる
   電圧及び電流を前記ドライブ用信号源から前記ベースに
   供給する回路から構成される、 ことを特徴とする請求項４に記載の整流回路。
6. 【請求項６】前記バイポーラトランジスタはＮＰＮバイ
   ポーラトランジスタから構成され、 前記第１の電流路の一端は該ＮＰＮバイポーラトランジ
   スタのエミッタから構成され、前記第１の電流路の他端
   は該ＮＰＮバイポーラトランジスタのコレクタから構成
   され、前記第１の制御端は該ＮＰＮバイポーラトランジ
   スタのベースから構成され、 前記差動増幅回路は、前記エミッタに負極性の電位が印
   加された時に、該ＰＮＰバイポーラトランジスタをオン
   させる電圧及び電流を前記ドライブ用信号源から前記ベ
   ースに供給し、前記エミッタに正極性の電圧が印加され
   た時に、該ＰＮＰバイポーラトランジスタをオフさせる
   電圧及び電流を前記ドライブ用信号源から前記ベースに
   供給する回路から構成される、 ことを特徴とする請求項４に記載の整流回路。
7. 【請求項７】前記差動増幅回路は、前記第１のトランジ
   スタをその飽和領域でオンさせる、 ことを特徴とする請求項１乃至６のいずれか１項に記載
   の整流回路。