JP3147129B2 - タイミング発生装置 - Google Patents
タイミング発生装置Info
- Publication number
- JP3147129B2 JP3147129B2 JP17072392A JP17072392A JP3147129B2 JP 3147129 B2 JP3147129 B2 JP 3147129B2 JP 17072392 A JP17072392 A JP 17072392A JP 17072392 A JP17072392 A JP 17072392A JP 3147129 B2 JP3147129 B2 JP 3147129B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- signal
- delay circuit
- clock
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩテスタのタイミ
ング発生装置に関し、更に詳しくは、基本クロックの周
期よりも高い周期設定分解能を有し、且つ、エッジタイ
ミング設定分解能の高いエッジ信号を得ることができる
タイミング発生装置に関する。
ング発生装置に関し、更に詳しくは、基本クロックの周
期よりも高い周期設定分解能を有し、且つ、エッジタイ
ミング設定分解能の高いエッジ信号を得ることができる
タイミング発生装置に関する。
【０００２】
【従来の技術】図３は、従来のタイミング発生装置の構
成ブロック図である。図中、１０は周期発生器で、複数
のエッジ発生器２０にレート信号Ｓ1dとエッジカウント
用クロックＣＬＫ1dを分配して出力する。尚、本実施例
においては、一つのエッジ発生器２０を代表して説明す
ることとする。
成ブロック図である。図中、１０は周期発生器で、複数
のエッジ発生器２０にレート信号Ｓ1dとエッジカウント
用クロックＣＬＫ1dを分配して出力する。尚、本実施例
においては、一つのエッジ発生器２０を代表して説明す
ることとする。
【０００３】周期発生器１０において、１１は基本クロ
ックＣＬＫ0を供給する発振器、１２はメモリで、レー
ト信号Ｓ1のデータ及び遅延データが格納されている。
１３はカウンタで、メモリ１２から設定された値を基本
クロックＣＬＫ0に基づいてカウントダウンし、カウン
トの計数値が“０になったときにパルスを一致検出回路
１４にパルスを出力する。
ックＣＬＫ0を供給する発振器、１２はメモリで、レー
ト信号Ｓ1のデータ及び遅延データが格納されている。
１３はカウンタで、メモリ１２から設定された値を基本
クロックＣＬＫ0に基づいてカウントダウンし、カウン
トの計数値が“０になったときにパルスを一致検出回路
１４にパルスを出力する。
【０００４】一致検出回路１４は、カウンタ１３から入
力したパルスに基づき、レート信号Ｓ1を遅延回路１５
に出力すると共に、演算回路１６に演算実行のトリガを
出力する。尚、カウンタ１３は、一致検出回路１４のト
リガにより次のデータがメモリ１２から設定され、再
び、計数を開始する。演算回路１６は、メモリ１２から
の次の周期データと現在の周期の遅延データとに基づい
て遅延回路１５にレート信号Ｓ1の遅延時間を設定す
る。更に、演算回路１６は、遅延したレート信号Ｓ1dと
基本クロックＣＬＫ0とを同期させるための遅延データ
を遅延回路１７に設定する。
力したパルスに基づき、レート信号Ｓ1を遅延回路１５
に出力すると共に、演算回路１６に演算実行のトリガを
出力する。尚、カウンタ１３は、一致検出回路１４のト
リガにより次のデータがメモリ１２から設定され、再
び、計数を開始する。演算回路１６は、メモリ１２から
の次の周期データと現在の周期の遅延データとに基づい
て遅延回路１５にレート信号Ｓ1の遅延時間を設定す
る。更に、演算回路１６は、遅延したレート信号Ｓ1dと
基本クロックＣＬＫ0とを同期させるための遅延データ
を遅延回路１７に設定する。
【０００５】遅延回路１５は、演算回路１６のデータに
基づいて、レート信号Ｓ1を基本クロックＣＬＫ0の１周
期以下の分解能で遅延し、エッジ発生器２０に出力す
る。一方、遅延回路１７は、演算回路１６らの遅延デー
タに基づいて基本クロックＣＬＫ0を遅延し、エッジカ
ウント用クロックＣＬＫ1dとしてエッジ発生器２０に出
力する。
基づいて、レート信号Ｓ1を基本クロックＣＬＫ0の１周
期以下の分解能で遅延し、エッジ発生器２０に出力す
る。一方、遅延回路１７は、演算回路１６らの遅延デー
タに基づいて基本クロックＣＬＫ0を遅延し、エッジカ
ウント用クロックＣＬＫ1dとしてエッジ発生器２０に出
力する。
【０００６】エッジ発生器２０において、２１は同期ク
リア動作するカウンタで、クロック端子にエッジカウン
ト用クロックＣＬＫ1dが入力されていて、リセット端子
にレート信号Ｓ1dが入力されている。２２は一致検出回
路で、メモリ２３から設定された値がカウンタ２１から
入力された計数値に一致した時に、遅延回路２４にエッ
ジ信号Ｓ2を出力する。遅延回路２４は、メモリ２３か
らエッジ信号Ｓ2dを遅延する遅延データが設定されてい
て、一致検出回路２２から入力したエッジ信号Ｓ2を遅
延データに基づいて遅延し、フォマッタ（図省略）に出
力する。
リア動作するカウンタで、クロック端子にエッジカウン
ト用クロックＣＬＫ1dが入力されていて、リセット端子
にレート信号Ｓ1dが入力されている。２２は一致検出回
路で、メモリ２３から設定された値がカウンタ２１から
入力された計数値に一致した時に、遅延回路２４にエッ
ジ信号Ｓ2を出力する。遅延回路２４は、メモリ２３か
らエッジ信号Ｓ2dを遅延する遅延データが設定されてい
て、一致検出回路２２から入力したエッジ信号Ｓ2を遅
延データに基づいて遅延し、フォマッタ（図省略）に出
力する。
【０００７】図４は、従来のタイミング発生装置の動作
を説明するためのタイムチャートで、（Ａ）は基本クロ
ックＣＬＫ0、（Ｂ）はカウンタ２１に出力されるレー
ト信号Ｓ1d、（Ｃ）はカウンタ２１に出力されるエッジ
カウント用クロックＣＬＫ1d、（Ｄ）はカウンタ２１の
計数値、（Ｅ）は遅延回路２４が出力するエッジ信号Ｓ
2dである。
を説明するためのタイムチャートで、（Ａ）は基本クロ
ックＣＬＫ0、（Ｂ）はカウンタ２１に出力されるレー
ト信号Ｓ1d、（Ｃ）はカウンタ２１に出力されるエッジ
カウント用クロックＣＬＫ1d、（Ｄ）はカウンタ２１の
計数値、（Ｅ）は遅延回路２４が出力するエッジ信号Ｓ
2dである。
【０００８】(1)カウンタ２１は、周期発生器１０から
入力されるレート信号Ｓ1dがハイレベル状態の時のエッ
ジクロックＣＬＫ1dの立ち上がりによってリセットさ
れ、計数を開始する。 (2)カウンタ２１は、計数値を一致検出回路２２に出力
する。一致検出回路２２は、メモリ２３からロードされ
た値に計数値が達した時、この場合は４カウントでエッ
ジ信号Ｓ2を遅延回路２４に出力する。 (3)遅延回路２４は、一致検出回路２２から入力したエ
ッジ信号Ｓ2をメモリ２３から指定された時間ｔ2d遅延
し、フォマッタに出力する。
入力されるレート信号Ｓ1dがハイレベル状態の時のエッ
ジクロックＣＬＫ1dの立ち上がりによってリセットさ
れ、計数を開始する。 (2)カウンタ２１は、計数値を一致検出回路２２に出力
する。一致検出回路２２は、メモリ２３からロードされ
た値に計数値が達した時、この場合は４カウントでエッ
ジ信号Ｓ2を遅延回路２４に出力する。 (3)遅延回路２４は、一致検出回路２２から入力したエ
ッジ信号Ｓ2をメモリ２３から指定された時間ｔ2d遅延
し、フォマッタに出力する。
【０００９】(4)基本クロックＣＬＫ0がｎになると、周
期発生器１０の一致検出回路１４は、レート信号Ｓ1を
遅延回路１５に出力する。遅延回路１５は、このレート
信号Ｓ1を時間ｔ1d遅延して、カウンタ２１に出力す
る。 (5)一方、カウンタ２１のクロック端子には、遅延回路
１７によってレート信号Ｓ1dに同期するように遅延され
た（ｎ＋１）番目のエッジカウント用クロックＣＬＫ1d
が入力される。カウンタ２１は、レート信号Ｓ1dとエッ
ジカウント用クロックＣＬＫ1dとに基づいてリセットさ
れ、新たに、計数を開始する。
期発生器１０の一致検出回路１４は、レート信号Ｓ1を
遅延回路１５に出力する。遅延回路１５は、このレート
信号Ｓ1を時間ｔ1d遅延して、カウンタ２１に出力す
る。 (5)一方、カウンタ２１のクロック端子には、遅延回路
１７によってレート信号Ｓ1dに同期するように遅延され
た（ｎ＋１）番目のエッジカウント用クロックＣＬＫ1d
が入力される。カウンタ２１は、レート信号Ｓ1dとエッ
ジカウント用クロックＣＬＫ1dとに基づいてリセットさ
れ、新たに、計数を開始する。
【００１０】以上説明したように、エッジ信号Ｓ2dは、
遅延回路１７によって周期の分解能が高められ、遅延回
路２４によって出力タイミングの分解能が高められる。
遅延回路１７によって周期の分解能が高められ、遅延回
路２４によって出力タイミングの分解能が高められる。
【００１１】
【発明が解決しようとする課題】このような従来のタイ
ミング発生装置は、エッジカウント用クロックの遅延に
応じてレート信号を遅延し、相互間の同期を取っている
が、基本クロックの１周期内で同期を取っているため
に、伝達距離の異なった複数のエッジ発生器に分配する
と、エッジ発生器によっては同期が取れ無くなる場合が
生じる。
ミング発生装置は、エッジカウント用クロックの遅延に
応じてレート信号を遅延し、相互間の同期を取っている
が、基本クロックの１周期内で同期を取っているため
に、伝達距離の異なった複数のエッジ発生器に分配する
と、エッジ発生器によっては同期が取れ無くなる場合が
生じる。
【００１２】本発明は、このような点に鑑みてなされた
もので、基本クロックを分周して得たエッジカウント用
クロックと、基本クロックの周期幅以上でエッジカウン
ト用クロックの周期幅以下のパルス幅を有したレート信
号とによりエッジ信号を得るようにしたもので、レート
信号とエッジカウント用クロックとの同期のマージンを
大きくし、分配によって同期のズレを考慮せずに複数の
エッジ発生器が安定してエッジ信号を出力できるタイミ
ング発生装置を提供することを目的としている。
もので、基本クロックを分周して得たエッジカウント用
クロックと、基本クロックの周期幅以上でエッジカウン
ト用クロックの周期幅以下のパルス幅を有したレート信
号とによりエッジ信号を得るようにしたもので、レート
信号とエッジカウント用クロックとの同期のマージンを
大きくし、分配によって同期のズレを考慮せずに複数の
エッジ発生器が安定してエッジ信号を出力できるタイミ
ング発生装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、パターンジェネレータにレート信
号を出力すると共に、フォマッタにエッジ信号を出力す
るタイミング発生装置において、基本クロックをｎ分周
する分周器と、前記基本クロックに基づいて、前記基本
クロックの少なくとも１周期以上のパルス幅を有したレ
ート信号を、前記分周器が分周して得たエッジカウント
用クロックの周期幅以下で得るレート信号発生回路と、
前記エッジカウント用クロックを前記基本クロックの１
周期以下で遅延する第一の遅延回路と、前記エッジカウ
ント用クロックを計数し、前記レート信号がハイレベル
状態のときの前記第一の遅延回路で遅延された前記エッ
ジカウント用クロックの立ち上がりによってリセットさ
れるカウンタと、このカウンタが所定のカウント値に達
したときに出力するエッジ信号を、前記エッジカウント
用クロックの一周期以下の分解能で遅延する第二の遅延
回路とを設け、前記第二の遅延回路で遅延したエッジ信
号を前記フォマッタに出力すること特徴としている。
るために、本発明は、パターンジェネレータにレート信
号を出力すると共に、フォマッタにエッジ信号を出力す
るタイミング発生装置において、基本クロックをｎ分周
する分周器と、前記基本クロックに基づいて、前記基本
クロックの少なくとも１周期以上のパルス幅を有したレ
ート信号を、前記分周器が分周して得たエッジカウント
用クロックの周期幅以下で得るレート信号発生回路と、
前記エッジカウント用クロックを前記基本クロックの１
周期以下で遅延する第一の遅延回路と、前記エッジカウ
ント用クロックを計数し、前記レート信号がハイレベル
状態のときの前記第一の遅延回路で遅延された前記エッ
ジカウント用クロックの立ち上がりによってリセットさ
れるカウンタと、このカウンタが所定のカウント値に達
したときに出力するエッジ信号を、前記エッジカウント
用クロックの一周期以下の分解能で遅延する第二の遅延
回路とを設け、前記第二の遅延回路で遅延したエッジ信
号を前記フォマッタに出力すること特徴としている。
【００１４】
【作用】本発明の各構成要素は、次のような作用をす
る。分周器は、基本クロックを分周し、第１の遅延回路
に出力する。レート信号発生回路は、基本クロックの周
期以上で分周回路が分周して得たエッジカウント用クロ
ックの周期幅以下のパルス幅を有したレート信号を前記
基本クロックに基づいて得、エッジ発生回路に出力す
る。第１の遅延回路は、エッジカウント用クロックを基
本クロックの一周期以下の分解能で遅延し、エッジ発生
回路に出力する。カウンタは、第一の遅延回路を介して
入力されるエッジカウント用クロックとレート信号発生
回路から入力されるレート信号とに基づいてカウント動
作を行う。第２の遅延回路は、エッジカウント用クロッ
クの一周期以下の分解能を有し、カウンタが所定の計数
値に達した時に出力するエッジ信号を遅延してフォマッ
タに出力する。
る。分周器は、基本クロックを分周し、第１の遅延回路
に出力する。レート信号発生回路は、基本クロックの周
期以上で分周回路が分周して得たエッジカウント用クロ
ックの周期幅以下のパルス幅を有したレート信号を前記
基本クロックに基づいて得、エッジ発生回路に出力す
る。第１の遅延回路は、エッジカウント用クロックを基
本クロックの一周期以下の分解能で遅延し、エッジ発生
回路に出力する。カウンタは、第一の遅延回路を介して
入力されるエッジカウント用クロックとレート信号発生
回路から入力されるレート信号とに基づいてカウント動
作を行う。第２の遅延回路は、エッジカウント用クロッ
クの一周期以下の分解能を有し、カウンタが所定の計数
値に達した時に出力するエッジ信号を遅延してフォマッ
タに出力する。
【００１５】
【実施例】以下、図面を用いて本発明の一実施例を詳細
に説明する。図１は、本発明の一実施例を示すタイミン
グ発生装置の構成ブロック図である。図中、図３で説明
した構成と同一作用をするものは同一の符号を付けて説
明し、詳細は省略する。
に説明する。図１は、本発明の一実施例を示すタイミン
グ発生装置の構成ブロック図である。図中、図３で説明
した構成と同一作用をするものは同一の符号を付けて説
明し、詳細は省略する。
【００１６】周期発生器１０において、３０は分周器
で、発振器１１の基本クロックＣＬＫ 0を分周して得た
エッジカウント用クロックＣＬＫ2を第１の遅延回路３
１を介し、カウンタ２１に出力する。第１の遅延回路３
１は、演算回路１６によって設定されたデータに基づ
き、次の同期のエッジ信号のエッジカウント用クロック
ＣＬＫ2dを基本クロックＣＬＫ 0の一周期以下の分解能
で遅延してカウンタ２１に出力する。
で、発振器１１の基本クロックＣＬＫ 0を分周して得た
エッジカウント用クロックＣＬＫ2を第１の遅延回路３
１を介し、カウンタ２１に出力する。第１の遅延回路３
１は、演算回路１６によって設定されたデータに基づ
き、次の同期のエッジ信号のエッジカウント用クロック
ＣＬＫ2dを基本クロックＣＬＫ 0の一周期以下の分解能
で遅延してカウンタ２１に出力する。
【００１７】３２はレート信号発生回路で、カウンタ１
３から入力したカウンタ計数値に基づき、レート信号Ｓ
3をカウンタ２１に出力すると共に、分周器３０とカウ
ンタ１３にリセット信号とロード信号を出力する。尚、
レート信号Ｓ3は、レート信号発生回路３２によって、
基本クロックＣＬＫ0の周期幅以上で分周回路３０が分
周したエッジカウント用クロックＣＬＫ2の周期幅以下
のパルス幅になるように波形成形される。
３から入力したカウンタ計数値に基づき、レート信号Ｓ
3をカウンタ２１に出力すると共に、分周器３０とカウ
ンタ１３にリセット信号とロード信号を出力する。尚、
レート信号Ｓ3は、レート信号発生回路３２によって、
基本クロックＣＬＫ0の周期幅以上で分周回路３０が分
周したエッジカウント用クロックＣＬＫ2の周期幅以下
のパルス幅になるように波形成形される。
【００１８】エッジ発生器２０において、３３は演算回
路で、入力されたエッジデータと周期データとに基づ
き、一致検出回路２２と第2の遅延回路３４に設定する
データを演算し、メモリ２３に書き込む。一致検出回路
２２はメモリ２３から計数値がロードされ、ロードされ
た値がカウンタ２１から入力された計数値に一致した時
に、第２の遅延回路３４にエッジ信号S４を出力する。
第2の遅延回路３４は、エッジ信号S４をエッジカウント
用クロックCLK２ｄの一周期の範囲まで遅延、設定する
ことができるようになっている。
路で、入力されたエッジデータと周期データとに基づ
き、一致検出回路２２と第2の遅延回路３４に設定する
データを演算し、メモリ２３に書き込む。一致検出回路
２２はメモリ２３から計数値がロードされ、ロードされ
た値がカウンタ２１から入力された計数値に一致した時
に、第２の遅延回路３４にエッジ信号S４を出力する。
第2の遅延回路３４は、エッジ信号S４をエッジカウント
用クロックCLK２ｄの一周期の範囲まで遅延、設定する
ことができるようになっている。
【００１９】第２の遅延回路３４は、一致検出回路２２
の出力するエッジ信号S４をエッジカウント用クロックC
LK２ｄの一周期の範囲まで遅延できるようになってい
て、メモリ２３から設定された値に基づいて遅延したエ
ッジ信号S４ｄをフォマッタに出力する。
の出力するエッジ信号S４をエッジカウント用クロックC
LK２ｄの一周期の範囲まで遅延できるようになってい
て、メモリ２３から設定された値に基づいて遅延したエ
ッジ信号S４ｄをフォマッタに出力する。
【００２０】図２は、本発明のタイミング発生装置の動
作を説明するためのタイムチャートで、（Ａ）は基本ク
ロックＣＬＫ0、（Ｂ）はエッジカウント用クロックＣ
ＬＫ2、（Ｃ）はカウンタ２１に出力されるレート信号
Ｓ3、（Ｄ）は第１の遅延回路３１で遅延され、カウン
タ２１に出力されるエッジカウント用クロックＣＬ
Ｋ2d、（Ｅ）はカウンタ２１の計数値、（Ｆ）は第２の
遅延回路３４が出力するエッジ信号Ｓ4dである。 (1)分周器３０は、基本クロックＣＬＫを４分周した得た
エッジカウント用クロックＣＬＫ2を第１の遅延回路３
１に出力する。
作を説明するためのタイムチャートで、（Ａ）は基本ク
ロックＣＬＫ0、（Ｂ）はエッジカウント用クロックＣ
ＬＫ2、（Ｃ）はカウンタ２１に出力されるレート信号
Ｓ3、（Ｄ）は第１の遅延回路３１で遅延され、カウン
タ２１に出力されるエッジカウント用クロックＣＬ
Ｋ2d、（Ｅ）はカウンタ２１の計数値、（Ｆ）は第２の
遅延回路３４が出力するエッジ信号Ｓ4dである。 (1)分周器３０は、基本クロックＣＬＫを４分周した得た
エッジカウント用クロックＣＬＫ2を第１の遅延回路３
１に出力する。
【００２１】(2)レート信号発生回路３２は、カウンタ
１３から入力したパルスに基づき、パルス幅が基本クロ
ックの周期幅以上でエッジカウント用クロックの周期幅
以下になるように波形成形したレート信号Ｓ3をカウン
タ２１に出力する。 (3)カウンタ２１は、第１の遅延回路３１を介して入力
したエッジカウント用クロックＣＬＫ2dに基づき計数を
行い、計数値を一致検出回路２２に出力する。 (4)一致検出回路２２は、メモリ２３から設定された値
が計数値と一致した時、エッジ信号Ｓ4を第２の遅延回
路３４に出力する。
１３から入力したパルスに基づき、パルス幅が基本クロ
ックの周期幅以上でエッジカウント用クロックの周期幅
以下になるように波形成形したレート信号Ｓ3をカウン
タ２１に出力する。 (3)カウンタ２１は、第１の遅延回路３１を介して入力
したエッジカウント用クロックＣＬＫ2dに基づき計数を
行い、計数値を一致検出回路２２に出力する。 (4)一致検出回路２２は、メモリ２３から設定された値
が計数値と一致した時、エッジ信号Ｓ4を第２の遅延回
路３４に出力する。
【００２２】(5)第２の遅延回路３４は、メモリ２３か
ら設定された値に基づき、一致検出回路から入力したエ
ッジ信号Ｓ4を遅延し、フォマッタに出力する。タイム
チャートは、メモリ２３から一致検出回路２２に“１”
が設定されていて、第２の遅延回路３４に遅延時間ｔ4d
が設定されている場合を示したものである。
ら設定された値に基づき、一致検出回路から入力したエ
ッジ信号Ｓ4を遅延し、フォマッタに出力する。タイム
チャートは、メモリ２３から一致検出回路２２に“１”
が設定されていて、第２の遅延回路３４に遅延時間ｔ4d
が設定されている場合を示したものである。
【００２３】(6)カウンタ２１は、再び、レート信号Ｓ3
が入力され、（ｎ＋１）番目のエッジカウント用クロッ
クＣＬＫ2dが入力されてリセットされるまで、第１の遅
延回路３１から入力されるエッジカウント用クロックＣ
ＬＫ2dに基づいて引続き計数が行われている。（ｎ＋
１）番目のエッジカウント用クロックＣＬＫ2dは、第１
の遅延回路３１によってｔd時間遅延されているため、
エッジ信号Ｓ4の周期は、基本クロックＣＬＫ0の１周期
ｔ以下の分解能で（ｎｔ＋ｔd）と設定できる。
が入力され、（ｎ＋１）番目のエッジカウント用クロッ
クＣＬＫ2dが入力されてリセットされるまで、第１の遅
延回路３１から入力されるエッジカウント用クロックＣ
ＬＫ2dに基づいて引続き計数が行われている。（ｎ＋
１）番目のエッジカウント用クロックＣＬＫ2dは、第１
の遅延回路３１によってｔd時間遅延されているため、
エッジ信号Ｓ4の周期は、基本クロックＣＬＫ0の１周期
ｔ以下の分解能で（ｎｔ＋ｔd）と設定できる。
【００２４】
【発明の効果】以上詳細に説明したように、本発明のタ
イミング発生装置は、基本クロックを分周して得たエッ
ジカウント用クロックと、基本クロックの周期幅以上で
エッジカウント用クロックの周期幅以下のパルス幅を有
したレート信号とによりエッジ信号を得るようにしたも
ので、レート信号とエッジカウント用クロックとの同期
のマージンを大きくしたのもである。このため、同期の
ズレを考慮しないで複数のエッジ発生器に安定してレー
ト信号とエッジカウント用クロックとを分配することが
でき、高分解能のエッジ信号を得ることができる。
イミング発生装置は、基本クロックを分周して得たエッ
ジカウント用クロックと、基本クロックの周期幅以上で
エッジカウント用クロックの周期幅以下のパルス幅を有
したレート信号とによりエッジ信号を得るようにしたも
ので、レート信号とエッジカウント用クロックとの同期
のマージンを大きくしたのもである。このため、同期の
ズレを考慮しないで複数のエッジ発生器に安定してレー
ト信号とエッジカウント用クロックとを分配することが
でき、高分解能のエッジ信号を得ることができる。
【図１】本発明の一実施例を示すタイミング発生装置の
構成ブロック図である。
構成ブロック図である。
【図２】本発明のタイミング発生装置の動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図３】従来のタイミング発生装置の構成ブロック図で
ある。
ある。
【図４】従来のタイミング発生装置の動作を説明するた
めのタイムチャートである。
めのタイムチャートである。
３０ 分周器 ３１ 第１の遅延回路 ３２ レート信号発生回路 ３３ 演算回路 ３４ 第２の遅延回路
Claims (1)
- 【請求項１】 パターンジェネレータにレート信号を出
力すると共に、フォマッタにエッジ信号を出力するタイ
ミング発生装置において、 基本クロックをｎ分周する分周器と、 前記基本クロックに基づいて、前記基本クロックの少な
くとも１周期以上のパルス幅を有したレート信号を、前
記分周器が分周して得たエッジカウント用クロックの周
期幅以下で得るレート信号発生回路と、 前記エッジカウント用クロックを前記基本クロックの１
周期以下で遅延する第一の遅延回路と、前記エッジカウント用クロックを計数し、前記レート信
号がハイレベル状態のときの前記第一の遅延回路で遅延
された前記エッジカウント用クロックの立ち上がりによ
ってリセットされるカウンタと、 このカウンタが所定のカウント値に達したときに出力す
るエッジ信号を、前記エッジカウント用クロックの一周
期以下の分解能で遅延する第二の遅延回路とを設け、前
記第二の遅延回路で遅延したエッジ信号を前記フォマッ
タに出力すること特徴としたタイミング発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17072392A JP3147129B2 (ja) | 1992-06-29 | 1992-06-29 | タイミング発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17072392A JP3147129B2 (ja) | 1992-06-29 | 1992-06-29 | タイミング発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06109813A JPH06109813A (ja) | 1994-04-22 |
| JP3147129B2 true JP3147129B2 (ja) | 2001-03-19 |
Family
ID=15910201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17072392A Expired - Fee Related JP3147129B2 (ja) | 1992-06-29 | 1992-06-29 | タイミング発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147129B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7150310B2 (ja) * | 2018-07-27 | 2022-10-11 | サーパス工業株式会社 | 流体移送用コネクタ及びその制御方法 |
-
1992
- 1992-06-29 JP JP17072392A patent/JP3147129B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06109813A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274796A (en) | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal | |
| EP0131233B1 (en) | High-speed programmable timing generator | |
| JPH0292012A (ja) | パルス発生回路 | |
| KR100245077B1 (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| USRE36063E (en) | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal | |
| JP2004361343A (ja) | 試験装置 | |
| JP2561644B2 (ja) | タイミング信号発生器 | |
| JPS63203005A (ja) | タイミング信号発生装置 | |
| JP2624681B2 (ja) | タイミング信号発生器 | |
| JP2622853B2 (ja) | ２逓倍回路 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| KR20060049225A (ko) | Ｓｍｄ 임의 체배회로 | |
| JP3116600B2 (ja) | タイミングジェネレータ | |
| JP2628182B2 (ja) | アナログーディジタル混成ｉｃ用試験装置 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JP2692071B2 (ja) | 位相同期パルス発生回路 | |
| SU1332553A1 (ru) | Устройство фазовой синхронизации | |
| JP3132583B2 (ja) | 位相検出回路 | |
| JPH0323009B2 (ja) | ||
| JPH07101224B2 (ja) | 周波数比較回路 | |
| JPH0271638A (ja) | タイミング信号発生装置 | |
| JPH0233211B2 (ja) | Parusukeisusochi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |