JP3145405B2 - ツインコンタクトチップカードとカード読み取り装置との通信方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、メモリカードまたはマイクロプロセッサカ
ードのようなチップカードに関するものである。

これらのカードの用途は次第に拡大しており、その成
功の主たる要因は、低コストで製造可能ということにあ
る。例えば、小さい金額を扱う商取引（例えばプリペイ
ドテレホンカード、プリペイドパーキングカードなど）
に応用するには、カードの製造コストが、カードによっ
て供給されるサービスの商業的価値と比較して低いこと
が非常に重要である。

チップカードを製造するには、集積回路チップ、数個
のコンタクトを備えたコネクタ、さらにチップとコネク
タ間の接続ワイヤを、プラスチック製のキャリヤ（すな
わちカード）に据えつける。チップカードのコネクタは
マイクロモジュールのコネクタで構成されている。

マイクロモジュールの製造においては、チップそのも
のよりも、チップをマイクロモジュールに組み込む作業
にずっと多くのコストがかかり、その比率は4:1にも達
する。

従って、カード全体のコストを下げるには、チップの
回路がより複雑なものになったとしても、チップをマイ
クモジュールに組み込む作業を最適化するのが有利であ
る。国際特許出願公開公報第WO−Ａ−604 171号、ヨー
ロッパ特許出願公開公報第EP−Ａ−0 287 175号および
フランス国特許出願公開公報第FR−Ａ−2 608 293号の
明細書に、そのような具体例が記載されている。

考えられる方法のうち、コネクタのコンタクトの数、
つまり接続ワイヤ（いわゆるワイヤ−ボンディング法に
よって結合されている）の数を減らすというものがあ
る。この数は組み立てコストに直接影響してくる。現在
のとろこ、ISO規格7816によれば、ガイドは最大８個の
コンタクトを有する。そのうち５個か６個のコンタクト
しか実際に使用されていないこともしばしばである。

もし、コンタクトを２個のみにすることができれば、
コストは大幅に軽減されよう。さらに、コンタクトの数
を減らすことは、チップをだめにする可能性のある静電
放電の危険性を減らすことを意味する。さらに、チップ
の表面積も減少し（その大部分は、コネクタを備えた接
続ワイヤを受けとるコンタクトパッドを配置するためだ
けに使用されている）、それによって、チップにかかる
コストが軽減される。最後に、使用するコンタクトが２
個のみであれば、現在使用されているチップカードの最
も一般的な形態となっているクレジットカード（約5cm
×8cmで厚さ1mmの平らなカードである）以外の形態で
の、チップカードの応用を考えることができる。例え
ば、チップコイン（コインに類似の形態を有する）また
はキップキー（鍵に類似の形態を有する）が考えられ
る。これらの形態では、カードを、読み取り装置内で正
確に配置する必要性を最大限少なくするために、コンタ
クトの数が２個であることが、特に有利である。

しかしながら、コンタクトが２個のみであるようなカ
ードを提案するのは当然容易なことではない。なぜなら
ば、第１に、カードに給電しなければならず、第２に、
カードとそれが挿入される読み取り装置の間の２方向の
通信を可能にしなければならないからである。例えば、
現在フランスで使用されているテレホンカードは、VC
C、VSS、VPP、CLK、I/O、RST、FUSEと称される７個の有
用なコンタクトと、加えて１個の使用されないコンタク
ト（PROG）を有する。これらのコンタクトはそれぞれ、 VCC:5ボルトのプラスの電源電圧 VSS:接地 VPP:プログラミング電圧（約21V） CLK:クロック I/O:カードのメモリ内での読み取り用のデータ出力 FUSE:全体的な作動および再初期化のためのコンタク
トに対応し、さらに RST:このコンタクトは、動作が、インクリメンテーシ
ョン動作であるか（RST＝０）またはプログラミング動
作であるか（RST＝１）を、クロック信号CLKの前縁で定
義する。

わずか２個のコンタクトで同じ機能を得るのは容易で
ないことが容易に理解されよう。

しかしながら、２個のコンタクトのみで働くカードを
提案する試みがなされてきた。なされた提案は、主に、
接地コンタクトVSSと電源コンタクトVCC使用し、それと
共にコンタクトVCCに存在する電圧の振幅変調を行うこ
とに基づいている。供給電圧が常時存在して、カードの
給電する。この電圧の変調は、カードと読み取り装置間
で交換される情報要素を表す。しかしながら、これらの
方法は十分なものではない。集積回路を用いた標準的な
技術において、振幅の検出を習得するのは容易ではな
い。さらに、すでに使用されているカード読み取り装置
との互換性を持たせるのは不可能で、現在の読み取り装
置がツインコンタクトカードを受けられるようにするに
は、それらを全て変更しなければならない。それら読み
取り装置は、供給電圧を変調させる回路を備えておら
ず、その結果、この技術によって作動するこれらのカー
ド用の動作ソフトウエアを考案することは不可能であ
る。

本発明は、クロックコンタクトCLKとデータ入／出力
コンタクトI/Oを用いて、必要な場合には、その動作に
必要な電力をカードに送達することを含む、標準的なチ
ップカードによって通常行われるほとんど全ての動作を
実行するという新規な方法に基づくものである。従っ
て、これら２個のコンタクトのみを備えたチップカード
が実現可能であることが示され、従来技術において提案
されたツインコンタクトを用いた方法では不可能であっ
た、既存の読み取り装置との互換性を可能にする通信プ
ロトコルが見出せることが示されよう。

第１の局面によれば、本発明は従って、このカードと
それが挿入される読み取り装置との間の情報要素の交換
を可能にするタイプのチップカードを提案するもので、
このカードは、この情報交換に使用されるコンタクトを
２個以上備え、上記カードはさらに、２つのコンタクト
に接続された入力と、カードの残りの部分にその給電に
必要な整流された電圧を供給する出力を有する整流回路
を備えている。

従って、整流器は、２つのコンタクトに交番する電圧
レベルに基づいて、カードへの供給電圧を作りだすため
に使用されるものである。これは全波整流器であるのが
好ましい。交流電圧からの直流電圧供給の分野における
標準的なアセンブリに従って、４個のダイオードよりな
るブリッジによって構成されていてもよい。

従って、情報交換に使用される信号のエネルギーは、
信号がしばしば異なる論理状態にあり、従って異なる電
位にあろうことを利用して、カードに直流電圧を供給す
るために、予期せぬ方法で使用される。

最大限の電力を回復しようとする場合には、当然、全
波整流器が好ましい。その場合回復は、実際、コンタク
ト間に存在する電圧の方向と無関係となる。２個のコン
タクトは、読み取り装置より、情報要素の交換中常時変
化する論理レベルを受取り、２個のコンタクトが過剰に
長期間同じ電位に留まる可能性は非常に少ないことが理
解されなければならない。従って、情報要素（データま
たは命令）を伝達する手続きによって、カードは常時給
電されることになる。

したがって、好ましくは、２個のコンタクトを有し、
その間に整流器を配置したチップカードを作ることが可
能である。

本発明のもう一つの局面によれば、上記に説明したよ
うに、ツインコンタクトカードを作るための特に有利な
選択は、第１のコンタクトとして、読み取り装置から、
交換を同期化するための理論信号を受信するために構成
されたクロックコンタクトを用い、第２のコンタクトと
しては、交換される情報要素（データまたは命令）を決
定する論理信号を受信および送信するための入／出力コ
ンタクトを用いるというものである。

その結果、本発明の第２の局面によるならば、２個の
コンタクトを有するチップカードが提案されるもので、
このカードは、第１のコンタクトがクロックコンタクト
であって、そのクロックの前縁と後縁がカードによって
なされるべき各動作の瞬間を決定し、第２のコンタクト
がデータ要素の入／出力コンタクトであって、その論理
レベルが、第１に、読み取り装置の制御下にカードによ
って実行されるべき命令を表し、第２に、カードから読
み取り装置に向けられた情報を表していることを特徴と
するものである。

接地コンタクトと電源コンタクトの代りに上記２個の
コンタクトを選択することによって、どのようにして、
特に既存のカード読み取り装置との互換性が得られるよ
うになるかを見ることにしよう。その主たる理由は、公
知の読み取り装置は、その主なタスクが、クロック信号
（CLK）と入／出力信号（I/O）、そしてその他の信号を
規定することであって、供給電圧を規定することではな
い、ソフトウエアプログラムの制御下で働くように構成
されているということである。従って、これら読み取り
装置は、使用を続けることが可能で、変更されなければ
ならないのはソフトウエアのみである。これは、そのコ
ンタクトが、接地コンタクトと振幅を変調される電源コ
ンタクトであるようなツインコンタクトカードでは可能
である。

コンタクトが、２方向の通信だけでなく、カードに必
要な電力を送達するためにも使用されることが望まれる
場合には、当然、上記に述べた全波整流器を使用するこ
とができる。

最後に、第３の局面によるならば、本発明の、ツイン
コンタクトカードを用いて、現在使用されている６個ま
たは８個のコンタクトを有するカードと、大体同じよう
な情報交換能力を持つことを可能にする、独自の通信プ
ロトコルに関するものである。

この第３の局面によれば、本発明は、読み取り装置に
よって制御されるクロックコンタクトCLKとデータ入／
出力コンタクトI/Oを用いた、チップカードとカード読
み取り装置との間の通信の方法を提案するもので、該方
法は （ａ）カードのメモリセルへの情報ビットの書き込み
を、このビットの状態を読み取る動作の直後に行い、 （ｂ）読み取られたビットが書き込まれるべきビットと
反対の論理である時のみ、コンタクトCLKとI/Oを介し
て、読み取り装置より書き込み命令が与えられ、この書
き込み命令は、書き込まれるべきビットの値とは無関係
の形で与えられ、 （ｃ）読み取り装置から書き込み命令が受信された時
に、読み取られたビットの値によって、カードがプログ
ラミングまたは消去動作を実行する ことを特徴とする。

その結果、カードのメモリセルに情報要素が書き込ま
れなければならない時は、読み取り装置は、可能な２つ
の異なる命令より選択された命令を送らずに、単一の書
き込み命令を送る。読み取り装置のソフトウエアプログ
ラムは、書き込まれるべきビットの状態が直前に読み取
られたビットの状態と違っている時にのみ、書き込み命
令を送る。そしてカードが、この場合も直前に読み取ら
れたビットの状態に応じて、受け取った書き込み命令を
翻訳処理し、これをプログラミング命令か消去命令かに
変換する。この特徴によって、場合によっては読み取り
および書き込み命令以外の命令を含む、完全な通信プロ
トコルが設定され、このプロトコルはさらに、上記２つ
のコンタクトCLKとI/Oのみによって達成される。さら
に、この特徴には、書き込み命令が、消去およびプログ
ラミングのための唯一の命令であるにもかからず、メモ
リセルのあらゆる過剰プラグラミングまたは過剰消去を
防ぐという利点がある。セルがすでにプログラムされて
いる（または消去されている）ときに、プログラミング
（または消去）命令が出されると、過剰プログラミング
（または過剰消去）が起こる。従来の技術では、読み取
り装置が２つの異なる命令を出せるようなプロトコルに
よってこの過剰プログラミングを防止していた。

ビットの状態の読み取りは以下のプロトコルに従い、
各種段階が所定の順序で実行されて行われるのが好まし
い。つまり、CLKが第１のレベルにある時に、コンタク
トI/Oが読み取り装置によって第１の状態に設定され、 CLKのレベルの第１の変更がなされ、 読み取り装置により、コンタクトI/Oの電位が復旧さ
れ、 カードによって、コンタクトが、伝達すべき情報要素に
対応した状態に設定され、 CLKのレベルがその第１のレベルへと第２の変更がなさ
れる前に、コンタクトI/Oの論理状態が読み取り装置に
よって読み取られる。

好ましくは、読み取り後、CLKのレベルの第２の変更
の前に、読み取り装置はコンタクトI/Oを第２の状態に
設定する。

書き込みは以下のプロトコルに従って行われるのが好
ましい。読み取り動作の後、CLKがその第１レベルにあ
る時に、読み取り装置からコンタクトI/Oに短いパルス
が与えられ、このコンタクトを第１の状態とし、さらに
第２の状態に戻し、 この短いパルスの後、コンタクトI/Oが第２の状態に設
定されたままである時に、そしてCLKが第１の状態のま
まであるという条件の下に、書き込みが行われる。

読み取りまたは書き込みされるセルの位置をインクリ
メントする手段を備えたメモリを有するチップカードの
場合は、インクリメンテーション命令が、読み取り命令
の最初の部分（つまり、I/Oが第１の状態に設定された
後のCLKの第２のレベルはの移行）によって構成される
こととするのが好ましい。

例えば秘密コードを用いることによって、通信におけ
る不正な試みに対してある程度のセキュリティーを備え
た、ある種のメモリーカードでは、読み取り装置からカ
ードに、さらに２つの命令が与えられるようにすること
もできる。これらは、カードのメモリビットを、読み取
り装置が示す値と比較するための命令である。上記の命
令に加えて、これらの命令を、この場合も２つのコンタ
クトCLKとI/Oによって実行できることが、以下に明らか
となろう。その他の命令も、本発明の対象であるツイン
コンタクト通信プロトコルに従って実行することができ
る。これらの命令は、例えば、インクリメンテーション
カウンタのリセット命令および低パワー待機命令であ
る。

以下添付した図を参照して行う詳細な説明により、本
発明のその他の特徴および利点が明らかとなろう。図
中： 図１は８個の規格化されたコンタクトを有する従来の
チップカードのコンタクトを示し、 図２は２個のコンタクトのみを有する本発明のチップ
カードを示し、 図３は２個のコンタクトを有し、それぞれのコンタク
トが部材の片面づつに配置されているチップカードを示
し、 図４は本発明によるチップカードの一部の電気回路図
を示し、 図５は図４の回路図のもう１つの構成を示し、 図６は本発明の実施を可能にするチップカード回路
の、全体的な回路図を示し、さらに 図７から図11はカードと読み取り装置間の通信プロト
コルを示し、より特定するならば、図７はカードに内包
される情報ビットの読み取りに関するものであり、図８
は書き込みに関するものであり、図９はカードのアドレ
スカウンタのリセットに関するものであり、図10は秘密
コードの確認のための比較命令に関するものであり、図
11はシステムを低消費の待機状態に置くことに関するも
のである。

図１は、表面と高さを同じくする８個のコンタクトを
備えたクレジットカードの形態をとるカードのような、
標準チップカード10を示している。この８個のコンタク
トは、上記に述べた、以下:VCC、VSS、VPP、RST、I/O、
CLK、FUSE、PROGと定義されるものである。コンタクトR
ST、FUSEおよびPROGの定義は、採用する規格によって変
化するもので、この規格は国ごとに異なる。しかしなが
ら、電源コンタクトVCC、VSS、VPP、データ入／出力コ
ンタクトI/OおよびクロックコンタクトCLKは、現在実際
に使用されている規格化されたプロトコルにおいて同一
に規定される。

図２は、本発明の好ましい具体例によるカード12を示
す。その特徴は、供給と情報要素の交換の両方に使用可
能なコンタクトを２個のみ有するという点である。これ
らのコンタクトはデータ入／出力コンタクトI/Oとクロ
ックコンタクトCLKである。「データ入／出力コンタク
ト」という言葉は、第１に、カードが読み取り装置に挿
入された時に、カード読み取り装置によって与えられ
る、情報要素（データまたは命令）を表す、電圧論理レ
ベルを受取り、第２に、読み取り装置に向けられた、カ
ードからの情報要素を与えるように構成されたコンタク
トを意味するものと理解される。「クロックコンタク
ト」という言葉は、読み取り装置からの交流電圧論理レ
ベルを受け取って命令が実行される瞬間を規定するよう
に構成されたコンタクトを意味するものと理解される。
所定の時点での、クロックコンタクトの状態または遷移
とコンタクトI/Oの状態または遷移の組み合わせが、カ
ードの様々な動作を規定することになろう。

カードのコンタクトが２個のみであれば、カードは、
図３に示すチップコイン型として公知のような、つまり
チップが、例えばコインの大きさのディスク型モジュー
ル14に埋め込まれた、特に単純な形態をとることができ
る。コンタクトCLKは一方の面上に備えられて、コンタ
クトI/Oはもう一方の面に備えられている。クレジット
カードの形態のカードと比べて、カードを読み取り装置
内に配置する際の問題が、大幅に単純化される。

クレジットカードの標準形態を維持しているカードの
場合（図２）は、残る２つのコンタクト、I/OおよびCLK
の位置が、８個のコンタクトを有するカードの対応する
コンタクトI/OおよびCLKと、正確に同じくなるようにな
されているのが好ましい。このようにして、このカード
は、既存の読み取り装置の動作ソフトウエアを変更する
だけで、既存の読み取り装置に使用することができる。

カードが、読み取り装置から電力を受けとりながら、
２個のコンタクトのみで作動可能となるには、本発明に
従えば、図４および５に示すような構成とするのが好ま
しい。

これらの構成では、情報交換コンタクトである２個の
コンタクトI/OおよびCLKが、カードに必要な電力も与え
ることができる。

図４は、本発明において、上記のことがいかにして可
能になされているかを示している。つまり、読み取り装
置とカードの間の情報要素交換に使用される２個のコン
タクトの間に、整流回路が接続されている。ここで、も
ちろん、これらはコンタクトCLKとI/Oであるが、CLKとI
/O以外のコンタクトによって情報要素が交換されるよう
な、その他の状況も考えられ、その場合、整流器は、こ
れら２個のコンタクトの間に接続されて、カードの電子
回路に電力を供給する。

図４では、情報交換コンタクトパッドCLK（クロック
コンタクト）およびI/O（データ入／出力コンタクト）
を備えた、カードに内包される集積回路チップを示すた
めに、参照番号20が用いられている。チップのこれらコ
ンタクトパッドには、カードの外面のコンタクトと同じ
参照番号が与えられている。なぜなら、チップのコンタ
クトパッドは外面のコンタクトに直接接続されているか
らである。これらのコンタクトは、コンタクトにクロッ
ク信号clkを与えて、さらにデータ要素i/oを与える、ま
たは受け取るカード読み取り装置LCTに接続されてい
る。信号は、高い論理レベルと低い論理レベルが交互に
なったもので、例えば５ボルトと０ボルトが交互になっ
たものである。

カードの電子回路は、共通の参照番号Ｂを与えられた
ブロックにより、包括的に描かれている。このブロック
は、コンタクトCLKとI/Oに直接接続されて、データ要
素、命令およびクロック信号を、読み取り装置から受け
取り、読み取り装置にデータ要素を与える。

さらに、ブロックＢは直流の供給電圧VCCINTとVSSINT
を受け取る。前者の電圧は２つのうち、よりポジティブ
であると思われる。

これら供給電圧は、コンタクトCLKとI/Oに存在する交
互の論理信号が直接供給される整流器RDRの出力におい
て得られる。整流器RDRは、全波整流器であるのが好ま
しく、例えば、図４に示すように接続された、４個のダ
イオードよりなる簡単なブリッジであるのが好ましい。
コンデンサＣは、電圧の変化を滑らかにするために、VC
CINTとVSSINTの間に、該ブリッジの出力に並列に接続さ
れていてもよい。このコンデンサは、しかしながら、あ
る場合には、単に、ブロックＢ内に必ず存在する寄生静
電容量の値によって構成されていてもよい。これは、信
号clkとi/oが、高い周波数で変化する時ほど、よりあて
はまる。

信号clkとi/oが反対の論理レベルにある時、例えば１
つが５ボルトでもう１つが０ボルトである時には、整流
器RDRが作動中で、VCCINTをほぼ５ボルトに設定し、VSS
INTをほぼ０ボルトに設定する（整流器のダイオードに
おける電圧低下を考えないならば）。clkとi/oが両方と
も５ボルトの時は、整流器は作動していないが、VCCINT
を５ボルトに保つ傾向にある。電位VSSINTはフローティ
ング状態であるが、コンデンサＣによってほぼグラウン
ドに保たれている。clkとi/oが両方とも０の時は、その
反対となる。つまり、VSSINTが０ボルトに保たれて、VC
CINTがフローティング状態となる。

この回路は、clkとo/iが同一である期間が長すぎない
場合にのみ、適正に作動する。コンデンサＣの静電容量
値が増えれば、上記の期間を延長することが可能とな
る。

図５もまた、この場合は機械の不調の危険を減らすた
めに使用される改良を示している。カードの電子回路は
２個のブロックB1とB2に分割され、そのうちブロックB1
は、恒久的な給電の存在を必要としない要素（つまり内
部パルス発生用の回路および種々の論理回路）のみを備
えるという特徴を有する。ブロックB2は、直流の給電な
しでは行うことのできない回路（例えばデコーダ、カウ
ンタ、状態フリップフロップ回路）を主に集めたもので
ある。これらのブロックは、図５では、完全に分離され
たものとして示されているが、それらの間に接続があっ
てもよいことは明らかである。

ブロックB1には、整流器ブリッジRDRの出力における
直流電圧VCCINTおよびVSSINTが、直接供給されている。
ブロックB2には、ブロックB1より得られる直流電圧VCCI
NT1とVSSINT1が高級されており、整流器とブロックB2と
の間の連結を遮断するように制御される絶縁手段があ
る。これらの手段は、例えば、VCCINTとVCCINT1の接続
を切るためのトランジスタT1と、VSSINTとVSSINT1との
間の接続を切るトランジスタT2とを含んでいてもよい。
これらのトランジスタは、給電を開始させるための信号
ACTVCCによって作動される。信号ACTVCCは、信号clkとi
/oより、カードの回路によって作成されるもので、これ
らの信号の相対的な状態に応じて、トランジスタをオン
またはオフにする。例えば、clkとi/oが別の電圧レベル
にある場合は、それをオンにし、反対の場合には、オフ
にする。コンデンサＣはVCCINTとVSSINT1の間に置かれ
る。従って、信号clkとi/oが、電位VCCINTまたはVSSINT
がフローティング状態電位になるようなものである時、
ブロックB1の動作を停止させる、つまりカードによる電
力消費を制限することができる。従って、clkとi/oが同
じ状態でいられる期間を長くすることができる。

以下、クロックコンタクトCLKとデータ入／出力コン
タクトI/Oのみを用いて、８個のコンタクトを有する標
準のメモリカードに必要な主たる動作を行うことを可能
にする、カードと読み取り装置の間の通信方法を、詳細
に説明する。

説明を簡単にするために、図６に、本発明の実施を可
能にするメモリーカードの全体線図を示す。この線図に
は、図４および５の整流器RDRは示されていない。

カードは、好ましくは不揮発性EEPROMであるメモリME
Mを有する。このメモリは、カウンタCRTによって引き続
いてアドレスされることの可能な、２進数の情報セルを
備えている。カウンタはインクリメンテーション命令IN
Cによってインクリメントされ、再初期化命令RESETによ
って、初期の位置に再初期化される。カウンタの定めら
れた位置によって指定されたメモリーセルは、読み取り
命令RDによって制御される読み取り回路ALによって読み
取られ、それは、信号PRGによって作動されるプログラ
ミング回路CPGにより、論理状態０（従来の定義に従っ
て）にプログラムされるか、あるいは信号EFFによって
作動される消去回路CEFによって消去される（論理状態
１に置かれる）ことができる。

もし、カードのメモリセルに情報要素を書き込む動作
に、５ボルトより高いプログラミングまたは消去電圧Vp
pが必要ならば（例えば一般に15ボルト）、この電圧
は、チップ内部の電圧引上げ回路ELVによって発生され
よう。この種の回路は、標準的なものである。

共通の命令デコーダDEC1が、コンタクトCLKからのク
ロック信号と、カード読み取り装置によってコンタクト
I/O上に送信されるデータ信号を受け取り、これらの信
号に基づいて、カウンタインクリメンテーション命令
（INC）、リセッティング命令（RESET）および読み取り
命令（RD）、および以下に説明するその他の命令COMP
0、COMP1を作成する。さらに、デコーダは、書き込み命
令WRを作成する。カード読み取り装置は、コンタクトCL
K上のクロック信号とコンタクトI/O上の信号を用いて、
直接、１における消去命令とは異なる、０におけるプロ
グラミング命令を作成することはできず、唯一の包括的
な命令、つまり書き込み命令（WR）を作成する。

カードは、追加のデコーダDEC2を有し、これが信号WR
の受信中、即座に読み取られるビットの状態に応じて、
命令PRGまたは命令EFFを作成する。読み取り装置はとい
えば、同様に直前に（同じ位置で）読み取られたビット
の状態に応じて、信号WRを送信するか、あるいは送信し
ない。

従って動作は以下のようになる。つまり、もし、読み
取り装置の動作プログラムが、セルが（例えば）０にプ
ログラムされねばならないと決定したならば、その場
合、セルが読み取られ、（内部命令RDを発生することの
可能な信号CLKとI/Oの作成）、読み取られた情報要素が
読み取り装置へと伝送される。セルの状態がすでに０で
あるならば、読み取り装置は書き込み命令を送信しな
い。信号WRは作られず、つまり、プログラミングも消去
も行われない。反対に、もし、読み取られた状態が１で
あれば、読み取り装置が書き込み命令を送信する。同時
に、デコーダDEC2が読み取られた情報（１のセル）を受
取り、信号PRGを出す。読み取られた情報が０でない限
りは、DEC2によって信号EFFが与えられることはない。

以下の図は、本発明の通信プロトコルはさまざまな段
階を示している。

読み取り（図７）は、カウンタCPTを実行するための
ルーチンステップと共に始まる。つまり、カード読み取
り装置からCLKに送信されたクロック信号が第１のレベ
ル（１）である時に、読み取り装置はコンタクトI/Oを
第１の状態（１）に設定する。次いで読み取り装置が、
CLKを第２の論理レベル（０）に移動させる。後に続くC
LKの遷移が、インクリメンテーション命令INCをトリガ
する。

以下、CLKにおけるレベルとI/Oにおけるレベルとを区
別するために、論理レベルという言葉をCLKに用い、論
理状態という言葉をI/0に用いる（これらは重複する意
味を持つものであるが）。つまり、CLK上での論理レベ
ル１が低電位に対応し、一方で、I/O上の論理状態１が
むしろ高いレベルであるならば、本発明の通信プロトコ
ルの原則は変化しない。しかしながら、以下に説明する
特別の理由によって、図に示される方法が好ましい。同
様に、図５を参照してふれた論理信号ACTVCCの作成は、
明らかに、実際の相対的な電位レベルに影響される。

ルーチンのインクリメンーションの後、読み取り段階
は以下のように続く。つまり、CLKが第２のレベル
（０）にある時、読み取り装置は、コンタクトI/0を、
高インピーダンスの状態に移動させる。つまり、読み取
り装置はこのコンタクトにレベルを設定しない。読み取
り命令RDが、デコーダDEC1より送信される。セル内で読
み取られた状態が、自由に０または１いずれかになるこ
とのできるラインI/Oに伝送される。カード読み取り装
置は、特定の期間の後、CLKがまだ０にある時に、読み
取られたセル内に記憶されている情報を表す、コンタク
トI/Oがとっている状態を検出する。

最後に、CLKが０にある時に、好ましくは、読み取り
装置が、続く作業、例えば書き込みを期待して、コンタ
クトI/Oを第２の状態（状態０）とする。

図８は、通信プロトコルの書き込みに関する部分を示
している。この段階は、必ず、読み取り動作に続くもの
で、CLKが０で、I/Oが読み取り装置によって０に設定さ
れた時に開始される。読み取り装置が、コンタクトCLK
を第１のレベル（１）とする。次いで、これが、I/O上
に全波移行（１に上昇してから０に落ちる）を送信す
る。このようにして発生されるパルスは短い。このパル
スはCLKが１に留まっている間に起こり、デコーダDEC1
によって、書き込み命令として翻訳される。信号WRが送
信される。これはデコーダDEC2によって受信され、この
デコーダが、この信号を、直前の読出し動作に応じて翻
訳する。プログラミング命令、または反対に消去命令が
送信される。このプロトコルは、異なった２つの書き込
み命令を出すことはない。単一のコマンドWRの意味を規
定するのはカードである。

プログラミングまたは消去は、読み取り作業よりも時
間のかかる動作である。従って、信号PRGとEFFは、I/O
上に送信された短いパルスの検出中に発生されるが、そ
の後セルのプログラミングまたは消去が完了するのに必
要なだけ続く。そのためには、読み取り装置は、レベル
１において、CLK上に、十分に長い矩形波のパルス（数
ミリ秒の範囲、つまり、読み取り動作に使用される矩形
波パルスCLK＝０の数十から数百倍長い）を送信する。

この点で、図４および５の原則を用いた回路において
は、この長い期間中に、CLK上の電位の実際のレベル
が、I/O上のレベルと正反対となるようにするのが有利
である。なぜならば、そうすれば、書き込み作業の間
中、給電が継続するからである。

書き込み段階は、通常、I/Oが状態１に上昇してCLKが
状態０に落ちることによって終了する。これは新規のイ
ンクリメンテーションにすぎない。しかしながら、それ
は、以下の説明するように、リセット命令（RESET）の
実行のため、あるいはシステムを待機（PWDWN）とする
作業のために、I/Oが上昇する前に、CLKが落ちることに
よっても終了することができる。

図９にリセット段階を示す。CLKが第２のレベル
（０）へと移行した後、I/Oが第１の状態（１）に上昇
し、次いでCLKが第１のレベル（１）に戻る。CLKが１で
ある間に、１から０、続いて０から１の全波パルスが、
読み取り装置によって、I/O上に送信される。この全波
パルスは、デコーダDEC1によって検出され、リセット命
令として翻訳される。信号RESETが送信されてカウンタC
PTをリセットする。

セキュリティ回路を備えたある種のメモリカードで
は、ユーザによって秘密コードが導入されて、カードに
よって確認された時のみ、読み取り装置との通信（また
はある種の読み取りまたは書き込み動作）が許可されな
ければならない。しかしながら、この確認は、秘密コー
ドの値をカードから出力することなく、カード内で行わ
れなければならない。このためには、一般に、COMP0とC
OMP1と呼ばれる２うの命令が使用される。本発明のプロ
トコルにおいては、交換が２個のコンタクトのみによっ
て行われているにもかかわらず、読み取り、書き込み、
インクリメンテーションおよび再初期化命令に加えて、
上記の命令がカードに伝送可能であることが示されよ
う。

命令COMP0は、カードが、現在のセルの状態（秘密コ
ードのビットを表す状態）を、値０と比較しなければな
らないことを意味する。命令COMP1は、カードが、この
状態を値１と比較しなければならないことを示してい
る。

従って、秘密コードによる確認は、連続する以下の動
作よりなるものである。つまり、読み取り装置が、数ビ
ットワード、０、１などに応じて、連続する命令COMP0
およびCOMP1を送信する。そのたびに、カードがセルの
位置をインクリメントして（信号INC）、セルの状態を
内部で読み取り（つまり、命令RDを使わずに、またはい
ずれの場合もI/Oに読み取りの結果を与えずに）、この
状態を、比較器CMP内の命令に対応する値と比較し、こ
の比較結果をレジスタREGに保存する。秘密コードのビ
ットが全て読み取られた時に、導入されたコードが記憶
されているコードに対応するならば、比較の結果は全て
同一でなければならない（比較は全て正しくなければな
らない）。反対に、導入されたコードが記憶されている
コードと異なるならば、レジスタは、「比較は誤り」と
いう指示を内包しなければならない。レジスタREGの内
容を受け取る確認回路VLDが、前者の場合には確認信号E
NBBを与え、後者の場合には禁止信号INHを与える。禁止
信号INHは、書き込みまたは読み取り、あるいはまた、
カードあらゆる動作を禁止するように働く。必要な場合
には、これをラインI/Oに伝送して、カード読み取り装
置に知らせることもできる。いずれの場合も、メモリに
記憶されている秘密コードが、コンタクトI/O上に出て
くることはない。

図10は、本発明のツインコンタクトプロトコルにおけ
る、比較命令COMP0とCOMP1の作成段階を示している。

インクリメンテーションがなされる。つまり、I/Oが
１となり、次いで、CLKが０となる。

CLKが０のままである時、読み取り装置は、COMP1を実
行させたいならば、I/Oを１のままとする。反対に、実
行すべき命令がCOMP0であるならば、短い負のパルス（I
/Oを１から０、次に０から１にする全波パルス）を送信
する。その後、I/Oは１に留まり、I/Oが０に戻る前に、
CLKが再び１に上昇する（これが読み取り動作を比較動
作と区別するものである）。デコーダDEC1は、全波信号
の有無を翻訳して、比較器CMPに向けた命令COMP0または
COMP1を作成する。これらの命令が、比較およびレジス
タREGへの手続きを開始させる。

最後に、図11は、本発明のプロトコルに与えられたさ
らなる可能性を示している。これは、システムを待機
（消費電力が低い）の状態とするための命令である。こ
の命令PWDWNは、CLK＝０である時に、I/Oにパルス
（正、次いで負の全波信号）が存在することによって検
出される。続くインクリメンテーション段階が、システ
ムを通信動作に戻すための命令であると見なされる。

以上、標準的なチップカードのプロトコルと同じ機能
を行うことを可能にするツインコンタクト通信プロトコ
ル（クロックおよびデータ入／出力による）について説
明した。このプロトコルは、ツインコンタクトカード用
として明らかに有利なものであるが、特別な理由によっ
て、（その他の機能、別な供給などに関する）その他の
コンタクトを加える必要がある場合には、さらに、２個
以上のコンタクトを有するチップカードにも使用可能で
ある。このプロトコルは、さらに、電力の供給がこれら
２個のコンタクトによって行われなければならない場合
に特に有利であるが、その他の手段（電磁伝送、給電用
に確保された追加のコンタクト、電池など）によって給
電を行って使用することも可能である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 スロード，ジャン フランス国 83330 ル ボーセ ルゥ ト ドュ ブルーラ （番地なし) (56)参考文献 特開 平１−222393（ＪＰ，Ａ) 特表 昭62−501671（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06K 19/07 G06K 17/00

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】チップキャリヤイと、それが挿入される読
   み取り装置（LCT）との間で、相互の情報交換を可能に
   するタイプのチップキャリヤであって、 上記チップキャリヤは、表面と高さを同じくし、上記相
   互の情報交換の情報要素を表す電気信号が通過するコン
   タクトを２個のみ備え、上記２個のコンタクトの一方が
   クロックコンタクト（CLK）であり、上記２個のコンタ
   クトの他方が、データ入力／出力コンタクト（I/O）で
   あり、 さらに、上記２個のコンタクトに接続された入力を備え
   た清流器回路（RDR）を備えており、該整流器回路の出
   力は、キャリヤの残りの部分に、該残りの部分の電源と
   して必要な整流された電圧（VCCINT、VSSINT）を供給す
   ることを特徴とするチップキャリヤ。
2. 【請求項２】上記整流器回路が、全波整流器であること
   を特徴とする請求項１に記載のチップキャリヤ。
3. 【請求項３】上記整流器回路が、ダイオードブリッジ
   と、平滑コンデンサを備えていることを特徴とする請求
   項２に記載のチップキャリヤ。
4. 【請求項４】チップキャリヤの電子回路が、上記整流器
   回路からくる電圧によって直接給電されている第１の部
   分（B1）と、制御可能な絶縁手段（T1、T2）を介して、
   上記整流器回路により給電されている第２の部分を備
   え、上記絶縁手段が、上記２個のコンタクトの電圧レベ
   ルが同一であるときに上記整流器回路と上記第２の部分
   との接続を遮断し、上記２個のコンタクトの電圧レベル
   が異なっているときに上記接続を回復することを特徴と
   する請求項１〜３のいずれか一項に記載のチップキャリ
   ヤ。
5. 【請求項５】上記クロックコンタクト（CLK）のクロッ
   クの前縁と後縁が、チップキャリヤによってなされるべ
   き各動作の瞬間を決定し、上記データ入力／出力コンタ
   クト（I/O）の理論レベルが、上記読み取り装置の制御
   下にチップキャリヤによって実行されるべき命令を表
   し、且つ、チップキャリヤから読み取り装置に向けられ
   た情報要素を表していることを特徴とする請求項１〜４
   のいずれか一項に記載のチップキャリヤ。
6. 【請求項６】チップキャリヤとそれが挿入される読み取
   り装置（LCT）との間の相互の情報要素交換を可能にす
   るタイプのチップキャリヤであって、上記キャリヤは、
   情報要素の交換を行うために、及び読み取り装置からチ
   ップキャリヤへの給電のために、コンタクトを２個のみ
   （CLK、I/O）備えており、上記２つのコンタクトの内の
   第１のコンタクトがクロックコンタクト（CLK）であっ
   て、そのクロックの前縁と後縁が、チップキャリヤによ
   ってなされるべき各動作の瞬間を決定し、第２のコンタ
   クトがデータ入力／出力コンタクト（I/O）であって、
   その論理レベルが、上記読み取り装置の制御下にチップ
   キャリヤによって実行されるべき命令を表し、チップキ
   ャリヤから読み取り装置に向けられた情報要素を表して
   いることを特徴とするチップキャリヤ。
7. 【請求項７】上記読み取り装置になって上記コンタクト
   （CLK）と（I/O）に強制される信号に応じて、内部制御
   信号を設定する第１のデコーダ（DEC1）を備え、上記内
   部制御信号の内の１つが、メモリセルに書き込みを行う
   ための書き込み信号（WR）であり、さらに、書き込み命
   令（WR）を受信し、さらに書き込み命令の直前にセル内
   で読み取られたビット情報を表す信号を受信するための
   第２のデコーダ（DEC2）を備え、上記第２のデコーダ
   （DEC2）は、書き込み信号（WR）の受信したとき、セル
   内で読み取られた状態が、消去されているか、あるいは
   プログラムされているかのいずれであるかによって、セ
   ルのプログラミングまたは消去を行う信号（PROG）また
   は（EFF）を作成しることを特徴とする請求項６に記載
   のチップキャリヤ。
8. 【請求項８】チップキャリヤ読み取り装置によって制御
   されるクロックコンタクトCLKとデータ入力／出力コン
   タクトI/Oを用いた、チップキャリヤとチップキャリヤ
   読み取り装置間の通信方法において、 （ａ）チップキャリヤのメモリセルへの情報ビットの書
   き込みを、このビットの状態の読み取り動作の直後に行
   い、 （ｂ）読み取られたビットが書き込まれるべきビットと
   反対の論理である時のみ、コンタクトCLKとI/Oを介し
   て、読み取り装置より書き込み命令が与えられ、上記書
   き込み命令は、書き込まれるべき内容を構成するビット
   の値とは独立して与えられ、 （ｃ）読み取り装置から書き込み命令が受信された時
   に、読み取られたビットの値に応じて、チップキャリヤ
   がプログラミングまたは消去操作を実行する ことを特徴とする通信方法。
9. 【請求項９】ビットの状態の読み取りを、以下、 コンタクトCLKが第１のレベルにある時に、コンタクトI
   /Oを上記読み取り装置によって第１の状態に設定し、 CLKのレベルの第１の変更を行い、 上記読み取り装置により、コンタクトI/Oの電位を復旧
   し、 チップキャリヤによって、コンタクトを、伝達すべき情
   報要素に対応した状態に設定し、 コンタクトCLKのレベルをその第１のレベルへと第２の
   変更がなされる前に、コンタクトI/Oの論理状態を読み
   取り装置によって読み取るプロトコルに従って、各段階
   を上記の順序で実行することによって行うことを特徴と
   する請求項８に記載の方法。
10. 【請求項１０】読み取り後で、コンタクトCLKのレベル
    の第２の変更の前に、読み取り装置が、コンタクトI/O
    を第２の状態に設定することを特徴とする請求項９に記
    載の方法。
11. 【請求項１１】読み取りを、読み取り操作の後、CLKが
    その第１レベルにある時に、読み取り装置からコンタク
    トI/Oに短いパルスが与えて、上記コンタクトを第１の
    状態とし、さらに第２の状態に戻して、行い、 書き込みを、上記短いパルスの後、コンタクトI/Oが第
    ２の状態に設定されたままである時に、そしてコンタク
    トCLKが第１の状態のままであるという条件の下に、行
    うことを特徴とする請求項９および10のいずれか一項に
    記載の方法。
12. 【請求項１２】読み取りまたは書き込みされるメモリセ
    ルの位置をインクリメントする動作が、読み取り動作の
    最初の部分、つまり、コンタクトI/Oが第１の状態に設
    定された後、コンタクトCLKが第２のレベルに移行して
    いる間に実行されることを特徴とする請求項９〜11のい
    ずれか一項に記載の方法。
13. 【請求項１３】メモリセルの状態と所定ビットとの内部
    比較動作が、チップキャリヤによって、この状態をコン
    タクトに印加することなく実行可能な請求項９〜12のい
    ずれか一項に記載の方法であって、比較命令を与えるた
    めに読み取り装置によって送信される信号が、コンタク
    トI/Oを第２の状態から第１の状態へと移行させ、その
    後コンタクトCLKを第１のレベルから第２のレベルへと
    移行させ、その後、実行されるべき比較命令に従ってコ
    ンタクトI/O上に全波移行を生じさせるかまたは生じさ
    せず、その後、コンタクトCLKを第１のレベルに移行さ
    せ、その後、最後に、コンタクトI/Oを第２のレベルに
    移行させることを含むことを特徴とする方法。
14. 【請求項１４】メモリセル位置のカウンタ（CPT）の再
    初期化段階を有し、この段階が、コンタクトCLKを第１
    のレベルから第２のレベルに移行させ、その後、コンタ
    クトI/Oを第２の状態から第１の状態へと移行させ、そ
    の後、コンタクトCLKを第１のレベルへと移行させ、最
    後に、コンタクトI/O上の状態を全波移行させる、上記
    読み取り装置から供給される一連の信号によって作動さ
    れることを特徴とする請求項９〜13のいずれか一項に記
    載の方法。