[go: up one dir, main page]

JP3143991B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3143991B2
JP3143991B2 JP03272052A JP27205291A JP3143991B2 JP 3143991 B2 JP3143991 B2 JP 3143991B2 JP 03272052 A JP03272052 A JP 03272052A JP 27205291 A JP27205291 A JP 27205291A JP 3143991 B2 JP3143991 B2 JP 3143991B2
Authority
JP
Japan
Prior art keywords
input
signal
circuit
compound semiconductor
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03272052A
Other languages
Japanese (ja)
Other versions
JPH0583050A (en
Inventor
祐智 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03272052A priority Critical patent/JP3143991B2/en
Publication of JPH0583050A publication Critical patent/JPH0583050A/en
Application granted granted Critical
Publication of JP3143991B2 publication Critical patent/JP3143991B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に
2つのマイクロ波信号を1つの装置で増幅可能な半導体
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device capable of amplifying two microwave signals with one device.

【0002】[0002]

【従来の技術】従来の2つの入力信号を受信する衛星信
号受信装置は、増幅器の前に複数の偏波方式を1つの装
置で変換できる高価な偏波変換装置を有するか、図5に
示すように、例えば水平偏波と垂直偏波を変換する偏波
変換器8からの2つの入力信号を低雑音増幅するため
に、2つの入力整合回路9と、2つの化合物半導体装置
11と、これにバイアスを供給する2組のゲートバイア
ス回路10と、ドレインバイアス回路13と、2つの化
合物半導体装置11からの出力信号を合成する合成回路
16とを有している。12は出力整合回路,14はスイ
ッチ,15はコンパレータである。
2. Description of the Related Art A conventional satellite signal receiving apparatus for receiving two input signals has an expensive polarization conversion device capable of converting a plurality of polarization systems by one device before an amplifier, as shown in FIG. As described above, for example, in order to amplify two input signals from the polarization converter 8 for converting horizontal polarization and vertical polarization into low noise, two input matching circuits 9, two compound semiconductor devices 11, And a combination circuit 16 for combining output signals from the two compound semiconductor devices 11. 12 is an output matching circuit, 14 is a switch, and 15 is a comparator.

【0003】また、図6は従来装置の実装周辺部の概略
を示す図である。
FIG. 6 is a view schematically showing a mounting peripheral portion of a conventional device.

【0004】[0004]

【発明が解決しようとする課題】前述した複数の偏波方
式に対応するように設計しているものは、1つの偏波を
変換する偏波変換器8に比べて、不整合などによる損失
が大きい。そのため、この変換装置を設けた従来の受信
装置は、衛星からの信号を低雑音増幅する前に損失があ
るため、雑音特性が悪いという欠点がある。
A device designed to cope with the plurality of polarization systems described above has a smaller loss due to mismatching and the like than the polarization converter 8 that converts one polarization. large. For this reason, the conventional receiving device provided with this conversion device has a disadvantage that the noise characteristics are poor because there is a loss before the signal from the satellite is amplified with low noise.

【0005】また、この変換装置を駆動する電源が別に
必要であるため、非常に高価な装置になるという欠点が
ある。
[0005] In addition, since a separate power supply for driving the converter is required, there is a disadvantage that the converter becomes very expensive.

【0006】また図5に示すような従来の装置は、2つ
の化合物半導体装置11を動作させるための2組のゲー
トバイアス回路10とドレインバイアス回路13と、入
力整合回路9と出力整合回路12と、2つの出力を合成
する合成回路16とを有しているため、装置が大きくな
り、小型化が困難という欠点がある。さらに部品数も多
いため、実装工数や調整工数やコストが余分にかかると
いう欠点がある。
The conventional device as shown in FIG. 5 has two sets of gate bias circuit 10 and drain bias circuit 13 for operating two compound semiconductor devices 11, input matching circuit 9 and output matching circuit 12. Since it has the synthesizing circuit 16 for synthesizing two outputs, there is a disadvantage that the device becomes large and miniaturization is difficult. Further, since the number of components is large, there is a disadvantage that mounting man-hours, adjusting man-hours and costs are extra.

【0007】本発明の目的は、2つの入力信号を1つの
装置で増幅し、そのまま次段に接続できるようにした半
導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device in which two input signals are amplified by one device and can be directly connected to the next stage.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、人工衛星からの信号を
受信する装置に用いられる半導体装置であって、2つの
入力信号が各々入力される2つの入力端子と、前記2つ
の入力端子に入力された信号を各々増幅する2個の化合
物半導体チップと、前記2個の化合物半導体チップで増
幅された2つの出力信号が各々通る1つの合成回路とを
し、 前記化合物半導体チップのゲートバイアス条件を
変えることにより、前記2つの入力信号の中から増幅す
る方の信号を選択するものである
Means for Solving the Problems] To achieve the above object, a semiconductor device according to the present invention is a semiconductor device for use in apparatus for receiving a signal from a satellite, the two input signals are respectively input two input terminals that said increase in two and two compound semiconductor chip for amplifying each a signal input to the input terminal, said two compound semiconductor chip
Possess a single combining circuit through each width has been two output signals, the gate bias conditions of the compound semiconductor chip
By changing, the signal is amplified from the two input signals.
This is to select the signal of the other .

【0009】[0009]

【作用】本発明の半導体装置では、2つの入力信号を入
力するための2つの入力端子からの信号を化合物半導体
チップで増幅し、それらの信号を合成して1つの信号に
して出力する。
In the semiconductor device according to the present invention, the signals from two input terminals for inputting two input signals are amplified by the compound semiconductor chip, and those signals are combined and output as one signal.

【0010】[0010]

【実施例】次に本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0011】図1,図2は、本発明の概略説明図であ
る。図3は、本発明の一実施例の実装部の概略説明図、
図4は、本発明の一実施例を示すブロック図である。
FIGS. 1 and 2 are schematic explanatory diagrams of the present invention. FIG. 3 is a schematic explanatory view of a mounting unit according to an embodiment of the present invention,
FIG. 4 is a block diagram showing one embodiment of the present invention.

【0012】図1において、ベース1上に2個の化合物
半導体チップ5をマウントし、それぞれボンディングワ
イヤ17で、ゲートリード2とソースリード3と合成回
路7に接続する。さらに図2(a),(b)に示すよう
に、セラミックキャップ6で封止する。
In FIG. 1, two compound semiconductor chips 5 are mounted on a base 1 and connected to a gate lead 2, a source lead 3 and a synthesizing circuit 7 by bonding wires 17 respectively. Further, as shown in FIGS. 2A and 2B, sealing is performed with a ceramic cap 6.

【0013】本発明の一実施例として欧州の通信衛星A
stra−laの信号を受信する場合をとりあげて説明
する。以下にAstra−laの仕様を示す。
As one embodiment of the present invention, a European communication satellite A
The case where a signal of stra-la is received will be described. The specifications of Astra-la are shown below.

【0014】ダウンリンク周波数は、f=11.20〜
11.45GHz,チャンネル数は16チャンネルあ
る。1,3,5,7,9,11,13,15の奇数チャ
ンネルは水平偏波、2,4,6,8,10,12,1
4,16の偶数チャンネルは垂直偏波で電波を出してい
る。
The downlink frequency is f = 11.20.
There are 11.45 GHz and 16 channels. Odd channels of 1, 3, 5, 7, 9, 11, 13, 15 are horizontal polarization, 2, 4, 6, 8, 10, 12, 1
The even-numbered channels 4 and 16 emit radio waves with vertically polarized waves.

【0015】図4に示すように、水平,垂直のそれぞれ
に対応した偏波変換器8を通った2つの入力信号は、f
=10.95〜11.70の帯域内で特性を得るため、
本発明の半導体装置18の2つの入力端子a,bのイン
ピーダンスに整合をとった入力整合回路9を通り入力さ
れる。
As shown in FIG. 4, two input signals that have passed through the polarization converters 8 corresponding to the horizontal and vertical directions respectively have f
= 1.95 to 11.70 to obtain characteristics within the band,
The signal is input through an input matching circuit 9 that matches the impedance of the two input terminals a and b of the semiconductor device 18 of the present invention.

【0016】例えば、受信装置でチャンネル1を選択す
ると、コンパレータ15に接続している電源回路の制御
部がコンパレータ15で検出できる程度の範囲で電源電
圧をHIGHあるいはLOWにする。
For example, when channel 1 is selected by the receiving device, the control unit of the power supply circuit connected to the comparator 15 sets the power supply voltage to HIGH or LOW within a range that can be detected by the comparator 15.

【0017】例えば、あらかじめ電源電圧+15〜+1
8VをHIGH,+12〜+15VをLOWと設定し、
HIGHならば水平偏波の奇数チャンネル、LOWなら
ば垂直偏波の偶数チャンネルとしておくことにより、そ
れをコンパレータ15が検出し、スイッチ14でそれぞ
れの入力端子a,bへのゲートバイアス回路10の接続
を切り換える。
For example, the power supply voltages +15 to +1
8V is set to HIGH, +12 to + 15V is set to LOW,
If the channel is HIGH, the channel is an odd-numbered channel of horizontal polarization, and if LOW, the channel is an even-numbered channel of vertical polarization. The comparator 15 detects this, and the switch 14 connects the gate bias circuit 10 to the respective input terminals a and b. Switch.

【0018】ゲートバイアス回路10はA,Bの2種類
があり、Aを通常バイアス状態にするゲート電圧に、B
をカットオフ電圧以下のドレイン電流が流れない領域の
ゲート電圧に設定し、入力端子aにゲートバイアス回路
Aを接続する時は、入力端子bにはゲートバイアス回路
Bを接続する。このようにして、2つの入力信号が入力
端子a,bにそれぞれ入力されても、スイッチ14によ
ってゲートバイアス回路Aが接続している方の信号のみ
低雑音増幅することができる。
The gate bias circuit 10 has two types, A and B.
Is set to a gate voltage in a region where a drain current equal to or lower than the cutoff voltage does not flow, and when the gate bias circuit A is connected to the input terminal a, the gate bias circuit B is connected to the input terminal b. In this manner, even if two input signals are input to the input terminals a and b, only the signal to which the gate bias circuit A is connected can be amplified by the switch 14 with low noise.

【0019】増幅された信号は図1の合成回路7を通し
て、ドレインリード4から出力される。ドレインバイア
ス回路13は、チャンネルの選択にかかわらず、一定に
印加できるので、1つで動作が可能である。出力整合回
路12も同様に1つで次段に接続できる。
The amplified signal is output from the drain lead 4 through the synthesizing circuit 7 shown in FIG. Since the drain bias circuit 13 can apply a constant voltage irrespective of the selection of the channel, it can be operated by one. Similarly, one output matching circuit 12 can be connected to the next stage.

【0020】図5に従来の装置の例を示したが、図4と
比べて出力整合回路12とドレインバイアス回路13、
さらに合成回路16が余計に必要であることがわかる。
FIG. 5 shows an example of a conventional device. Compared with FIG. 4, an output matching circuit 12, a drain bias circuit 13,
Further, it can be seen that the synthesis circuit 16 is additionally required.

【0021】また図3,図4に、本発明の一実施例の実
装部周辺と、従来の装置の実装部周辺の概略図を示す。
本発明により整合回路やバイアス回路の削減、それに伴
うチップコンデンサや抵抗,Tr等の部品数の低減,装
置の小型化が可能である。
FIGS. 3 and 4 are schematic diagrams showing the vicinity of the mounting portion of one embodiment of the present invention and the vicinity of the mounting portion of the conventional device.
According to the present invention, the number of matching circuits and bias circuits can be reduced, the number of components such as chip capacitors, resistors, and Trs can be reduced, and the size of the device can be reduced.

【0022】さらに、本発明の一実施例では、増幅する
信号の切換えを素子のゲートバイアス条件を変えること
で行っているが、従来の装置のドレインバイアス条件を
変えて切り換える方法と比べて、動作していない方のチ
ップのアイソレーション特性が良くなる。当社の代表的
なヘテロ接合形FETで実験したデータでは、ゲートバ
イアスVGSを通常の動作状態にするためVGS≒−0.6
Vにした時と、カットオフ電圧以下でIDがほとんど流
れないVGS=−2Vにした時と、ドレインバイアスVDS
が通常動作のVDS=2VとVDS=0Vの組み合わせにし
た場合、VGS=−0.6V,VDS=0Vの時よりVGS
−2V,VDS=2Vの時の方がf=12GHzでアイソ
レーションが3dB以上改善されることがわかってい
る。
Further, in one embodiment of the present invention, the switching of the signal to be amplified is performed by changing the gate bias condition of the device. The isolation characteristics of the chip that is not used are improved. The data of an experiment in our typical heterozygous form FET, V GS ≒ -0.6 to the gate bias V GS to a normal operating state
V, V GS = −2 V at which I D hardly flows below the cutoff voltage, and the drain bias V DS
If There was the combination of V DS = 2V and V DS = 0V of normal operation, V GS = -0.6V, V than when the V DS = 0V GS =
It is known that the isolation is improved by 3 dB or more at f = 12 GHz when −2 V and V DS = 2 V.

【0023】つまり、通常の動作状態VDS=2V,VGS
=−0.6Vから従来の装置のようにVDS=0にするよ
りも、本発明のようにゲートバイアスでコントロールし
た方がアイソレーションは良好である。
That is, the normal operation state V DS = 2 V, V GS
The isolation is better when controlled by the gate bias as in the present invention than when V DS = 0 as in the conventional device from −0.6 V.

【0024】[0024]

【発明の効果】以上説明したように本発明は、衛星から
の信号を受信する装置において、2つの入力信号を入力
するための2つの入力端子と、それぞれの信号を増幅す
る2個の化合物半導体チップと、それぞれのチップから
の出力を合成して1つの信号にする合成回路とを備えて
おり、2つの入力信号を1つの装置で増幅し、そのまま
次段に接続できるという効果を有する。
As described above, the present invention relates to a device for receiving a signal from a satellite, two input terminals for inputting two input signals, and two compound semiconductors for amplifying each signal. It has a chip and a synthesizing circuit for synthesizing the output from each chip to make one signal, and has an effect that two input signals can be amplified by one device and connected to the next stage as it is.

【0025】また図3や図4に示すように、実装面積や
部品数をほぼ半減できるため、装置の小型化やコスト低
減ができるという効果を有する。
Further, as shown in FIGS. 3 and 4, the mounting area and the number of components can be reduced by almost half, so that there is an effect that the size and cost of the device can be reduced.

【0026】さらに図4のようにゲートバイアスによる
切換えにより、従来の方式に比べてf=12GHzでア
イソレーションが3dB以上改善できるという効果を有
する。
Further, as shown in FIG. 4, the switching by the gate bias has an effect that the isolation can be improved by 3 dB or more at f = 12 GHz as compared with the conventional system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す概略説明図である。FIG. 1 is a schematic explanatory view showing one embodiment of the present invention.

【図2】(a)は本発明の一実施例を示す平面図、
(b)は同側面図である。
FIG. 2A is a plan view showing one embodiment of the present invention,
(B) is the same side view.

【図3】本発明の一実施例の実装周辺部概略図である。FIG. 3 is a schematic view of a mounting peripheral portion according to an embodiment of the present invention.

【図4】本発明の一実施例のブロック図である。FIG. 4 is a block diagram of one embodiment of the present invention.

【図5】従来の装置を示すブロック図である。FIG. 5 is a block diagram showing a conventional device.

【図6】従来の装置の実装周辺部概略図である。FIG. 6 is a schematic diagram of a mounting peripheral portion of a conventional device.

【符号の説明】[Explanation of symbols]

1 ベース 2 ゲートリード 3 ソースリード 4 ドレインリード 5 化合物半導体チップ 6 セラミックキャップ 7 合成回路 8 偏波変換器 9 入力整合回路 10 ゲートバイアス回路 11 化合物半導体装置 12 出力整合回路 13 ドレインバイアス回路 14 スイッチ 15 コンパレータ 16 合成回路 17 ボンディングワイヤ 18 半導体装置 Reference Signs List 1 base 2 gate lead 3 source lead 4 drain lead 5 compound semiconductor chip 6 ceramic cap 7 synthesis circuit 8 polarization converter 9 input matching circuit 10 gate bias circuit 11 compound semiconductor device 12 output matching circuit 13 drain bias circuit 14 switch 15 comparator 16 Synthesis circuit 17 Bonding wire 18 Semiconductor device

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−19403(JP,A) 特開 昭61−265910(JP,A) 特開 昭61−194376(JP,A) 特開 平2−54637(JP,A) 特開 平2−81503(JP,A) 特開 昭58−206212(JP,A) 実開 昭55−115114(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03F 3/60 H03F 3/193 H03F 3/68 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-19403 (JP, A) JP-A-61-265910 (JP, A) JP-A-61-194376 (JP, A) JP-A-2-194 54637 (JP, A) JP-A-2-81503 (JP, A) JP-A-58-206212 (JP, A) JP-A-55-115114 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 3/60 H03F 3/193 H03F 3/68

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 人工衛星からの信号を受信する装置に用
いられる半導体装置であって、 2つの入力信号が各々入力される2つの入力端子と、前記 2つの入力端子に入力された信号を各々増幅する2
個の化合物半導体チップと、前記2個の化合物半導体チップで増幅された2つの出力
信号が各々通る1つの 合成回路とを有し、 前記化合物半導体チップのゲートバイアス条件を変える
ことにより、前記2つの入力信号の中から増幅する方の
信号を選択する ことを特徴とする半導体装置。
1. An apparatus for receiving a signal from an artificial satellite .
A semiconductor device comprising: two input terminals to which two input signals are respectively input; and two amplifiers each of which amplifies a signal input to the two input terminals.
Compound semiconductor chips and two outputs amplified by the two compound semiconductor chips
Possess a single combining circuit signal passes each changing the gate bias conditions of the compound semiconductor chip
By this, one of the two input signals to be amplified is
A semiconductor device for selecting a signal .
JP03272052A 1991-09-24 1991-09-24 Semiconductor device Expired - Fee Related JP3143991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03272052A JP3143991B2 (en) 1991-09-24 1991-09-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03272052A JP3143991B2 (en) 1991-09-24 1991-09-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0583050A JPH0583050A (en) 1993-04-02
JP3143991B2 true JP3143991B2 (en) 2001-03-07

Family

ID=17508443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03272052A Expired - Fee Related JP3143991B2 (en) 1991-09-24 1991-09-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3143991B2 (en)

Also Published As

Publication number Publication date
JPH0583050A (en) 1993-04-02

Similar Documents

Publication Publication Date Title
US6341216B1 (en) Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device
CN100533959C (en) Electronic components for high frequency power amplifiers
EP0664605B1 (en) Amplifier device
JP3215292B2 (en) Semiconductor device
US6774725B2 (en) Power supply system for a high frequency power amplifier
US7649413B2 (en) High-frequency power amplifier improved in size and cost
US7400192B2 (en) Low noise amplifier and differential amplifier with variable gain mode
US6919762B2 (en) High frequency power amplifier electric parts and radio telecommunication system
KR20020038498A (en) High frequency power amplifier, wireless communication apparatus and wireless communication system
JP2021010064A (en) High frequency circuit and communication device
US6844777B2 (en) Audio amplifier
EP0481741A2 (en) High frequency power amplifier circuit and mobile radio communication apparatus using the same
US20100081410A1 (en) Radio frequency circuit, radio frequency power amplifier, and semiconductor device
JPH08507192A (en) Amplifier suitable for use in radiotelephone equipment
JPH09135131A (en) Variable gain amplifier
US7010274B2 (en) Antenna switching module having amplification function
JP3158776B2 (en) Communication equipment
JP3143991B2 (en) Semiconductor device
JP3105489B2 (en) amplifier
JPH05308233A (en) High frequency amplifier
US12021489B2 (en) Amplifier circuit for driving electro-optical modulators with reduced process, voltage and temperature (PVT) sensitivity
US4463318A (en) Power amplifier circuit employing field-effect power transistors
US20180241351A1 (en) Linear amplifier having higher efficiency for envelope tracking modulator
JP2672731B2 (en) Power amplifier circuit
WO2002058230A1 (en) Intelligent switching mode power amplifying apparatus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees