JP3139855B2 - Surface treatment method - Google Patents
Surface treatment methodInfo
- Publication number
- JP3139855B2 JP3139855B2 JP04290576A JP29057692A JP3139855B2 JP 3139855 B2 JP3139855 B2 JP 3139855B2 JP 04290576 A JP04290576 A JP 04290576A JP 29057692 A JP29057692 A JP 29057692A JP 3139855 B2 JP3139855 B2 JP 3139855B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- silicon oxide
- semiconductor substrate
- sicl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 49
- 238000004381 surface treatment Methods 0.000 title claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 89
- 239000010703 silicon Substances 0.000 claims description 89
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 72
- 239000010408 film Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000007789 gas Substances 0.000 claims description 38
- 239000013626 chemical specie Substances 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 21
- -1 silicon halide Chemical class 0.000 claims description 18
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 10
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 125000005843 halogen group Chemical group 0.000 claims description 5
- PPDADIYYMSXQJK-UHFFFAOYSA-N trichlorosilicon Chemical compound Cl[Si](Cl)Cl PPDADIYYMSXQJK-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 36
- 230000008021 deposition Effects 0.000 description 22
- 238000000427 thin-film deposition Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 229910021341 titanium silicide Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000010884 ion-beam technique Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、表面処理方法に係り、
特に高効率のエッチングおよび薄膜堆積、さらには堆積
膜の組成制御を行うための方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface treatment method,
More particularly, the present invention relates to a method for performing high-efficiency etching and thin-film deposition, and controlling the composition of a deposited film.
【0002】[0002]
【従来の技術】従来、多結晶シリコン等の電極材料やシ
リコン酸化膜等のエッチングには、高精度のパターン形
成が可能であることから、反応性イオンエッチング法が
用いられている。反応性イオンエッチング法は、一対の
平行平板電極を備えた真空容器内に被処理基板(例え
ば、被エッチング薄膜が形成された基板)を設置し、反
応性ガスを導入した後、高周波電力の印加により前記ガ
スを放電せしめ、この放電により発生したガスプラズマ
を用いて被処理基板をエッチングする方法である。 ま
た、反応性イオンエッチング法の他に、プラズマエッチ
ング、ECR型ドライエッチング法、イオンビ―ムエッ
チング法、光励起エッチング法等があるが、これらのエ
ッチングも真空容器内の被処理基板に活性化した反応性
ガスのイオンを化学的或いは物理的に作用させてエッチ
ングを行なうものであり、この点において、前記反応性
イオンエッチング法と同様と考えられる。2. Description of the Related Art Conventionally, a reactive ion etching method has been used for etching an electrode material such as polycrystalline silicon or the like or a silicon oxide film because a highly accurate pattern can be formed. In the reactive ion etching method, a substrate to be processed (for example, a substrate on which a thin film to be etched is formed) is placed in a vacuum vessel provided with a pair of parallel plate electrodes, a reactive gas is introduced, and high-frequency power is applied. And discharges the gas, and etches the substrate to be processed using gas plasma generated by the discharge. In addition to the reactive ion etching method, there are a plasma etching method, an ECR type dry etching method, an ion beam etching method, a photo-excitation etching method, and the like. These etchings also include a reaction activated on a substrate to be processed in a vacuum vessel. The etching is performed by chemically or physically acting ions of a reactive gas, and in this regard, it is considered to be similar to the reactive ion etching method.
【0003】このようなエッチング方法の一例について
説明する。An example of such an etching method will be described.
【0004】例えば、SiO2 膜に対して選択的にSi
をエッチングしようとする場合、放電によって生じたS
iCln ラジカルが被処理基板表面に吸着する。そし
て、表面に吸着したSiCln はイオン衝撃によりSi
とClに解離し、SiはSiO2 膜上で薄膜を形成し、
ClはSi上で反応しSiCl2 ↑となり、エッチング
が進行するが、同時に解離したSiが表面に堆積する。
このためエッチングと堆積とが競合して起こり、効率が
悪いという問題がある。[0004] For example, Si is selectively applied to a SiO 2 film.
To etch S, the S generated by the discharge
iCl n radicals are adsorbed on the surface of the substrate. Then, the SiCl n adsorbed on the surface is removed by the ion bombardment.
And Cl dissociate, Si forms a thin film on the SiO 2 film,
Cl reacts on Si to form SiCl 2 、, and etching proceeds, but at the same time, dissociated Si deposits on the surface.
Therefore, there is a problem that etching and deposition occur in competition with each other, resulting in poor efficiency.
【0005】また、半導体集積回路の集積度が上がるに
つれて、コンタクトホ―ル形成等のSiO2 のエッチン
グでは下地Siに対する高い選択比が要求され、しかも
パタ―ンの微細化に伴って間口が小さくかつアスペクト
比の大きい孔の形成が必要となる。[0005] Further, as the degree of integration of a semiconductor integrated circuit increases, a high selectivity with respect to the underlying Si is required in the etching of SiO 2 such as the formation of a contact hole, and the frontage becomes smaller as the pattern becomes finer. In addition, it is necessary to form a hole having a large aspect ratio.
【0006】そこで、もはや従来のエッチング方法では
対応できなくなってきており、選択比の向上を計るため
の種々の研究がなされている。Therefore, the conventional etching method can no longer be used, and various studies have been made to improve the selectivity.
【0007】[0007]
【発明が解決しようとする課題】このように従来、Si
Cl4 などのシリコンハライドを用いた堆積もしくはエ
ッチングプロセスでは、種々の化学種が表面反応に寄与
する結果としてその効率が低く実用性に乏しいという問
題があった。As described above, conventionally, Si
In a deposition or etching process using a silicon halide such as Cl 4 , various chemical species contribute to the surface reaction, and as a result, the efficiency is low and the practicality is poor.
【0008】本発明は、前記実情に鑑みてなされたもの
で、シリコンハライドガスを用いた半導体プロセスにお
ける薄膜堆積またはエッチングの効率を向上させ、さら
にガスを変えることなく薄膜堆積とエッチングとを任意
に制御し、また異なる基板に対し選択的に薄膜堆積ある
いはエッチングを制御する方法を提供することを目的と
する。The present invention has been made in view of the above circumstances, and improves the efficiency of thin film deposition or etching in a semiconductor process using a silicon halide gas, and arbitrarily performs thin film deposition and etching without changing the gas. It is an object to provide a method for controlling and selectively controlling thin film deposition or etching for different substrates.
【0009】また本発明は、堆積される膜の組成を制御
することを目的とする。Another object of the present invention is to control the composition of a film to be deposited.
【0010】[0010]
【課題を解決するための手段】そこで本発明の第1で
は、シリコンハライドガスから生成される化学種の割合
をハロゲン原子数に応じて制御して、前記半導体基板上
に導き、前記半導体基板表面に薄膜堆積もしくはエッチ
ングを行うようにしている。Accordingly, in a first aspect of the present invention, the ratio of a chemical species generated from a silicon halide gas is controlled on the basis of the number of halogen atoms, and is guided onto the semiconductor substrate. To perform thin film deposition or etching.
【0011】また本発明の第2では、シリコンハライド
ガスから生成される化学種からハロゲン原子数に応じて
化学種を選別して、所望の化学種のみを前記半導体基板
上に導き、前記半導体基板表面に薄膜堆積もしくはエッ
チングを行うようにしている。 望ましくは、所望の化
学種のみを選別して前記半導体基板上に導き、前記半導
体基板表面にエッチングを行う工程と、同一のシリコン
ハライドの他の化学種を選別して薄膜堆積を行う工程と
を、順次連続して行うようにしている。According to a second aspect of the present invention, a chemical species is selected from chemical species generated from a silicon halide gas in accordance with the number of halogen atoms, and only a desired chemical species is led onto the semiconductor substrate. A thin film is deposited or etched on the surface. Desirably, a step of selecting only a desired chemical species and guiding it on the semiconductor substrate and etching the surface of the semiconductor substrate, and a step of selecting another chemical species of the same silicon halide and depositing a thin film. , And so on.
【0012】さらに本発明の第3では、シリコン領域と
酸化シリコン領域とが混在する半導体基板表面に3塩化
シリコンSiCl3 と酸素とを供給し、前記酸化シリコ
ン領域に選択的に酸化シリコン膜を堆積する。According to a third aspect of the present invention, silicon trichloride SiCl 3 and oxygen are supplied to the surface of a semiconductor substrate in which a silicon region and a silicon oxide region are mixed, and a silicon oxide film is selectively deposited on the silicon oxide region. I do.
【0013】本発明の第4では、導体領域と酸化シリコ
ン領域とが混在する半導体基板表面に塩化シリコンSi
Clまたは二塩化シリコンSiCl2 と酸素とを供給
し、前記導体領域にを主成分とするシリコン膜を堆積
し、前記酸化シリコン領域に酸化シリコン膜を堆積す
る。In a fourth aspect of the present invention, silicon chloride Si is formed on the surface of a semiconductor substrate in which a conductor region and a silicon oxide region are mixed.
Cl or silicon dichloride SiCl 2 and oxygen are supplied to deposit a silicon film mainly composed of the conductor region and a silicon oxide film in the silicon oxide region.
【0014】本発明の第5では、第1のシリコン半導体
領域と、前記第1のシリコン半導体領域よりも抵抗値の
大きい第2のシリコン半導体領域を含む半導体基板表面
に、塩化シリコンSiClまたは二塩化シリコンSiC
l2 と酸素とを供給し、前記第2のシリコン半導体領域
上よりも前記第1のシリコン半導体領域上で酸素量が少
なくなるように酸化シリコン膜を選択的に形成する。According to a fifth aspect of the present invention, a semiconductor substrate including a first silicon semiconductor region and a second silicon semiconductor region having a higher resistance value than the first silicon semiconductor region has silicon chloride SiCl or dichloride. Silicon SiC
By supplying l 2 and oxygen, a silicon oxide film is selectively formed so that the amount of oxygen is smaller on the first silicon semiconductor region than on the second silicon semiconductor region.
【0015】また本発明では、シリコン半導体領域を含
む半導体基板表面の少なくとも1部の抵抗値を調整し、
前記シリコン半導体領域表面に、塩化シリコンSiCl
または二塩化シリコンSiCl2 と酸素とを供給し、調
整された前記抵抗値に応じた酸素量を有する酸化シリコ
ン膜を形成する。In the present invention, the resistance value of at least a part of the surface of the semiconductor substrate including the silicon semiconductor region is adjusted,
On the surface of the silicon semiconductor region, silicon chloride SiCl
Alternatively, silicon dichloride SiCl 2 and oxygen are supplied to form a silicon oxide film having an oxygen amount according to the adjusted resistance value.
【0016】すなわち下地表面を調整し、下地表面の表
面状態に応じて堆積される膜の組成を調整するようにし
ている。That is, the base surface is adjusted, and the composition of the deposited film is adjusted according to the surface condition of the base surface.
【0017】なお、シリコンハライドの供給は、シリコ
ンハライドガスからシリコンハライドの荷電ビ−ムを引
き出してこれを用いることによって行っても良いし、シ
リコンハライドガスをプラズマ化して、これを用いるこ
とによって行っても良い。The supply of the silicon halide may be carried out by extracting a charged beam of the silicon halide from the silicon halide gas and using the same, or by converting the silicon halide gas into a plasma and using the plasma. May be.
【0018】[0018]
【作用】本発明の第1では、シリコンハライドガスから
生成される化学種のうち、割合を制御して、薄膜堆積に
寄与するもののみ、もしくはエッチングに寄与するもの
のみの割合を増大し、制御性よくかつ効率よく、薄膜堆
積もしくはエッチングを行うことができる。またガス種
を変更することなく、化学種の選別および割合調整のみ
で、エッチングおよび堆積を同一チャンバ内で連続して
行うことができ、作業性よくかつ高速で行うことができ
る。According to the first aspect of the present invention, of the chemical species generated from the silicon halide gas, the ratio is controlled to increase the ratio of only those that contribute to thin film deposition or only those that contribute to etching. Thin film deposition or etching can be performed efficiently and efficiently. In addition, etching and deposition can be performed continuously in the same chamber only by selecting the chemical species and adjusting the ratio without changing the gas species, and can be performed with high workability and at high speed.
【0019】また本発明の第2では、シリコンハライド
ガスから生成される化学種をハロゲン原子数に応じて化
学種を選別して、所望の化学種のみを前記半導体基板上
に導き、前記半導体基板表面に薄膜堆積もしくはエッチ
ングを行うようにしているため、より効率よく、エッチ
ングおよび堆積を同一チャンバ内で連続して行うことが
でき、作業性よくかつ高速で行うことができる。According to a second aspect of the present invention, a chemical species generated from a silicon halide gas is selected according to the number of halogen atoms, and only a desired chemical species is led onto the semiconductor substrate. Since thin film deposition or etching is performed on the surface, etching and deposition can be performed more efficiently and continuously in the same chamber, and workability can be performed at high speed.
【0020】望ましくは、所望の化学種のみを選別して
前記半導体基板上に導き、前記半導体基板表面にエッチ
ングを行う工程と、同一のシリコンハライドの他の化学
種を選別して薄膜堆積を行う工程とを、順次行うように
すれば、エッチングおよび堆積を同一チャンバ内で連続
して行うことができ、作業性よくかつ高速で行うことが
できる。Preferably, only a desired chemical species is selected and guided on the semiconductor substrate, and etching is performed on the surface of the semiconductor substrate, and thin film deposition is performed by selecting another chemical species of the same silicon halide. If the steps are sequentially performed, the etching and the deposition can be performed continuously in the same chamber, so that the workability can be improved and the speed can be increased.
【0021】さらに本発明者らは種々の実験の結果、3
塩化シリコンSiCl3 は酸素の存在下では、酸化シリ
コン上に酸化シリコン膜を堆積するがシリコン領域上に
は全く堆積せず、シリコン表面をエッチングするという
性質をもつことを発見し、本発明の第3は、これに着目
してなされたもので、3塩化シリコンSiCl3 と酸素
とを供給して、酸化シリコン上に酸化シリコン膜を選択
的に堆積することができる。これにより、例えば、アス
ペクト比の大きい開孔を形成する際、薄い酸化シリコン
膜に開孔を形成し、コンタクトエッチングを行った後、
3塩化シリコンSiCl3 と酸素とを供給して、酸化シ
リコン上に組成がほぼこれと同等な酸化シリコン膜を選
択的に堆積することにより、酸化シリコン膜の膜厚を増
大し、その結果、アスペクト比の高い開孔を形成するこ
とができる。Further, the present inventors have obtained 3
In the presence of oxygen, silicon chloride SiCl 3 deposits a silicon oxide film on silicon oxide, but does not deposit on the silicon region at all, and has the property of etching the silicon surface. Reference numeral 3 is made by paying attention to this, and by supplying silicon trichloride SiCl 3 and oxygen, a silicon oxide film can be selectively deposited on silicon oxide. Thereby, for example, when forming an opening having a large aspect ratio, after forming an opening in a thin silicon oxide film and performing contact etching,
By supplying silicon trichloride SiCl 3 and oxygen, and selectively depositing a silicon oxide film having a composition substantially equal to this on the silicon oxide, the thickness of the silicon oxide film is increased. An opening having a high ratio can be formed.
【0022】また種々の実験の結果、塩化シリコンまた
は2塩化シリコンは、酸素の存在下で下地表面の状態に
応じて異なる組成の膜を形成することを発見した。As a result of various experiments, it has been found that silicon chloride or silicon dichloride forms films having different compositions in the presence of oxygen, depending on the state of the underlying surface.
【0023】本発明の第4はこれに着目してなされたも
ので、導体領域と酸化シリコン領域とが混在する半導体
基板表面に塩化シリコンSiClまたは二塩化シリコン
SiCl2 と酸素とを供給することにより、容易に前記
導体領域にシリコンを主成分とする膜を堆積し、前記酸
化シリコン領域に酸化シリコン膜を堆積することができ
る。The fourth aspect of the present invention is made by paying attention to this, and by supplying silicon chloride SiCl or silicon dichloride SiCl 2 and oxygen to the surface of a semiconductor substrate in which a conductor region and a silicon oxide region are mixed. A film containing silicon as a main component can be easily deposited on the conductor region, and a silicon oxide film can be deposited on the silicon oxide region.
【0024】本発明の第5では、第1のシリコン半導体
領域と、前記第1のシリコン半導体領域よりも抵抗値の
大きい第2のシリコン半導体領域を含む半導体基板表面
に、塩化シリコンSiClまたは二塩化シリコンSiC
l2 と酸素とを供給すれば、前記第2のシリコン半導体
領域上よりも前記第1のシリコン半導体領域上で酸素量
が少なくなるように酸化シリコン膜を選択的に形成する
ことができる。According to a fifth aspect of the present invention, a semiconductor substrate including a first silicon semiconductor region and a second silicon semiconductor region having a larger resistance value than the first silicon semiconductor region has silicon chloride SiCl or dichloride. Silicon SiC
By supplying l 2 and oxygen, a silicon oxide film can be selectively formed so that the amount of oxygen is smaller on the first silicon semiconductor region than on the second silicon semiconductor region.
【0025】本発明の第6では、シリコン半導体領域を
含む半導体基板表面の少なくとも1部の抵抗値を調整
し、前記シリコン半導体領域表面に、塩化シリコンSi
Clまたは二塩化シリコンSiCl2 と酸素とを供給す
れば、調整された前記抵抗値に応じた酸素量を有する酸
化シリコン膜を形成することができる。ここで抵抗値調
整方法としては、イオン注入、薄膜形成など適宜選択す
るようにすれば良い。In a sixth aspect of the present invention, the resistance value of at least a portion of the surface of the semiconductor substrate including the silicon semiconductor region is adjusted, and the surface of the silicon semiconductor region is provided with silicon chloride Si.
When Cl or silicon dichloride SiCl 2 and oxygen are supplied, a silicon oxide film having an oxygen amount corresponding to the adjusted resistance value can be formed. Here, a method of adjusting the resistance value may be appropriately selected such as ion implantation or thin film formation.
【0026】[0026]
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0027】図1は本発明実施例の方法で用いられる表
面処理装置を示す概略構成図である。 この装置は、ガ
ス供給源100と、このガス供給源100からソ−スガ
スとしてのSiCl4 を供給され、イオンビーム102
を生起するイオン源101と、このイオンビーム102
を化学種毎に分離する質量分離器103と、この分離さ
れたイオンビームを減速制御する減速系104と、真空
容器105内にウェハ106を設置してエッチングまた
は薄膜堆積を行う表面処理室107とから構成されてい
る。ここでウェハは冷却および加熱機構を備え基板温度
を−50℃〜800℃まで温度制御できるように構成さ
れた温度制御機構を備えたサセプタ108上に載置され
ており、真空容器105にはガス供給系109がバルブ
110を介して接続されている。FIG. 1 is a schematic structural view showing a surface treatment apparatus used in the method of the embodiment of the present invention. This apparatus is supplied with a gas supply source 100 and SiCl 4 as a source gas from the gas supply source 100, and receives an ion beam 102.
Ion source 101 for generating the ion beam and the ion beam 102
A mass separator 103 for separating the respective ion species, a deceleration system 104 for decelerating and controlling the separated ion beam, a surface treatment chamber 107 for installing a wafer 106 in a vacuum vessel 105 and performing etching or thin film deposition. It is composed of Here, the wafer is mounted on a susceptor 108 having a temperature control mechanism configured to control the substrate temperature from −50 ° C. to 800 ° C. with a cooling and heating mechanism. The supply system 109 is connected via a valve 110.
【0028】次に、上述した装置を用いた表面処理方法
について説明する。Next, a surface treatment method using the above-described apparatus will be described.
【0029】ここでは照射エネルギーを30eVとし、
230℃に加熱されたシリコンウェハ上に順次SiCl
n + のnが1,2,3となるように順次化学種を変化さ
せて図2に示すように、シリコン基板106上へのシリ
コン膜2の堆積確率を測定した。その結果を、図3に示
す。この結果、SiCl1 + ,SiCl2 + を照射する
ときには薄膜堆積を行うことができ、堆積率はSiCl
1 + ビームを用いた時の方が大きい。またSiCl3 +
ビームを用いた時はエッチングが起きている。この結果
から明らかなようにSiCln + ビームのnを変化させ
ることにより薄膜堆積とエッチングを制御して行うこと
ができる。また化学種を分離せずにビームを照射した場
合は、薄膜堆積とエッチングが競合して起こり両方のプ
ロセス共に効率が低下してしまう。これに対し、SiC
l+ ,またはSiCl3 + ビームを用いた時は純粋に堆
積またはエッチングのみが起こるため、両プロセスとも
に最適効率で行うことができる。Here, the irradiation energy is 30 eV,
SiCl on silicon wafer heated to 230 ° C
As shown in FIG. 2, the deposition probability of the silicon film 2 on the silicon substrate 106 was measured by sequentially changing the chemical species so that n of n + became 1, 2, or 3. The result is shown in FIG. As a result, when irradiating SiCl 1 + and SiCl 2 + , thin film deposition can be performed, and the deposition rate is
It is greater when using the 1 + beam. Also, SiCl 3 +
Etching has occurred when a beam is used. As is apparent from this result, the deposition and etching of the thin film can be controlled by changing n of the SiCl n + beam. If the beam is irradiated without separating the chemical species, the deposition and etching of the thin film compete with each other, and the efficiency of both processes is reduced. In contrast, SiC
When an l + or SiCl 3 + beam is used, only deposition or etching occurs purely, so that both processes can be performed with optimum efficiency.
【0030】実施例2 なお、前記実施例では、基板温度は一定にしたが、基板
温度を変化させることにより、堆積からエッチングに変
えることもできる。次にこの例について説明する。Embodiment 2 In the above embodiment, the substrate temperature was kept constant, but it is also possible to change from deposition to etching by changing the substrate temperature. Next, this example will be described.
【0031】まず、図1に示した表面処理装置にシリコ
ン基板1を設置し(図4(a) )、質量分離器103によ
って分離されたSiCl2 + ビームのみを真空容器10
5に導くようにし、先ず基板温度を900℃に設定す
る。このとき図4(b) に示すようにシリコン基板表面は
エッチングされ、清浄な表面が露呈する。First, the silicon substrate 1 is set in the surface treatment apparatus shown in FIG. 1 (FIG. 4A), and only the SiCl 2 + beam separated by the mass separator 103 is supplied to the vacuum vessel 10.
The substrate temperature is set to 900 ° C. first. At this time, as shown in FIG. 4B, the surface of the silicon substrate is etched, and a clean surface is exposed.
【0032】続いてこのまま、基板温度を230℃まで
下げると、次第に堆積が始まり、極めて膜質の良好なシ
リコン薄膜11が堆積される(図4(c) )。Subsequently, when the substrate temperature is lowered to 230 ° C., deposition starts gradually, and a silicon thin film 11 of extremely good film quality is deposited (FIG. 4C).
【0033】このようにして、基板温度を制御するのみ
で、堆積に先立ち基板をエッチングして清浄な状態に
し、堆積を行うことができるため、基板との界面状態の
良好な薄膜形成を行うことが可能となる。なお、このシ
リコン薄膜11の成膜に際し、不純物を添加し、基板と
逆導電型のシリコン薄膜を成長させるようにすることも
可能である。In this manner, the substrate can be etched and cleaned before deposition by simply controlling the temperature of the substrate, and the deposition can be performed. Becomes possible. In forming the silicon thin film 11, it is also possible to add an impurity to grow a silicon thin film of a conductivity type opposite to that of the substrate.
【0034】実施例3 次に図1に示した装置を用いてシリコンウェハに代えて
酸化シリコン基板を用いて、シリコン膜11を堆積する
際、化学種を変化させ堆積確率を測定した。Example 3 Next, when the silicon film 11 was deposited using a silicon oxide substrate instead of a silicon wafer using the apparatus shown in FIG. 1, the chemical species was changed and the deposition probability was measured.
【0035】その結果を図5に示す。この結果、SiC
l1 + ,SiCl2 + を照射するとシリコン基板を用い
た場合と同様にシリコン薄膜が堆積されるが、SiCl
3 +ビームを用いた時はシリコン基板のときと異なりほ
とんど堆積は起こらないことがわかる。この結果から、
SiCl3 + ビームを用い、酸化シリコンに対してシリ
コンを選択的にエッチングすることができる。FIG. 5 shows the results. As a result, SiC
Irradiation with l 1 + and SiCl 2 + deposits a silicon thin film in the same manner as when a silicon substrate is used.
It can be seen that unlike when using a silicon substrate, almost no deposition occurs when using a 3+ beam. from this result,
Using a SiCl 3 + beam, silicon can be selectively etched with respect to silicon oxide.
【0036】実施例4 次に図1に示した装置を用いて、図6(a) に示すように
酸化シリコン表面2とシリコン表面1との混在するシリ
コン基板1を用いて、基板上にO2 ガスを供給しつつ、
30eVで毎秒5×1013個cm-2のSiCl3 + ビーム
を照射し、酸化シリコン薄膜12を堆積する。このとき
シリコンに対して酸化シリコン上に選択的に酸化シリコ
ン膜12が堆積する(図6(b) )。このとき、シリコン
はエッチングされる。Embodiment 4 Next, using the apparatus shown in FIG. 1, a silicon substrate 1 in which a silicon oxide surface 2 and a silicon surface 1 are mixed as shown in FIG. 2 While supplying gas,
An SiCl 3 + beam of 5 × 10 13 cm −2 / sec is irradiated at 30 eV to deposit a silicon oxide thin film 12. At this time, a silicon oxide film 12 is selectively deposited on silicon oxide with respect to silicon (FIG. 6B). At this time, the silicon is etched.
【0037】このO2 ガスのガス流量と酸化シリコン膜
12の堆積確率を測定した結果を図7に示す。ここでO
2 ガスのガス流量は真空容器の圧力を指標とした。この
図から、O2 ガスのガス流量が増加するにつれて酸化シ
リコン上では堆積確率が増加しているが、シリコン上で
はエッチングのみがおこる。従ってO2 ガスのガス流量
を制御し、真空容器105の圧力を1×10-6Torrから
1×10-5Torrの範囲にすることによって、シリコンに
対して酸化シリコン上に選択的に組成がほぼこれと同等
な酸化シリコン膜を堆積することができる。FIG. 7 shows the measurement results of the gas flow rate of the O 2 gas and the deposition probability of the silicon oxide film 12. Where O
The gas flow rates of the two gases were determined using the pressure of the vacuum vessel as an index. From this figure, as the gas flow rate of the O 2 gas increases, the deposition probability increases on silicon oxide, but only etching occurs on silicon. Therefore, by controlling the gas flow rate of the O 2 gas and setting the pressure of the vacuum vessel 105 in the range of 1 × 10 −6 Torr to 1 × 10 −5 Torr, the composition is selectively formed on silicon oxide with respect to silicon. A silicon oxide film substantially equivalent to this can be deposited.
【0038】次に、上述した方法を用いたアスペクト比
の高いコンタクト孔をもつ層間絶縁膜の形成について説
明する。Next, formation of an interlayer insulating film having a contact hole having a high aspect ratio using the above-described method will be described.
【0039】まず、図8に示すように、被処理基板40
を作成する。First, as shown in FIG.
Create
【0040】単結晶シリコン基板41表面全体に膜厚2
0nm の熱酸化膜41を形成し、この上層にフォトリソ
グラフィ法により形成したレジストパターンを、マスク
としてパターンし開孔Hを形成する(図8(a) )。The entire surface of the single crystal silicon substrate 41 has a thickness of 2
A thermal oxide film 41 having a thickness of 0 nm is formed, and a resist pattern formed by photolithography on the thermal oxide film 41 is used as a mask to form openings H (FIG. 8A).
【0041】そしてレジストパターンを除去した後、こ
の被処理基板40を、図1に示したエッチング装置の容
器内のサセプタ上に設置し、要機内の圧力が1×10-5
Torrとなるように酸素を供給すると共に、イオン源10
1からSiCl3 ビームのみを質量分離器で選別して供
給し、熱酸化膜41上に選択的に膜厚2μm の酸化シリ
コン膜42を堆積する(図8(b) )。[0041] Then, after removing the resist pattern, the substrate to be processed 40, etching was placed on a susceptor in the vessel of the apparatus, the pressure of the main machine is 1 × 10 -5 shown in FIG. 1
While supplying oxygen so as to be Torr, the ion source 10
Only the SiCl 3 beam from 1 is selectively supplied by a mass separator, and a silicon oxide film 42 having a thickness of 2 μm is selectively deposited on the thermal oxide film 41 (FIG. 8B).
【0042】このとき、開孔H内に露呈するシリコン表
面はエッチングされ清浄な表面となる。At this time, the silicon surface exposed in the opening H is etched and becomes a clean surface.
【0043】次に必要に応じてこの状態でSiClビー
ムのみを質量分離器で選別して供給し、シリコン膜43
を堆積する。Next, if necessary, only the SiCl beam is selected and supplied by the mass separator in this state, and the silicon film 43 is supplied.
Is deposited.
【0044】このようにして極めて容易にアスペクト比
の高いコンタクト孔をもつ層間絶縁膜を形成することが
できる。また、シリコンの選択成長によりコンタクト孔
Hを埋め込むようにすれば配線パターンの形成が容易と
なる。Thus, an interlayer insulating film having a contact hole having a high aspect ratio can be formed very easily. If the contact holes H are buried by selective growth of silicon, the formation of a wiring pattern becomes easy.
【0045】実施例5 図9は本発明実施例の方法で用いられる他の表面処理装
置を示す概略構成図である。Embodiment 5 FIG. 9 is a schematic diagram showing another surface treatment apparatus used in the method of the embodiment of the present invention.
【0046】この装置は、マグネトロン放電を利用した
もので印加電力またはガス圧を制御することによってプ
ラズマ中の化学種の成分比を制御するもので、反応室を
形成する接地された真空容器201と、この真空容器2
01の上壁で構成される上部電極201aと、この真空
容器201内に設置された冷却管等の温度制御機構を具
備すると共にこの上部電極201aに対向するように設
置され試料支持台を兼ねた下部電極203と、真空容器
201内を真空排気する排気系206と、ガス導入系2
05とを具備し、下部電極203上に載置された基板2
07の表面を処理する。この下部電極203と上部電極
201aは、マッチング回路(図示せず)を介して高周
波電源204に接続され、13、56MHzの高周波電
力が印加され、真空容器201内にプラズマ202が形
成されるようになっている。また下部電極203上に
は、ポリイミド薄膜に挾まれた銅板が張り付けられてお
り、銅板に電源(図示せず)から4KVの電圧を印加す
ることにより被処理基板207が下部電極上に静電的に
吸着されるようになっている。さらに上部電極201a
の上方には、複数の永久磁石およびその駆動機構からな
る磁場発生器が設置され、下部電極203と上部電極2
01aの対向空間に磁界を印加するようになっている。This apparatus uses a magnetron discharge to control the composition ratio of chemical species in the plasma by controlling the applied power or gas pressure. The apparatus uses a grounded vacuum vessel 201 forming a reaction chamber. , This vacuum vessel 2
01, and a temperature control mechanism such as a cooling tube provided in the vacuum vessel 201, and is provided so as to face the upper electrode 201a and also serves as a sample support. A lower electrode 203, an exhaust system 206 for evacuating the vacuum chamber 201, and a gas introduction system 2
05, and the substrate 2 placed on the lower electrode 203
07 surface. The lower electrode 203 and the upper electrode 201a are connected to a high-frequency power supply 204 via a matching circuit (not shown), and high-frequency power of 13, 56 MHz is applied so that the plasma 202 is formed in the vacuum vessel 201. Has become. On the lower electrode 203, a copper plate sandwiched between polyimide thin films is adhered. When a voltage of 4 KV is applied to the copper plate from a power source (not shown), the substrate 207 is electrostatically placed on the lower electrode. Is to be adsorbed. Further, the upper electrode 201a
A magnetic field generator composed of a plurality of permanent magnets and a driving mechanism for the permanent magnet is installed above the lower electrode 203 and the upper electrode 2.
A magnetic field is applied to the opposing space 01a.
【0047】この装置によっても電力またはガス圧力を
制御することにより同様にプラズマ202中のSiCl
n + のn比を変化させることができる。By controlling the electric power or the gas pressure also by this apparatus, the SiCl
The n ratio of n + can be changed.
【0048】例えばプラズマ中のSiCl1 + ,SiC
l2 + をSiCl3 + に比べて多くすることによって、
シリコン薄膜の堆積を行うことができ、逆にSiCl3
+ をSiCl1 + ,SiCl2 + に比べて多くすること
によってエッチングを行うことができる。For example, SiCl 1 + , SiC in plasma
By increasing l 2 + compared to SiCl 3 + ,
A silicon thin film can be deposited, and conversely, SiCl 3
+ Can be etched by increasing the value of + as compared with SiCl 1 + and SiCl 2 + .
【0049】実施例6 図10は本発明実施例の方法で用いられる他の表面処理
装置を示す概略構成図である。Embodiment 6 FIG. 10 is a schematic structural view showing another surface treatment apparatus used in the method of the embodiment of the present invention.
【0050】この装置は、図9に示した装置の真空容器
を大きくし、プラズマ発生部301からプロセスチャン
バー304までの距離を大きくし、この中でプラズマド
リフトスペース303をとることにより、プロセスチャ
ンバー304におかれた基板40に到達する化学種の成
分比を制御するようにしたものである。In this apparatus, the vacuum chamber of the apparatus shown in FIG. 9 is enlarged, the distance from the plasma generating section 301 to the process chamber 304 is increased, and a plasma drift space 303 is taken therein. This is to control the component ratio of the chemical species reaching the substrate 40 placed on the substrate.
【0051】他は実施例5と同様に形成されている。こ
こで307はガス供給源である。The other parts are formed in the same manner as in the fifth embodiment. Here, reference numeral 307 denotes a gas supply source.
【0052】このドリフトスペース303の長さは可変
となっており、この長さを変えることによりプロセスチ
ャンバー304のサセプタ305上におかれた基板40
まで到達する化学種の比を制御するようになっている。The length of the drift space 303 is variable, and by changing this length, the substrate 40 placed on the susceptor 305 of the process chamber 304 is changed.
It controls the ratio of chemical species that reach up to.
【0053】なお、図1に示した質量分離器104で分
離された化学種を有効に用いるために、図11に示すよ
うに、質量分離器104に2つの表面処理室107a,
107bを接続し,一方ではSiCl1 + ,SiCl2
+ を用いた処理を行い、他方ではSiCl3 + を用いた
処理を行うようにすれば無駄なく有効にイオンビームを
使用することができる。In order to effectively use the chemical species separated by the mass separator 104 shown in FIG. 1, as shown in FIG. 11, two surface treatment chambers 107a, 107a are provided in the mass separator 104.
107b, while SiCl 1 + , SiCl 2
If the process using + is performed and the process using SiCl 3 + is performed, the ion beam can be used effectively without waste.
【0054】実施例7 次に図1に示した装置を用いて、図12(a) に示すよう
に酸化シリコン表面52とシリコン表面51との混在す
るシリコン基板を用いて、基板上にO2 ガスを供給しつ
つ、30eVで毎秒5×1013個cm-2のSiCl+ ビー
ムを照射し、シリコン表面51にシリコン薄膜53を堆
積するとともに酸化シリコン表面52上に酸化シリコン
薄膜54を堆積する(図12(b) )。[0054] Using the apparatus shown in Example 7 then 1, using a mixed to silicon substrate with an oxidized silicon surface 52 and the silicon surface 51 as shown in FIG. 12 (a), O 2 on the substrate While supplying a gas, a SiCl + beam of 5 × 10 13 cm −2 per second is irradiated at 30 eV to deposit a silicon thin film 53 on the silicon surface 51 and a silicon oxide thin film 54 on the silicon oxide surface 52 ( FIG. 12 (b)).
【0055】このようにして堆積された堆積膜の深さと
Si−O比率とをオージェ分析によって測定した結果を
図13(a) および(b) に示す。図13(a) はシリコン表
面における分析結果であり、図13(b) は酸化シリコン
表面における分析結果である。この結果からもシリコン
表面にはシリコン膜が、酸化シリコン表面には酸化シリ
コン膜が形成されていることがわかる。FIGS. 13 (a) and 13 (b) show the results of Auger analysis of the depth and the Si--O ratio of the deposited film thus deposited. FIG. 13A shows the analysis result on the silicon surface, and FIG. 13B shows the analysis result on the silicon oxide surface. This result also shows that a silicon film is formed on the silicon surface and a silicon oxide film is formed on the silicon oxide surface.
【0056】ここで、O2 ガスのガス流量を制御し、真
空容器105の圧力を1×10-5Torrとして堆積を行っ
た。Here, the deposition was performed by controlling the gas flow rate of the O 2 gas and setting the pressure of the vacuum vessel 105 to 1 × 10 −5 Torr.
【0057】次に、この方法のデバイスヘの適用例につ
いて説明する。Next, an example of applying this method to a device will be described.
【0058】図14に示すようにFETのソース・ドレ
インを構成するn+ 拡散層64上にコンタクトを形成す
るに先立ち、チタン薄膜を形成し熱処理をすることによ
ってn+ 拡散層上にのみ選択的にチタンシリサイド膜6
6を形成するという方法が取られることが多い。しかし
ながら、高集積化に伴い、n+ 拡散層も浅くなる一方で
あり、チタンシリサイド膜66がn+ 拡散層を突き抜け
てしまいチタンシリサイト膜66と、下地Si基板61
間で電流リ−グが発生するという問題がある。そこで図
15に示すように選択的エピタキシャル成長法を用い
て、n+ 拡散層66表面に選択的にシリコン層67を形
成した後、同様にしてチタンシリサイド膜66を形成す
るという方法が提案されている。この方法によれば中心
部ではチタンシリサイド膜66がn+ 拡散層64を突き
抜けてしまうおそれはなくなるが、エッジ部すなわち素
子分離領域を構成する酸化シリコン膜62との境界部分
では依然として突き抜けが生じる場合があり、チタンシ
リサイド膜66と下地Si基板61間の電流リ−クの問
題は避けられない。As shown in FIG. 14, prior to forming a contact on n + diffusion layer 64 constituting the source / drain of the FET, a titanium thin film is formed and heat-treated to selectively form only on the n + diffusion layer. To titanium silicide film 6
6 is often taken. However, with the increase in integration, the n + diffusion layer is also becoming shallower, and the titanium silicide film 66 penetrates the n + diffusion layer, and the titanium silicide film 66 and the underlying Si substrate 61
There is a problem that a current leak occurs between them. Therefore, as shown in FIG. 15, a method has been proposed in which a silicon layer 67 is selectively formed on the surface of an n + diffusion layer 66 by using a selective epitaxial growth method, and then a titanium silicide film 66 is similarly formed. . According to this method, there is no possibility that the titanium silicide film 66 penetrates the n + diffusion layer 64 at the center, but the penetration still occurs at the edge, that is, at the boundary with the silicon oxide film 62 constituting the element isolation region. Therefore, the problem of current leakage between the titanium silicide film 66 and the underlying Si substrate 61 cannot be avoided.
【0059】そこで、図16に示すように、図12(a)
および(b) で説明した本発明の方法を用いて、n+ 拡散
層64にはシリコン膜69を形成するとともに、素子分
離領域の酸化シリコン膜62およびゲート電極63上を
覆う酸化シリコン膜65上には酸化シリコン膜68を形
成し、この後シリサイデーションを行いチタンシリサイ
ド膜66を形成するようにすれば、中央部においてもエ
ッジ部においてもチタンシリサイド膜66がn+ 拡散層
64を突き抜けてしまうおそれはなくなり、上記した電
流リ−クの問題はない。Therefore, as shown in FIG.
Using the method of the present invention described in (b) and (b), a silicon film 69 is formed on the n + diffusion layer 64, and a silicon oxide film 65 covering the silicon oxide film 62 and the gate electrode 63 in the element isolation region is formed. If a silicon oxide film 68 is formed and then silicidation is performed to form a titanium silicide film 66, the titanium silicide film 66 penetrates the n + diffusion layer 64 at both the central portion and the edge portion. There is no danger that the current leaks.
【0060】なお、前記実施例では酸化シリコンとシリ
コンとの混在する表面への薄膜堆積について説明した
が、シリコン表面でもその抵抗値の異なるものが混在す
る場合について、得られたシリコン薄膜のシリコンと酸
素との組成比を測定した。その結果を図17に示す。こ
の結果から、シリコン表面でもp型であるかn型である
か、あるいはその抵抗値に応じて、堆積される膜のシリ
コンと酸素との組成比が変化することがわかった。In the above-described embodiment, the thin film deposition on the surface where silicon oxide and silicon are mixed has been described. The composition ratio with oxygen was measured. The result is shown in FIG. From this result, it was found that the composition ratio of silicon and oxygen of the deposited film changes depending on whether the silicon surface is p-type or n-type or its resistance value.
【0061】[0061]
【発明の効果】本発明によれば、シリコンハライドを用
いた表面処理において化学種を制御することにより、効
率のよい薄膜堆積、エッチングあるいはまた選択的薄膜
堆積やエッチングを行うことが可能となる。According to the present invention, it is possible to perform efficient thin film deposition and etching or selective thin film deposition and etching by controlling chemical species in surface treatment using silicon halide.
【図1】本発明実施例の方法で用いられる表面処理装置
の概略構成図FIG. 1 is a schematic configuration diagram of a surface treatment apparatus used in a method according to an embodiment of the present invention.
【図2】本発明実施例の方法で用いられる被処理基板を
示す図FIG. 2 is a view showing a substrate to be processed used in the method of the embodiment of the present invention.
【図3】シリコン上における化学種と堆積確率との関係
を示す図FIG. 3 is a diagram showing a relationship between chemical species and deposition probability on silicon.
【図4】本発明の第2の実施例の工程を示す図FIG. 4 is a view showing a process of a second embodiment of the present invention.
【図5】酸化シリコン膜上における化学種と堆積確率と
の関係を示す図FIG. 5 is a diagram showing a relationship between a chemical species and a deposition probability on a silicon oxide film.
【図6】本発明の第4の実施例の工程を示す図FIG. 6 is a view showing a process of a fourth embodiment of the present invention.
【図7】酸素量と堆積確率との関係を示す図FIG. 7 is a diagram showing a relationship between an oxygen amount and a deposition probability.
【図8】本発明の層間絶縁膜の形成工程図FIG. 8 is a process chart of forming an interlayer insulating film of the present invention.
【図9】本発明の他の表面処理装置を示す図FIG. 9 is a diagram showing another surface treatment apparatus of the present invention.
【図10】本発明の他の表面処理装置を示す図FIG. 10 shows another surface treatment apparatus of the present invention.
【図11】本発明の他の表面処理装置を示す図FIG. 11 shows another surface treatment apparatus of the present invention.
【図12】本発明の他の実施例の方法を示す説明図FIG. 12 is an explanatory view showing a method according to another embodiment of the present invention.
【図13】同方法で得られた薄膜の分析結果を示す図FIG. 13 is a view showing an analysis result of a thin film obtained by the same method.
【図14】従来例のFETのコンタクト部構造を示す説
明図FIG. 14 is an explanatory view showing a contact structure of a conventional FET.
【図15】従来例のFETのコンタクト部構造を示す説
明図FIG. 15 is an explanatory view showing a contact structure of a conventional FET.
【図16】本発明の実施例のFETのコンタクト部構造
を示す説明図FIG. 16 is an explanatory view showing a contact portion structure of the FET according to the embodiment of the present invention.
【図17】下地材料と堆積膜の組成比との関係を示す図FIG. 17 is a diagram showing a relationship between a base material and a composition ratio of a deposited film.
2 シリコン膜 100 ガス供給源 101 イオン源 102 イオンビーム 103 質量分離器 104 減速系 105 真空容器 106 基板 107 表面処理室 108 サセプタ 109 ガス導入部 110 バルブ 201 真空容器 201a 上部電極 202 プラズマ 203 サセプタ(下部電極) 204 高周波電源 205 ガス供給系 206 排気系 207 被処理基板 301 プラズマ発生部 302 プラズマ 303 ドリフトスペース 304 プロセス室 305 サセプタ 306 高周波電源 307 ガス供給系 308 排気系 40 被処理基板 51 シリコン基板 52 酸化シリコン膜 53 シリコン膜 54 酸化シリコン膜 61 シリコン基板 62 素子分離領域(酸化シリコン膜) 63 ゲート電極 64 n+ 拡散層 65 酸化シリコン膜 66 チタンシリサイド膜 67 (選択的エピタキシャル成長法による)シリコ
ン膜 68 酸化シリコン膜 69 シリコン膜2 Silicon film 100 Gas supply source 101 Ion source 102 Ion beam 103 Mass separator 104 Reduction system 105 Vacuum container 106 Substrate 107 Surface treatment chamber 108 Susceptor 109 Gas introduction unit 110 Valve 201 Vacuum container 201a Upper electrode 202 Plasma 203 Susceptor (Lower electrode 204) High frequency power supply 205 Gas supply system 206 Exhaust system 207 Substrate to be processed 301 Plasma generator 302 Plasma 303 Drift space 304 Process chamber 305 Susceptor 306 High frequency power supply 307 Gas supply system 308 Exhaust system 40 Substrate to be processed 51 Silicon substrate 52 Silicon oxide film 53 silicon film 54 silicon oxide film 61 silicon substrate 62 element isolation region (silicon oxide film) 63 gate electrode 64 n + diffusion layer 65 silicon oxide film 66 titanium Silicide film 67 Silicon film (by selective epitaxial growth method) 68 Silicon oxide film 69 Silicon film
フロントページの続き (56)参考文献 特開 昭60−250635(JP,A) 特開 平4−116880(JP,A) 特開 平4−243129(JP,A) 特開 平5−347270(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/3065 Continuation of the front page (56) References JP-A-60-250635 (JP, A) JP-A-4-116880 (JP, A) JP-A-4-243129 (JP, A) JP-A-5-347270 (JP) , A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/3065
Claims (5)
し、半導体基板表面の表面処理を行う表面処理方法にお
いて、 前記シリコンハライドのガスから生成される化学種の割
合をハロゲン原子数に応じて制御して、前記半導体基板
上に導き、前記半導体基板表面に薄膜堆積もしくはエッ
チングを行うようにしたことを特徴とする表面処理方
法。1. A surface treatment method for supplying silicon halide onto a semiconductor substrate and performing surface treatment on the surface of the semiconductor substrate, wherein a ratio of chemical species generated from the silicon halide gas is controlled according to the number of halogen atoms. A surface treatment method wherein the thin film is deposited or etched on the surface of the semiconductor substrate.
し、半導体基板表面の表面処理を行う表面処理方法にお
いて、 前記シリコンハライドのガスから生成される化学種から
ハロゲン原子数に応じて特定の化学種を選別して、前記
半導体基板上に導き、前記半導体基板表面に薄膜堆積も
しくはエッチングを行うようにしたことを特徴とする表
面処理方法。2. A surface treatment method for supplying a silicon halide onto a semiconductor substrate and performing a surface treatment on the surface of the semiconductor substrate, wherein the specific chemical species is determined according to the number of halogen atoms from the chemical species generated from the silicon halide gas. A surface treatment method, wherein a thin film is selected and guided on the semiconductor substrate, and a thin film is deposited or etched on the surface of the semiconductor substrate.
在する半導体基板表面に3塩化シリコンSiCl3 と酸
素とを供給し、前記酸化シリコン領域に選択的に酸化シ
リコン膜を堆積するようにしたことを特徴とする表面処
理方法。3. The method according to claim 2, wherein silicon trichloride SiCl 3 and oxygen are supplied to the surface of the semiconductor substrate in which the silicon region and the silicon oxide region are mixed, and a silicon oxide film is selectively deposited on the silicon oxide region. Characteristic surface treatment method.
る半導体基板表面に塩化シリコンSiClまたは二塩化
シリコンSiCl2 と酸素とを供給し、前記導体領域に
シリコンを主成分とする膜を堆積し、前記酸化シリコン
領域に酸化シリコン膜を堆積するようにしたことを特徴
とする表面処理方法。4. Supplying silicon chloride SiCl or silicon dichloride SiCl 2 and oxygen to the surface of a semiconductor substrate in which a conductor region and a silicon oxide region are mixed, depositing a film containing silicon as a main component on the conductor region, A surface treatment method, wherein a silicon oxide film is deposited on the silicon oxide region.
のシリコン半導体領域よりも抵抗値の大きい第2のシリ
コン半導体領域を含む半導体基板表面に、塩化シリコン
SiClまたは二塩化シリコンSiCl2 と酸素とを供
給し、前記第2のシリコン半導体領域上よりも前記第1
のシリコン半導体領域上で酸素量が少なくなるように酸
化シリコン膜を選択的に形成するようにしたことを特徴
とする表面処理方法。5. A semiconductor device comprising: a first silicon semiconductor region;
Supplying silicon chloride or silicon dichloride SiCl 2 and oxygen to the surface of the semiconductor substrate including the second silicon semiconductor region having a larger resistance value than the silicon semiconductor region of the second silicon semiconductor region. First
A silicon oxide film is selectively formed on the silicon semiconductor region to reduce the amount of oxygen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04290576A JP3139855B2 (en) | 1992-09-11 | 1992-10-28 | Surface treatment method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24353292 | 1992-09-11 | ||
JP4-243532 | 1992-09-11 | ||
JP04290576A JP3139855B2 (en) | 1992-09-11 | 1992-10-28 | Surface treatment method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06140388A JPH06140388A (en) | 1994-05-20 |
JP3139855B2 true JP3139855B2 (en) | 2001-03-05 |
Family
ID=26536302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04290576A Expired - Fee Related JP3139855B2 (en) | 1992-09-11 | 1992-10-28 | Surface treatment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3139855B2 (en) |
-
1992
- 1992-10-28 JP JP04290576A patent/JP3139855B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06140388A (en) | 1994-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3778299B2 (en) | Plasma etching method | |
US5316616A (en) | Dry etching with hydrogen bromide or bromine | |
US5510011A (en) | Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature | |
US7011866B1 (en) | Method and apparatus for film deposition | |
EP0477890B1 (en) | Processing method and apparatus | |
EP0179665A2 (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
US20100221895A1 (en) | Surface treatment apparatus and surface treatment method | |
US4380488A (en) | Process and gas mixture for etching aluminum | |
JP2796175B2 (en) | Method for manufacturing thin film transistor | |
JPH04240725A (en) | Etching method | |
EP0328350A2 (en) | Dry etching with hydrogen bromide or bromine | |
JP3838397B2 (en) | Semiconductor manufacturing method | |
JP4126517B2 (en) | Vapor processing equipment | |
JP2000223421A (en) | Film growth method and its device | |
JP2000068227A (en) | Method for processing surface and device thereof | |
JPH08124902A (en) | Plasma processing device | |
JP3139855B2 (en) | Surface treatment method | |
EP0684632B1 (en) | Method of forming a film at low temperature for a semiconductor device | |
US6123774A (en) | Apparatus and method of manufacturing semiconductor element | |
KR20200080444A (en) | Treatment method for removing an oxide layer of an electrode and etching the electrode | |
JPH03109728A (en) | Manufacture of semiconductor device | |
JP2006237640A (en) | Manufacturing method for semiconductor | |
JP2699611B2 (en) | Thin film formation method | |
JPH07263421A (en) | Surface treatment method and surface treatment apparatus | |
JPH06291063A (en) | Surface treatment device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |