[go: up one dir, main page]

JP3137883B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3137883B2
JP3137883B2 JP25134795A JP25134795A JP3137883B2 JP 3137883 B2 JP3137883 B2 JP 3137883B2 JP 25134795 A JP25134795 A JP 25134795A JP 25134795 A JP25134795 A JP 25134795A JP 3137883 B2 JP3137883 B2 JP 3137883B2
Authority
JP
Japan
Prior art keywords
elements
scanning signal
group
liquid crystal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25134795A
Other languages
Japanese (ja)
Other versions
JPH0990429A (en
Inventor
孝夫 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25134795A priority Critical patent/JP3137883B2/en
Publication of JPH0990429A publication Critical patent/JPH0990429A/en
Application granted granted Critical
Publication of JP3137883B2 publication Critical patent/JP3137883B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非線形抵抗二端子
素子を備える液晶表示装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a liquid crystal display device having a non-linear resistance two-terminal element.

【0002】[0002]

【従来の技術】非線形抵抗二端子素子が用いられる従来
の一般的な反射型液晶表示装置において、液晶パネルが
備える一対の基板のうち、非線形抵抗二端子素子が形成
されている基板の平面図を図5に示す。また、図5のC
−C’線における断面図を図6に示す。
2. Description of the Related Art In a conventional general reflection type liquid crystal display device using a non-linear resistance two-terminal element, a plan view of a substrate on which a non-linear resistance two-terminal element is formed among a pair of substrates provided in a liquid crystal panel is shown. As shown in FIG. In addition, FIG.
FIG. 6 shows a cross-sectional view taken along line -C ′.

【0003】図5及び図6を参照して、非線形抵抗二端
子素子106が形成されるガラス基板100上には、走
査信号線101と、半導体層102と、絶縁膜層103
と、画素電極104とが形成される。走査信号線101
は、互いに平行に複数本配設されており、各走査信号線
101は、走査線駆動用ドライバとの接続端子部(図示
せず)を有している。半導体層102は、この接続端子
部を除く基板上全面に形成される。絶縁膜層103は、
半導体層102上に形成されると共に、走査信号線10
1上の所定の位置にそれぞれスルーホール105が形成
される。画素電極104は、隣合う走査信号線101の
間に多数配置され、各画素電極104は、それぞれスル
ーホール105を覆っている。
Referring to FIGS. 5 and 6, a scanning signal line 101, a semiconductor layer 102, and an insulating film layer 103 are formed on a glass substrate 100 on which a nonlinear resistance two-terminal element 106 is formed.
Then, the pixel electrode 104 is formed. Scanning signal line 101
Are arranged in parallel with each other, and each scanning signal line 101 has a connection terminal portion (not shown) with a scanning line driving driver. The semiconductor layer 102 is formed on the entire surface of the substrate except for the connection terminal portion. The insulating film layer 103
The scanning signal line 10 is formed on the semiconductor layer 102 and
Through holes 105 are respectively formed at predetermined positions on the optical disk 1. A large number of pixel electrodes 104 are arranged between the adjacent scanning signal lines 101, and each pixel electrode 104 covers a through hole 105.

【0004】非線形抵抗二端子素子106は、各スルー
ホール105の部分に位置し、下部金属−半導体−上部
金属の構造を持つ。即ち、走査信号線101が下部金属
として、半導体層102が半導体として、画素電極10
4が上部金属として機能している。
The nonlinear resistance two-terminal element 106 is located at each through hole 105 and has a structure of lower metal-semiconductor-upper metal. That is, the scanning signal line 101 is a lower metal, the semiconductor layer 102 is a semiconductor, and the pixel electrode 10
4 functions as an upper metal.

【0005】[0005]

【発明が解決しようとする課題】ところが、上記従来の
構造では、以下のような問題が生じる。
However, the above-mentioned conventional structure has the following problems.

【0006】各非線形抵抗二端子素子106の特性は、
形成されるスルーホール105の大きさ、形状によって
大きく変化する。一方、基板全体にわたって同一の大き
さ、形状のスルーホール105を形成することは困難で
ある。これは、たとえば絶縁膜層103に感光性樹脂を
用い、フォトリソグラフィ法によりスルーホール105
を形成する場合、絶縁膜層103が基板全体にわたって
均一な膜厚とならないことや、露光工程での照射ムラ及
び現像工程での現像ムラが避けられないこと等の理由に
よるものである。
The characteristics of each nonlinear resistance two-terminal element 106 are as follows:
It varies greatly depending on the size and shape of the formed through hole 105. On the other hand, it is difficult to form the through hole 105 having the same size and shape over the entire substrate. This is because, for example, a photosensitive resin is used for the insulating film layer 103 and the through holes 105 are formed by photolithography.
This is because the insulating film layer 103 does not have a uniform film thickness over the entire substrate, and irradiation unevenness in the exposure step and development unevenness in the development step cannot be avoided.

【0007】したがって、非線形抵抗二端子素子106
の特性は基板全体で同一とはならない。この結果、各画
素に同一の電圧が印加される場合も、実際に液晶に印加
される電圧は異なることになり、表示ムラが発生する。
Therefore, the nonlinear resistance two-terminal element 106
Are not the same over the entire substrate. As a result, even when the same voltage is applied to each pixel, the voltage actually applied to the liquid crystal is different, and display unevenness occurs.

【0008】そこで、特開昭64−33532号公報、
特開平2−33191号公報、及び特開平3−2799
26号公報では、表示ムラを抑えるために、各画素電極
に複数の非線形抵抗二端子素子を配置する液晶表示装置
が提案されている。しかしながら、表示ムラを抑えるの
にいずれも十分とはいえない。
Therefore, Japanese Patent Application Laid-Open No. Sho 64-33532 discloses
JP-A-2-33191 and JP-A-3-2799
No. 26 proposes a liquid crystal display device in which a plurality of non-linear resistance two-terminal elements are arranged in each pixel electrode in order to suppress display unevenness. However, none of them is sufficient to suppress display unevenness.

【0009】本発明は、上記の問題点を解決するために
なされたもので、その目的は、表示ムラを抑制して、目
立たなくすることができる液晶表示装置を提供すること
にある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device capable of suppressing display unevenness and making it less noticeable.

【0010】[0010]

【課題を解決するための手段】請求項1の発明に係る液
晶表示装置は、上記の課題を解決するために、一対の基
板の間に封入される液晶層と、上記一対の基板のうち一
方の基板上に相互に平行に配設される複数本の走査信号
線と、隣合う走査信号線の間にそれぞれ配置される複数
の画素電極と、上記一対の基板のうち他方の基板上に上
記走査信号線と交差するように配設される複数本のデー
タ信号線とを備え、画像表示を行う際に上記走査信号線
が順次選択され、選択される走査信号線と上記データ信
号線とに電圧が印加される液晶表示装置において、上記
各画素電極は、複数の種類の非線形抵抗二端子素子を介
して近傍の隣合う2本の走査信号線に接続され、上記複
数の種類の非線形抵抗二端子素子のうち第1グループの
素子は、上記2本の走査信号線のうち一方の走査信号線
に接続され、上記複数の種類の非線形抵抗二端子素子の
うち第2グループの素子は、上記2本の走査信号線のう
ち他方の走査信号線に接続され、上記第1グループの素
子は、上記第2グループの素子よりも同一電圧が印加さ
れる場合に素子を流れる電流値の合計が大きくなるよう
に形成され、上記第1グループの素子の容量と該第1グ
ループの素子と並列な容量との合計が、上記第2グルー
プの素子の容量と該第2グループの素子と並列な容量と
の合計よりも小さくなるように形成され、画像表示を行
う際に上記一方の走査信号線が選択される期間は、印加
電圧によって上記第1グループの素子が導通状態となる
書き込み期間を含み、上記一方の走査信号線に続いて上
記他方の走査信号線が選択される期間は、上記印加電圧
と逆極性の印加電圧によって上記第2グループの素子が
導通状態となる補償期間を含んでいることを特徴として
いる。
According to a first aspect of the present invention, there is provided a liquid crystal display device comprising: a liquid crystal layer sealed between a pair of substrates; and one of the pair of substrates. A plurality of scanning signal lines disposed in parallel with each other on a substrate, a plurality of pixel electrodes respectively disposed between adjacent scanning signal lines, and a plurality of pixel electrodes disposed on the other of the pair of substrates. A plurality of data signal lines disposed so as to intersect with the scanning signal lines, wherein the scanning signal lines are sequentially selected when performing image display, and the selected scanning signal lines and the data signal lines are In a liquid crystal display device to which a voltage is applied, each of the pixel electrodes is connected to adjacent two adjacent scanning signal lines via a plurality of types of non-linear resistance two-terminal elements. Of the terminal elements, the elements of the first group are the above two One of the scanning signal lines is connected to one of the scanning signal lines, and a second group of the plurality of types of non-linear resistance two-terminal elements is connected to the other of the two scanning signal lines. The first group of elements is formed such that the sum of the current values flowing through the elements when the same voltage is applied is larger than that of the second group of elements, and the capacitance of the first group of elements and When the image is displayed, the sum of the capacitance of the element in the first group and the capacitance in parallel is smaller than the sum of the capacitance of the element in the second group and the capacitance in parallel with the element of the second group. The period in which the one scanning signal line is selected includes a writing period in which the elements of the first group are turned on by an applied voltage, and the other scanning signal line is selected following the one scanning signal line. Period It is characterized by comprising the compensation period in which elements of the second group is turned by the applied voltage and reverse polarity voltage applied.

【0011】上記の構成により、第1グループの素子の
特性のばらつきを、同じ画素電極に接続される第2グル
ープの素子によって補償することができる。
According to the above configuration, the variation in the characteristics of the elements of the first group can be compensated by the elements of the second group connected to the same pixel electrode.

【0012】すなわち、第1グループの素子の電流値が
相対的に大きい画素では、第2グループの素子の電流値
も相対的に大きくなる。これにより、この画素では、第
1グループの素子が導通状態となる書き込み期間に液晶
層に印加される電荷と、第2グループの素子が導通状態
となる補償期間に逆極性の印加電圧により失われる電荷
とがともに大きくなる。
That is, in a pixel in which the current value of the element of the first group is relatively large, the current value of the element of the second group is also relatively large. Thereby, in this pixel, the charge applied to the liquid crystal layer during the writing period in which the first group of elements is turned on and the voltage applied to the liquid crystal layer during the compensation period in which the second group of elements are turned on are lost by the applied voltage of the opposite polarity Both the charge and the charge increase.

【0013】また、第1グループの素子の電流値が相対
的に小さい画素では、第2グループの素子の電流値も相
対的に小さくなる。これにより、この画素では、第1グ
ループの素子が導通状態となる書き込み期間に液晶層に
印加される電荷と、第2グループの素子が導通状態とな
る補償期間に逆極性の印加電圧により失われる電荷とが
ともに小さくなる。
In a pixel in which the current value of the first group of elements is relatively small, the current value of the second group of elements is also relatively small. Thereby, in this pixel, the charge applied to the liquid crystal layer during the writing period in which the first group of elements is turned on and the voltage applied to the liquid crystal layer during the compensation period in which the second group of elements are turned on are lost by the applied voltage of the opposite polarity. Both the charge and the charge decrease.

【0014】この結果、各画素の選択期間において液晶
層に印加される電荷は、第1グループの素子の特性のば
らつきにかかわらず、ほぼ一定になる。
As a result, the charge applied to the liquid crystal layer during the selection period of each pixel becomes substantially constant irrespective of the variation in the characteristics of the elements of the first group.

【0015】したがって、非線形抵抗二端子素子の特性
のばらつきによる液晶への印加電圧のばらつきを抑える
ことができるので、表示ムラを抑えて、目立たなくする
ことができる。
Therefore, the variation in the voltage applied to the liquid crystal due to the variation in the characteristics of the non-linear resistance two-terminal element can be suppressed, so that the display unevenness can be suppressed and made inconspicuous.

【0016】また、第2グループの素子の容量と該素子
と並列な容量との合計が、第1グループの素子の容量と
該素子と並列な容量との合計よりも大きいので、各画素
の書き込み期間に第1グループの素子が導通状態とな
り、補償期間に第2グループの素子が導通状態となるよ
うに印加電圧の値を設定することができる。
Further, since the sum of the capacitance of the element of the second group and the capacitance in parallel with the element is larger than the sum of the capacitance of the element of the first group and the capacitance in parallel with the element, writing of each pixel is performed. The value of the applied voltage can be set so that the elements of the first group become conductive during the period and the elements of the second group become conductive during the compensation period.

【0017】請求項2の発明に係る液晶表示装置は、上
記の課題を解決するために、請求項1の構成に加えて、
上記各画素電極に、上記第1グループの素子と上記第2
グループの素子とが1個ずつ接続されていることを特徴
としている。
According to a second aspect of the present invention, there is provided a liquid crystal display device in addition to the configuration of the first aspect, in order to solve the above problem.
The first group of elements and the second group
It is characterized in that the elements of the group are connected one by one.

【0018】上記の構成により、より簡素な構成、及び
より簡略な製造工程で上記請求項1の構成を実現し、表
示ムラを抑制することができる。
According to the above configuration, the configuration according to claim 1 can be realized with a simpler configuration and a simpler manufacturing process, and display unevenness can be suppressed.

【0019】[0019]

【発明の実施の形態】本発明の実施の一形態について図
1〜図4に基づいて説明すれば、以下のとおりである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0020】図1は、本発明の実施の一形態の反射型液
晶表示装置において、液晶パネルが備える一対の基板の
うち、非線形抵抗二端子素子が形成されている基板の平
面図である。また、図2(a)は、図1のA−A’線に
おける断面図であり、図2(b)は、図1のB−B’線
における断面図である。
FIG. 1 is a plan view of a substrate on which a non-linear resistance two-terminal element is formed among a pair of substrates provided in a liquid crystal panel in a reflection type liquid crystal display device according to an embodiment of the present invention. FIG. 2A is a cross-sectional view taken along the line AA ′ of FIG. 1, and FIG. 2B is a cross-sectional view taken along the line BB ′ of FIG.

【0021】図1及び図2の(a)と(b)とを参照し
て、非線形抵抗二端子素子が形成されるガラス基板1上
には、走査信号線2と、半導体層3と、絶縁膜層4と、
画素電極5とが形成される。走査信号線2は、互いに平
行に複数本配設されており、各走査信号線2は、走査線
駆動用ドライバとの接続端子部(図示せず)を有してい
る。半導体層3は、この接続端子部を除く基板上全面に
形成される。絶縁膜層4は、半導体層3上に形成される
と共に、走査信号線2上の所定の位置に2種類のスルー
ホール6・7が形成される。画素電極5は、隣り合う走
査信号線2の間に多数配置され、各画素電極5は、それ
ぞれ2種類のスルーホール6・7を覆っている。
Referring to FIGS. 1 and 2A and 2B, on a glass substrate 1 on which a non-linear resistance two-terminal element is formed, a scanning signal line 2, a semiconductor layer 3 and an insulating layer are formed. A membrane layer 4,
The pixel electrode 5 is formed. A plurality of scanning signal lines 2 are arranged in parallel with each other, and each scanning signal line 2 has a connection terminal (not shown) for connection with a scanning line driving driver. The semiconductor layer 3 is formed on the entire surface of the substrate except for the connection terminal portions. The insulating film layer 4 is formed on the semiconductor layer 3 and two types of through holes 6 and 7 are formed at predetermined positions on the scanning signal line 2. A large number of pixel electrodes 5 are arranged between the adjacent scanning signal lines 2, and each pixel electrode 5 covers two types of through holes 6 and 7, respectively.

【0022】液晶駆動用の第1の非線形抵抗二端子素子
8は、各スルーホール6の部分に位置し、下部金属−半
導体−上部金属の構造を持つ。また、ばらつき補償用の
第2の非線形抵抗二端子素子9は、各スルーホール7の
部分に位置し、下部金属−半導体−上部金属の構造を持
つ。第1及び第2の非線形抵抗二端子素子8・9のいず
れも、走査信号線2が下部金属として、半導体層3が半
導体として、画素電極5が上部金属として機能してい
る。
The first non-linear resistance two-terminal element 8 for driving the liquid crystal is located at each through hole 6 and has a structure of lower metal-semiconductor-upper metal. Further, the second non-linear resistance two-terminal element 9 for variation compensation is located at each through hole 7 and has a structure of lower metal-semiconductor-upper metal. In each of the first and second nonlinear resistance two-terminal elements 8 and 9, the scanning signal line 2 functions as a lower metal, the semiconductor layer 3 functions as a semiconductor, and the pixel electrode 5 functions as an upper metal.

【0023】また、上記画素電極5は、半導体層3及び
絶縁膜層4を介して走査信号線2と平面的に重なった領
域5aを有し、第2の非線形抵抗二端子素子9と並列な
容量を大きくする働きをしている。
The pixel electrode 5 has a region 5 a which overlaps the scanning signal line 2 in a plane via the semiconductor layer 3 and the insulating film layer 4, and is in parallel with the second nonlinear resistance two-terminal element 9. It works to increase the capacity.

【0024】さらに、上記スルーホール7の大きさは、
スルーホール6の大きさの1/20となるように形成さ
れている。
Further, the size of the through hole 7 is as follows.
The through hole 6 is formed so as to be 1/20 in size.

【0025】但し、絶縁膜層4に感光性樹脂を用い、フ
ォトリソグラフィ法によりスルーホール6・7を形成す
る場合、スルーホール6・7のそれぞれを基板全体にわ
たって同一の大きさ、形状に形成することは困難であ
る。これは、前述のように、絶縁膜層4が基板全体にわ
たって均一な膜厚とならないことや、露光工程での露光
ムラ及び現像工程での現像ムラが避けられないこと等の
理由によるものである。
However, when the photosensitive resin is used for the insulating film layer 4 and the through holes 6 and 7 are formed by photolithography, each of the through holes 6 and 7 is formed to have the same size and shape over the entire substrate. It is difficult. This is because, as described above, the insulating film layer 4 does not have a uniform film thickness over the entire substrate, and exposure unevenness in the exposure step and development unevenness in the development step cannot be avoided. .

【0026】しかしながら、基板全体では絶縁膜層4の
膜厚が均一でなく、露光ムラ及び現像ムラが存在すると
しても、基板の狭い領域内では絶縁膜層4の膜厚は均一
であり、露光ムラ及び現像ムラは無いものとみなすこと
ができる。したがって、例えば基板全体ではスルーホー
ル6・7のそれぞれの大きさにばらつきが生じていると
しても、同一の画素電極5が覆う2種類のスルーホール
6・7の大きさの比は同一である。即ち、各画素電極5
に接続される2種類のスルーホール6・7において、ス
ルーホール6・7の大きさが標準からはずれているとし
ても、スルーホール6・7がともに標準より大きいか、
あるいはスルーホール6・7がともに標準より小さいか
のいずれかとなる。
However, even if the thickness of the insulating film layer 4 is not uniform over the entire substrate and exposure unevenness and development unevenness exist, the film thickness of the insulating film layer 4 is uniform within a narrow region of the substrate. It can be considered that there is no unevenness and unevenness in development. Therefore, for example, even if the sizes of the through holes 6 and 7 vary in the entire substrate, the size ratio of the two types of through holes 6 and 7 covered by the same pixel electrode 5 is the same. That is, each pixel electrode 5
In the two types of through-holes 6 and 7 connected to, even though the size of the through-holes 6 and 7 is out of the standard, whether the through-holes 6 and 7 are both larger than the standard,
Alternatively, both of the through holes 6 and 7 are smaller than the standard.

【0027】上記反射型液晶表示装置に用いられる液晶
パネルは、以下のように製造される。
The liquid crystal panel used in the above-mentioned reflection type liquid crystal display device is manufactured as follows.

【0028】まず、ガラス基板1上全面にTa薄膜をス
パッタリング法により成膜する。成膜後のTa薄膜から
フォトリソグラフィ法により、複数の走査信号線2をパ
ターン形成する。次に、基板全面にZnS薄膜をスパッ
タリング法により成膜し、さらに、成膜後のZnS薄膜
からフォトリソグラフィ法により走査信号線2の走査線
駆動用ドライバとの接続端子部上の膜を取り除いて、半
導体層3を形成する。
First, a Ta thin film is formed on the entire surface of the glass substrate 1 by a sputtering method. A plurality of scanning signal lines 2 are pattern-formed from the Ta thin film after film formation by photolithography. Next, a ZnS thin film is formed on the entire surface of the substrate by a sputtering method, and the film on the connection terminal portion of the scanning signal line 2 with the driver for driving the scanning line is removed from the formed ZnS thin film by photolithography. Then, the semiconductor layer 3 is formed.

【0029】次に、基板全面に感光性絶縁膜をスピンナ
ーにより形成し、フォトリソグラフィ法により、スルー
ホール6・7の形成と、走査信号線2の走査線駆動用ド
ライバとの接続端子部上の膜の除去とを行って、絶縁膜
層4を形成する。次に、基板全面にスパッタリング法に
よりAl薄膜を形成し、フォトリソグラフィ法により画
素電極5をパターン形成する。
Next, a photosensitive insulating film is formed on the entire surface of the substrate by a spinner, and through holes 6 and 7 are formed by photolithography, and a connection terminal portion for connecting the scanning signal line 2 to a scanning line driving driver is formed. By removing the film, an insulating film layer 4 is formed. Next, an Al thin film is formed on the entire surface of the substrate by sputtering, and the pixel electrodes 5 are patterned by photolithography.

【0030】一方、非線形抵抗二端子素子が形成されな
い側の基板では、ガラス基板上にスパッタリング法によ
りITO薄膜を形成し、さらに、ITO薄膜からフォト
リソグラフィ法により図4に示すようなストライプ形状
の複数のデータ信号線10をパターン形成する。
On the other hand, on the substrate on which the non-linear resistance two-terminal element is not formed, an ITO thin film is formed on a glass substrate by a sputtering method, and a plurality of stripes as shown in FIG. Of the data signal lines 10 are patterned.

【0031】これら両基板を、走査信号線2とデータ信
号線10とが互いにほぼ直交して交差するように貼り合
わせシール樹脂で固定し、両基板間に液晶を充填して液
晶パネルを完成する。さらに、外部に取り出される走査
信号線2の端子に走査ドライバを接続し、データ信号線
10の端子にデータドライバを接続する工程などが続く
ことになる。
The two substrates are fixed with a sealing resin so that the scanning signal lines 2 and the data signal lines 10 intersect at right angles to each other, and a liquid crystal is filled between the two substrates to complete a liquid crystal panel. . Further, a step of connecting a scan driver to the terminal of the scanning signal line 2 to be taken out and connecting the data driver to a terminal of the data signal line 10 will be continued.

【0032】図3は、上記反射型液晶表示装置での液晶
の駆動のために用いられる各種信号の駆動波形を示すタ
イミングチャートである。
FIG. 3 is a timing chart showing driving waveforms of various signals used for driving the liquid crystal in the reflection type liquid crystal display device.

【0033】図3を参照して、(a)は、n番目の走査
信号線2に印加される走査信号であり、(b)は、n+
1番目の走査信号線2に印加される走査信号である。ま
た、(c)は、データ信号線10に印加されるデータ信
号である。
Referring to FIG. 3, (a) shows a scanning signal applied to the n-th scanning signal line 2, and (b) shows n +
This is a scanning signal applied to the first scanning signal line 2. (C) is a data signal applied to the data signal line 10.

【0034】図3の(d)は、n番目の走査信号線2と
n+1番目の走査信号線2との間に位置する画素におけ
る液晶駆動用の第1の非線形抵抗二端子素子8と液晶層
との直列回路に印加される信号であり、この信号は
(a)の信号と(c)の信号との合計になる。また、
(e)は、n番目の走査信号線2とn+1番目の走査信
号線2との間に位置する画素におけるばらつき補償用の
第2の非線形抵抗二端子素子9と液晶層との直列回路に
印加される信号であり、この信号は(b)の信号と
(c)の信号との合計になる。そして、(f)は、n番
目の走査信号線2とn+1番目の走査信号線2との間に
位置する画素における液晶層への印加電圧を示す。
FIG. 3D shows a first non-linear resistance two-terminal element 8 for driving liquid crystal and a liquid crystal layer in a pixel located between the n-th scanning signal line 2 and the (n + 1) -th scanning signal line 2. This signal is the sum of the signal of (a) and the signal of (c). Also,
(E) is applied to a series circuit of the second non-linear resistance two-terminal element 9 for compensating variation in the pixel located between the n-th scanning signal line 2 and the (n + 1) -th scanning signal line 2 and the liquid crystal layer. This signal is the sum of the signal of (b) and the signal of (c). (F) shows a voltage applied to the liquid crystal layer in a pixel located between the nth scanning signal line 2 and the (n + 1) th scanning signal line 2.

【0035】図3における各信号は、n番目の走査信号
線2とn+1番目の走査信号線2との間に位置する画素
に応じて選択期間Aと非選択期間Bとに分けることがで
き、さらに選択期間Aは、この位置の画素における第1
の非線形抵抗二端子素子8が導通状態となる書き込み期
間A1と、第2の非線形抵抗二端子素子9が導通状態と
なる補償期間A2とに分かれる。さらに、選択期間A直
後の非選択期間Bには、n+1番目の走査信号線2に書
き込み期間A1と同じ電圧が印加されて、n+1番目の
走査信号線2とn+2番目の走査信号線2との間に位置
する画素に信号が書き込まれる期間B1がある。
Each signal in FIG. 3 can be divided into a selection period A and a non-selection period B according to pixels located between the n-th scanning signal line 2 and the (n + 1) -th scanning signal line 2. Further, the selection period A is the first period in the pixel at this position.
The write period A1 in which the non-linear resistance two-terminal element 8 is in a conductive state and the compensation period A2 in which the second non-linear resistance two-terminal element 9 is in a conductive state. Further, in the non-selection period B immediately after the selection period A, the same voltage as that in the writing period A1 is applied to the (n + 1) th scanning signal line 2, and the (n + 1) th scanning signal line 2 and the (n + 2) th scanning signal line 2 There is a period B1 during which a signal is written to a pixel located therebetween.

【0036】上記書き込み期間A1における信号は、液
晶駆動用の第1の非線形抵抗二端子素子8を十分導通状
態とする電圧であることが必要である。また、上記補償
期間A2における信号は、ばらつき補償用の第2の非線
形抵抗二端子素子9を十分導通状態とする電圧であるこ
とが必要である。
The signal in the writing period A1 needs to be a voltage that makes the first nonlinear resistance two-terminal element 8 for driving the liquid crystal sufficiently conductive. Further, the signal in the compensation period A2 needs to be a voltage that makes the second nonlinear resistance two-terminal element 9 for variation compensation sufficiently conductive.

【0037】さらに、上記期間B1における信号は、n
+1番目の走査信号線2とn+2番目の走査信号線2と
の間に位置する画素の第1の非線形抵抗二端子素子8を
十分導通状態とする電圧であって、しかも、n番目の走
査信号線2とn+1番目の走査信号線2との間に位置す
る画素の第2の非線形抵抗二端子素子9を導通状態とし
ない電圧であることが必要である。このため上述のよう
に、第2の非線形抵抗二端子素子9と並列な付加容量
が、走査信号線2と画素電極5の一部の領域5aとが重
なり合う部分につくりこまれている(図1及び図2参
照)。これとともに、印加電圧を以下のように設定す
る。
Further, the signal in the period B1 is n
A voltage that sufficiently turns on the first non-linear resistance two-terminal element 8 of the pixel located between the (+1) th scanning signal line 2 and the (n + 2) th scanning signal line 2; It is necessary that the voltage is such that the second non-linear resistance two-terminal element 9 of the pixel located between the line 2 and the (n + 1) th scanning signal line 2 is not turned on. Therefore, as described above, an additional capacitance in parallel with the second non-linear resistance two-terminal element 9 is formed in a portion where the scanning signal line 2 and a part of the region 5a of the pixel electrode 5 overlap (FIG. 1). And FIG. 2). At the same time, the applied voltage is set as follows.

【0038】非線形抵抗二端子素子と液晶層との直列回
路に印加される電圧をVopとし、非線形抵抗二端子素
子の容量をCdとし、これと並列な付加容量をCsと
し、液晶層の容量をClcとすれば、非線形抵抗二端子
素子にかかる電圧Vdは、次の式で表される。
The voltage applied to the series circuit of the non-linear resistance two-terminal element and the liquid crystal layer is Vop, the capacitance of the non-linear resistance two-terminal element is Cd, the additional capacitance in parallel with this is Cs, and the capacitance of the liquid crystal layer is Assuming Clc, the voltage Vd applied to the non-linear resistance two-terminal element is expressed by the following equation.

【0039】 Vd={Clc/(Clc+Cd+Cs)}*Vop 上式によれば、Csを大きくすることで、Vdを小さく
することができる。
Vd = {Clc / (Clc + Cd + Cs)} * Vop According to the above equation, Vd can be reduced by increasing Cs.

【0040】したがって、ばらつき補償用の第2の非線
形抵抗二端子素子9にのみ並列な付加容量を形成するこ
とで、第2の非線形抵抗二端子素子9を導通状態にさせ
るのに必要な電圧Vopは、液晶駆動用の第1の非線形
抵抗二端子素子8を導通状態にさせるのに必要な電圧V
opよりも大きくなる。
Therefore, by forming an additional capacitor in parallel only with the second non-linear resistance two-terminal element 9 for variation compensation, the voltage Vop required to make the second non-linear resistance two-terminal element 9 conductive is formed. Is a voltage V necessary to make the first nonlinear resistance two-terminal element 8 for driving the liquid crystal conductive.
larger than op.

【0041】そこで、上記期間B1におけるn+1番目
の走査信号線2に印加される電圧を、次のように設定す
る。即ち、n番目の走査信号線2とn+1番目の走査信
号線2との間に位置する画素の第2の非線形抵抗二端子
素子9が導通状態とならず、しかも、n+1番目の走査
信号線2とn+2番目の走査信号線2との間に位置する
画素の第1の非線形抵抗二端子素子8を導通状態にさせ
る電圧値に設定する。このように設定すれば、上記期間
B1における信号は、n+1番目の走査信号線2とn+
2番目の走査信号線2との間に位置する画素の第1の非
線形抵抗二端子素子8を十分導通状態とする電圧であっ
て、しかも、n番目の走査信号線2とn+1番目の走査
信号線2との間に位置する画素の第2の非線形抵抗二端
子素子9を導通状態としない電圧とすることができる。
Therefore, the voltage applied to the (n + 1) th scanning signal line 2 in the period B1 is set as follows. That is, the second non-linear resistance two-terminal element 9 of the pixel located between the n-th scanning signal line 2 and the (n + 1) -th scanning signal line 2 does not become conductive, and the (n + 1) -th scanning signal line 2 Is set to a voltage value that causes the first non-linear resistance two-terminal element 8 of the pixel located between the pixel and the (n + 2) th scanning signal line 2 to be in a conductive state. With this setting, the signal in the period B1 is equal to the (n + 1) th scanning signal line 2 and n +
A voltage that sufficiently turns on the first nonlinear resistance two-terminal element 8 of the pixel located between the second scanning signal line 2 and the nth scanning signal line 2 and the (n + 1) th scanning signal The voltage can be set so that the second non-linear resistance two-terminal element 9 of the pixel located between the line 2 and the line 2 does not conduct.

【0042】図3の(f)では、非線形抵抗二端子素子
のスルーホール6・7の大小に応じて、液晶層への印加
電圧として2通りの波形図が示されている。即ち、絶縁
膜層4に形成されたスルーホール6・7が相対的に小さ
く、第1及び第2の非線形抵抗二端子素子8・9の電流
値がともに小さい画素の液晶層への印加電圧が実線16
で示されると共に、絶縁膜層4に形成されたスルーホー
ル6・7が相対的に大きく、第1及び第2の非線形抵抗
二端子素子8・9の電流値がともに大きい画素の液晶層
への印加電圧が破線15で示される。但し、2つの印加
電圧の波形が重なる部分は、実線16で示される。
FIG. 3 (f) shows two waveform diagrams as the voltage applied to the liquid crystal layer according to the size of the through holes 6 and 7 of the non-linear resistance two-terminal element. That is, the voltage applied to the liquid crystal layer of the pixel in which the through-holes 6 and 7 formed in the insulating film layer 4 are relatively small and the current values of the first and second nonlinear resistance two-terminal elements 8 and 9 are both small is small. Solid line 16
And the through holes 6 and 7 formed in the insulating film layer 4 are relatively large, and the current values of the first and second nonlinear resistance two-terminal elements 8 and 9 are both large. The applied voltage is shown by the broken line 15. However, the portion where the waveforms of the two applied voltages overlap is indicated by a solid line 16.

【0043】同図に示すように、第1及び第2の非線形
抵抗二端子素子8・9の電流値がともに大きい画素で
は、書き込み期間A1に液晶層に印加される電荷と補償
期間A2に失う電荷とがともに大きくなる。一方、第1
及び第2の非線形抵抗二端子素子8・9の電流値がとも
に小さい画素では、書き込み期間A1に液晶層に印加さ
れる電荷と補償期間A2に失う電荷とがともに小さくな
る。
As shown in the figure, in a pixel where the current values of the first and second nonlinear resistance two-terminal elements 8 and 9 are both large, the charge applied to the liquid crystal layer during the writing period A1 and the compensation period A2 are lost. Both the charge and the charge increase. Meanwhile, the first
In a pixel in which the current values of the second non-linear resistance two-terminal elements 8 and 9 are both small, the charge applied to the liquid crystal layer during the writing period A1 and the charge lost during the compensation period A2 are both small.

【0044】この結果、選択期間Aに液晶層に印加され
る電荷は、非線形抵抗二端子素子の電流値の大小のばら
つきにかかわらず、ほぼ一定になる。
As a result, the charge applied to the liquid crystal layer during the selection period A becomes substantially constant regardless of the variation in the current value of the non-linear resistance two-terminal element.

【0045】絶縁膜層4に形成されたスルーホール6・
7の大きさ、形状のばらつきは、狭い領域内では無視す
ることができる。つまり、絶縁膜層4を塗布する工程で
の膜厚ムラ、フォトリソグラフィ法による露光工程での
照射ムラ、あるいは現像工程での現像ムラ等は、狭い領
域内では無視することができる。したがって、液晶駆動
用の第1の非線形抵抗二端子素子8の電流値が相対的に
大きく、ばらつき補償用の第2の非線形抵抗二端子素子
9の電流値が相対的に小さい画素は無いといってよい。
また、第1の非線形抵抗二端子素子8の電流値が相対的
に小さく、第2の非線形抵抗二端子素子9の電流値が相
対的に大きい画素は無いといってよい。
The through holes 6 formed in the insulating film layer 4
Variations in the size and shape of 7 can be ignored in a narrow area. That is, unevenness in film thickness in the step of applying the insulating film layer 4, irradiation unevenness in the exposure step by the photolithography method, or uneven development in the developing step can be ignored in a narrow region. Therefore, there is no pixel in which the current value of the first non-linear resistance two-terminal element 8 for driving the liquid crystal is relatively large and the current value of the second non-linear resistance two-terminal element 9 for dispersion compensation is relatively small. May be.
In addition, it can be said that there is no pixel in which the current value of the first nonlinear resistance two-terminal element 8 is relatively small and the current value of the second nonlinear resistance two-terminal element 9 is relatively large.

【0046】本形態の液晶表示装置を、以下の駆動条件
で駆動して表示を行った。即ち、選択期間Aを26μ秒
とし、非選択期間Bを12.5m秒とし、書き込み期間
A1を16μ秒とし、補償期間A2を10μ秒とした。
さらに、走査信号線2の書き込み期間A1における電位
17を±21Vとし、走査信号線2の補償期間A2にお
ける電位18を±27Vとし、データ信号線10の電位
19を±3Vとした(図3参照)。
The liquid crystal display of this embodiment was driven under the following driving conditions to perform display. That is, the selection period A was 26 μs, the non-selection period B was 12.5 ms, the writing period A1 was 16 μs, and the compensation period A2 was 10 μs.
Further, the potential 17 in the writing period A1 of the scanning signal line 2 is ± 21 V, the potential 18 in the compensation period A2 of the scanning signal line 2 is ± 27 V, and the potential 19 of the data signal line 10 is ± 3 V (see FIG. 3). ).

【0047】上記駆動条件により本形態の液晶表示装置
で表示を行ったところ、装置内での液晶印加電圧VLC
の分布は、液晶印加電圧VLCが高い表示の場合にVL
C=4.9〜5.0となり、液晶印加電圧VLCが低い
表示の場合にVLC=1.6〜1.8となった。したが
って、表示ムラとして目立たない範囲内におさまり、表
示ムラは殆ど観察されなかった。
When display was performed by the liquid crystal display device of the present embodiment under the above driving conditions, the liquid crystal applied voltage VLC in the device was displayed.
Is VL when the liquid crystal applied voltage VLC is high.
C = 4.9 to 5.0, and VLC = 1.6 to 1.8 in the case of display with a low liquid crystal applied voltage VLC. Therefore, the display unevenness fell within a range that was not conspicuous, and display unevenness was hardly observed.

【0048】一方、図5及び図6に示すような従来の液
晶表示装置を電圧平均化法を用いて駆動したところ、液
晶印加電圧VLCが高い表示の場合にVLC=4.6〜
5.1となり、液晶印加電圧VLCが低い表示の場合に
VLC=1.4〜1.9となり、表示ムラが観察され
た。
On the other hand, when the conventional liquid crystal display device as shown in FIGS. 5 and 6 is driven by the voltage averaging method, when the liquid crystal applied voltage VLC is high, VLC = 4.6 to VLC.
5.1, and in the case of display with a low liquid crystal applied voltage VLC, VLC = 1.4 to 1.9, and display unevenness was observed.

【0049】以上のように、本形態の液晶表示装置で
は、非線形抵抗二端子素子の特性のばらつきによる液晶
への印加電圧のばらつきを抑制することができる。した
がって、非線形抵抗二端子素子の特性のばらつきによる
表示ムラを抑制して目立たなくすることができる。
As described above, in the liquid crystal display device of the present embodiment, it is possible to suppress variations in the voltage applied to the liquid crystal due to variations in the characteristics of the non-linear resistance two-terminal element. Therefore, display unevenness due to variations in the characteristics of the nonlinear resistance two-terminal element can be suppressed and made less noticeable.

【0050】[0050]

【発明の効果】請求項1の発明に係る液晶表示装置は、
以上のように、上記各画素電極は、複数の種類の非線形
抵抗二端子素子を介して近傍の隣合う2本の走査信号線
に接続され、上記複数の種類の非線形抵抗二端子素子の
うち第1グループの素子は、上記2本の走査信号線のう
ち一方の走査信号線に接続され、上記複数の種類の非線
形抵抗二端子素子のうち第2グループの素子は、上記2
本の走査信号線のうち他方の走査信号線に接続され、上
記第1グループの素子は、上記第2グループの素子より
も同一電圧が印加される場合に素子を流れる電流値の合
計が大きくなるように形成され、上記第1グループの素
子の容量と該第1グループの素子と並列な容量との合計
が、上記第2グループの素子の容量と該第2グループの
素子と並列な容量との合計よりも小さくなるように形成
され、画像表示を行う際に上記一方の走査信号線が選択
される期間は、印加電圧によって上記第1グループの素
子が導通状態となる書き込み期間を含み、上記一方の走
査信号線に続いて上記他方の走査信号線が選択される期
間は、上記印加電圧と逆極性の印加電圧によって上記第
2グループの素子が導通状態となる補償期間を含んでい
る構成である。
According to the first aspect of the present invention, there is provided a liquid crystal display device.
As described above, each of the pixel electrodes is connected to neighboring two adjacent scanning signal lines via a plurality of types of non-linear resistance two-terminal elements. The one group of elements is connected to one of the two scanning signal lines, and the second group of the plurality of types of non-linear resistance two-terminal elements is the two scanning signal lines.
One of the scanning signal lines is connected to the other scanning signal line, and the elements of the first group have a larger sum of current values flowing through the elements when the same voltage is applied than the elements of the second group. And the sum of the capacitance of the first group of elements and the capacitance in parallel with the first group of elements is the sum of the capacitance of the second group of elements and the capacitance in parallel with the second group of elements. The period in which the one scanning signal line is selected when the image is displayed and the one scanning signal line is selected includes a writing period in which the elements of the first group are turned on by an applied voltage. The period in which the other scanning signal line is selected following the scanning signal line includes a compensation period in which the elements of the second group are turned on by an applied voltage having a polarity opposite to the applied voltage. .

【0051】これにより、第1グループの素子の特性の
ばらつきを、同じ画素電極に接続される第2グループの
素子によって補償することができ、この結果、各画素の
選択期間において液晶層に印加される電荷は、第1グル
ープの素子の特性のばらつきにかかわらず、ほぼ一定に
なる。
As a result, variations in the characteristics of the elements of the first group can be compensated for by the elements of the second group connected to the same pixel electrode, and as a result, the voltage applied to the liquid crystal layer during the selection period of each pixel. Charge is substantially constant irrespective of variations in the characteristics of the elements of the first group.

【0052】それゆえ、非線形抵抗二端子素子の特性の
ばらつきによる液晶への印加電圧のばらつきを抑えるこ
とができるので、表示ムラを抑えて、目立たなくするこ
とができるという効果を奏する。
Therefore, the variation in the voltage applied to the liquid crystal due to the variation in the characteristics of the non-linear resistance two-terminal element can be suppressed, so that the effect of suppressing the display unevenness and making the display inconspicuous can be obtained.

【0053】また、第2グループの素子の容量と該素子
と並列な容量との合計が、第1グループの素子の容量と
該素子と並列な容量との合計よりも大きいので、各画素
の書き込み期間に第1グループの素子が導通状態とな
り、補償期間に第2グループの素子が導通状態となるよ
うに印加電圧の値を設定することができる。
Further, since the sum of the capacitance of the element of the second group and the capacitance in parallel with the element is larger than the sum of the capacitance of the element of the first group and the capacitance in parallel with the element, writing of each pixel is performed. The value of the applied voltage can be set so that the elements of the first group become conductive during the period and the elements of the second group become conductive during the compensation period.

【0054】請求項2の発明に係る液晶表示装置は、以
上のように、請求項1の構成に加えて、上記各画素電極
に、上記第1グループの素子と上記第2グループの素子
とが1個ずつ接続されている構成である。
As described above, in the liquid crystal display device according to the second aspect of the invention, in addition to the configuration of the first aspect, each of the pixel electrodes includes the first group of elements and the second group of elements. This is a configuration in which the components are connected one by one.

【0055】これにより、より簡素な構成、及びより簡
略な製造工程で上記請求項1の構成を実現し、表示ムラ
を抑制することができる。
As a result, the configuration according to claim 1 can be realized with a simpler configuration and a simpler manufacturing process, and display unevenness can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の一形態の反射型液晶表示装置に
おいて、液晶パネルが備える一対の基板のうち、非線形
抵抗二端子素子が形成されている基板の平面図である。
FIG. 1 is a plan view of a substrate on which a non-linear resistance two-terminal element is formed among a pair of substrates provided in a liquid crystal panel in a reflection type liquid crystal display device according to an embodiment of the present invention.

【図2】図1のA−A’線及びB−B’線における断面
図である。
FIG. 2 is a cross-sectional view taken along line AA ′ and line BB ′ in FIG.

【図3】上記反射型液晶表示装置での液晶の駆動のため
に用いられる各種信号の駆動波形を示すタイミングチャ
ートである。
FIG. 3 is a timing chart showing driving waveforms of various signals used for driving liquid crystal in the reflective liquid crystal display device.

【図4】上記反射型液晶表示装置において、液晶パネル
が備える一対の基板のうち、非線形抵抗二端子素子が形
成されていない基板の平面図である。
FIG. 4 is a plan view of a substrate on which a non-linear resistance two-terminal element is not formed among a pair of substrates provided in a liquid crystal panel in the reflection type liquid crystal display device.

【図5】従来の反射型液晶表示装置において、液晶パネ
ルが備える一対の基板のうち、非線形抵抗二端子素子が
形成されている基板の平面図である。
FIG. 5 is a plan view of a substrate on which a non-linear resistance two-terminal element is formed, of a pair of substrates provided in a liquid crystal panel in a conventional reflective liquid crystal display device.

【図6】図5のC−C’線における断面図である。FIG. 6 is a sectional view taken along line C-C ′ of FIG. 5;

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 走査信号線 3 半導体層 4 絶縁膜層 5 画素電極 6 スルーホール 7 スルーホール 8 第1の非線形抵抗二端子素子(第1グループの素
子) 9 第2の非線形抵抗二端子素子(第2グループの素
子) 10 データ信号線
Reference Signs List 1 glass substrate 2 scanning signal line 3 semiconductor layer 4 insulating film layer 5 pixel electrode 6 through hole 7 through hole 8 first nonlinear resistance two-terminal element (element of first group) 9 second nonlinear resistance two-terminal element (second element) 2 groups of elements) 10 Data signal line

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一対の基板の間に封入される液晶層と、 上記一対の基板のうち一方の基板上に相互に平行に配設
される複数本の走査信号線と、 隣合う走査信号線の間にそれぞれ配置される複数の画素
電極と、 上記一対の基板のうち他方の基板上に上記走査信号線と
交差するように配設される複数本のデータ信号線とを備
え、 画像表示を行う際に上記走査信号線が順次選択され、選
択される走査信号線と上記データ信号線とに電圧が印加
される液晶表示装置において、 上記各画素電極は、複数の種類の非線形抵抗二端子素子
を介して近傍の隣合う2本の走査信号線に接続され、 上記複数の種類の非線形抵抗二端子素子のうち第1グル
ープの素子は、上記2本の走査信号線のうち一方の走査
信号線に接続され、 上記複数の種類の非線形抵抗二端子素子のうち第2グル
ープの素子は、上記2本の走査信号線のうち他方の走査
信号線に接続され、 上記第1グループの素子は、上記第2グループの素子よ
りも同一電圧が印加される場合に素子を流れる電流値の
合計が大きくなるように形成され、 上記第1グループの素子の容量と該第1グループの素子
と並列な容量との合計が、上記第2グループの素子の容
量と該第2グループの素子と並列な容量との合計よりも
小さくなるように形成され、 画像表示を行う際に上記一方の走査信号線が選択される
期間は、印加電圧によって上記第1グループの素子が導
通状態となる書き込み期間を含み、 上記一方の走査信号線に続いて上記他方の走査信号線が
選択される期間は、上記印加電圧と逆極性の印加電圧に
よって上記第2グループの素子が導通状態となる補償期
間を含んでいることを特徴とする液晶表示装置。
1. A liquid crystal layer sealed between a pair of substrates, a plurality of scanning signal lines disposed in parallel with each other on one of the pair of substrates, and an adjacent scanning signal line A plurality of pixel electrodes respectively disposed between the plurality of data signal lines, and a plurality of data signal lines disposed on the other of the pair of substrates so as to intersect with the scanning signal lines. In the liquid crystal display device in which the scanning signal lines are sequentially selected when performing the operation, and a voltage is applied to the selected scanning signal line and the data signal line, each of the pixel electrodes includes a plurality of types of nonlinear resistance two-terminal elements. Are connected to adjacent two adjacent scanning signal lines, and the first group of elements of the plurality of types of nonlinear resistance two-terminal elements is one of the two scanning signal lines. Connected to two or more types of nonlinear resistors Elements of the second group among the child elements are connected to the other of the two scanning signal lines, and the same voltage is applied to the elements of the first group as compared to the elements of the second group. In this case, the sum of the values of the currents flowing through the elements is increased, and the sum of the capacitance of the elements of the first group and the capacitance in parallel with the elements of the first group is equal to the capacitance of the elements of the second group. And the capacitance in parallel with the elements of the second group are formed so as to be smaller than the sum of the capacitances in parallel with the elements of the second group. In a period including a writing period in which the elements are in a conductive state, during a period in which the other scanning signal line is selected following the one scanning signal line, the elements of the second group are applied by an applied voltage having a polarity opposite to the applied voltage. Conduction A liquid crystal display device comprising a compensation period that is in a state.
【請求項2】上記各画素電極に、上記第1グループの素
子と上記第2グループの素子とが1個ずつ接続されてい
ることを特徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein each of said pixel electrodes is connected to one of said first group of elements and one of said second groups of elements.
JP25134795A 1995-09-28 1995-09-28 Liquid crystal display Expired - Fee Related JP3137883B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25134795A JP3137883B2 (en) 1995-09-28 1995-09-28 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25134795A JP3137883B2 (en) 1995-09-28 1995-09-28 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH0990429A JPH0990429A (en) 1997-04-04
JP3137883B2 true JP3137883B2 (en) 2001-02-26

Family

ID=17221480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25134795A Expired - Fee Related JP3137883B2 (en) 1995-09-28 1995-09-28 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3137883B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646778B1 (en) * 1998-09-24 2007-03-02 삼성전자주식회사 Liquid crystal display

Also Published As

Publication number Publication date
JPH0990429A (en) 1997-04-04

Similar Documents

Publication Publication Date Title
EP0524766B1 (en) Liquid crystal display device
US8797252B2 (en) Liquid crystal display apparatus and method for generating a driver signal based on resistance ratios
WO2000020918A1 (en) Liquid crystal device and electronic apparatus
JP3579051B2 (en) Liquid crystal halftone display with uniform gray level
EP0673011B1 (en) Dynamic refinement of pixel structure in a display
JP2003280036A (en) Liquid crystal display device
JP2001249319A (en) Liquid crystal display device
US5748268A (en) Quasi-tiled active matrix display
JP2660528B2 (en) Driving method of liquid crystal display device
JP3137883B2 (en) Liquid crystal display
US5689281A (en) Liquid crystal display apparatus
US7518686B2 (en) Liquid crystal display
JP3089675B2 (en) Thin film field effect transistor driven liquid crystal display element array and driving method
JP3332106B2 (en) Liquid crystal display
JPH05203997A (en) Liquid crystal display device
KR20050003148A (en) array structure of liquid crystal display and driving method thereof
JPH06118910A (en) Method for driving liquid crystal display device
JP3454567B2 (en) Driving method of liquid crystal display device
JPH0915646A (en) Active matrix liquid crystal display element
JPH07253596A (en) Display device
JP2947697B2 (en) Driving method of liquid crystal display device
JPH06214216A (en) Driving circuit of liquid crystal display device
KR100849097B1 (en) Liquid Crystal Display
JP2775892B2 (en) Two-terminal element type liquid crystal display
JPS6261154B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees