JP3128982B2 - DC-DC converter - Google Patents
DC-DC converterInfo
- Publication number
- JP3128982B2 JP3128982B2 JP04248092A JP24809292A JP3128982B2 JP 3128982 B2 JP3128982 B2 JP 3128982B2 JP 04248092 A JP04248092 A JP 04248092A JP 24809292 A JP24809292 A JP 24809292A JP 3128982 B2 JP3128982 B2 JP 3128982B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- diode
- converter
- transistor
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＤＣ−ＤＣコンバータ
の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a DC-DC converter.
【０００２】[0002]
【従来の技術】図１１は、本発明（請求項１）に対応す
る従来あるＤＣ−ＤＣコンバータの一例を示す図であ
る。2. Description of the Related Art FIG. 11 is a diagram showing an example of a conventional DC-DC converter according to the present invention (claim 1).
【０００３】図１１において、１０V は直流定電圧源、
２０は負荷抵抗、３０はブースト型コンバータ、４０は
バックブースト型コンバータである。ブースト型コンバ
ータ（３０）においては、トランジスタ（３３）が、制
御回路（３５）からエミッタ端子に入力される周期
（Ｔ）およびパルス幅（ｔ）を有するパルス列信号によ
り、導通状態と遮断状態とを繰返し、トランジスタ（３
３）が導通状態となっている間に、直流定電圧源（１０
V ）から塞流線輪（３１）に直流電圧（Ｅi ）が印加さ
れて塞流線輪（３３）にエネルギーが蓄積され、またト
ランジスタ（３３）が遮断状態となっている間に、塞流
線輪（３１）に蓄積されたエネルギーが、ダイオード
（３２）を介してコンデンサ（３４）に放出される。In FIG. 11, 10 V is a DC constant voltage source,
Reference numeral 20 denotes a load resistor, 30 denotes a boost converter, and 40 denotes a buck-boost converter. In the boost converter (30), the transistor (33) switches between the conductive state and the cutoff state by a pulse train signal having a period (T) and a pulse width (t) input from the control circuit (35) to the emitter terminal. Repeat, transistor (3
3) While the conduction state is maintained, the DC constant voltage source (10
V ), a DC voltage (E i ) is applied to the blockage loop (31), energy is stored in the blockage loop (33), and while the transistor (33) is in the cut-off state, the blockage occurs. The energy stored in the streamline ring (31) is released to the capacitor (34) via the diode (32).
【０００４】その結果、コンデンサ（３４）の両端に
は、（１・１）式で表される直流電圧（Ｅ01）が発生す
る。 Ｅ01＝Ｅi ÷（１−Ｄ） …（１・１） 但し、Ｄはトランジスタ（３３）の時比率（＝ｔ÷Ｔ）
一方バックブースト型コンバータ（４０）においては、
トランジスタ（４１）が制御回路（４５）からエミッタ
端子に入力される周期（Ｔ）およびパルス幅（ｔ）を有
するパルス列信号により、導通状態と遮断状態とを繰返
し、トランジスタ（４１）が導通状態となっている間
に、ブースト型コンバータ（３０）のコンデンサ（３
４）の両端に発生する電圧（Ｅ01）が、塞流線輪（４
２）に印加されて塞流線輪（４２）にエネルギーが蓄積
され、またトランジスタ（４５）が遮断状態となってい
る間に、塞流線輪（３１）に蓄積されたエネルギーが、
ダイオード（４４）を介してコンデンサ（４３）に放出
される。As a result, a DC voltage (E 01 ) represented by the equation ( 1.1 ) is generated at both ends of the capacitor (34). E 01 = E i ÷ (1-D) (1 · 1) where D is the duty ratio of the transistor (33) (= t ÷ T)
On the other hand, in the buck-boost converter (40),
The transistor (41) is repeatedly turned on and off by a pulse train signal having a period (T) and a pulse width (t) input to the emitter terminal from the control circuit (45), and the transistor (41) is turned on and off. The capacitor (3) of the boost converter (30)
The voltage (E 01 ) generated at both ends of the block (4) is the blockage loop (4).
2), energy is stored in the blockage loop (42), and energy stored in the blockage loop (31) while the transistor (45) is in the cut-off state.
It is discharged to the capacitor (43) via the diode (44).
【０００５】その結果、コンデンサ（４３）の両端に
は、（１・２）式で表される直流電圧（Ｅ02）が発生す
る。 Ｅ02＝Ｅi ×Ｄ÷（１−Ｄ）2 …（１・２） 次に図１２は、本発明（請求項２）に対応する従来ある
ＤＣ−ＤＣコンバータの一例を示す図である。As a result, a DC voltage (E 02 ) represented by the equation ( 1.2 ) is generated at both ends of the capacitor (43). E 02 = E i × D ÷ (1-D) 2 (1 · 2) Next, FIG. 12 is a diagram showing an example of a conventional DC-DC converter corresponding to the present invention (claim 2).
【０００６】図１２において、１０V は直流定電圧源、
２０は負荷抵抗、３０はブースト型コンバータ、５０は
バック型コンバータである。ブースト型コンバータ（３
０）は、図１１におけるブースト型コンバータ（３０）
と同様に動作し、その結果、コンデンサ（３４）の両端
には、（１・１）式で表される直流電圧（Ｅ01）が発生
する。In FIG. 12, 10 V is a DC constant voltage source,
20 is a load resistance, 30 is a boost converter, and 50 is a buck converter. Boost converter (3
0) is a boost type converter (30) in FIG.
As a result, a DC voltage (E 01 ) represented by the equation ( 1.1 ) is generated at both ends of the capacitor (34).
【０００７】一方バック型コンバータ（５０）において
は、トランジスタ（５１）が制御回路（５５）からエミ
ッタ端子に入力される周期（Ｔ）およびパルス幅（ｔ）
を有するパルス列信号により、導通状態と遮断状態とを
繰返し、トランジスタ（５１）が導通状態となっている
間に、ブースト型コンバータ（３０）のコンデンサ（３
４）の両端に発生する電圧（Ｅ01）が、コンデンサ（５
４）を介して塞流線輪（５２）に印加されて塞流線輪
（５２）にエネルギーが蓄積され、またトランジスタ
（５１）が遮断状態となっている間に、塞流線輪（５
２）に蓄積されたエネルギーが、ダイオード（５３）を
介してコンデンサ（５４）に放出される。On the other hand, in the buck converter (50), the period (T) and the pulse width (t) in which the transistor (51) is input from the control circuit (55) to the emitter terminal.
Is repeated between the conduction state and the cutoff state by the pulse train signal having the pulse signal having the voltage of the capacitor (3) of the boost converter (30) while the transistor (51) is in the conduction state.
The voltage (E 01 ) generated across both ends of the capacitor (4) is
4) is applied to the blockage loop (52), energy is stored in the blockage loop (52), and while the transistor (51) is in the cutoff state, the blockage loop (5) is applied.
The energy stored in 2) is released to the capacitor (54) via the diode (53).
【０００８】その結果、コンデンサ（５４）の両端に
は、（２・２）式で表される直流電圧（Ｅ02）が発生す
る。 Ｅ02＝Ｅi ×Ｄ÷（１−Ｄ） …（２・２） 次に図１３は、本発明（請求項３）に対応する従来ある
ＤＣ−ＤＣコンバータの一例を示す図である。As a result, a DC voltage (E 02 ) represented by the equation ( 2.2 ) is generated at both ends of the capacitor (54). E 02 = E i × D ÷ (1-D) (2 · 2) Next, FIG. 13 is a diagram showing an example of a conventional DC-DC converter corresponding to the present invention (claim 3).
【０００９】図１３において、１０V は直流定電圧源、
２０は負荷抵抗、３０−１および３−２はそれぞれブー
スト型コンバータ（第一段、第二段）である。ブースト
型コンバータ（第一段）（３０−１）は、図１１におけ
るブースト型コンバータ（３０）と同様に動作し、その
結果、コンデンサ（３４−１）の両端には、（１・１）
式で表される直流電圧（Ｅ01）が発生する。In FIG. 13, 10 V is a DC constant voltage source,
Reference numeral 20 denotes a load resistor, and reference numerals 30-1 and 3-2 denote boost type converters (first and second stages), respectively. The boost converter (first stage) (30-1) operates in the same manner as the boost converter (30) in FIG. 11, so that both ends of the capacitor (34-1) are (1.1).
A DC voltage (E 01 ) represented by the equation is generated.
【００１０】一方ブースト型コンバータ（第二段）（３
０−２）においては、トランジスタ（３３−２）が、制
御回路（３５−２）からエミッタ端子に入力される周期
（Ｔ）およびパルス幅（ｔ）を有するパルス列信号によ
り、導通状態と遮断状態とを繰返し、トランジスタ（３
３−２）が導通状態となっている間に、ブースト型コン
バータ（第一段）（３０−１）のコンデンサ（３４−
１）の両端に発生する電圧（Ｅ01）が、塞流線輪（３１
−２）に印加されて塞流線輪（３１−２）にエネルギー
が蓄積され、またトランジスタ（３３−２）が遮断状態
となっている間に、塞流線輪（３１−２）に蓄積された
エネルギーが、ダイオード（３２−２）を介してコンデ
ンサ（３４−２）に放出される。On the other hand, a boost type converter (second stage) (3
0-2), the transistor (33-2) is turned on and off by a pulse train signal having a period (T) and a pulse width (t) input from the control circuit (35-2) to the emitter terminal. And the transistor (3
While 3-2) is conducting, the capacitor (34-) of the boost converter (first stage) (30-1) is turned on.
The voltage (E 01 ) generated at both ends of 1 ) is the blockage loop (31).
-2), energy is accumulated in the blockage loop (31-2), and is stored in the blockage loop (31-2) while the transistor (33-2) is in the cut-off state. The energy is released to the capacitor (34-2) via the diode (32-2).
【００１１】その結果、コンデンサ（３４−２）の両端
には、（３・２）式で表される直流電圧（Ｅ02）が発生
する。 Ｅ02＝Ｅi ÷（１−Ｄ）2 …（３・２） 次に図１４は、本発明（請求項４）に対応する従来ある
ＤＣ−ＤＣコンバータの一例を示す図である。As a result, a DC voltage (E 02 ) represented by the equation ( 3.2 ) is generated at both ends of the capacitor (34-2). E 02 = E i ÷ (1-D) 2 (3.2) FIG. 14 is a diagram showing an example of a conventional DC-DC converter corresponding to the present invention (claim 4).
【００１２】図１４において、１０V は直流定電圧源、
２０は負荷抵抗、３０はブースト型コンバータ、６０は
フライバック型コンバータである。ブースト型コンバー
タ（３０）は、図１１におけるブースト型コンバータ
（３０）と同様に動作し、その結果、コンデンサ（３
４）の両端には、（１・１）式で表される直流電圧（Ｅ
01）が発生する。In FIG. 14, 10 V is a DC constant voltage source,
20 is a load resistance, 30 is a boost converter, and 60 is a flyback converter. The boost converter (30) operates in the same manner as the boost converter (30) in FIG.
4), a DC voltage (E) expressed by the equation (1.1)
01 ) occurs.
【００１３】一方フライバック型コンバータ（６０）に
おいては、トランジスタ（６３）が制御回路（６５）か
らエミッタ端子に入力される周期（Ｔ）およびパルス幅
（ｔ）を有するパルス列信号により、導通状態と遮断状
態とを繰返し、トランジスタ（６３）が導通状態となっ
ている間に、ブースト型コンバータ（３０）のコンデン
サ（３４）の両端に発生する電圧（Ｅ01）が、変成器
（６１）の一次捲線（６１P ）に印加され、この時ダイ
オード（６２）は二次捲線（６１S ）に発生する電圧に
対して逆バイアス方向となる為、変成器（６１）にエネ
ルギーが蓄積され、またトランジスタ（６３）が遮断状
態となっている間に、変成器（６１）に蓄積されたエネ
ルギーが、順バイアス方向となるダイオード（６２）を
介してコンデンサ（６４）に放出される。On the other hand, in the flyback converter (60), the transistor (63) is turned on and off by a pulse train signal having a period (T) and a pulse width (t) inputted from the control circuit (65) to the emitter terminal. The voltage (E 01 ) generated at both ends of the capacitor (34) of the boost converter (30) changes while the transistor (63) is in the conductive state. The voltage is applied to the winding (61 P ). At this time, since the diode (62) is in a reverse bias direction with respect to the voltage generated in the secondary winding (61 S ), energy is stored in the transformer (61), and the transistor is turned on. While (63) is in the cut-off state, the energy stored in the transformer (61) is transferred to the capacitor (63) through the diode (62) in the forward bias direction. 64).
【００１４】その結果、コンデンサ（６４）の両端に
は、（４・２）式で表される直流電圧（Ｅ02）が発生す
る。 Ｅ02＝Ｅi ×Ｄ÷（１−Ｄ）2 ×ＮS ÷ＮP …（４・２） 但し、ＮP は変成器（６１）の一次捲線数 ＮS は変成器（６１）の二次捲線数 次に図１５は、本発明（請求項５）に対応する従来ある
ＤＣ−ＤＣコンバータの一例を示す図である。As a result, a DC voltage (E 02 ) expressed by the equation ( 4.2 ) is generated at both ends of the capacitor (64). E 02 = E i × D ÷ (1-D) 2 × N S ÷ N P ... (4 · 2) where, N P is the primary winding number of the transformer (61) N S is the transformer (61) Double Next Number of Windings Next, FIG. 15 is a diagram showing an example of a conventional DC-DC converter corresponding to the present invention (claim 5).
【００１５】図１５において、１０V は直流定電圧源、
２０は負荷抵抗、３０はブースト型コンバータ、７０は
フォワード型コンバータである。ブースト型コンバータ
（３０）は、図１１におけるブースト型コンバータ（３
０）と同様に動作し、その結果、コンデンサ（３４）の
両端には、（１・１）式で表される直流電圧（Ｅ01）が
発生する。In FIG. 15, 10 V is a DC constant voltage source,
Reference numeral 20 denotes a load resistor, 30 denotes a boost converter, and 70 denotes a forward converter. The boost converter (30) corresponds to the boost converter (3) shown in FIG.
0), and as a result, a DC voltage (E 01 ) represented by the equation ( 1.1 ) is generated at both ends of the capacitor (34).
【００１６】一方フォワード型コンバータ（７０）にお
いては、トランジスタ（７３）が制御回路（７５）から
エミッタ端子に入力される周期（Ｔ）およびパルス幅
（ｔ）を有するパルス列信号により、導通状態と遮断状
態とを繰返し、トランジスタ（７３）が導通状態となっ
ている間に、ブースト型コンバータ（３０）のコンデン
サ（３４）の両端に発生する電圧（Ｅ01）が、変成器
（７１）、順バイアス方向となるダイオード（７２）、
並びにコンデンサ（７４）を介して塞流線輪（７６）に
印加されて塞流線輪（７６）にエネルギーが蓄積され、
またトランジスタ（７３）が遮断状態となっている間
に、塞流線輪（７６）に蓄積されたエネルギーが、ダイ
オード（７７）を介してコンデンサ（７４）に放出され
る。On the other hand, in the forward converter (70), the transistor (73) is turned on and off by a pulse train signal having a period (T) and a pulse width (t) inputted from the control circuit (75) to the emitter terminal. The voltage (E 01 ) generated across the capacitor (34) of the boost converter (30) is changed while the transistor (73) is in the conducting state by the transformer (71) and the forward bias. A direction diode (72),
And energy is applied to the blockage loop (76) via the condenser (74) and energy is accumulated in the blockage loop (76),
Further, while the transistor (73) is in the cutoff state, the energy stored in the blockage loop (76) is released to the capacitor (74) via the diode (77).
【００１７】その結果、コンデンサ（７４）の両端に
は、（５・２）式で表される直流電圧（Ｅ02）が発生す
る。 Ｅ02＝Ｅi ×Ｄ÷（１−Ｄ）×ＮS ÷ＮP …（５・２）As a result, a DC voltage (E 02 ) represented by the equation ( 5.2 ) is generated at both ends of the capacitor (74). E 02 = E i × D ÷ (1-D) × N S ÷ N P (5.2)
【００１８】[0018]
【発明が解決しようとする課題】以上の説明から明らか
な如く、本発明（請求項１）に対応する従来あるＤＣ−
ＤＣコンバータを構成するブースト型コンバータ（３
０）およびバックブースト型コンバータ（４０）には、
トランジスタ（３３）または（４１）と、制御回路（３
５）または（４５）とがそれぞれ一組宛設けられている
為、当該ＤＣ−ＤＣコンバータの経済性を損なう問題が
あった。As is apparent from the above description, a conventional DC-DC converter corresponding to the present invention (claim 1).
Boost type converter (3
0) and the buck-boost converter (40) include:
The transistor (33) or (41) and the control circuit (3
Since each of 5) and (45) is provided for one set, there is a problem that economic efficiency of the DC-DC converter is impaired.
【００１９】また、本発明（請求項２）に対応する従来
あるＤＣ−ＤＣコンバータを構成するブースト型コンバ
ータ（３０）およびバック型コンバータ（５０）には、
トランジスタ（３３）または（５１）と、制御回路（３
５）または（５５）とがそれぞれ一組宛設けられている
為、当該ＤＣ−ＤＣコンバータの経済性を損なう問題が
あった。The boost type converter (30) and the buck type converter (50) constituting the conventional DC-DC converter according to the present invention (claim 2) include:
The transistor (33) or (51) and the control circuit (3
5) or (55) is provided for each set, so that there is a problem that the economical efficiency of the DC-DC converter is impaired.
【００２０】また、本発明（請求項３）に対応する従来
あるＤＣ−ＤＣコンバータを構成する二段のブースト型
コンバータ（第一段、第二段）（３０−１、３０−２）
には、トランジスタ（３３−１）または（３３−２）
と、制御回路（３５−１）または（３５−２）とがそれ
ぞれ一組宛設けられている為、当該ＤＣ−ＤＣコンバー
タの経済性を損なう問題があった。Further, a two-stage boost converter (first and second stages) (30-1, 30-2) constituting a conventional DC-DC converter corresponding to the present invention (claim 3).
Includes a transistor (33-1) or (33-2)
And the control circuit (35-1) or (35-2) are provided for each set, so that there is a problem that economic efficiency of the DC-DC converter is impaired.
【００２１】また、本発明（請求項４）に対応する従来
あるＤＣ−ＤＣコンバータを構成するブースト型コンバ
ータ（３０）およびフライバック型コンバータ（６０）
には、トランジスタ（３３）または（６３）と、制御回
路（３５）または（６５）とがそれぞれ一組宛設けられ
ている為、当該ＤＣ−ＤＣコンバータの経済性を損なう
問題があった。A boost type converter (30) and a flyback type converter (60) constituting a conventional DC-DC converter according to the present invention (claim 4).
Is provided with one set of the transistor (33) or (63) and the control circuit (35) or (65), respectively, and thus has a problem of impairing the economics of the DC-DC converter.
【００２２】また、本発明（請求項５）に対応する従来
あるＤＣ−ＤＣコンバータを構成するブースト型コンバ
ータ（３０）およびフォワード型コンバータ（７０）に
は、トランジスタ（３３）または（７３）と、制御回路
（３５）または（７５）とがそれぞれ一組宛設けられて
いる為、当該ＤＣ−ＤＣコンバータの経済性を損なう問
題があった。The boost converter (30) and the forward converter (70) constituting the conventional DC-DC converter according to the present invention (claim 5) include a transistor (33) or (73), Since the control circuit (35) or (75) is provided for each pair, there is a problem that the economics of the DC-DC converter is impaired.
【００２３】本発明は、ＤＣ−ＤＣコンバータの経済性
を、極力向上することを目的とする。An object of the present invention is to improve the economics of a DC-DC converter as much as possible.
【００２４】[0024]
【課題を解決するための手段】図１は本発明（請求項
１）の原理を示す図である。図１において、１０１は第
一の塞流線輪、１０５は第一のダイオード、１０２は第
二のダイオード、１０４は第一のコンデンサ、１０６は
第二の塞流線輪、１０７は第三のダイオード、１０８は
第二のコンデンサ、１０９は制御回路、２００は直流電
源、３００は開閉素子、４００は負荷である。FIG. 1 is a diagram showing the principle of the present invention (claim 1). In FIG. 1, 101 is a first blockage loop, 105 is a first diode, 102 is a second diode, 104 is a first capacitor, 106 is a second blockage loop, and 107 is a third blockage loop. A diode, 108 is a second capacitor, 109 is a control circuit, 200 is a DC power supply, 300 is a switching element, and 400 is a load.
【００２５】図２は本発明（請求項２）の原理を示す図
である。図２において、１１１は第一の塞流線輪、１１
５は第一のダイオード、１１２は第二のダイオード、１
１４は第一のコンデンサ、１１６は第二の塞流線輪、１
１７は第三のダイオード、１１８は第二のコンデンサ、
１１９は制御回路、２００は直流電源、３００は開閉素
子、４００は負荷である。FIG. 2 is a diagram showing the principle of the present invention (claim 2). In FIG. 2, reference numeral 111 denotes a first occlusion loop, 11
5 is the first diode, 112 is the second diode, 1
14 is a first condenser, 116 is a second congestion loop, 1
17 is a third diode, 118 is a second capacitor,
119 is a control circuit, 200 is a DC power supply, 300 is a switching element, and 400 is a load.
【００２６】図３は本発明（請求項３）の原理を示す図
である。図３において、１２１は第一の塞流線輪、１２
５は第一のダイオード、１２２は第二のダイオード、１
２４は第一のコンデンサ、１２６は第二の塞流線輪、１
２７は第三のダイオード、１２８は第二のコンデンサ、
１２９は制御回路、１２０は第四のダイオード、２００
は直流電源、３００は開閉素子、４００は負荷である。FIG. 3 is a diagram showing the principle of the present invention (claim 3). In FIG. 3, reference numeral 121 denotes a first blockage loop,
5 is a first diode, 122 is a second diode, 1
24 is a first condenser, 126 is a second congestion loop, 1
27 is a third diode, 128 is a second capacitor,
129 is a control circuit, 120 is a fourth diode, 200
Is a DC power supply, 300 is a switching element, and 400 is a load.
【００２７】図４は本発明（請求項４）の原理を示す図
である。図４において、１３１は塞流線輪、１３５は第
一のダイオード、１３２は第二のダイオード、１３０は
第三のダイオード、１３４は第一のコンデンサ、１３６
は変成器、１３６P は変成器（１３６）の一次捲線、１
３６S は変成器（１３６）の二次捲線、１３７は第四の
ダイオード、１３８は第二のコンデンサ、１３９は制御
回路、２００は直流電源、３００は開閉素子、４００は
負荷である。FIG. 4 is a diagram showing the principle of the present invention (claim 4). In FIG. 4, 131 is an occlusion loop, 135 is a first diode, 132 is a second diode, 130 is a third diode, 134 is a first capacitor, 136
Is the transformer, 136 P is the primary winding of the transformer (136), 1
36 S is a secondary winding of the transformer (136), 137 is a fourth diode, 138 is a second capacitor, 139 is a control circuit, 200 is a DC power supply, 300 is a switching element, and 400 is a load.
【００２８】図５は本発明（請求項５）の原理を示す図
である。図５において、１４１は第一の塞流線輪、１４
５は第一のダイオード、１４２は第二のダイオード、１
４０は第三のダイオード、１４４は第一のコンデンサ、
１４６は変成器、１４６P は変成器（１４６）の一次捲
線、１４６S は変成器（１４６）の二次捲線、１４７は
第四のダイオード、１４８は第二のコンデンサ、１４９
は制御回路、１５０は第二の塞流線輪、１５１は第五の
ダイオード、２００は直流電源、３００は開閉素子、４
００は負荷である。FIG. 5 is a diagram showing the principle of the present invention (claim 5). In FIG. 5, reference numeral 141 denotes a first occlusion loop;
5 is the first diode, 142 is the second diode, 1
40 is a third diode, 144 is a first capacitor,
146 is a transformer, 146 P is a primary winding of the transformer (146), 146 S is a secondary winding of the transformer (146), 147 is a fourth diode, 148 is a second capacitor, 149
Is a control circuit, 150 is a second blockage loop, 151 is a fifth diode, 200 is a DC power supply, 300 is a switching element,
00 is a load.
【００２９】[0029]
【作用】図１に示される第一の塞流線輪（１０１）、第
一のダイオード（１０５）、第二のダイオード（１０
２）、開閉素子（３００）、第一のコンデンサ（１０
４）および制御回路（１０９）は、ブースト型コンバー
タを構成する。The first occlusion loop (101), the first diode (105), and the second diode (10) shown in FIG.
2), switching element (300), first capacitor (10
4) and the control circuit (109) constitute a boost converter.
【００３０】また、開閉素子（３００）、第二の塞流線
輪（１０６）、第三のダイオード（１０７）、第二のコ
ンデンサ（１０８）および制御回路（１０９）は、バッ
クブースト型コンバータを構成する。The switching element (300), the second blockage loop (106), the third diode (107), the second capacitor (108), and the control circuit (109) include a buck-boost type converter. Constitute.
【００３１】従って、本発明（請求項１）によるＤＣ−
ＤＣコンバータは、図１１に示される従来あるＤＣ−Ｄ
Ｃコンバータと同等の性能を有し、且つブースト型コン
バータとバックブースト型コンバータとは、一組の開閉
素子（３００）および制御回路（１０９）を共用してい
る。Accordingly, the DC-to-DC converter according to the present invention (claim 1)
The DC converter is a conventional DC-D shown in FIG.
The boost converter and the buck-boost converter have the same performance as the C converter, and share a set of the switching element (300) and the control circuit (109).
【００３２】また、図２に示される第一の塞流線輪（１
１１）、第一のダイオード（１１５）、第二のダイオー
ド（１１２）、開閉素子（３００）、第一のコンデンサ
（１１４）および制御回路（１１９）は、ブースト型コ
ンバータを構成する。In addition, the first blockage loop (1) shown in FIG.
11), the first diode (115), the second diode (112), the switching element (300), the first capacitor (114), and the control circuit (119) constitute a boost converter.
【００３３】また、開閉素子（３００）、第二の塞流線
輪（１１６）、第三のダイオード（１１７）、第二のコ
ンデンサ（１１８）および制御回路（１１９）は、バッ
ク型コンバータを構成する。The switching element (300), the second blocking line (116), the third diode (117), the second capacitor (118) and the control circuit (119) constitute a buck converter. I do.
【００３４】従って、本発明（請求項２）によるＤＣ−
ＤＣコンバータは、図１２に示される従来あるＤＣ−Ｄ
Ｃコンバータと同等の性能を有し、且つブースト型コン
バータとバック型コンバータとは、一組の開閉素子（３
００）および制御回路（１１９）を共用している。Accordingly, the DC-to-DC converter according to the present invention (claim 2)
The DC converter is a conventional DC-D shown in FIG.
The boost converter and the buck converter have the same performance as that of the C converter, and a pair of switching elements (3
00) and the control circuit (119).
【００３５】また、図３に示される第一の塞流線輪（１
２１）、第一のダイオード（１２５）、第二のダイオー
ド（１２２）、開閉素子（３００）、第一のコンデンサ
（１２４）および制御回路（１２９）は、ブースト型コ
ンバータを構成する。Further, the first blockage loop (1) shown in FIG.
21), the first diode (125), the second diode (122), the switching element (300), the first capacitor (124), and the control circuit (129) constitute a boost converter.
【００３６】また、開閉素子（３００）、第二の塞流線
輪（１２６）、第三のダイオード（１２７）、第四のダ
イオード（１２０）、第二のコンデンサ（１２８）およ
び制御回路（１２９）も、ブースト型コンバータを構成
する。The switching element (300), the second blockage loop (126), the third diode (127), the fourth diode (120), the second capacitor (128), and the control circuit (129) ) Also constitute a boost converter.
【００３７】従って、本発明（請求項３）によるＤＣ−
ＤＣコンバータは、図１３に示される従来あるＤＣ−Ｄ
Ｃコンバータと同等の性能を有し、且つ二組のブースト
型コンバータは、一組の開閉素子（３００）および制御
回路（１２９）を共用している。Therefore, according to the present invention (claim 3), the DC-
The DC converter is a conventional DC-D shown in FIG.
The two boost type converters have the same performance as the C converter and share one set of the switching element (300) and the control circuit (129).
【００３８】また、図４に示される塞流線輪（１３
１）、第一のダイオード（１３５）、第二のダイオード
（１３２）、開閉素子（３００）、第一のコンデンサ
（１３４）および制御回路（１３９）は、ブースト型コ
ンバータを構成する。The obstruction loop (13) shown in FIG.
1), the first diode (135), the second diode (132), the switching element (300), the first capacitor (134), and the control circuit (139) constitute a boost converter.
【００３９】また、開閉素子（３００）、第三のダイオ
ード（１３０）、変成器（１３６）、第四のダイオード
（１３７）、第二のコンデンサ（１３８）および制御回
路（１３９）は、フライバック型コンバータを構成す
る。The switching element (300), the third diode (130), the transformer (136), the fourth diode (137), the second capacitor (138) and the control circuit (139) are provided by flyback. Configure a type converter.
【００４０】従って、本発明（請求項４）によるＤＣ−
ＤＣコンバータは、図１４に示される従来あるＤＣ−Ｄ
Ｃコンバータと同等の性能を有し、且つブースト型コン
バータとフライバック型コンバータとは、一組の開閉素
子（３００）および制御回路（１３９）を共用してい
る。Therefore, according to the present invention (claim 4), the DC-
The DC converter is a conventional DC-D shown in FIG.
The boost converter and the flyback converter have the same performance as the C converter, and share a set of the switching element (300) and the control circuit (139).
【００４１】また、図５に示される第一の塞流線輪（１
４１）、第一のダイオード（１４５）、第二のダイオー
ド（１４２）、開閉素子（３００）、第一のコンデンサ
（１４４）および制御回路（１４９）は、ブースト型コ
ンバータを構成する。The first blockage loop (1) shown in FIG.
41), the first diode (145), the second diode (142), the switching element (300), the first capacitor (144), and the control circuit (149) constitute a boost converter.
【００４２】また、開閉素子（３００）、第三のダイオ
ード（１４０）、変成器（１４６）、第四のダイオード
（１４７）、第二のコンデンサ（１４８）、制御回路
（１３９）、第二の塞流線輪（１５０）および第五のダ
イオード（１５１）は、フォワード型コンバータを構成
する。The switching element (300), the third diode (140), the transformer (146), the fourth diode (147), the second capacitor (148), the control circuit (139), the second The blockage loop (150) and the fifth diode (151) constitute a forward converter.
【００４３】従って、本発明（請求項５）によるＤＣ−
ＤＣコンバータは、図１５に示される従来あるＤＣ−Ｄ
Ｃコンバータと同等の性能を有し、且つブースト型コン
バータとフォワード型コンバータとは、一組の開閉素子
（３００）および制御回路（１４９）を共用している。Therefore, according to the present invention (claim 5), the DC-
The DC converter is a conventional DC-D shown in FIG.
The boost converter and the forward converter have the same performance as the C converter, and share a set of the switching element (300) and the control circuit (149).
【００４４】従って、本発明によるＤＣ−ＤＣコンバー
タは、開閉素子および制御回路が一組宛に削減される
為、当該ＤＣ−ＤＣコンバータの経済性が大幅に向上す
る。Therefore, in the DC-DC converter according to the present invention, since the number of switching elements and control circuits is reduced to one set, the economy of the DC-DC converter is greatly improved.
【００４５】[0045]
【実施例】以下、本発明（請求項１）の一実施例を図面
により説明する。図６は本発明（請求項１）の一実施例
によるＤＣ−ＤＣコンバータを示す図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention (claim 1) will be described below with reference to the drawings. FIG. 6 is a diagram showing a DC-DC converter according to an embodiment of the present invention (claim 1).
【００４６】図６においては、図１における直流電源
（２００）として直流定電圧源（１０ V ）が示され、ま
た図１における開閉素子（３００）としてトランジスタ
（１０３）が示され、また図１における負荷（４００）
として負荷抵抗（２０）が示されている。In FIG. 6, the DC power supply shown in FIG.
(200) as a DC constant voltage source (10 V) Is indicated
Transistor as the switching element (300) in FIG.
(103), and the load (400) in FIG.
Is the load resistance (20).
【００４７】図６において、第一の塞流線輪（１０１）
（以後単に塞流線輪（１０１）と称する、以下同様）、
ダイオード（１０２）、トランジスタ（１０３）、コン
デンサ（１０４）、制御回路（１０９）は、図１１にお
ける塞流線輪（３１）、ダイオード（３２）、トランジ
スタ（３３）、コンデンサ（３４）、制御回路（３５）
にそれぞれ対応している。In FIG. 6, the first blockage loop (101) is shown.
(Hereinafter simply referred to as the obstruction loop (101), the same applies hereinafter),
The diode (102), the transistor (103), the capacitor (104), and the control circuit (109) are the blockage loop (31), the diode (32), the transistor (33), the capacitor (34), and the control circuit in FIG. (35)
Respectively.
【００４８】但し、制御回路（３５）がコンデンサ（３
４）の両端に発生する直流電圧（Ｅ 01）を監視したのに
対し、制御回路（１０９）はコンデンサ（１０８）並び
に負荷抵抗（２０）の両端に発生する直流電圧（Ｅ02）
を監視している。However, the control circuit (35) is connected to the capacitor (3
4) DC voltage (E 01)
On the other hand, the control circuit (109) has a capacitor (108)
The DC voltage (E) generated across the load resistor (20)02)
Is monitoring.
【００４９】従って、塞流線輪（１０１）、ダイオード
（１０２）、トランジスタ（１０３）、コンデンサ（１
０４）、制御回路（１０９）にダイオード（１０５）を
追加した回路は、図１１におけるブースト型コンバータ
（３０）と同様に、トランジスタ（１０３）が制御回路
（１０９）の制御の下に導通状態と遮断状態とを繰返
し、トランジスタ（１０３）が導通状態となっている間
に、直流定電圧源（１０ V ）からダイオード（１０５）
を介して塞流線輪（１０１）に直流電圧（Ｅi ）が印加
されて塞流線輪（１０１）にエネルギーが蓄積され、ま
たトランジスタ（１０３）が遮断状態となっている間
に、塞流線輪（１０１）に蓄積されたエネルギーが、ダ
イオード（１０２）を介してコンデンサ（１０４）に放
出される。Therefore, the blockage loop (101), the diode
(102), transistor (103), capacitor (1
04), a diode (105) is added to the control circuit (109).
The added circuit is the boost converter shown in FIG.
Similarly to (30), the transistor (103) is a control circuit.
The conduction state and the interruption state are repeated under the control of (109).
And while the transistor (103) is conducting.
The DC constant voltage source (10 V) From the diode (105)
DC voltage (E)i) Is applied
Energy is stored in the obstruction loop (101),
While the transistor (103) is in the cut-off state
Then, the energy stored in the occlusion loop (101) is
Release to the condenser (104) through the ion (102)
Will be issued.
【００５０】その結果、コンデンサ（１０４）の両端に
は、図１１におけると同等の、（１・１）式で示される
直流電圧（Ｅ01）が発生する。またトランジスタ（１０
３）、塞流線輪（１０６）、コンデンサ（１０８）、ダ
イオード（１０７）、制御回路（１０９）は、図１１に
おけるトランジスタ（４１）、塞流線輪（４２）、コン
デンサ（４３）、ダイオード（４４）および制御回路
（４５）にそれぞれ対応している為、図１１におけるバ
ックブースト型コンバータ（４０）と同様に、トランジ
スタ（１０３）が制御回路（１０９）の制御の下に導通
状態と遮断状態とを繰返し、トランジスタ（１０３）が
導通状態となっている間に、コンデンサ（１０４）の両
端に発生する電圧（Ｅ01）が塞流線輪（１０６）に印加
されることより、塞流線輪（１０６）にエネルギーが蓄
積され、トランジスタ（１０３）が遮断状態となってい
る間に、塞流線輪（１０６）に蓄積されたエネルギー
が、ダイオード（１０７）を介してコンデンサ（１０
８）に放出される。As a result, a DC voltage (E 01 ) expressed by the equation (1.1) equivalent to that in FIG. 11 is generated at both ends of the capacitor (104). Transistor (10
3) The blockage loop (106), the capacitor (108), the diode (107), and the control circuit (109) are the transistor (41), the blockage loop (42), the capacitor (43), and the diode in FIG. (44) and the control circuit (45), the transistor (103) is turned on and off under the control of the control circuit (109), similarly to the buck-boost converter (40) in FIG. The state is repeated, and while the transistor (103) is conducting, the voltage (E 01 ) generated at both ends of the capacitor (104) is applied to the blockage loop (106), so that the blockage occurs. While the energy is stored in the wire loop (106) and the transistor (103) is in the cut-off state, the energy stored in the blocking wire loop (106) is transferred to the diode (10). 7) through the capacitor (10
8) is released.
【００５１】なおダイオード（１０５）は、塞流線輪
（１０１）および（１０６）のエネルギー伝達経路を分
離する役割を果たしている。その結果、コンデンサ（１
０８）の両端には、図１１におけると同等の、（２・
２）式で示される直流電圧（Ｅ02）が発生する。The diode (105) plays a role in separating the energy transmission paths of the obstruction loops (101) and (106). As a result, the capacitor (1
08) are provided at both ends of (2 ·
A DC voltage (E 02 ) represented by the equation (2) is generated.
【００５２】以上の説明から明らかな如く、本発明（請
求項１）の実施例によれば、図１１に示される従来ある
ＤＣ−ＤＣコンバータに比し、トランジスタ（１０３）
および制御回路（１０９）を一組宛に削減し乍ら、従来
あるＤＣ−ＤＣコンバータと同等の機能を果たすＤＣ−
ＤＣコンバータを実現可能となる。As is apparent from the above description, according to the embodiment of the present invention (claim 1), the transistor (103) is compared with the conventional DC-DC converter shown in FIG.
And a DC-DC converter that performs the same function as a conventional DC-DC converter while reducing the number of control circuits (109) to one set.
A DC converter can be realized.
【００５３】次に、本発明（請求項２）の一実施例を図
面により説明する。図７は本発明（請求項２）の一実施
例によるＤＣ−ＤＣコンバータを示す図である。Next, an embodiment of the present invention (claim 2) will be described with reference to the drawings. FIG. 7 is a diagram showing a DC-DC converter according to an embodiment of the present invention (claim 2).
【００５４】図７においては、図２における直流電源
（２００）として直流定電圧源（１０ V ）が示され、ま
た図２における開閉素子（３００）としてトランジスタ
（１１３）が示され、また図２における負荷（４００）
として負荷抵抗（２０）が示されている。In FIG. 7, the DC power supply shown in FIG.
(200) as a DC constant voltage source (10 V) Is indicated
Transistor as the switching element (300) in FIG.
(113) is shown, and the load (400) in FIG.
Is the load resistance (20).
【００５５】図７において、塞流線輪（１１１）、ダイ
オード（１１２）、トランジスタ（１１３）、コンデン
サ（１１４）、制御回路（１１９）は、図１２における
塞流線輪（３１）、ダイオード（３２）、トランジスタ
（３３）、コンデンサ（３４）、制御回路（３５）にそ
れぞれ対応している。In FIG. 7, the blockage loop (111), the diode (112), the transistor (113), the capacitor (114), and the control circuit (119) correspond to the blockage loop (31), the diode ( 32), a transistor (33), a capacitor (34), and a control circuit (35).
【００５６】但し制御回路（１１９）は、コンデンサ
（１１８）並びに負荷抵抗（２０）の両端に発生する直
流電圧（Ｅ02）を監視している。従って、塞流線輪（１
１１）、ダイオード（１１２）、トランジスタ（１１
３）、コンデンサ（１１４）、制御回路（１１９）にダ
イオード（１１５）を追加した回路は、図１２における
ブースト型コンバータ（３０）と同様に、トランジスタ
（１１３）が制御回路（１１９）の制御の下に導通状態
と遮断状態とを繰返し、トランジスタ（１１３）が導通
状態となっている間に、直流定電圧源（１０ V ）からダ
イオード（１１５）を介して塞流線輪（１１１）に直流
電圧（Ｅi ）が印加されて塞流線輪（１１１）にエネル
ギーが蓄積され、またトランジスタ（１１３）が遮断状
態となっている間に、塞流線輪（１１１）に蓄積された
エネルギーが、ダイオード（１１２）を介してコンデン
サ（１１４）に放出される。However, the control circuit (119) is a capacitor
(118) and the direct current generated at both ends of the load resistance (20).
Current voltage (E02). Therefore, the blockage loop (1)
11), diode (112), transistor (11)
3), capacitor (114) and control circuit (119).
The circuit to which the ion (115) is added is shown in FIG.
As with the boost converter (30), the transistor
(113) is conducting under the control of the control circuit (119)
And the cutoff state is repeated, and the transistor (113) is turned on.
While in the state, the DC constant voltage source (10 V) From da
Direct current to the occlusion loop (111) via the iod (115)
Voltage (Ei) Is applied and energy is applied to the obstruction loop (111).
Energy is accumulated, and the transistor (113) is turned off.
Accumulated during the obstruction line loop (111)
Energy is transferred to the capacitor through the diode (112).
Is released to the cell (114).
【００５７】その結果、コンデンサ（１１４）の両端に
は、図１２におけると同等の、（１・１）式で示される
直流電圧（Ｅ01）が発生する。またトランジスタ（１１
３）、塞流線輪（１１６）、コンデンサ（１１８）、ダ
イオード（１１７）、制御回路（１１９）は、図１２に
おけるトランジスタ（５１）、塞流線輪（５２）、コン
デンサ（５４）、ダイオード（５３）および制御回路
（５５）にそれぞれ対応している為、図１２におけるバ
ック型コンバータ（５０）と同様に、トランジスタ（１
１３）が制御回路（１１９）の制御の下に導通状態と遮
断状態とを繰返し、トランジスタ（１１３）が導通状態
となっている間に、コンデンサ（１１４）の両端に発生
する電圧（Ｅ01）がコンデンサ（１１８）を介して塞流
線輪（１１６）に印加されて塞流線輪（１１６）にエネ
ルギーが蓄積され、またトランジスタ（１１３）が遮断
状態となっている間に、塞流線輪（１１６）に蓄積され
たエネルギーが、ダイオード（１１７）を介してコンデ
ンサ（１１８）に放出される。As a result, a DC voltage (E 01 ) expressed by the equation (1.1) equivalent to that in FIG. 12 is generated at both ends of the capacitor (114). The transistor (11
3) The blockage loop (116), the capacitor (118), the diode (117), and the control circuit (119) are the transistor (51), the blockage loop (52), the capacitor (54), and the diode in FIG. (53) and the control circuit (55), respectively, and therefore, as in the buck converter (50) in FIG.
13) repeats the conducting state and the blocking state under the control of the control circuit (119), and the voltage (E 01 ) generated across the capacitor (114) while the transistor (113) is conducting. Is applied to the blockage loop (116) via the capacitor (118), energy is stored in the blockage loop (116), and while the transistor (113) is in the cutoff state, The energy stored in the wheel (116) is released to the capacitor (118) via the diode (117).
【００５８】なおダイオード（１１５）は、塞流線輪
（１１１）および（１１６）のエネルギー伝達経路を分
離する役割を果している。その結果、コンデンサ（１１
８）の両端には、図１２におけると同等の、（２・２）
式で示される直流電圧（Ｅ02）が発生する。Note that the diode (115) plays a role in separating the energy transmission paths of the obstruction loops (111) and (116). As a result, the capacitor (11
At both ends of 8), (2.2) equivalent to that in FIG.
A DC voltage (E 02 ) represented by the equation is generated.
【００５９】以上の説明から明らかな如く、本発明（請
求項２）の実施例によれば、図１２に示される従来ある
ＤＣ−ＤＣコンバータに比し、トランジスタ（１１３）
および制御回路（１１９）を一組宛に削減し乍ら、従来
あるＤＣ−ＤＣコンバータと同等の機能を果たすＤＣ−
ＤＣコンバータを実現可能となる。As is apparent from the above description, according to the embodiment of the present invention (claim 2), the transistor (113) is compared with the conventional DC-DC converter shown in FIG.
And a control circuit (119) that reduces the number of DC / DC converters to one set, while providing a DC-DC converter that performs the same function as a conventional DC-DC converter.
A DC converter can be realized.
【００６０】次に、本発明（請求項３）の一実施例を図
面により説明する。図８は本発明（請求項３）の一実施
例によるＤＣ−ＤＣコンバータを示す図である。Next, an embodiment of the present invention (claim 3) will be described with reference to the drawings. FIG. 8 is a diagram showing a DC-DC converter according to one embodiment of the present invention (claim 3).
【００６１】図８においては、図３における直流電源
（２００）として直流定電圧源（１０ V ）が示され、ま
た図３における開閉素子（３００）としてトランジスタ
（１２３）が示され、また図３における負荷（４００）
として負荷抵抗（２０）が示されている。In FIG. 8, the DC power supply shown in FIG.
(200) as a DC constant voltage source (10 V) Is indicated
Transistor as the switching element (300) in FIG.
(123) and the load (400) in FIG.
Is the load resistance (20).
【００６２】図８において、塞流線輪（１２１）、ダイ
オード（１２２）、トランジスタ（１２３）、コンデン
サ（１２４）、制御回路（１２９）は、図１３における
塞流線輪（３１−１）、ダイオード（３２−１）、トラ
ンジスタ（３３−１）、コンデンサ（３４−１）、制御
回路（３５−１）にそれぞれ対応している。In FIG. 8, the blockage loop (121), the diode (122), the transistor (123), the capacitor (124), and the control circuit (129) correspond to the blockage loop (31-1) in FIG. They correspond to the diode (32-1), the transistor (33-1), the capacitor (34-1), and the control circuit (35-1), respectively.
【００６３】但し制御回路（１２９）は、コンデンサ
（１２８）並びに負荷抵抗（２０）の両端に発生する直
流電圧（Ｅ02）を監視している。従って、塞流線輪（１
２１）、ダイオード（１２２）、トランジスタ（１２
３）、コンデンサ（１２４）、制御回路（１２９）にダ
イオード（１２５）を追加した回路は、図１３における
ブースト型コンバータ（第一段）（３０−１）と同様
に、トランジスタ（１２３）が制御回路（１２９）の制
御の下に導通状態と遮断状態とを繰返し、トランジスタ
（１２３）が導通状態となっている間に、直流定電圧源
（１０V ）からダイオード（１２５）を介して塞流線輪
（１２１）に直流電圧（Ｅi ）が印加されて塞流線輪
（１２１）にエネルギーが蓄積され、またトランジスタ
（１２３）が遮断状態となっている間に、塞流線輪（１
２１）に蓄積されたエネルギーが、ダイオード（１２
２）を介してコンデンサ（１２４）に放出される。However, the control circuit (129) monitors the DC voltage (E 02 ) generated at both ends of the capacitor (128) and the load resistor (20). Therefore, the blockage loop (1)
21), diode (122), transistor (12
3), a capacitor (124), and a circuit in which a diode (125) is added to the control circuit (129) are controlled by the transistor (123), similarly to the boost converter (first stage) (30-1) in FIG. The conduction state and the interruption state are repeated under the control of the circuit (129), and while the transistor (123) is in the conduction state, the current is blocked from the DC constant voltage source (10 V ) via the diode (125). While the DC voltage (E i ) is applied to the wire ring (121), energy is accumulated in the blocked wire ring (121), and while the transistor (123) is in the cut-off state, the blocked wire ring (1) is turned on.
21) is stored in the diode (12).
It is discharged to the capacitor (124) via 2).
【００６４】その結果、コンデンサ（１２４）の両端に
は、図１３におけると同等の、（１・１）式で示される
直流電圧（Ｅ01）が発生する。また塞流線輪（１２
６）、ダイオード（１２７）、トランジスタ（１２
３）、コンデンサ（１２８）、制御回路（１２９）は、
図１３における塞流線輪（３１−２）、ダイオード（３
２−２）、トランジスタ（３３−２）、コンデンサ（３
４−２）、制御回路（３５−２）にそれぞれ対応してい
る。As a result, a DC voltage (E 01 ) expressed by the equation (1.1) equivalent to that in FIG. 13 is generated at both ends of the capacitor (124). In addition, the blockage loop (12
6), diode (127), transistor (12
3) The capacitor (128) and the control circuit (129)
The blockage loop (31-2) and the diode (3
2-2), transistor (33-2), capacitor (3
4-2) and the control circuit (35-2).
【００６５】従って、塞流線輪（１２６）、ダイオード
（１２７）、トランジスタ（１２３）、コンデンサ（１
２８）、制御回路（１２９）にダイオード（１２０）を
追加した回路は、図１３におけるブースト型コンバータ
（第二段）（３０−２）と同様に、トランジスタ（１２
３）が制御回路（１２９）の制御の下に導通状態と遮断
状態とを繰返し、トランジスタ（１２３）が導通状態と
なっている間に、コンデンサ（１２４）の両端に発生す
る電圧（Ｅ01）が塞流線輪（１２６）に印加されて塞流
線輪（１２６）にエネルギーが蓄積され、またトランジ
スタ（１２３）が遮断状態となっている間に、塞流線輪
（１２６）に蓄積されたエネルギーが、ダイオード（１
２７）を介してコンデンサ（１２８）に放出される。Therefore, the blockage loop (126), the diode (127), the transistor (123), and the capacitor (1)
28), a circuit in which a diode (120) is added to the control circuit (129) is the same as the boost converter (second stage) (30-2) in FIG.
3) repeats the conduction state and the interruption state under the control of the control circuit (129), and the voltage (E 01 ) generated across the capacitor (124) while the transistor (123) is in the conduction state. Is applied to the blockage loop (126) to store energy in the blockage loop (126), and is stored in the blockage loop (126) while the transistor (123) is in the cut-off state. Energy is the diode (1
27) to the capacitor (128).
【００６６】なおダイオード（１２５）および（１２
０）は、塞流線輪（１２１）および（１２６）のエネル
ギー伝達経路を分離する役割を果たしている。その結
果、コンデンサ（１２８）の両端には、図１３における
と同等の、（３・２）式で示される直流電圧（Ｅ02）が
発生する。The diodes (125) and (12)
0) serves to separate the energy transfer paths of the obstruction loops (121) and (126). As a result, at both ends of the capacitor (128), a DC voltage (E 02 ) expressed by the equation (3.2) equivalent to that in FIG. 13 is generated.
【００６７】以上の説明から明らかな如く、本発明（請
求項３）の実施例によれば、図１３に示される従来ある
ＤＣ−ＤＣコンバータに比し、トランジスタ（１２３）
および制御回路（１２９）を一組宛に削減し乍ら、従来
あるＤＣ−ＤＣコンバータと同等の機能を果たすＤＣ−
ＤＣコンバータを実現可能となる。As apparent from the above description, according to the embodiment of the present invention (Claim 3), the transistor (123) is different from the conventional DC-DC converter shown in FIG.
And a DC-DC converter that performs the same function as a conventional DC-DC converter while reducing the number of control circuits (129) to one set.
A DC converter can be realized.
【００６８】次に、本発明（請求項４）の一実施例を図
面により説明する。図９は本発明（請求項４）の一実施
例によるＤＣ−ＤＣコンバータを示す図である。Next, an embodiment of the present invention (claim 4) will be described with reference to the drawings. FIG. 9 is a diagram showing a DC-DC converter according to one embodiment of the present invention (claim 4).
【００６９】図９においては、図４における直流電源
（２００）として直流定電圧源（１０ V ）が示され、ま
た図４における開閉素子（３００）としてトランジスタ
（１３３）が示され、また図４における負荷（４００）
として負荷抵抗（２０）が示されている。In FIG. 9, the DC power supply shown in FIG.
(200) as a DC constant voltage source (10 V) Is indicated
Transistor as the switching element (300) in FIG.
(133), and the load (400) in FIG.
Is the load resistance (20).
【００７０】図９において、塞流線輪（１３１）、ダイ
オード（１３２）、トランジスタ（１３３）、コンデン
サ（１３４）、制御回路（１３９）は、図１４における
塞流線輪（３１）、ダイオード（３２）、トランジスタ
（３３）、コンデンサ（３４）、制御回路（３５）にそ
れぞれ対応している。In FIG. 9, the blockage loop (131), the diode (132), the transistor (133), the capacitor (134), and the control circuit (139) shown in FIG. 32), a transistor (33), a capacitor (34), and a control circuit (35).
【００７１】但し制御回路（１３９）は、コンデンサ
（１３８）並びに負荷抵抗（２０）の両端に発生する直
流電圧（Ｅ02）を監視している。従って、塞流線輪（１
３１）、ダイオード（１３２）、トランジスタ（１３
３）、コンデンサ（１３４）、制御回路（１３９）にダ
イオード（１３５）を追加した回路は、図１４における
ブースト型コンバータ（３０）と同様に、トランジスタ
（１３３）が制御回路（１３９）の制御の下に導通状態
と遮断状態とを繰返し、トランジスタ（１３３）が導通
状態となっている間に、直流定電圧源（１０ V ）からダ
イオード（１３５）を介して塞流線輪（１３１）に直流
電圧（Ｅi ）が印加されて塞流線輪（１３１）にエネル
ギーが蓄積され、またトランジスタ（１３３）が遮断状
態となっている間に、塞流線輪（１３１）に蓄積された
エネルギーが、ダイオード（１３２）を介してコンデン
サ（１３４）に放出される。However, the control circuit (139) includes a capacitor
(138) and the direct current generated at both ends of the load resistance (20).
Current voltage (E02). Therefore, the blockage loop (1)
31), diode (132), transistor (13
3), capacitor (134) and control circuit (139).
The circuit to which the diode (135) is added is shown in FIG.
As with the boost converter (30), the transistor
(133) is conductive under the control of the control circuit (139)
And the cutoff state are repeated, and the transistor (133) is turned on.
While in the state, the DC constant voltage source (10 V) From da
Direct current to the occlusion loop (131) via the iod (135)
Voltage (Ei) Is applied and energy is applied to the obstruction loop (131).
Energy is accumulated, and the transistor (133) is turned off.
Accumulated in the occlusion loop (131)
Energy is transferred through the diode (132)
(134).
【００７２】その結果、コンデンサ（１３４）の両端に
は、図１４におけると同等の、（１・１）式で示される
直流電圧（Ｅ01）が発生する。またトランジスタ（１３
３）、変成器（１３６）、ダイオード（１３７）、コン
デンサ（１３８）、制御回路（１３９）は、図１４にお
けるトランジスタ（６３）、変成器（６１）、ダイオー
ド（６２）、コンデンサ（６４）、制御回路（６５）に
それぞれ対応している。従って、トランジスタ（１３
３）、変成器（１３６）、ダイオード（１３７）、コン
デンサ（１３８）、制御回路（１３９）にダイオード
（１３０）を追加した回路は、図１４におけるフライバ
ック型コンバータ（６０）と同様に、トランジスタ（１
３３）が制御回路（１３９）の制御の下に導通状態と遮
断状態とを繰返し、トランジスタ（１３３）が導通状態
となっている間に、コンデンサ（１３４）の両端に発生
する電圧（Ｅ01）が、ダイオード（１３０）を介して変
成器（１３６）の一次捲線（１３６P ）に印加され、且
つダイオード（１３７）が逆バイアス方向となって変成
器（１３６）にエネルギーが蓄積され、またトランジス
タ（１３３）が遮断状態となっている間に、変成器（１
３６）に蓄積されたエネルギーが、順バイアス方向とな
るダイオード（１３７）を介してコンデンサ（１３８）
に放出される。As a result, a DC voltage (E 01 ) expressed by the equation (1.1) equivalent to that in FIG. 14 is generated at both ends of the capacitor (134). The transistor (13
3), the transformer (136), the diode (137), the capacitor (138), and the control circuit (139) correspond to the transistor (63), the transformer (61), the diode (62), the capacitor (64) in FIG. Each corresponds to a control circuit (65). Therefore, the transistor (13
3), a transformer (136), a diode (137), a capacitor (138), and a circuit in which a diode (130) is added to a control circuit (139) are similar to the flyback converter (60) in FIG. (1
33) repeats the conduction state and the interruption state under the control of the control circuit (139), and the voltage (E 01 ) generated across the capacitor (134) while the transistor (133) is in the conduction state. Is applied to the primary winding (136 P ) of the transformer (136) via the diode (130), and the diode (137) is in a reverse bias direction to store energy in the transformer (136), and While (133) is in the cutoff state, the transformer (1)
The energy stored in 36) is transferred to the capacitor (138) via the diode (137) in the forward bias direction.
Will be released.
【００７３】なおダイオード（１３５）および（１３
０）は、塞流線輪（１３１）および変成器（１３６）の
エネルギー伝達経路を分離する役割を果たしている。そ
の結果、コンデンサ（１３８）の両端には、図１４にお
けると同等の、（４・２）式で示される直流電圧
（Ｅ02）が発生する。The diodes (135) and (13)
0) serves to separate the energy transfer paths of the blockage loop (131) and the transformer (136). As a result, a DC voltage (E 02 ) expressed by the equation (4.2) equivalent to that in FIG. 14 is generated at both ends of the capacitor (138).
【００７４】以上の説明から明らかな如く、本発明（請
求項４）の実施例によれば、図１４に示される従来ある
ＤＣ−ＤＣコンバータに比し、トランジスタ（１３３）
および制御回路（１３９）を一組宛に削減し乍ら、従来
あるＤＣ−ＤＣコンバータと同等の機能を果たすＤＣ−
ＤＣコンバータを実現可能となる。As is apparent from the above description, according to the embodiment of the present invention (claim 4), the transistor (133) is different from the conventional DC-DC converter shown in FIG.
And a control circuit (139), which reduces the number of control circuits to one set, and has the same function as a conventional DC-DC converter.
A DC converter can be realized.
【００７５】次に、本発明（請求項５）の一実施例を図
面により説明する。図１０は本発明（請求項５）の一実
施例によるＤＣ−ＤＣコンバータを示す図である。Next, an embodiment of the present invention (claim 5) will be described with reference to the drawings. FIG. 10 is a diagram showing a DC-DC converter according to one embodiment of the present invention (claim 5).
【００７６】図１０においては、図５における直流電源
（２００）として直流定電圧源（１０V ）が示され、ま
た図５における開閉素子（３００）としてトランジスタ
（１４３）が示され、また図５における負荷（４００）
として負荷抵抗（２０）が示されている。FIG. 10 shows a DC constant voltage source (10 V ) as the DC power supply (200) in FIG. 5, a transistor (143) as the switching element (300) in FIG. 5, and FIG. Load at (400)
Is the load resistance (20).
【００７７】図１０において、塞流線輪（１４１）、ダ
イオード（１４２）、トランジスタ（１４３）、コンデ
ンサ（１４４）、制御回路（１４９）は、図１５におけ
る塞流線輪（３１）、ダイオード（３２）、トランジス
タ（３３）、コンデンサ（３４）、制御回路（３５）に
それぞれ対応している。In FIG. 10, the blockage loop (141), the diode (142), the transistor (143), the capacitor (144), and the control circuit (149) correspond to the blockage loop (31), the diode ( 32), a transistor (33), a capacitor (34), and a control circuit (35).
【００７８】但し制御回路（１４９）は、コンデンサ
（１４８）並びに負荷（２０）の両端に発生する直流電
圧（Ｅ02）を監視している。従って、塞流線輪（１４
１）、ダイオード（１４２）、トランジスタ（１４
３）、コンデンサ（１４４）、制御回路（１４９）にダ
イオード（１４５）を追加した回路は、図１５における
ブースト型コンバータ（３０）と同様に、トランジスタ
（１４３）が制御回路（１４９）の制御の下に導通状態
と遮断状態とを繰返し、トランジスタ（１４３）が導通
状態となっている間に、直流定電圧源（１０ V ）からダ
イオード（１４５）を介して塞流線輪（１４１）に直流
電圧（Ｅi ）が印加されて塞流線輪（１４１）にエネル
ギーが蓄積され、またトランジスタ（１４３）が遮断状
態となっている間に、塞流線輪（１４１）に蓄積された
エネルギーが、ダイオード（１４２）を介してコンデン
サ（１４４）に放出される。However, the control circuit (149) includes a capacitor
(148) and DC power generated at both ends of the load (20).
Pressure (E02). Therefore, the blockage loop (14)
1), diode (142), transistor (14
3), capacitor (144) and control circuit (149).
The circuit with the addition of Iode (145) is shown in FIG.
As with the boost converter (30), the transistor
(143) becomes conductive under the control of the control circuit (149)
And the cutoff state are repeated, and the transistor (143) is turned on.
While in the state, the DC constant voltage source (10 V) From da
Direct current to the occlusion loop (141) via Iodo (145)
Voltage (Ei) Is applied and energy is applied to the obstruction loop (141).
Energy is accumulated, and the transistor (143) is turned off.
Accumulated in the occlusion loop (141)
Energy is condensed through the diode (142).
(144).
【００７９】その結果、コンデンサ（１４４）の両端に
は、図１５におけると同等の、（１・１）式で示される
直流電圧（Ｅ01）が発生する。またトランジスタ（１４
３）、変成器（１４６）、ダイオード（１４７）、コン
デンサ（１４８）、制御回路（１４９）、塞流線輪（１
５０）、ダイオード（１５１）は、図２８におけるトラ
ンジスタ（７３）、変成器（７１）、ダイオード（７
２）、コンデンサ（７４）、制御回路（７５）、塞流線
輪（７６）、ダイオード（７７）にそれぞれ対応してい
る。As a result, a DC voltage (E 01 ) expressed by the equation (1.1) equivalent to that in FIG. 15 is generated at both ends of the capacitor (144). Transistor (14
3), transformer (146), diode (147), capacitor (148), control circuit (149), blockage loop (1)
50) and the diode (151) are the transistor (73), the transformer (71), and the diode (7) in FIG.
2), a capacitor (74), a control circuit (75), an occlusion loop (76), and a diode (77).
【００８０】従って、トランジスタ（１４３）、変成器
（１４６）、ダイオード（１４７）、コンデンサ（１４
８）、制御回路（１４９）、塞流線輪（１５０）、ダイ
オード（１５１）にダイオード（１４０）を追加した回
路は、図１５におけるフォワード型コンバータ（７０）
と同様に、トランジスタ（１４３）が制御回路（１４
９）の制御の下に導通状態と遮断状態とを繰返し、トラ
ンジスタ（１４３）が導通状態となっている間に、コン
デンサ（１４４）の両端に発生する電圧（Ｅ01）が、ダ
イオード（１４０）、変成器（１４６）、順バイアス方
向となるダイオード（１４７）およびコンデンサ（１４
８）を介して塞流線輪（１５０）に印加されて塞流線輪
（１５０）にエネルギーが蓄積され、またトランジスタ
（１４３）が遮断状態となっている間に、塞流線輪（１
５０）に蓄積されたエネルギーが、順バイアス方向とな
るダイオード（１５１）を介してコンデンサ（１４８）
に放出される。Therefore, the transistor (143), the transformer (146), the diode (147), and the capacitor (14)
8), a control circuit (149), a blockage loop (150), and a circuit obtained by adding a diode (140) to the diode (151) are the forward converter (70) in FIG.
Similarly to the transistor (143), the control circuit (14)
The conduction state and the interruption state are repeated under the control of 9), and while the transistor (143) is in the conduction state, the voltage (E 01 ) generated across the capacitor (144) is changed to the diode (140). , A transformer (146), a diode (147) in a forward bias direction, and a capacitor (14).
8) is applied to the congestion loop (150) to store energy in the congestion loop (150), and while the transistor (143) is in the cut-off state,
The energy stored in (50) is transferred to the capacitor (148) via the diode (151) in the forward bias direction.
Will be released.
【００８１】なおダイオード（１４５）および（１５
１）は、塞流線輪（１４１）および（１５０）のエネル
ギー伝達経路を分離する役割を果たしている。その結
果、コンデンサ（１４８）の両端には、図１５における
と同等の、（５・２）式で示される直流電圧（Ｅ02）が
発生する。The diodes (145) and (15)
1) serves to separate the energy transfer paths of the occlusion loops (141) and (150). As a result, a DC voltage (E 02 ) expressed by the equation (5.2) equivalent to that in FIG. 15 is generated at both ends of the capacitor (148).
【００８２】以上の説明から明らかな如く、本発明（請
求項５）の実施例によれば、図１５に示される従来ある
ＤＣ−ＤＣコンバータに比し、トランジスタ（１４３）
および制御回路（１４９）を一組宛に削減し乍ら、従来
あるＤＣ−ＤＣコンバータと同等の機能を果たすＤＣ−
ＤＣコンバータを実現可能となる。As is apparent from the above description, according to the embodiment of the present invention (claim 5), the transistor (143) can be compared with the conventional DC-DC converter shown in FIG.
And a DC-DC converter that performs the same function as a conventional DC-DC converter while reducing the number of control circuits (149) to one set.
A DC converter can be realized.
【００８３】なお、図６乃至図１０はあく迄本発明の一
実施例に過ぎず、例えば直流電源（２００）は直流定電
圧源（１０V ）を使用するものに限定されることは無
く、直流定電流源を使用する等、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変わらない。
また開閉素子（３００）はトランジスタを使用するもの
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。更に負
荷（４００）は、負荷抵抗（２０）に限定されぬことは
言う迄も無い。FIGS. 6 to 10 are merely examples of the present invention. For example, the DC power supply (200) is not limited to the one using a DC constant voltage source (10 V ). Many other variations are considered, such as the use of a DC constant current source, but the effect of the present invention does not change in any case.
The switching element (300) is not limited to the one using a transistor, and many other modifications are considered, but the effect of the present invention does not change in any case. Further, it goes without saying that the load (400) is not limited to the load resistance (20).
【００８４】[0084]
【発明の効果】以上、本発明によれば、トランジスタお
よび制御回路が一組宛に削減される為、当該ＤＣ−ＤＣ
コンバータの経済性が大幅に向上する。As described above, according to the present invention, the number of transistors and control circuits is reduced to one set.
The economics of the converter are greatly improved.
【図１】 本発明（請求項１）の原理を示す図FIG. 1 shows the principle of the present invention (claim 1).
【図２】 本発明（請求項２）の原理を示す図FIG. 2 is a diagram showing the principle of the present invention (claim 2).
【図３】 本発明（請求項３）の原理を示す図FIG. 3 is a diagram showing the principle of the present invention (claim 3);
【図４】 本発明（請求項４）の原理を示す図FIG. 4 is a diagram showing the principle of the present invention (claim 4).
【図５】 本発明（請求項５）の原理を示す図FIG. 5 is a diagram showing the principle of the present invention (claim 5).
【図６】 本発明（請求項１）の一実施例によるＤＣ−
ＤＣコンバータを示す図FIG. 6 shows a DC-DC converter according to an embodiment of the present invention (claim 1).
Diagram showing DC converter
【図７】 本発明（請求項２）の一実施例によるＤＣ−
ＤＣコンバータを示す図FIG. 7 shows a DC-DC converter according to an embodiment of the present invention (claim 2).
Diagram showing DC converter
【図８】 本発明（請求項３）の一実施例によるＤＣ−
ＤＣコンバータを示す図FIG. 8 shows a DC-DC converter according to an embodiment of the present invention (claim 3).
Diagram showing DC converter
【図９】 本発明（請求項４）の一実施例によるＤＣ−
ＤＣコンバータを示す図FIG. 9 shows a DC-DC converter according to an embodiment of the present invention (claim 4).
Diagram showing DC converter
【図１０】 本発明（請求項５）の一実施例によるＤＣ
−ＤＣコンバータを示す図FIG. 10 shows a DC according to an embodiment of the present invention (claim 5).
-Diagram showing a DC converter
【図１１】 本発明（請求項１）に対応する従来あるＤ
Ｃ−ＤＣコンバータの一例を示す図FIG. 11 shows a conventional D corresponding to the present invention (claim 1).
The figure which shows an example of a C-DC converter
【図１２】 本発明（請求項２）に対応する従来あるＤ
Ｃ−ＤＣコンバータの一例を示す図FIG. 12 shows a conventional D corresponding to the present invention (claim 2).
The figure which shows an example of a C-DC converter
【図１３】 本発明（請求項３）に対応する従来あるＤ
Ｃ−ＤＣコンバータの一例を示す図FIG. 13 shows a conventional D corresponding to the present invention (claim 3).
The figure which shows an example of a C-DC converter
【図１４】 本発明（請求項４）に対応する従来あるＤ
Ｃ−ＤＣコンバータの一例を示す図FIG. 14 shows a conventional D corresponding to the present invention (claim 4).
The figure which shows an example of a C-DC converter
【図１５】 本発明（請求項５）に対応する従来あるＤ
Ｃ−ＤＣコンバータの一例を示す図FIG. 15 shows a conventional D corresponding to the present invention (claim 5).
The figure which shows an example of a C-DC converter
１０V 直流定電圧源 ２０ 負荷抵抗 ３０ ブースト型コンバータ ３０−１、３０−２ ブースト型コンバータ（第一段、
第二段） ３１、３１−１、３１−２、４２、５２、７６、１０
１、１０６、１１１、１１６、１２１、１２６、１３
１、１４１、１５０ 塞流線輪 ３２、３２−１、３２−２、４４、５３、６２、７２、
７７、１０２、１０５、１０７、１１２、１１５、１１
７、１２０、１２２、１２５、１２７、１３０、１３
２、１３５、１３７、１４０、１４２、１４５、１４
７、１５１ ダイオード ３３、３３−１、３３−２、４１、５１、６３、７３、
１０３、１１３、１２３、１３３、１４３ トランジス
タ ３４、３４−１、３４−２、４３、５４、６４、７４、
１０４、１０８、１１４、１１８、１２４、１２８、１
３４、１３８、１４４、１４８ コンデンサ ３５、３５−１、３５−２、４５、５５、６５、７５、
１０９、１１９、１２９、１３９、１４９ 制御回路 ４０ バックブースト型コンバータ ５０ バック型コンバータ ６０ フライバック型コンバータ ６１、７１、１３６、１４６ 変成器 ６１P 、７１P 、１３６P 、１４６P 一次捲線 ６１S 、７１S 、１３６S 、１４６S 二次捲線 ７０ フォワード型コンバータ ２００ 直流電源 ３００ 開閉素子 ４００ 負荷10 V DC constant voltage source 20 Load resistance 30 Boost type converter 30-1, 30-2 Boost type converter (first stage,
Second stage) 31, 31-1, 31-2, 42, 52, 76, 10
1, 106, 111, 116, 121, 126, 13
1, 141, 150 Blockage loop 32, 32-1, 32-2, 44, 53, 62, 72,
77, 102, 105, 107, 112, 115, 11
7, 120, 122, 125, 127, 130, 13
2, 135, 137, 140, 142, 145, 14
7, 151 diode 33, 33-1, 33-2, 41, 51, 63, 73,
103, 113, 123, 133, 143 Transistors 34, 34-1, 34-2, 43, 54, 64, 74,
104, 108, 114, 118, 124, 128, 1
34, 138, 144, 148 capacitors 35, 35-1, 35-2, 45, 55, 65, 75,
109, 119, 129, 139, 149 Control circuit 40 Buck-boost converter 50 Buck converter 60 Flyback converter 61, 71, 136, 146 Transformers 61 P , 71 P , 136 P , 146 P Primary winding 61 S , 71 S , 136 S , 146 S Secondary winding 70 Forward converter 200 DC power supply 300 Switching element 400 Load
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155 H02M 3/28 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/155 H02M 3/28
Claims (2)
流電源に対して順バイアス方向に配置した第一のダイオ
ードと、開閉素子とを直列に接続し、 前記第一のダイオードと前記開閉素子との直列回路に並
列に、前記開閉素子が遮断状態に設定された場合に前記
第一の寒流線輪から放出されるエネルギーに対して順バ
イアス方向に配置した第二のダイオードと、第一のコン
デンサとを直列に接続した回路を接続し、 前記第二のダイオードと前記第一のコンデンサとの接続
点と、前記第一のダイオードと前記開閉素子との接続点
との間に、第二の寒流線輪を接続し、 前記第二の寒流線輪に並列に、前記開閉素子が遮断状態
に設定された場合に前記第二の寒流線輪から放出される
エネルギーに対して順方向に配置された第三のダイオー
ドと、第二のコンデンサとを直列に接続した回路を接続
し、 前記第二のコンデンサに並列に、負荷を接続し、 前記第二のコンデンサ並びに前記負荷の両端の電圧を監
視し、該電圧の変化に応じて前記開閉素子の断続時比率
を制御することにより、前記負荷の両端の電圧を安定化
させる制御回路を設けることを特徴とするＤＣ−ＤＣコ
ンバータ。1. A DC power supply, comprising: a first cold stream line, a first diode disposed in a forward bias direction with respect to the DC power supply, and a switching element connected in series; In parallel with the series circuit with the switching element, a second diode arranged in a forward bias direction with respect to energy emitted from the first cold stream line when the switching element is set to the blocking state, A circuit in which a first capacitor is connected in series, a connection point between the second diode and the first capacitor, and a connection point between the first diode and the switching element, Connecting a second cold stream line, in parallel with the second cold stream line, in a forward direction with respect to the energy emitted from the second cold stream line when the switching element is set to the blocking state; A third diode located in the second A circuit is connected in series with the capacitor of the above, a load is connected in parallel with the second capacitor, and the voltage across the second capacitor and the both ends of the load is monitored, and according to a change in the voltage. A DC-DC converter, comprising: a control circuit for stabilizing a voltage across the load by controlling a switching ratio of the switching element.
流電源に対して順バイアス方向に配置した第一のダイオ
ードと、開閉素子とを直列に接続し、 前記第一のダイオードと前記開閉素子との直列回路に並
列に、前記開閉素子が遮断状態に設定された場合に前記
第一の寒流線輪から放出されるエネルギーに対して順バ
イアス方向に配置した第二のダイオードと、第一のコン
デンサとを直列に接続した回路を接続し、 前記第二のダイオードと前記第一のコンデンサとの接続
点と、前記第一のダイオードと前記開閉素子との接続点
との間に、第二の寒流線輪と第二のコンデンサとを直列
に接続した回路を接続し、 前記第二の寒流線輪と第二のコンデンサとを直列に接続
した回路に並列に、前記開閉素子が導通状態に設定され
た場合に前記第二の寒流線輪から前記第二のコンデンサ
に放出されるエネルギーに対して順バイアス方向に配置
した第三のダイオードを接続し、 前記第二のコンデンサに並列に、負荷を接続し、 前記第二のコンデンサ並びに前記負荷の両端の電圧を監
視し、該電圧の変化に応じて前記開閉素子の断続時比率
を制御することにより、前記負荷の両端の電圧を安定化
させる制御回路を設けることを特徴とするＤＣ−ＤＣコ
ンバータ。2. A DC power supply, comprising: a first cold flow loop, a first diode disposed in a forward bias direction with respect to the DC power supply, and a switching element connected in series; In parallel with the series circuit with the switching element, a second diode arranged in a forward bias direction with respect to energy emitted from the first cold stream line when the switching element is set to the blocking state, A circuit in which a first capacitor is connected in series, a connection point between the second diode and the first capacitor, and a connection point between the first diode and the switching element, A circuit in which a second cold stream line and a second capacitor are connected in series is connected, and the switching element is turned on in parallel with a circuit in which the second cold stream line and the second capacitor are connected in series. If set to the second cold Connecting a third diode arranged in a forward bias direction with respect to energy released from the stream line ring to the second capacitor, connecting a load in parallel with the second capacitor, and connecting the load to the second capacitor; And a control circuit for monitoring the voltage across the load and controlling the on / off ratio of the switching element according to a change in the voltage, thereby stabilizing the voltage across the load. DC-DC converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04248092A JP3128982B2 (en) | 1992-09-17 | 1992-09-17 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04248092A JP3128982B2 (en) | 1992-09-17 | 1992-09-17 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06105539A JPH06105539A (en) | 1994-04-15 |
| JP3128982B2 true JP3128982B2 (en) | 2001-01-29 |
Family
ID=17173096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04248092A Expired - Fee Related JP3128982B2 (en) | 1992-09-17 | 1992-09-17 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128982B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010200519A (en) * | 2009-02-26 | 2010-09-09 | Shindengen Electric Mfg Co Ltd | Boosting chopper circuit |
| CN101867314B (en) * | 2010-06-11 | 2012-05-23 | 李义 | Transform circuit adopting symmetrical cross-linked structure |
| CO6530147A1 (en) * | 2011-09-23 | 2012-09-28 | Panacea Quantum Leap Technology Llc | ELECTRONIC BASKET |
-
1992
- 1992-09-17 JP JP04248092A patent/JP3128982B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06105539A (en) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259235B1 (en) | Active clamp for power converter and method of operation thereof | |
| US5208739A (en) | Integrated magnetic power converter | |
| US5255174A (en) | Regulated bi-directional DC-to-DC voltage converter which maintains a continuous input current during step-up conversion | |
| US5204809A (en) | H-driver DC-to-DC converter utilizing mutual inductance | |
| US7230405B2 (en) | Non-isolated power conversion system having multiple switching power converters | |
| EP0759654B1 (en) | Switching power converter with continuous input and output current | |
| US4301496A (en) | Use of an inductor within a full bridge d.c.-d.c. power converter | |
| US6191957B1 (en) | Extended range boost converter circuit | |
| EP2730017B1 (en) | Isolated boost flyback power converter | |
| US4858093A (en) | Integrated magnetic power converter | |
| US5140509A (en) | Regulated bi-directional DC-to-DC voltage converter | |
| US6324079B1 (en) | Four and five terminial PWM-controlled power supply packages | |
| US4736284A (en) | Switching power supply circuit including forward converter | |
| US20020167821A1 (en) | Integrated boost-asymmetrical half-bridge converter | |
| US20070229047A1 (en) | Tapped inductor buck dc-dc converter | |
| US5883793A (en) | Clamp circuit for a power converter and method of operation thereof | |
| US6590791B1 (en) | High input voltage, high efficiency, fast transient voltage regulator module (VRM) | |
| US4866586A (en) | Shoot-through resistant DC/DC power converter | |
| JP2016532418A (en) | Interleaved forward converter with wide input and output dynamic range | |
| JPH0549251A (en) | Method for minimizing switching loss in power switching device | |
| JPH07154967A (en) | DC-DC converter and electronic computer using the same | |
| US4674019A (en) | Transformer-coupled two-inductor buck converter | |
| JP3128982B2 (en) | DC-DC converter | |
| US6707690B1 (en) | Power converter employing switched split transformer primary | |
| EP4102706A1 (en) | Active-clamp forward converter with regenerative snubber |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |