JP3125785B2 - 液晶装置 - Google Patents
液晶装置Info
- Publication number
- JP3125785B2 JP3125785B2 JP2000029203A JP2000029203A JP3125785B2 JP 3125785 B2 JP3125785 B2 JP 3125785B2 JP 2000029203 A JP2000029203 A JP 2000029203A JP 2000029203 A JP2000029203 A JP 2000029203A JP 3125785 B2 JP3125785 B2 JP 3125785B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal device
- scanning line
- electrode
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
を用いたアクティブマトリックス方式の液晶装置に関す
る。
ィブマトリックス方式の液晶装置を図2に示す。(a)
は上視図、(b)はAA′における断面図である。ガラ
ス、石英等の第1の絶縁基板201上に、ドナーあるい
はアクセプタとなる不純物を添加したシリコン薄膜から
成るソース領域203、ドレイン領域204、不純物を
含まないシリコン薄膜から成るチャネル領域202が形
成する。
層し、チャネル領域202の上部にゲート電極を兼ねた
走査線206を形成し更にこれらを被覆する様に、走査
線206と信号線209を絶縁する層間絶縁膜207を
形成する。更に、コンタクトホール213、214を開
口し、信号線209とドレイン領域204、画素電極2
08とソース領域203を接続する。第1の絶縁基板2
01と対向して、共通電極211を設けた第2の絶縁基
板212を配置し、第1の絶縁基板201と第2の絶縁
基板212の間に液晶層210を設ける。
置は次のような課題を有していた。図3に液晶装置を駆
動する一般的な時分割駆動の信号波形を示す。Vgは走
査線206へ印加する信号波形であり、選択期間T1と
非選択期間T2に分けられる。選択期間T1において薄膜
トランジスタのゲート電極に15〜20V程度印加し、
薄膜トランジスタをオン状態とし、信号線209に印加
されている表示信号vsigを画素電極208を通して液
晶層210へ印加し、電荷を書き込む。次に非選択期間
T2において薄膜トランジスタをオフ状態とし、液晶層
210へ書き込まれた電荷を保持する。表示信号Vsig
は液晶層210を交流駆動するために60〜80Hz程
度の交流波形であり、液晶層210に正確に交流が印加
される様に共通電極211の電位Vcomが決定される。
液晶層210としてツイストネマチック型液晶を用いる
と表示信号Vsigの振幅は±4〜6V程度必要となる。
一方選択期間T1は非選択期間T2に比べて短かく、走査
線の数をn本とすればT1は一般的に T1=(T1+T2)/n となり、ほとんどの時間、走査線206を共通電極21
1の間には直流電圧V2が印加される。このV1が層間絶
縁膜207と液晶層210で分割され液晶層210へ、
直流電圧が印加され、液晶層210を劣化させてしま
い、液晶装置のコントラスト比の低下等の重大な表示品
質劣化を招いてしまっていた。表示信号Vsigの振幅を
±4〜6Vとすれば通常V1はこれより大きく7〜8V
となり、液晶層210へ印加される直流電圧は3〜5V
程度となる。
り、その目的は、光による誤動作を防止し、高表示品質
で信頼性の高いアクティブマトリックス方式の液晶装置
を提供することにある。
板に走査線と、前記走査線と交差する信号線と、前記走
査線および信号線に接続されたトランジスタと、前記ト
ランジスタに接続された画素電極とを有し、前記トラン
ジスタのチャネル領域上には前記走査線と、前記走査線
上に第1絶縁膜を介して配置された導電性電極と、導電
性電極上に第2絶縁膜を介して配置された前記信号線が
配置されてなることを特徴とする。さらに、本発明は、
前記導電性電極は、所定の電位に接続されてなることを
特徴とする。
晶装置の参考例を示す。(a)は上視図であり、(b)
はAA′における断面図、(c)はBB′における断面
図である。ガラス、石英等の第1の絶縁基板101上に
薄膜トランジスタのチャネル領域102、ドレイン領域
103、ソース領域104を成す半導体層を減圧CVD
法により600℃の雰囲気中でモノシランガスを熱分解
して多結晶シリコンを25〜50nmの厚さに形成す
る。半導体層は、多結晶シリコンに限定されるものでは
なくスパッタリング法、プラズマCVD法により非品質
シリコンを用いてもよく、更に非品質シリコンを550
〜600℃、5〜40h程度の熱処理をするかあるいは
アルゴンレーザー、エキシマレーザー等を照射して多結
晶化してもよい。
膜105をECRプラズマCVD法により100〜20
0nmの厚さにSiO2を積層した。ECRプラズマC
VD法により形成したSiO2は緻密でトラップの少な
い良質のSiO2が100℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜105は
チャネル領域102、ドレイン領域103、ソース領域
104を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。
パッタリング法により300〜500nmの厚さにタン
タルを積層し、走査線106をマスクとして、リンイオ
ンをイオン打込み法によりゲート絶縁膜105を通して
半導体層中の打込み、自己整合的にN型のソース領域1
04とドレイン領域103を設ける。更に、タンタルで
構成された走査線106の表面を陽極酸化法により酸化
し、250〜450nm厚のタンタル酸化物より成る第
1の絶縁体115を設けた後、打込まれたリンイオンを
エキシマレーザーにより得られるレーザー片を照射する
事により活性化し、ソース領域104、ドレイン領域1
03の半導体層を低抵抗化する。
を示す。イオン打込み法によりソース領域403、ドレ
イン領域404形成後、陽極酸化法によりタンタルより
成る走査線406の表面を酸化し、第1の絶縁体407
を得る。この時、走査線406は表面が酸化されて線幅
が細り、ソース領域404と走査線406の間には△L
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Lがソース端410にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端409においても全く同様
である。
407形成後、レーザー光408を照射し、ソース領域
403、ドレイン領域404に打込まれたリンイオンを
活性化する際、第1の絶縁体407及びゲート絶縁膜4
05はレーザー光408を透過するため、ドレイン端4
09、ソース端410にも十分なレーザー光が照射さ
れ、ドレイン端409ソース端410における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。
3を開口にした後、厚さが30〜200nmのITO膜
で画素電極108、シールド電極116を設ける。シー
ルド電極116は、走査線106を完全に覆っており、
走査線106とは第1の絶縁体115で絶縁されてい
る。第1の絶縁体115は0.01wt%のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線106とシールド電極116
の短絡欠陥はほとんど発生しない。走査線106とシー
ルド電極116の絶縁をより完全なものとするため、第
1の絶縁体115を図5に示す様に、第1の絶縁体50
7と第3の絶縁体508の2層構造としてもよい。第3
の絶縁体508は、ゲート絶縁膜505と同一の材質と
するとコンタクトホール511を開口する際、同一のエ
ッチャントでコンタクトホール511が開口でき、合理
的であり、スパッタリング法、CVD法等によるSiO
2が好ましい。
0nmのSiO2より成る第2の絶縁体107を設け、
コンタクトホール114、画素開口窓117を開口した
後、厚さが500〜800nmのアルミニウムとシリコ
ンの合金より成る信号線109を設ける。
膜、金属より成る共通電極111を設けた第2の絶縁基
板112を配置し、第1の絶縁基板101と第2の絶縁
基板112の間に液晶層110を設け液晶装置を構成す
る。更に液晶装置の外部あるいは周辺部で、シールド電
極116と共通電極111を接続し、この2つの電極が
常に同電位となる様にする。この結果、走査線106
は、液晶層110に対してシールド電極116により完
全に静電シールドされた状態となり、図3に示す駆動波
形を用いて液晶装置を駆動しても、液晶層110に直流
電圧が印加される事はなく、長期に渡り信頼性が高く、
良質の表示品質をもつ液晶装置が実現できる。
例について説明したが、走査線106はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。 (参考例2) 図6に本発明による液晶装置の他の参考例を示し、
(a)は上視図、(b)はAA′における断面図、
(c)はBB′における断面図である。
ジスタ、第1の絶縁基板601、共通電極611を設け
た第2の絶縁基板612液晶層610は参考例1と同様
である。参考例1との相違点はタンタル酸化物より成る
第1の絶縁体615を設けた後100〜200nmの厚
さにクロム等の可視光を遮断する金属により走査線60
6を覆う様にシールド電極616を構成し、更にこれら
を被覆する様に膜厚が200〜500nmのSiO2よ
り成る第2の絶縁体607を積層し、コンタクトホール
613、614を通して信号線609と画素電極608
がそれぞれソース領域604とドレイン領域603と接
続される様に構成した点である。画素電極608は前段
の走査線をシールドするシールド電極617及びシール
ド電極616と第2の絶縁体607で絶縁を保ち重なり
合う様に構成されている。この結果走査線606と画素
電極608の隙間から光が透過することがなくなり、信
号線609と画素電極608の隙間から透過してくる光
のみを遮光すれば良く、第1の絶縁基板601と第2の
絶縁基板612を貼り合わせる際の精度が低くでき、更
に液晶装置の開口率を大きくできる。
光遮光層と画素電極608の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
(a)は従来の液晶装置、(b)は本発明による液晶装
置である。
線と画素電極の容量結合により走査線の信号が画素電極
に書き込まれるのを防ぐ為、走査線と画素電極の間に液
晶層と同程度の厚さに相当する隙間を設け、更に走査線
の配線幅を考慮し、隣り合う画素電極702と703の
間隔L1を15〜20μmとしていた。
701と第1の絶縁基板に設けられた画素電極702
は、両者の基板の貼り合わせ精度より、L2が10μm
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極704と705の間隔L3は15〜2
0μm、光遮光層701と画素電極704の貼り合わせ
精度L4は10μm必要とされていた。画素ピッチを
X、Yそれぞれ100μmピッチとして開口率を求める
と、42〜36%となる。これに対し、本発明による液
晶装置は図7(b)に示す様に、画素電極706と70
7の間隔L6、画素電極707と光遮光層708の貼り
合わせ精度L7は従来と同様であるが、走査線の配線方
向の光遮光層は、第1の絶縁基板に設けられたクロム等
の金属より成るシールド電極が光遮光層を兼ねており、
L5は、走査線の配線幅を5〜10μmとすれば、10
〜15μmあれば十分である。
ぞれ100μmピッチとし開口率を求めると58〜51
%となり従来に比べ開口率が38〜42%以上向上し、
液晶装置の明るさを著しく向上できる。一方第1の絶縁
基板と第2の絶縁基板の貼り合わせ精度がX方向につい
ては従来と変わらないがY方向についてはアライメント
フリーとなり、貼り合わせの合理化、歩留りの向上が図
れる。参考例1と同様にシールド電極と共通電極を同電
位とすることにより、走査線はシールド電極により静電
シールドされ液晶層に直流電圧が印加される事はない。
(実施例)図8に本発明による液晶装置の実施例を示
し、(a)は上視図、(b)はAA′における断面図、
(c)はBB′における断面図である。
線806と信号線809の交叉部に薄膜トランジスタを
設けた点と、保持容量部817をドレイン領域803、
ゲート絶縁膜805、シールド電極816、第2の絶縁
体807、画素電極808を積層する事により設けた点
である。図8(b)に走査線806と信号線809の交
叉部の断面構造を示す。薄膜トランジスタの基本的な構
造は、参考例1、参考例2と同様であるが、ドレイン領
域803と信号線809が容量結合により信号線809
の信号がドレイン領域803を通して画素電極808へ
書き込まれるのを防ぐ為ドレイン電極803をシールド
電極816により静電シールドし、容量結合を無くす。
この結果、薄膜トランジスタは走査線806と信号線8
09の下部に構成でき、液晶装置の開口率が向上する。
す。保持容量部817は、不純物を添加したシリコンよ
り成るドレイン領域803、ゲート絶縁膜805、シー
ルド電極816、第2の絶縁体807、画素電極808
の積層構造となっており、ドレイン電極803と画素電
極808はコンタクトホール813を介して同電位とな
っている。この結果保持容量は、シールド電極816を
一方の電極として、ゲート絶縁膜805をドレイン領域
803で挟んだ容量と、第2の絶縁体807を画素電極
808で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極816は3つ
の役目を有する。第1に参考例1、参考例2と同様に、
液晶層810へ直流電圧が印加されるのを防ぐ静電シー
ルドとしての役目、第2に参考例2と同様に、走査線8
06と画素電極808、818の隙間より漏れる光の光
遮光層としての役目、第3に、保持容量の一方の電極の
電位を固定する保持容量線の役目がある。
第2の絶縁体907として、シールド電極916の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線909とシールド電極
916の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が25〜28と大きく、SiO2の6〜7倍有り、保
持容量の専有面積をSiO2を使用した場合の1/6〜
1/7にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶装置
の画素欠陥も大幅に減少できる。参考例2においてもタ
ンタルを用いれば低欠陥化が実現できる。
トランジスタのチャネルとなる領域を走査線と導電性電
極と信号線とで覆われているので、チャネルへの光の照
射を確実に防止することができる。したがって、トラン
ジスタの光により誤動作を防止できる高表示品質で信頼
性の高いアクティブマトリックス方式の液晶装置を提供
することができる。
効果を有するものであり、直視型の大型液晶装置からプ
ロジェクション用の小型高精細液晶装置まで応用でき
る。
波形を示す図。
極の位置関係を示す図。
01 第1の絶縁基板 102、202、402、502、602、802、9
02 チャネル領域 103、204、403、503、603、803、9
03 ドレイン領域 104、203、404、504、604、804、9
04 ソース領域 105、205、405、505、605、805、9
05 ゲート絶縁膜 106、206、406、506、606、806、9
06 走査線 107、607、807、907 第2の絶縁体 108、208、510、608、808、702、7
03、704、705、706、 707、818 画素電極 109、209、609、809、909 信号線 110、210、610、810 液晶層 111 211、611、811 共通電極 112、212、612、812 第2の絶縁基板 113、114、213、214、511、613、6
14、813、814コンタクトホール 115、407、507、615、815、915 第
1の絶縁体 116、509、616、617、816、916 シ
ールド電極 117 画素開口窓 207 層間絶縁膜 408 レーザー光 409 ドレイン端 410 ソース端 508 第3の絶縁体 701、708 光遮光層 817 保持容量部
Claims (2)
- 【請求項1】基板に走査線と、前記走査線と交差する信
号線と、前記走査線および信号線に接続されたトランジ
スタと、前記トランジスタに接続された画素電極とを有
し、前記トランジスタのチャネル領域上には前記走査線
と、前記走査線上に第1絶縁膜を介して配置された導電
性電極と、導電性電極上に第2絶縁膜を介して配置され
た前記信号線が配置されてなることを特徴とする液晶装
置。 - 【請求項2】前記導電性電極は、所定の電位に接続され
てなることを特徴とする請求項1記載の液晶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000029203A JP3125785B2 (ja) | 2000-02-07 | 2000-02-07 | 液晶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000029203A JP3125785B2 (ja) | 2000-02-07 | 2000-02-07 | 液晶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21706991A Division JP3189310B2 (ja) | 1991-08-28 | 1991-08-28 | 液晶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000171835A JP2000171835A (ja) | 2000-06-23 |
JP3125785B2 true JP3125785B2 (ja) | 2001-01-22 |
Family
ID=18554499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000029203A Expired - Lifetime JP3125785B2 (ja) | 2000-02-07 | 2000-02-07 | 液晶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3125785B2 (ja) |
-
2000
- 2000-02-07 JP JP2000029203A patent/JP3125785B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000171835A (ja) | 2000-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333157B1 (ko) | 액정표시장치 | |
US5734177A (en) | Semiconductor device, active-matrix substrate and method for fabricating the same | |
US5430320A (en) | Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current | |
JP3277548B2 (ja) | ディスプレイ基板 | |
US6885027B2 (en) | Active matrix display and electrooptical device | |
EP0376437A2 (en) | An active matrix type liquid crystal display | |
EP0301571B1 (en) | Thin film transistor array | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
JPH1078592A (ja) | アクティブマトリクス表示装置 | |
JP3189310B2 (ja) | 液晶装置の製造方法 | |
JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
JP2001125510A (ja) | アクティブマトリクス型el表示装置 | |
JP3159215B2 (ja) | 液晶装置 | |
JP3125785B2 (ja) | 液晶装置 | |
JP2664199B2 (ja) | 液晶ディスプレイパネルの製造方法 | |
JP3196767B2 (ja) | 液晶装置 | |
JP3783786B2 (ja) | アクティブマトリクス表示装置 | |
JP3386057B2 (ja) | 液晶装置 | |
JP3605337B2 (ja) | 液晶装置 | |
JP3391349B2 (ja) | 液晶表示装置 | |
JP3510876B2 (ja) | アクティブマトリクス表示装置 | |
JP3097647B2 (ja) | 液晶装置 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPH03185840A (ja) | 薄膜トランジスタ | |
JPH0832083A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |