JP3124803B2 - Electronic device with extension unit - Google Patents
Electronic device with extension unitInfo
- Publication number
- JP3124803B2 JP3124803B2 JP03292022A JP29202291A JP3124803B2 JP 3124803 B2 JP3124803 B2 JP 3124803B2 JP 03292022 A JP03292022 A JP 03292022A JP 29202291 A JP29202291 A JP 29202291A JP 3124803 B2 JP3124803 B2 JP 3124803B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- electronic device
- main body
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Control Or Security For Electrophotography (AREA)
- Information Transfer Systems (AREA)
- Facsimiles In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、任意台数の増設ユニッ
トを接続してデータの送受信を行う増設ユニット付き電
子装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device with an extension unit for transmitting and receiving data by connecting an arbitrary number of extension units.
【0002】[0002]
【従来の技術】近年、A4サイズやB4サイズといった
定形サイズの記録紙を使用するファクシミリ装置や複写
機がよく使用されている。一般に、このような装置で
は、各種サイズの記録紙を給紙するための給紙ユニット
がオプション化され、ユーザが所望のサイズの給紙ユニ
ットを任意に装置本体に装着することができるようにな
っている。2. Description of the Related Art In recent years, facsimile apparatuses and copiers that use recording paper of a fixed size such as A4 size or B4 size are often used. Generally, in such an apparatus, a paper feeding unit for feeding recording paper of various sizes is optional, and a user can arbitrarily attach a paper feeding unit of a desired size to the apparatus main body. ing.
【0003】給紙ユニットは、記録紙の有無を検知した
り記録紙を1枚ずつ取り出したりする機能を備えてお
り、装置本体に装着されると、その装置本体と信号線に
より接続される。本体装置は、装着された給紙ユニット
から検知データを入力すると共に、その給紙ユニットに
制御データを出力することにより、所定の記録動作を行
なう。The paper feeding unit has a function of detecting the presence or absence of recording paper and taking out recording paper one by one. When the paper feeding unit is mounted on the apparatus main body, it is connected to the apparatus main body by a signal line. The main unit performs a predetermined recording operation by inputting the detection data from the attached paper supply unit and outputting control data to the paper supply unit.
【0004】装置本体と給紙ユニットとの接続は、一般
に、チェーン接続方式やバス接続方式により行なわれて
いる。チェーン接続方式は、装置本体のインタフェース
部に1台目のユニットを接続し、その1台目のユニット
には2台目、その2台目には3台目というように順次複
数ユニットを接続する方法である。また、バス接続方式
は、装置本体のインタフェース部の信号線に複数のユニ
ットを並列接続する方法である。[0004] The connection between the apparatus main body and the paper feeding unit is generally performed by a chain connection system or a bus connection system. In the chain connection method, a first unit is connected to an interface unit of the apparatus main body, a plurality of units are sequentially connected to a first unit, a second unit, a second unit, and so on. Is the way. The bus connection method is a method in which a plurality of units are connected in parallel to a signal line of an interface unit of the apparatus main body.
【0005】これらの接続方法は、取り付けるユニット
の台数に拘らず、装置本体のインタフェース部は1つで
済むという長所がある。[0005] These connection methods have the advantage that only one interface section of the apparatus main body is required regardless of the number of units to be attached.
【0006】しかしながら、従来は、上記装置本体とユ
ニット間の信号線では、各種データをパラレル信号によ
り伝送していたため、信号線の本数が多くなっていた。However, conventionally, various data are transmitted by parallel signals on the signal line between the apparatus main body and the unit, so that the number of signal lines is increased.
【0007】一方、給紙ユニットを複数装着する場合に
は、装置本体が個々の増設ユニットを識別することがで
きるように、通常、ユニット毎にID番号を設定する。
このID番号は、各ユニットごとにそれぞれ異なる番号
に正しく設定する必要がある。On the other hand, when a plurality of paper feed units are mounted, an ID number is usually set for each unit so that the apparatus main body can identify each additional unit.
This ID number must be correctly set to a different number for each unit.
【0008】ところが、ID番号の設定は、オペレータ
がディップスイッチ等により手動で設定しなければなら
なかったため、設定操作が面倒であった。However, the setting operation of the ID number is troublesome because the operator has to manually set the ID number using a dip switch or the like.
【0009】[0009]
【発明が解決しようとする課題】以上のように、従来の
ファクシミリ装置や複写機においては、本体装置と給紙
ユニットの信号線の本数が多く、ID番号の設定操作が
面倒であるという問題があった。As described above, conventional facsimile machines and copiers have a problem that the number of signal lines between the main unit and the paper feed unit is large, and the operation of setting the ID number is troublesome. there were.
【0010】なお、このような問題は、ファクシミリ装
置や複写機に限らず、本体装置に各種増設ユニットを任
意台数接続する各種電子機器において同様であった。[0010] Such a problem is not limited to the facsimile machine and the copying machine, but also applies to various electronic devices in which various units are connected to the main unit.
【0011】本発明は、上記の問題を解決し、本体装置
と増設ユニット間の信号線の本数を少なくする一方、I
D番号の設定操作を不要とした装置本体と増設ユニット
間のデータ伝送方法を提供することを目的とする。The present invention solves the above-mentioned problem, and reduces the number of signal lines between the main unit and the extension unit.
It is an object of the present invention to provide a data transmission method between an apparatus main unit and an extension unit, which does not require a D number setting operation.
【0012】[0012]
【課題を解決するための手段】本願発明は、電子装置本
体に任意台数の増設ユニットを接続し、電子装置本体と
各増設ユニット間でデータの送受信を行う増設ユニット
付き電子装置において、前記電子装置本体には、前記増
設ユニットに送信するパラレルデータをシリアルデータ
に変換するパラレル/シリアル変換回路と、前記増設ユ
ニットから受信するシリアルデータをパラレルデータに
変換するシリアル/パラレル変換回路とを設け、前記電
子装置から前記各増設ユニットにデータを送信する場合
は、データに識別番号を付したシリアルデータを全ての
増設ユニットに対して並列的に送信するように構成する
一方、前記各増設ユニットには、それぞれ、前記電子装
置本体ユニットに送信するパラレルデータをシリアルデ
ータに変換するパラレル/シリアル変換回路と、識別番
号発生回路と、前記電子装置本体からデータと共に受信
する識別番号を前記識別番号発生回路から発生する識別
番号と照合する照合回路と、該照合回路での一致を検出
して前記電子装置本体から受信するシリアルデータをパ
ラレルデータに変換するシリアル/パラレル変換回路と
を設けると共に、前記1つの増設ユニットに設けた識別
番号発生回路の出力端を前記他の増設ユニットに設けた
識別番号発生回路の入力端に接続し、かつ一番先頭の識
別番号発生回路の入力端には電源を接続するすることに
より、各識別ユニット固有の識別番号を自動的に発生さ
せるように構成したことを特徴とする。SUMMARY OF THE INVENTION The present invention relates to an electronic device with an additional unit for connecting an arbitrary number of additional units to an electronic device main body and transmitting and receiving data between the electronic device main body and each of the additional units. The main body is provided with a parallel / serial conversion circuit for converting parallel data transmitted to the extension unit into serial data, and a serial / parallel conversion circuit for converting serial data received from the extension unit into parallel data. When data is transmitted from the device to each of the extension units, serial data with an identification number assigned to data is configured to be transmitted in parallel to all the extension units, while each of the extension units has A parameter for converting parallel data transmitted to the electronic device main unit into serial data. A serial / serial conversion circuit, an identification number generation circuit, a collation circuit for collating an identification number received together with data from the electronic device body with an identification number generated from the identification number generation circuit, and detecting a match in the collation circuit. And a serial / parallel conversion circuit for converting serial data received from the electronic device main body into parallel data, and an output end of an identification number generation circuit provided in the one extension unit is provided in the other extension unit. By connecting to the input terminal of the identification number generator circuit and the power supply to the input terminal of the first identification number generator circuit, the identification number unique to each identification unit is automatically generated. It is characterized by having done.
【0013】[0013]
【0014】[0014]
【作用】上記構成により、本体装置と、各増設ユニット
は、共通の信号線を介してシリアルにデータを送受信す
ることができ、信号線の本数を少なくすることができる
と共に、増設ユニットを接続するだけで、そのID番号
を自動的に発生させることができるようになる。With the above arrangement, the main unit and each extension unit can transmit and receive data serially via a common signal line, thereby reducing the number of signal lines and connecting the extension unit. Alone, the ID number can be automatically generated.
【0015】[0015]
【0016】[0016]
【0017】図1は、本発明の一実施例に係る複写機の
側面透視図を示したものである。図において、本体1
は、積み重ねられた4台の給紙ユニット2の上に配設さ
れている。本体1は、原稿画像を読み取って読み取った
画像を記録紙に記録出力するものである。給紙ユニット
2は、各種サイズの記録紙を本体1に給紙するもので、
本実施例では、最大4台まで取り付けることができるよ
うになっている。FIG. 1 is a side perspective view of a copying machine according to an embodiment of the present invention. In the figure, the main body 1
Are arranged on four stacked paper feed units 2. The main body 1 reads a document image and records and outputs the read image on recording paper. The paper feed unit 2 feeds recording paper of various sizes to the main body 1.
In this embodiment, up to four units can be attached.
【0018】また、本体1には、給紙トレー11が1つ
収容され、側面には、排紙トレー12が固定されてい
る。この複写機は、電子写真記録方式により画像記録す
るもので、本体1の内部には、画像記録部として、感光
ドラム13,潜像形成部14,現像部15,3つの高圧
チャージャ16および定着部17などの既知装置が配設
されている。また、給紙トレー11や給紙ユニット2側
から給紙される記録紙を搬送する搬送路18が形成され
ている。また、図示していないが、給紙トレー11から
記録紙を取り出す給紙機構,画像読取部および制御部な
どが配設されている。The main body 1 accommodates one paper feed tray 11, and a paper discharge tray 12 is fixed to a side surface. The copying machine records images by an electrophotographic recording method. Inside a main body 1, a photosensitive drum 13, a latent image forming unit 14, a developing unit 15, three high-voltage chargers 16, and a fixing unit are provided as image recording units. Known devices such as 17 are provided. Further, a transport path 18 for transporting recording paper fed from the paper feed tray 11 or the paper feed unit 2 is formed. Although not shown, a paper feed mechanism for taking out recording paper from the paper feed tray 11, an image reading unit, a control unit, and the like are provided.
【0019】給紙ユニット2には、それぞれ、給紙トレ
ー21,搬送路22および図示せぬ給紙機構が配設され
ている。給紙トレー21には、各種サイズの記録紙が収
納され、給紙トレー21から取り出された記録紙は、搬
送路22と搬送路18とを経由して上記画像記録部に搬
送されるようになっている。The paper feed unit 2 is provided with a paper feed tray 21, a transport path 22, and a paper feed mechanism (not shown). Recording paper of various sizes is stored in the paper supply tray 21, and the recording paper taken out of the paper supply tray 21 is conveyed to the image recording unit via the conveyance path 22 and the conveyance path 18. Has become.
【0020】図2は、本体1内の給紙ユニット2を制御
する部分のブロック構成図を示したものである。図にお
いて、P/S(パラレル/シリアル)変換回路101の
パラレル入力端子PINには、制御部102から制御デ
ータ、クロック信号端子CLKにはクロック信号、ラッ
チ信号端子LATにはラッチ信号がそれぞれ入力されて
いる。P/S変換回路101のシリアル出力端子SOU
Tの出力信号は、下りデータ信号DLとして給紙ユニッ
ト2側に出力されている。FIG. 2 is a block diagram showing a portion for controlling the paper feed unit 2 in the main body 1. As shown in FIG. In the figure, control data from a control unit 102, a clock signal to a clock signal terminal CLK, and a latch signal to a latch signal terminal LAT are input to a parallel input terminal PIN of a P / S (parallel / serial) conversion circuit 101, respectively. ing. Serial output terminal SOU of P / S conversion circuit 101
The output signal of T is output to the sheet feeding unit 2 as the downstream data signal DL.
【0021】S/P(シリアル/パラレル)変換回路1
03のシリアル入力端子には、給紙ユニット2側からの
上りデータ信号DUが入力されている。S/P変換回路
102のパラレル出力端子POUTの出力信号は、制御
部102に入力されている。S/P変換回路102のク
ロック信号端子CLKには制御102からクロック信
号、ラッチ信号端子LATにはラッチ信号がそれぞれ入
力されている。S / P (serial / parallel) conversion circuit 1
The serial data input terminal 03 receives an upstream data signal DU from the paper feed unit 2 side. The output signal of the parallel output terminal POUT of the S / P conversion circuit 102 is input to the control unit 102. The clock signal from the control 102 is input to the clock signal terminal CLK of the S / P conversion circuit 102, and the latch signal is input to the latch signal terminal LAT.
【0022】また、制御部102から上記クロック信号
がクロック信号CKとして給紙ユニット2側に出力され
ると共に、ラッチ信号LTが同様に出力されている。The clock signal is output from the control unit 102 to the paper feed unit 2 as the clock signal CK, and the latch signal LT is output in the same manner.
【0023】図3は、給紙ユニット2のブロック構成お
よび本体1との接続を示したものである。図において、
給紙ユニット2は、本体1が入出力する下りデータ信号
DL,上りデータ信号DU,クロック信号CKおよびラ
ッチ信号LTという4つの信号線に対してそれぞれ並列
接続されている。FIG. 3 shows a block configuration of the sheet feeding unit 2 and a connection with the main body 1. In the figure,
The paper feeding unit 2 is connected in parallel to four signal lines of a downstream data signal DL, an upstream data signal DU, a clock signal CK, and a latch signal LT which are input and output by the main body 1.
【0024】下りデータ信号DLは、D型フリップフロ
ップ201の端子DとS/P変換回路202のシリアル
入力端子SINとに入力されている。クロック信号CK
は、D型フリップフロップ201,D型フリップフロッ
プ203のクロック信号端子C、およびS/P変換回路
202およびP/S変換回路204のそれぞれのクロッ
ク信号端子CLKに直接入力されている。また、インバ
ータ205を介して、D型フリップフロップ206とD
型フリップフロップ207のクロック信号端子Cにそれ
ぞれ入力されている。The downlink data signal DL is input to the terminal D of the D-type flip-flop 201 and the serial input terminal SIN of the S / P conversion circuit 202. Clock signal CK
Are directly input to the clock signal terminals C of the D-type flip-flops 201 and 203 and the clock signal terminals CLK of the S / P conversion circuit 202 and the P / S conversion circuit 204, respectively. Further, the D-type flip-flop 206 and the D-type flip-flop 206
It is input to the clock signal terminal C of the type flip-flop 207.
【0025】ラッチ信号LTは、D型フリップフロップ
201,203,206および207のそれぞれのリセ
ット端子Rと、アンド回路208の一方の入力と、P/
S変換回路204のラッチ信号端子LATとにそれぞれ
入力されている。The latch signal LT is supplied to the reset terminals R of the D-type flip-flops 201, 203, 206 and 207, one input of the AND circuit 208, and P /
The signal is input to the latch signal terminal LAT of the S conversion circuit 204, respectively.
【0026】D型フリップフロップ201と203の出
力端子Qは、照合回路209のA側入力の2端子にそれ
ぞれ接続されている。また、スイッチS1,S2の一端
は、抵抗R1,R2でプルアップされると共に、照合回
路209のB側入力の2端子に接続されている。スイッ
チS1,S2の他端は、それぞれアースされている。照
合回路209の出力は、D型フリップフロップ210の
入力端子Dに入力されている。The output terminals Q of the D-type flip-flops 201 and 203 are connected to two terminals of the A-side input of the matching circuit 209, respectively. One end of each of the switches S1 and S2 is pulled up by the resistors R1 and R2 and connected to two terminals of the B-side input of the matching circuit 209. The other ends of the switches S1 and S2 are grounded. The output of the matching circuit 209 is input to the input terminal D of the D-type flip-flop 210.
【0027】D型フリップフロップ206の入力端子D
には、一定電圧+Vが印加されている。その出力端子Q
は、D型フリップフロップ207の入力端子Dに接続さ
れると共に、アンド回路211の一方の入力端子に入力
されている。その他方の入力端子には、D型フリップフ
ロップ207の反転出力*Qが入力されている。そのア
ンド回路211の出力は、D型フリップフロップ210
のクロック端子Cに反転入力されている。The input terminal D of the D-type flip-flop 206
Is applied with a constant voltage + V. Its output terminal Q
Is connected to the input terminal D of the D-type flip-flop 207 and is also input to one input terminal of the AND circuit 211. The inverted input * Q of the D-type flip-flop 207 is input to the other input terminal. The output of the AND circuit 211 is a D-type flip-flop 210
Is invertedly input to the clock terminal C.
【0028】D型フリップフロップ210の出力端子Q
は、アンド回路208の一方の入力端子と、ドライバ2
12の制御信号端子とに入力されている。そのドライバ
212の入力端子には、P/S変換回路204のシリア
ル出力端子SOUTが接続され、その出力端子は、上り
データ信号DUの信号線に接続されている。アンド回路
208の出力は、S/P変換回路202のラッチ信号端
子LATに入力されている。Output terminal Q of D-type flip-flop 210
Is one input terminal of the AND circuit 208 and the driver 2
And twelve control signal terminals. The input terminal of the driver 212 is connected to the serial output terminal SOUT of the P / S conversion circuit 204, and the output terminal is connected to the signal line of the upstream data signal DU. The output of the AND circuit 208 is input to the latch signal terminal LAT of the S / P conversion circuit 202.
【0029】S/P変換回路202のパラレル出力端子
POUTの信号は、給紙ユニット2内に配設されている
図示せぬ駆動部に入力されている。P/S変換回路20
4のパラレル入力端子には、記録紙の有無や給紙トレー
21の装着状態などを検知するセンサ部からの検知信号
が入力されている。The signal at the parallel output terminal POUT of the S / P conversion circuit 202 is input to a drive unit (not shown) provided in the paper feed unit 2. P / S conversion circuit 20
A detection signal from a sensor unit for detecting the presence or absence of recording paper and the mounting state of the paper feed tray 21 is input to the parallel input terminal 4.
【0030】以上の構成で、本実施例の複写機を使用す
る場合、最大4台までの給紙ユニット2を必要に応じて
取り付けて、本体1側と所定の接続を行なう。これによ
り、図2および図3で示したように本体1と給紙ユニッ
ト2とが接続される。また、取り付けた給紙ユニット2
に対して、それぞれ異なるID番号を設定する。この設
定は、スイッチS1,S2で2進数の数値として設定す
る。When the copying machine of the present embodiment is used with the above configuration, up to four paper feeding units 2 are mounted as required, and a predetermined connection with the main body 1 is made. As a result, the main body 1 and the paper feed unit 2 are connected as shown in FIGS. Also, the attached paper feed unit 2
, Different ID numbers are set. This setting is set as a binary number by the switches S1 and S2.
【0031】本体1は、取り付けられた給紙ユニット2
を使用する場合、制御部102が所定の制御動作を実行
して、給紙ユニット2から検知データを入力すると共
に、給紙ユニット2に各種制御データを出力する。The main body 1 has a paper feed unit 2 attached thereto.
Is used, the control unit 102 executes a predetermined control operation to input detection data from the paper feeding unit 2 and output various control data to the paper feeding unit 2.
【0032】図4の(イ)は、上記のように、本体1が
1つの給紙ユニット2にアクセスする1回の動作を示し
ている。すなわち、初期状態には、D型フリップフロッ
プ201,203,206および207は、それぞれリ
セットされている。FIG. 4A shows one operation in which the main body 1 accesses one sheet feeding unit 2 as described above. That is, in the initial state, the D-type flip-flops 201, 203, 206, and 207 are each reset.
【0033】本体1は、給紙ユニット2にアクセスする
場合、図4(a),(b)に示すように、クロック信号
CKと下りデータ信号DLとを出力する。この場合、ク
ロック信号CKは8パルス出力され、下りデータ信号D
Lはそのパルスに同期して8ビットのデータがシリアル
信号で出力される。そのデータの先頭の2ビットI1,
I2は、アクセスする給紙ユニット2を選択するための
ID番号を示し、他のビットD1〜D6は、制御データ
である。When the main body 1 accesses the paper feeding unit 2, as shown in FIGS. 4A and 4B, it outputs a clock signal CK and a downstream data signal DL. In this case, eight pulses of the clock signal CK are output, and the downlink data signal D
For L, 8-bit data is output as a serial signal in synchronization with the pulse. The first two bits I1,
I2 indicates an ID number for selecting the paper feed unit 2 to be accessed, and the other bits D1 to D6 are control data.
【0034】給紙ユニット2内では、上記クロック信号
CKが入力されると、D型フリップフロップ206,2
07が順次セットされ、図4(c)に示すように、クロ
ック信号CKの2パルス目でアンド回路211の出力
が”H”(ハイレベル)になる。また、このとき、D型
フリップフロップ201と203とには、下りデータ信
号DLの先頭の2ビットI1,I2のデータがセットさ
れる。照合回路209は、その2ビットI1,I2のデ
ータと、スイッチS1,S2でセットされているID番
号とを照合する。In the paper feeding unit 2, when the clock signal CK is input, the D flip-flops 206 and 2
07 are sequentially set, and as shown in FIG. 4C, the output of the AND circuit 211 becomes “H” (high level) at the second pulse of the clock signal CK. At this time, the data of the first two bits I1 and I2 of the downlink data signal DL are set in the D-type flip-flops 201 and 203. The collation circuit 209 collates the 2-bit data of I1 and I2 with the ID number set by the switches S1 and S2.
【0035】いま、注目している1つの給紙ユニット2
において、上記2ビットI1,I2のデータとID番号
とが一致したとする。この場合、照合回路209の出力
は、”H”になり、次いでD型フリップフロップ210
がセットされて、図4(d)に示すように、その出力
も”H”になる。その出力信号により、ドライバ212
がイネーブルつまり入力信号を出力するようになる。Now, one sheet feeding unit 2 of interest
It is assumed that the data of the two bits I1 and I2 coincide with the ID number. In this case, the output of the matching circuit 209 becomes “H”, and then the D-type flip-flop 210
Is set, and the output also becomes "H" as shown in FIG. According to the output signal, the driver 212
Is enabled, that is, an input signal is output.
【0036】P/S変換回路204には、図示せぬセン
サ部から6ビットの検知データD1〜D6が入力されて
いる。そして、クロック信号CKが入力されると、その
信号パルスに同期して、図4(e)に示すように、検知
信号をシリアル出力端子SOUTから1ビットずつ順次
出力する。その出力信号は、ドライバ212を介して上
りデータ信号DUとして本体1に出力される。これによ
り、例えば、給紙トレー21内の記録紙の有無などの情
報が本体1に通知される。The P / S conversion circuit 204 receives 6-bit detection data D1 to D6 from a sensor unit (not shown). When the clock signal CK is input, the detection signal is sequentially output from the serial output terminal SOUT one bit at a time in synchronization with the signal pulse, as shown in FIG. The output signal is output to the main unit 1 via the driver 212 as an uplink data signal DU. Thus, for example, information such as the presence or absence of recording paper in the paper feed tray 21 is notified to the main body 1.
【0037】一方、S/P変換回路202は、下りデー
タ信号DLの各データをクロック信号CKに同期して入
力する。本体1は、8ビット分の下りデータ信号DLの
送出が終わると、次いで、図4(f)に示すように、ラ
ッチ信号LTとして1つのパルス信号を出力する。On the other hand, the S / P conversion circuit 202 inputs each data of the downlink data signal DL in synchronization with the clock signal CK. When the transmission of the downlink data signal DL for 8 bits is completed, the main body 1 then outputs one pulse signal as the latch signal LT, as shown in FIG.
【0038】いま、D型フリップフロップ210の出力
が”H”になっているので、そのパルスは、アンド回路
208を介して図4(g)に示すように、S/P変換回
路202に入力される。これにより、S/P変換回路2
02は、下りデータ信号DLのビットD1〜D6のデー
タをパラレル出力端子POUTから出力する。この6ビ
ットのデータは、本体1からの制御データであり、図示
せぬ駆動部に入力される。これにより、給紙ユニット2
が、例えば、給紙トレー21から記録紙を1枚取り出し
搬送路22を介して本体1側に搬送するというような所
定の動作を実行する。Now, since the output of the D-type flip-flop 210 is "H", the pulse is input to the S / P conversion circuit 202 via the AND circuit 208 as shown in FIG. Is done. Thereby, the S / P conversion circuit 2
02 outputs data of bits D1 to D6 of the downlink data signal DL from the parallel output terminal POUT. The 6-bit data is control data from the main body 1 and is input to a driving unit (not shown). Thereby, the sheet feeding unit 2
However, for example, a predetermined operation such as taking out one recording sheet from the sheet feed tray 21 and conveying the recording sheet to the main body 1 via the conveyance path 22 is executed.
【0039】本体1は、必要に応じて上記のような信号
の送受信を繰り返す。ここで、次に、図4(ロ)に示す
ように出力された下りデータ信号DLのID番号を示す
ビットI1,I2が上記と異なっていたとする。この場
合、上記において注目した1つの給紙ユニット2におい
ては、ID番号が不一致となって、照合回路209の出
力信号は”L”のままになる。すると、図4(d)に示
すよう、D型フリップフロップ210の出力信号は、ア
ンド回路211の出力信号の立ち下がり時点で、”L”
になる。これにより、ドライバ212の信号出力もオフ
する。The main body 1 repeats transmission and reception of the above-described signals as necessary. Here, it is assumed that the bits I1 and I2 indicating the ID number of the downlink data signal DL output as shown in FIG. In this case, in the one sheet feeding unit 2 noted above, the ID numbers do not match, and the output signal of the matching circuit 209 remains “L”. Then, as shown in FIG. 4D, the output signal of the D-type flip-flop 210 becomes “L” when the output signal of the AND circuit 211 falls.
become. As a result, the signal output of the driver 212 is also turned off.
【0040】なお、この場合、ID番号が一致する他の
1つの給紙ユニット2が信号の送受信を実行することに
なる。In this case, another sheet feeding unit 2 having the same ID number executes signal transmission and reception.
【0041】以上のように、本実施例によれば、給紙ユ
ニット2には、それぞれID番号を設定する一方、本体
1と各給紙ユニット2との間は、下りデータ信号DL,
クロック信号CK,ラッチ信号LTおよび上りデータ信
号DUの4本の信号線路により並列接続している。そし
て、本体1は、給紙ユニット2側にID番号と送信デー
タとをシリアル信号により送出し、給紙ユニット2は、
その信号を受信して、受信した識別番号が自ユニットの
識別番号に一致する場合に、受信データを読み取る一
方、所定の送信データをシリアル信号により送出するよ
うにしている。As described above, according to the present embodiment, the ID numbers are set for the paper feed units 2, respectively, while the downstream data signals DL,
The clock signal CK, the latch signal LT, and the upstream data signal DU are connected in parallel by four signal lines. Then, the main body 1 sends an ID number and transmission data to the paper feeding unit 2 side by a serial signal, and the paper feeding unit 2
Upon receiving the signal, if the received identification number matches the identification number of the own unit, the received data is read, and predetermined transmission data is transmitted by a serial signal.
【0042】本実施例では、本体1は、ID番号を含め
て8ビットのデータを給紙ユニット2に送出している
が、従来のようにパラレル信号で8ビットのデータを送
出する場合には、少なくとも8本の信号線が必要にな
る。これに対して、本実施例では、他のタイミング用の
信号も含めて、4本の信号線だけでデータ伝送が行なえ
る。また、その4本の信号線をバスとして、複数の給紙
ユニット2を並列接続しているので、給紙ユニット2の
台数に拘らず信号線の本数が増えることもない。In the present embodiment, the main body 1 transmits 8-bit data including the ID number to the paper feeding unit 2. However, when transmitting 8-bit data by a parallel signal as in the conventional case, , At least eight signal lines are required. On the other hand, in the present embodiment, data transmission can be performed with only four signal lines including signals for other timings. Further, since the plurality of paper feed units 2 are connected in parallel using the four signal lines as a bus, the number of signal lines does not increase regardless of the number of paper feed units 2.
【0043】このように、本体1と給紙ユニット2が、
共通の信号線路でシリアル信号でデータ伝送するので、
信号線の本数を少なくすることができる。As described above, the main body 1 and the paper feeding unit 2
Since data is transmitted as a serial signal on a common signal line,
The number of signal lines can be reduced.
【0044】次に、給紙ユニット2の他の実施例を説明
する。Next, another embodiment of the paper feed unit 2 will be described.
【0045】図5は、本実施例の給紙ユニット2におい
て、図3と異なる部分を示したものである。すなわち、
本実施例では、図3におけるスイッチS1,S2と抵抗
R1,R2とを除去し、その代りにID番号発生回路2
13を配設している。FIG. 5 shows a portion of the sheet feeding unit 2 according to the present embodiment which is different from FIG. That is,
In this embodiment, the switches S1 and S2 and the resistors R1 and R2 in FIG. 3 are eliminated, and the ID number generation circuit 2
13 are provided.
【0046】各給紙ユニット2のID番号発生回路21
3は、いずれも2つの信号を入出力する同一回路であ
る。2つの入力信号は、排他的論理和回路213aに入
力されると共に、一方の信号は、インバータ213bに
入力されている。そして、排他的論理和回路213aと
インバータ213bの各出力信号がID番号の信号とし
て照合回路209に入力されている。The ID number generating circuit 21 of each paper feed unit 2
Reference numeral 3 denotes the same circuit for inputting and outputting two signals. Two input signals are input to an exclusive OR circuit 213a, and one signal is input to an inverter 213b. The output signals of the exclusive OR circuit 213a and the inverter 213b are input to the matching circuit 209 as ID number signals.
【0047】また、1台目のID番号発生回路213の
2つの入力には、電圧+Vが印加され、1台目のID番
号発生回路213の出力は、2台目のID番号発生回路
213に入力されている。そして、2台目の出力は3台
目に入力されるというように、各出力が順次次の回路に
入力されている。A voltage + V is applied to two inputs of the first ID number generation circuit 213, and the output of the first ID number generation circuit 213 is sent to the second ID number generation circuit 213. Has been entered. Each output is sequentially input to the next circuit, such that the second output is input to the third output.
【0048】本体1に給紙ユニット2を取り付ける場
合、所定の操作により、上記のような接続を行なう。When the paper feed unit 2 is attached to the main body 1, the above-described connection is performed by a predetermined operation.
【0049】この構成で、いま4台の給紙ユニット2が
取り付けられたとする。この場合、給紙ユニット2の1
台目のID番号発生回路213では、排他的論理和回路
213aおよびインバータ213bの各出力は共に”
L”になる。2台目は、排他的論理和回路213aの出
力は”L”、インバータ213bの出力は”H”にな
る。3台目は、排他的論理和回路213aの出力は””
H”、インバータ213bの出力は”L”になる。そし
て、4台目は、各出力は共に”H”になる。すなわち、
これにより、4台の給紙ユニット2に、それぞれID番
号が設定されたことになる。In this configuration, it is assumed that four paper feed units 2 are now mounted. In this case, one of the paper feed units 2
In the second ID number generating circuit 213, the outputs of the exclusive OR circuit 213a and the inverter 213b are both "
In the second device, the output of the exclusive OR circuit 213a is "L" and the output of the inverter 213b is "H." In the third device, the output of the exclusive OR circuit 213a is "".
H ", the output of the inverter 213b becomes" L ", and in the fourth device, both outputs become" H ".
As a result, the ID numbers are set for the four paper feed units 2 respectively.
【0050】このように、本実施例では、給紙ユニット
2内にID番号発生回路213を配設し、接続作業を行
なうだけで、所定のID番号が設定されているようにし
ている。これにより、給紙ユニット2を取り付ける際
に、オペレータが、いちいちID番号を設定する必要が
なくなる。As described above, in this embodiment, the ID number generating circuit 213 is provided in the paper feeding unit 2 and a predetermined ID number is set only by performing the connection operation. This eliminates the need for the operator to set the ID number each time the paper feed unit 2 is mounted.
【0051】なお、上述の各実施例では、給紙ユニット
2のID番号識別用のデータを2ビットに設定して、最
大4台までとしたが、そのビット数を増やすことによ
り、5台以上においても、本発明は同様に適用できるこ
とはいうまでもない。In each of the above-described embodiments, the data for identifying the ID number of the sheet feeding unit 2 is set to 2 bits, and the maximum number is set to four. It goes without saying that the present invention can be similarly applied to the above.
【0052】また、複写機に給紙ユニットを取り付ける
場合を例にとって説明したが、ファクシミリ装置に給紙
ユニットを取り付ける場合や各種電子機器に各種増設ユ
ニットを増設する場合に、本発明は広く適用できること
は当然である。Although the case where the paper feed unit is attached to the copying machine has been described as an example, the present invention can be widely applied to the case where the paper feed unit is attached to the facsimile machine or the case where various extension units are added to various electronic devices. Is natural.
【0053】[0053]
【発明の効果】以上のように、本願の1つの発明によれ
ば、増設ユニットには、それぞれID番号を設定し、装
置本体と各増設ユニット間には信号を送受信する共通の
信号線路を備え、装置本体は、増設ユニットのID番号
と送信データとをシリアル信号により送出し、各増設ユ
ニットは、その信号を受信して、受信した識別番号が自
ユニットの識別番号に一致する場合に、受信データを読
み取る一方、所定の送信データをシリアル信号により送
出するようにしたので、信号線路の信号線の本数を少な
くすることができる。As described above, according to one aspect of the present invention, an extension unit is provided with an ID number, and a common signal line for transmitting and receiving signals is provided between the apparatus body and each extension unit. The main unit sends the ID number of the extension unit and the transmission data in the form of a serial signal. Each extension unit receives the signal and receives the signal when the received identification number matches the identification number of its own unit. Since predetermined transmission data is transmitted by a serial signal while reading data, the number of signal lines in the signal line can be reduced.
【0054】また、もう1つの発明では、増設ユニット
のID番号を自動的に設定するようにしたので、ID番
号の設定操作が不要になる。According to another aspect of the present invention, the ID number of the extension unit is automatically set, so that the operation of setting the ID number becomes unnecessary.
【図1】本発明の一実施例に係る複写機の側面透視図で
ある。FIG. 1 is a side perspective view of a copying machine according to an embodiment of the present invention.
【図2】本体のブロック構成図である。FIG. 2 is a block diagram of a main body.
【図3】給紙ユニットのブロック構成図である。FIG. 3 is a block diagram of a sheet feeding unit.
【図4】動作時の各信号のタイムチャートである。FIG. 4 is a time chart of each signal during operation.
【図5】本発明の他の実施例に係る給紙ユニットのブロ
ック構成図である。FIG. 5 is a block diagram of a sheet feeding unit according to another embodiment of the present invention.
1 本体 2 給紙ユニット 101,204 P/S変換回路 102 制御部 202 S/P変換回路 201,203,206,207,210 D型フリッ
プフロップ 205,213b インバータ 208,211 アンド回路 209 照合回路 212 ドライバ 213 ID番号発生回路 213a 排他的論理和回路 S1,S2 スイッチDESCRIPTION OF SYMBOLS 1 Main body 2 Paper feed unit 101, 204 P / S conversion circuit 102 Control part 202 S / P conversion circuit 201, 203, 206, 207, 210 D-type flip-flop 205, 213b Inverter 208, 211 AND circuit 209 Matching circuit 212 Driver 213 ID number generation circuit 213a Exclusive OR circuit S1, S2 Switch
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−264769(JP,A) 特開 昭61−73446(JP,A) 特開 平1−116567(JP,A) 特開 平2−131977(JP,A) 特開 平2−136274(JP,A) 特開 平2−231178(JP,A) 特開 平2−236614(JP,A) 特開 平3−286887(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 1/00 - 1/00 108 H04L 12/28 - 12/417 H04L 12/44 - 12/46 G03G 15/00 G03G 15/00 550 G03G 15/36 G03G 21/00 370 - 540 B41J 29/00 - 29/70 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-63-264769 (JP, A) JP-A-61-73446 (JP, A) JP-A-1-116567 (JP, A) JP-A-2- 131977 (JP, A) JP-A-2-136274 (JP, A) JP-A-2-231178 (JP, A) JP-A-2-236614 (JP, A) JP-A-3-286887 (JP, A) (58) Field surveyed (Int.Cl. 7 , DB name) H04N 1/00-1/00 108 H04L 12/28-12/417 H04L 12/44-12/46 G03G 15/00 G03G 15/00 550 G03G 15/36 G03G 21/00 370-540 B41J 29/00-29/70
Claims (2)
を接続し、電子装置本体と各増設ユニット間でデータの
送受信を行う増設ユニット付き電子装置において、 前記電子装置本体には、前記増設ユニットに送信するパ
ラレルデータをシリアルデータに変換するパラレル/シ
リアル変換回路と、前記増設ユニットから受信するシリ
アルデータをパラレルデータに変換するシリアル/パラ
レル変換回路とを設け、前記電子装置から前記各増設ユ
ニットにデータを送信する場合は、データに識別番号を
付したシリアルデータを全ての増設ユニットに対して並
列的に送信するように構成する一方、 前記各増設ユニットには、それぞれ、前記電子装置本体
ユニットに送信するパラレルデータをシリアルデータに
変換するパラレル/シリアル変換回路と、識別番号発生
回路と、前記電子装置本体からデータと共に受信する識
別番号を前記識別番号発生回路から発生する識別番号と
照合する照合回路と、該照合回路での一致を検出して前
記電子装置本体から受信するシリアルデータをパラレル
データに変換するシリアル/パラレル変換回路とを設け
ると共に、前記1つの増設ユニットに設けた識別番号発
生回路の出力端を前記他の増設ユニットに設けた識別番
号発生回路の入力端に接続し、かつ一番先頭の識別番号
発生回路の入力端には電源を接続するすることにより、
各識別ユニット固有の識別番号を自動的に発生させるよ
うに構成したことを特徴とする増設ユニット付き電子装
置。1. An electronic device with an additional unit for connecting an arbitrary number of additional units to an electronic device main body and transmitting and receiving data between the electronic device main body and each of the additional units, wherein the electronic device main body includes: A parallel / serial conversion circuit for converting parallel data to be transmitted to serial data, and a serial / parallel conversion circuit for converting serial data received from the extension unit to parallel data are provided, and data is transmitted from the electronic device to each of the extension units. Is transmitted, serial data with an identification number added to data is transmitted in parallel to all extension units, while each of the extension units is transmitted to the electronic device main unit. A parallel / serial conversion circuit that converts parallel data to serial data A number generation circuit, a collation circuit for collating an identification number received together with data from the electronic device main body with an identification number generated from the identification number generation circuit, and detecting a match in the collation circuit to receive from the electronic device main body. And a serial / parallel conversion circuit for converting serial data to be converted into parallel data, and an output terminal of an identification number generation circuit provided in the one additional unit is connected to an input terminal of an identification number generation circuit provided in the other expansion unit. By connecting the power supply to the input terminal of the first identification number generating circuit.
An electronic device with an extension unit, wherein an identification number unique to each identification unit is automatically generated.
に画像を記録する機能を有する装置である一方、前記増
設ユニットは前記電子装置本体に記録紙を給紙する機能
を有する装置であることを特徴とする請求項1記載の増
設ユニット付き電子装置。2. The electronic device main body is a device having at least a function of recording an image while recording, while the extension unit is a device having a function of feeding recording paper to the electronic device main body. The electronic device with an extension unit according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03292022A JP3124803B2 (en) | 1991-10-14 | 1991-10-14 | Electronic device with extension unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03292022A JP3124803B2 (en) | 1991-10-14 | 1991-10-14 | Electronic device with extension unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05110753A JPH05110753A (en) | 1993-04-30 |
JP3124803B2 true JP3124803B2 (en) | 2001-01-15 |
Family
ID=17776523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03292022A Expired - Fee Related JP3124803B2 (en) | 1991-10-14 | 1991-10-14 | Electronic device with extension unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3124803B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006007504A (en) * | 2004-06-24 | 2006-01-12 | Noritsu Koki Co Ltd | Ink jet printer |
KR100720145B1 (en) * | 2005-12-27 | 2007-05-18 | 삼성전자주식회사 | Master module, function module, electronic device and ID data setting method including the same |
JP5111017B2 (en) * | 2006-08-31 | 2012-12-26 | キヤノン株式会社 | Image forming system and paper feeding device |
US8054475B2 (en) * | 2006-08-31 | 2011-11-08 | Canon Kabushiki Kaisha | Image forming system and printing-medium feeding device |
JP4995562B2 (en) * | 2006-12-25 | 2012-08-08 | 株式会社リコー | Image forming apparatus |
JP5182611B2 (en) * | 2007-10-12 | 2013-04-17 | 株式会社リコー | Image forming apparatus |
JP5277777B2 (en) * | 2008-07-31 | 2013-08-28 | 株式会社リコー | Image forming apparatus |
JP5038449B2 (en) * | 2010-03-09 | 2012-10-03 | キヤノン株式会社 | Image forming apparatus |
JP6385107B2 (en) | 2014-04-02 | 2018-09-05 | キヤノン株式会社 | Image forming system and optional device |
JP2016088046A (en) * | 2014-11-11 | 2016-05-23 | サムスン エレクトロニクス カンパニー リミテッド | Option controller and option control method |
JP6488816B2 (en) * | 2015-03-26 | 2019-03-27 | 富士ゼロックス株式会社 | Light source control device and image forming apparatus |
-
1991
- 1991-10-14 JP JP03292022A patent/JP3124803B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05110753A (en) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3124803B2 (en) | Electronic device with extension unit | |
US7593128B2 (en) | Printer control apparatus and method of controlling the same, printer and method of controlling the same, reader and method of controlling the same, and image forming system | |
US20240036779A1 (en) | Chip, chipset, electrical parameter detection method,consumable, and image forming apparatus | |
US5142594A (en) | Image data communication control system | |
US7106103B2 (en) | Selectable integrated circuit interface | |
US6169567B1 (en) | System for controlling multiple optional units detachably connected to an image forming system | |
US6415115B1 (en) | Image forming method and apparatus capable of printing image in single side/double side printing mode | |
US6124938A (en) | Submitting software upgrades to a digital printer through a standard port | |
CN112835281B (en) | Communication chip, consumable and image forming apparatus | |
US5162917A (en) | Image data communication control system with image recorder status data output in synchronism with either internally or externally generated clock pulses | |
US5170265A (en) | Image forming apparatus using a sequencer storing print start commands | |
JP3210029B2 (en) | Image processing apparatus and method | |
JP3706851B2 (en) | Image forming apparatus | |
JP3226841B2 (en) | Printer device | |
JP2523848Y2 (en) | Image forming device | |
JP2783949B2 (en) | LED printer | |
US6256106B1 (en) | Two-way image processing system and image forming apparatus in such a system | |
JP2776743B2 (en) | Electrophotographic printer | |
CN116653438A (en) | Chip, consumable box, image forming equipment and chip verification method | |
JPS61157071A (en) | Digital printer | |
JPH10294824A (en) | Information processor, image forming device, switchable concentrator and network system | |
JPH0774881A (en) | Image processor | |
JPH04302065A (en) | Picture processing system | |
JPH10114125A (en) | Image forming apparatus | |
JPH04345269A (en) | Recorder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |