[go: up one dir, main page]

JP3111769B2 - A / D conversion circuit of optical pulse tester - Google Patents

A / D conversion circuit of optical pulse tester

Info

Publication number
JP3111769B2
JP3111769B2 JP05237507A JP23750793A JP3111769B2 JP 3111769 B2 JP3111769 B2 JP 3111769B2 JP 05237507 A JP05237507 A JP 05237507A JP 23750793 A JP23750793 A JP 23750793A JP 3111769 B2 JP3111769 B2 JP 3111769B2
Authority
JP
Japan
Prior art keywords
circuit
conversion circuit
signal
output
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05237507A
Other languages
Japanese (ja)
Other versions
JPH0763644A (en
Inventor
伸成 竹内
Original Assignee
安藤電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安藤電気株式会社 filed Critical 安藤電気株式会社
Priority to JP05237507A priority Critical patent/JP3111769B2/en
Publication of JPH0763644A publication Critical patent/JPH0763644A/en
Application granted granted Critical
Publication of JP3111769B2 publication Critical patent/JP3111769B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Optical Devices Or Fibers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、光パルス試験器(以
下、OTDRという。)のA/D変換方法についてのも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D conversion method for an optical pulse tester (hereinafter referred to as OTDR).

【0002】[0002]

【従来の技術】OTDRは、光方向性結合器を通して光
パルスを光ファイバに送出し、戻り光を光方向性結合器
で分離し、検出することにより光ファイバの障害点の検
出、損失、接続損失などを測定する。
2. Description of the Related Art An OTDR transmits an optical pulse to an optical fiber through an optical directional coupler, and separates and detects return light by the optical directional coupler, thereby detecting a fault point, loss, and connection of the optical fiber. Measure the loss etc.

【0003】次に、従来技術によるOTDRの構成を図
4により説明する。図4の1はタイミング発生回路、2
は光パルス発生器、3は光方向性結合器、4はO/E
(光電気)変換器、5は増幅回路、6はA/D変換回
路、10は表示器、11は測定される光ファイバであ
る。
Next, the configuration of the OTDR according to the prior art will be described with reference to FIG. 4 is a timing generation circuit, 2
Is an optical pulse generator, 3 is an optical directional coupler, 4 is O / E
(Optoelectric) converter, 5 is an amplification circuit, 6 is an A / D conversion circuit, 10 is a display, and 11 is an optical fiber to be measured.

【0004】図4では、タイミング発生回路1の電気パ
ルスに同期して、光パルス発生器2から光パルス2Aが
光方向性結合器3を通り、光ファイバ11に入射され
る。光ファイバ11で発生した後方散乱光は光方向性結
合器3を通り、O/E変換器4で電気信号に変換され
る。前記電気信号は増幅回路5で増幅され、A/D変換
回路6でディジタル信号に変換され、表示器10に表示
される。
[0004] In FIG. 4, an optical pulse 2 A from an optical pulse generator 2 passes through an optical directional coupler 3 and enters an optical fiber 11 in synchronization with an electric pulse of a timing generation circuit 1. The backscattered light generated in the optical fiber 11 passes through the optical directional coupler 3 and is converted into an electric signal by the O / E converter 4. The electric signal is amplified by an amplifier circuit 5, converted into a digital signal by an A / D converter circuit 6, and displayed on a display 10.

【0005】A/D変換回路6の信号入力端子6Aには
増幅回路5の出力が入力され、A/D変換回路6の基準
信号入力端子6Bには直流電圧源16が接続される。A
/D変換回路6は変換速度の速い並列比較形A/D変換
回路(フラッシュ形)が使用される。
[0005] The output of the amplifier circuit 5 is input to a signal input terminal 6A of the A / D conversion circuit 6, and a DC voltage source 16 is connected to a reference signal input terminal 6B of the A / D conversion circuit 6. A
As the / D conversion circuit 6, a parallel comparison type A / D conversion circuit (flash type) having a high conversion speed is used.

【0006】A/D変換の量子化雑音はA/D変換回路
6の語長(ビット長)により決まり、量子化雑音を減少
させるためには語調を長くする必要がある。しかし、フ
ラッシュ形のA/D変換回路は2n 個(nは語長)の比
較器が必要となる。例えば、16ビットのA/D変換回路
では216=65536 個の比較器が必要となり、A/D変換
回路の回路規模が大きくなるという不具合がある。
The quantization noise of the A / D conversion is determined by the word length (bit length) of the A / D conversion circuit 6, and it is necessary to lengthen the word tone in order to reduce the quantization noise. However, the flash type A / D conversion circuit requires 2 n (n is a word length) comparators. For example, a 16-bit A / D conversion circuit requires 2 16 = 65536 comparators, which causes a problem that the circuit scale of the A / D conversion circuit becomes large.

【発明が解決しようとする課題】図4では、A/D変換
の量子化雑音を減らすためにはA/D変換回路6の語長
を多くする必要がある。語長を多くするためには、A/
D変換回路6に使用する比較器を増すことになり回路規
模が大きくなる。一方、語長が少なければダイナミック
レンジが制限されるという問題がある。
In FIG. 4, it is necessary to increase the word length of the A / D conversion circuit 6 in order to reduce the quantization noise of the A / D conversion. To increase the word length, A /
The number of comparators used in the D conversion circuit 6 is increased, and the circuit scale is increased. On the other hand, there is a problem that the dynamic range is limited if the word length is small.

【0007】この発明は、A/D変換回路に使用される
比較器をさほど増すことなく量子化雑音を減少するのA
/D変換回路の提供を目的とする。
The present invention provides an A / D converter that reduces quantization noise without significantly increasing the number of comparators used in the A / D conversion circuit.
It is intended to provide a / D conversion circuit.

【課題を解決するための手段】この目的を達成するた
め、この発明は、タイミング発生回路1から出力する電
気パルスに同期して光パルス発生回路2は光パルス2A
を出射し、前記光パルス2Aを光方向性結合器3から光
ファイバ11に入射し、光ファイバ11からの戻り光を
光方向性結合器3からO/E変換器4に送り、O/E変
換器4の出力を増幅回路5で増幅し、A/D変換回路6
で第1のディジタル信号に変換し、表示器10に表示す
る光パルス試験器において、タイミング発生回路1から
出力する電気パルスに同期し、f1(t)=exp(−α
t)の電圧信号を出力する指数関数発生回路7と、指数
関数発生回路7から出力する第2のディジタル信号を第
1のアナログ信号に変換し、前記第1のアナログ信号を
A/D変換回路6の基準信号入力端子6Bに入力するD
/A変換回路8と、A/D変換回路6が出力するディジ
タル信号を被乗数端子9Aに入力し、指数関数発生回路
7の分岐出力を乗数端子9Bに入力し、表示器10に第
3のディジタル信号を出力する乗算回路9とを備え、f
2(t)=exp(−βt)の関数で減衰する第2のアナロ
グ信号がA/D変換回路6の信号入力端子6Aに入力さ
れ、f1(t)≦f2(t)となる指数関数発生回路7の基準信
号をA/D変換回路6の基準信号入力端子6Bに入力す
ることを特徴とする光パルス試験器のA/D変換回路。
In order to achieve this object, the present invention provides an optical pulse generating circuit which synchronizes an electric pulse output from a timing generating circuit with an optical pulse.
And the optical pulse 2A is incident on the optical fiber 11 from the optical directional coupler 3, and the return light from the optical fiber 11 is sent from the optical directional coupler 3 to the O / E converter 4, and the O / E The output of the converter 4 is amplified by the amplifier circuit 5 and the A / D converter circuit 6
In the optical pulse tester displayed on the display 10 in synchronization with the electric pulse output from the timing generation circuit 1, f 1 (t) = exp (−α)
an exponential function generating circuit 7 for outputting a voltage signal of t), a second digital signal output from the exponential function generating circuit 7 is converted into a first analog signal, and the first analog signal is converted to an A / D conversion circuit. Input to the reference signal input terminal 6B
The digital signals output from the A / D conversion circuit 8 and the A / D conversion circuit 6 are input to the multiplicand terminal 9A, and the branch output of the exponential function generation circuit 7 is input to the multiplier terminal 9B. A multiplication circuit 9 for outputting a signal;
A second analog signal attenuated by a function of 2 (t) = exp (−βt) is input to the signal input terminal 6A of the A / D conversion circuit 6, and an exponent that satisfies f 1 (t) ≦ f 2 (t). An A / D conversion circuit for an optical pulse tester, wherein a reference signal of a function generation circuit 7 is input to a reference signal input terminal 6B of the A / D conversion circuit 6.

【0008】[0008]

【作用】次に、この発明によるOTDRの構成を図1に
より説明する。図1の7は指数関数発生回路、8はD/
A変換回路、9は乗算回路であり、その他は図4と同じ
ものである。すなわち、図1は図4の構成に指数関数発
生回路7、D/A変換回路8、乗算回路9を追加したも
のである。
Next, the configuration of the OTDR according to the present invention will be described with reference to FIG. In FIG. 1, 7 is an exponential function generation circuit, and 8 is D /
The A conversion circuit 9 is a multiplication circuit, and the other components are the same as those in FIG. That is, FIG. 1 is obtained by adding an exponential function generation circuit 7, a D / A conversion circuit 8, and a multiplication circuit 9 to the configuration of FIG.

【0009】図1では、タイミング発生回路1の出力す
る電気パルスに同期して指数関数発生回路7が動作す
る。指数関数発生回路7はf1(t)=exp(−αt)の
電圧を発生する。指数関数発生回路7の出力はD/A変
換回路8に入力され、アナログ信号に変換される。D/
A変換回路8の出力はA/D変換回路6の基準入力端子
6Bに入力される。
In FIG. 1, the exponential function generation circuit 7 operates in synchronization with the electric pulse output from the timing generation circuit 1. The exponential function generating circuit 7 generates a voltage of f 1 (t) = exp (−αt). The output of the exponential function generation circuit 7 is input to the D / A conversion circuit 8 and is converted into an analog signal. D /
The output of the A / D conversion circuit 8 is input to the reference input terminal 6B of the A / D conversion circuit 6.

【0010】また、A/D変換回路6の出力端子6Cか
ら出力するディジタル信号は乗算回路路9の被乗数入力
端子9Aに入力される。指数関数発生回路7の出力は乗
算回路9の乗数入力端子9Bに入力される。乗算回路9
の出力は表示器10に入力される。
A digital signal output from an output terminal 6 C of the A / D conversion circuit 6 is input to a multiplicand input terminal 9 A of the multiplication circuit 9. The output of the exponential function generator 7 is input to the multiplier input terminal 9B of the multiplier 9. Multiplication circuit 9
Is input to the display 10.

【0011】図1では、A/D変換回路6の入力端子6
Aに入力されたアナログ信号は、乗算回路9の出力端子
9Cにディジタル変換され出力する。すなわち、図1で
は指数関数発生回路7とD/A変換回路8と乗算回路9
でA/D変換する。
In FIG. 1, the input terminal 6 of the A / D conversion circuit 6
The analog signal input to A is digitally converted and output to an output terminal 9C of the multiplication circuit 9. That is, in FIG. 1, the exponential function generation circuit 7, the D / A conversion circuit 8, and the multiplication circuit 9
A / D conversion is performed.

【0012】次に、図1の動作を図2のタイムチャート
により説明する。図2アはタイミング発生回路1の出力
波形図である。図2イは光パルス発生器2の出力波形図
であり、図2アの電気パルスに同期して光パルス2Aを
光ファイバ11に送出する。図2ウは光ファイバ11の
戻り光が光電気変換され、増幅されてA/D変換回路6
の入力端子6Aに入力されるアナログ波形図である。図
2ウの入力波形は指数関数的に減衰する。
Next, the operation of FIG. 1 will be described with reference to the time chart of FIG. FIG. 2A is an output waveform diagram of the timing generation circuit 1. FIG. 2A is an output waveform diagram of the optical pulse generator 2. The optical pulse 2A is transmitted to the optical fiber 11 in synchronization with the electric pulse shown in FIG. FIG. 2C shows that the return light of the optical fiber 11 is photoelectrically converted and amplified, and the A / D conversion circuit 6
7 is an analog waveform diagram input to an input terminal 6A of FIG. The input waveform in FIG. 2C decays exponentially.

【0013】OTDRでは、光ファイバ11で発生する
後方散乱光は光ファイバ11の線長方向に対し均一な減
衰特性をもっていれば、後方散乱光は時間とともに指数
関数的に減衰する。したがって、光ファイバ11の戻り
光はf2(t)=exp(−βt)の関数で示すことができ
る。また、光ファイバ11は戻り光から接続点で損失が
検出され、光ファイバ11の遠端ではフレネル反射が発
生する。
In the OTDR, if the backscattered light generated in the optical fiber 11 has a uniform attenuation characteristic in the line length direction of the optical fiber 11, the backscattered light attenuates exponentially with time. Therefore, the return light of the optical fiber 11 can be represented by a function of f 2 (t) = exp (−βt). Further, the loss of the optical fiber 11 is detected at the connection point from the return light, and Fresnel reflection occurs at the far end of the optical fiber 11.

【0014】図2ウの区間Aはf2(t)=exp(−β
t)の関数で減衰し、点Bと点Cは接続損失点であり、
D点はフレネル反射点である。
In the section A of FIG. 2C, f 2 (t) = exp (−β
t), points B and C are splice loss points,
Point D is a Fresnel reflection point.

【0015】図1では、A/D変換回路6の基準信号入
力端子6Bに入力する電圧と同一の電圧が信号入力端子
6Aに入力されたとき、A/D変換回路6はフルスケー
ルを出力するよう動作する。
In FIG. 1, when the same voltage as the voltage input to the reference signal input terminal 6B of the A / D conversion circuit 6 is input to the signal input terminal 6A, the A / D conversion circuit 6 outputs full scale. Works as follows.

【0016】図2エはA/D変換回路6の基準信号入力
端子6Bに入力される入力波形である。指数関数発生回
路7の出力信号は、D/A変換回路8でD/A変換さ
れ、A/D変換回路6の基準電圧信号となる。したがっ
て、A/D変換回路6の出力端子6Cに出力する出力波
形は図2オのようになる。
FIG. 2D shows an input waveform input to the reference signal input terminal 6B of the A / D conversion circuit 6. The output signal of the exponential function generation circuit 7 is D / A converted by the D / A conversion circuit 8 and becomes a reference voltage signal of the A / D conversion circuit 6. Therefore, the output waveform output to the output terminal 6C of the A / D conversion circuit 6 is as shown in FIG.

【0017】図2オの波形は、f3(t)=f2(t)/f1(t)
で示すことができる。なお、f1(t)≦f2(t)となるよう
に指数関数発生回路7を動作させる必要がある。
The waveform in FIG. 2E is f 3 (t) = f 2 (t) / f 1 (t)
Can be indicated by It is necessary to operate the exponential function generation circuit 7 so that f 1 (t) ≦ f 2 (t).

【0018】図2エで示される波形が乗算回路9の乗数
入力端子9Bに入力され、乗算回路9の出力端子9Cに
出力する波形は図2カのようになり、図2ウで示される
波形をA/D変換したことになる。なお、図2では説明
を容易にするため、A/D変換回路6のフルスケールを
「1」とし、量子化雑音を「0」と表現した。
The waveform shown in FIG. 2D is input to the multiplier input terminal 9B of the multiplication circuit 9, and the waveform output to the output terminal 9C of the multiplication circuit 9 is as shown in FIG. Is A / D converted. In FIG. 2, the full scale of the A / D conversion circuit 6 is expressed as “1” and the quantization noise is expressed as “0” for ease of explanation.

【0019】図3はA/D変換回路6の回路構成図であ
る。図3では、nビットのA/D変換が行われ、2n
の比較器61の第1の入力端は信号入力端子6Aと並列
に接続され、比較器61の第2の入力端には2n 個の分
圧抵抗62により分圧された電圧が入力される。分圧抵
抗62の一端は基準信号入力端子6Bに接続され、分圧
抵抗62の他端は接地される。比較器61の出力はエン
コード回路63に入力され、エンコード回路63は前記
出力をエンコードし、出力端子6Cにnビットのデジタ
ル信号を送出する。
FIG. 3 is a circuit diagram of the A / D conversion circuit 6. In FIG. 3, n-bit A / D conversion is performed, the first input terminals of 2 n comparators 61 are connected in parallel with the signal input terminal 6A, and the second input terminals of the comparators 61 The voltage divided by the 2 n voltage dividing resistors 62 is input. One end of the voltage dividing resistor 62 is connected to the reference signal input terminal 6B, and the other end of the voltage dividing resistor 62 is grounded. The output of the comparator 61 is input to an encoding circuit 63, which encodes the output and sends an n-bit digital signal to an output terminal 6C.

【0020】次に、図1の量子化雑音について説明す
る。A/D変換回路6の語長をnとすると、A/D変換
回路6の出力端子6Cには最大基準信号の±(0.5/
n )の量子化雑音が出力されるので、図4で示される
従来技術では1/2n の雑音となる。
Next, the quantization noise of FIG. 1 will be described. Assuming that the word length of the A / D conversion circuit 6 is n, the maximum reference signal ± (0.5 /
Since 2n ) quantization noise is output, the conventional technique shown in FIG. 4 results in 1 / 2n noise.

【0021】図1では、A/D変換回路6の出力端子6
Cには(f2(t)/f1(t))±(0.5/2n )が出力さ
れ、乗算回路9の出力端子9Cには{(f2(t)/f
1(t))±(0.5/2n )}・f1(t)=f2(t)±f1(t)
・(0.5/2n )が出力される。すなわち、f1(t)/
n の雑音となる。
In FIG. 1, the output terminal 6 of the A / D conversion circuit 6
(F 2 (t) / f 1 (t)) ± (0.5 / 2 n ) is output to C, and {(f 2 (t) / f) is output to the output terminal 9C of the multiplication circuit 9.
1 (t)) ± (0.5 / 2 n )} · f 1 (t) = f 2 (t) ± f 1 (t)
・ (0.5 / 2 n ) is output. That is, f 1 (t) /
2 n noise.

【0022】f1(t)≧1、nは整数であるので、f1(t)
/2n ≦1/2n となる。すなわち、量子化雑音は従来
技術よりf1(t)倍になる。例えば、t=t1 においてf
1(t1) =1/28 とすれば量子化雑音は1/256とな
る。n=8とすれば、このときの量子化雑音は(1/2
56)×(1/28 )=1/216となり従来方式の16
ビット変換回路と等価である。このときのA/D変換回
路6は8ビットであるので、A/D変換回路6に使用す
る比較器61は28=256個でよく、16ビット変換
回路の1/256でよいことになる。
Since f 1 (t) ≧ 1 and n is an integer, f 1 (t)
/ 2n ≦ 1 / 2n . That is, the quantization noise is f 1 (t) times higher than the conventional technology. For example, at t = t 1 , f
If 1 (t 1 ) = 1/2 8 , the quantization noise becomes 1/256. If n = 8, the quantization noise at this time is (1/2)
56) × (1/2 8 ) = 1/2 16 which is 16
It is equivalent to a bit conversion circuit. At this time, since the A / D conversion circuit 6 has 8 bits, the number of the comparators 61 used in the A / D conversion circuit 6 may be 2 8 = 256, which is 1/256 of the 16-bit conversion circuit. .

【0023】OTDRにおいてA/D変換する信号が後
方散乱光であり、前記信号は指数関数的に減衰すること
が予測されるため、この発明では指数関数発生回路を使
用した。このように、A/D変換する信号がある程度予
測できれば、この発明を応用できる。応用する場合は、
指数関数発生回路を予測される関数を発生する回路にす
ればよくまた、繰り返し現象であれば初回の周期でその
信号の概略をつかみそれと同様の信号を発生させればよ
い。
In the OTDR, a signal to be A / D converted is backscattered light, and the signal is expected to attenuate exponentially. Therefore, an exponential function generating circuit is used in the present invention. As described above, if the signal to be A / D converted can be predicted to some extent, the present invention can be applied. To apply,
The exponential function generating circuit may be a circuit that generates a predicted function. In the case of a repetitive phenomenon, the signal may be roughly grasped in the first cycle to generate a similar signal.

【0024】[0024]

【発明の効果】この発明は、指数関数的に減衰する第1
のアナログ信号をA/D変換回路の信号入力端子に入力
し、第1のアナログ信号に同期し、指数関数的に減衰し
第1のアナログ信号より小さい第2のアナログ信号をA
/D変換回路の基準信号入力端子に入力しているので、
A/D変換回路に使用する比較器の数量を従来より減ら
すことができる。
According to the present invention, the first exponentially attenuating function is provided.
Is input to the signal input terminal of the A / D conversion circuit, and the second analog signal that is attenuated exponentially and smaller than the first analog signal in synchronization with the first analog signal is A
Input to the reference signal input terminal of the / D conversion circuit,
The number of comparators used in the A / D conversion circuit can be reduced as compared with the conventional case.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明によるOTDRの構成図である。FIG. 1 is a configuration diagram of an OTDR according to the present invention.

【図2】図1のタイムチャートである。FIG. 2 is a time chart of FIG.

【図3】A/D変換回路6の回路構成図である。FIG. 3 is a circuit diagram of an A / D conversion circuit 6;

【図4】従来技術によるOTDRの構成図である。FIG. 4 is a configuration diagram of an OTDR according to the related art.

【符号の説明】[Explanation of symbols]

1 タイミング発生回路 2 光パルス発生器 2A 光パルス 3 光方向性結合器 4 O/E変換器 5 増幅回路 6 A/D変換回路 6A 信号入力端子 6B 基準信号入力端子 7 指数関数発生回路 8 D/A変換回路 9 乗算回路 9A 被乗数端子 9B 乗数端子 10 表示器 11 光ファイバ DESCRIPTION OF SYMBOLS 1 Timing generation circuit 2 Optical pulse generator 2A Optical pulse 3 Optical directional coupler 4 O / E converter 5 Amplification circuit 6 A / D conversion circuit 6A Signal input terminal 6B Reference signal input terminal 7 Exponential function generation circuit 8 D / A conversion circuit 9 Multiplication circuit 9A Multiplicand terminal 9B Multiplier terminal 10 Display 11 Optical fiber

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 タイミング発生回路(1) から出力する電
気パルスに同期して光パルス発生回路(2) は光パルス(2
A)を出射し、前記光パルス(2A)を光方向性結合器(3) か
ら光ファイバ(11)に入射し、光ファイバ(11)からの戻り
光を光方向性結合器(3) からO/E変換器(4) に送り、
O/E変換器(4) の出力を増幅回路(5) で増幅し、A/
D変換回路(6) で第1のディジタル信号に変換し、表示
器(10)に表示する光パルス試験器において、 タイミング発生回路(1) から出力する電気パルスに同期
し、f1(t)=exp(−αt)の電圧信号を出力する指
数関数発生回路(7) と、 指数関数発生回路(7) から出力する第2のディジタル信
号を第1のアナログ信号に変換し、前記第1のアナログ
信号をA/D変換回路(6) の基準信号入力端子(6B)に入
力するD/A変換回路(8) と、 A/D変換回路(6) が出力するディジタル信号を被乗数
端子(9A)に入力し、指数関数発生回路(7) の分岐出力を
乗数端子(9B)に入力し、表示器(10)に第3のディジタル
信号を出力する乗算回路(9)とを備え、 f2(t)=exp(−βt)の関数で減衰する第2のアナ
ログ信号がA/D変換回路(6) の信号入力端子(6A)に入
力され、f1(t)≦f2(t)となる指数関数発生回路(7) の
基準信号をA/D変換回路(6) の基準信号入力端子(6B)
に入力することを特徴とする光パルス試験器のA/D変
換回路。
An optical pulse generation circuit (2) synchronizes with an electric pulse output from a timing generation circuit (1) to generate an optical pulse (2).
A), the optical pulse (2A) is incident on the optical fiber (11) from the optical directional coupler (3), and the return light from the optical fiber (11) is transmitted from the optical directional coupler (3). To the O / E converter (4)
The output of the O / E converter (4) is amplified by the amplifier circuit (5),
The optical signal is converted into a first digital signal by a D conversion circuit (6) and displayed on a display (10). In an optical pulse tester, the signal is synchronized with an electric pulse output from a timing generation circuit (1), and f 1 (t) An exponential function generating circuit (7) for outputting a voltage signal of = exp (-αt), and a second digital signal output from the exponential function generating circuit (7) is converted into a first analog signal. A D / A conversion circuit (8) for inputting an analog signal to a reference signal input terminal (6B) of the A / D conversion circuit (6), and a digital signal output from the A / D conversion circuit (6) for a multiplicand terminal (9A entered), the branch output of the exponential function generator (7) inputted to the multiplier terminal (9B), and a display unit (10) to a third multiplier circuit for outputting a digital signal (9), f 2 A second analog signal attenuated by the function of (t) = exp (−βt) is input to the signal input terminal (6A) of the A / D conversion circuit (6), and f 1 The reference signal of the exponential function generating circuit (7) satisfying (t) ≦ f 2 (t) is converted to the reference signal input terminal (6B) of the A / D conversion circuit (6).
An A / D conversion circuit for an optical pulse tester, wherein the A / D conversion circuit inputs a signal to the A / D converter.
JP05237507A 1993-08-30 1993-08-30 A / D conversion circuit of optical pulse tester Expired - Lifetime JP3111769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05237507A JP3111769B2 (en) 1993-08-30 1993-08-30 A / D conversion circuit of optical pulse tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05237507A JP3111769B2 (en) 1993-08-30 1993-08-30 A / D conversion circuit of optical pulse tester

Publications (2)

Publication Number Publication Date
JPH0763644A JPH0763644A (en) 1995-03-10
JP3111769B2 true JP3111769B2 (en) 2000-11-27

Family

ID=17016349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05237507A Expired - Lifetime JP3111769B2 (en) 1993-08-30 1993-08-30 A / D conversion circuit of optical pulse tester

Country Status (1)

Country Link
JP (1) JP3111769B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7514762B2 (en) 2018-08-30 2024-07-11 エヌイーシー アジア パシフィック ピーティーイー リミテッド Optical pulse tester, optical transmission line test method, and optical transmission line test system

Also Published As

Publication number Publication date
JPH0763644A (en) 1995-03-10

Similar Documents

Publication Publication Date Title
US5422643A (en) High dynamic range digitizer
GB2235611A (en) Digital noise generator
KR970022357A (en) Conversion characteristics test circuit and method of analog digital converter
US7015851B1 (en) Linearizing ADCs using single-bit dither
US4071903A (en) Autocorrelation function factor generating method and circuitry therefor
JP2008122108A (en) Optical pulse tester
TW346572B (en) Computer processor having a pipelined architecture which utilizes feedback and method of using same
JP3111769B2 (en) A / D conversion circuit of optical pulse tester
EP0338837B1 (en) Analog-digital converting circuit having high resolution and low power consumption
US4441096A (en) Optical analog-to-digital converter
JP2000106528A (en) Analog-digital conversion device and method and optical pulse test device
CN108540216B (en) High-precision chaotic optical time domain reflectometer
JPH09318492A (en) Otdr measuring device
EP0090314A2 (en) PCM encoder conformable to the A-law
US5451955A (en) Digital amplitude quantizer
CN108512594B (en) A Subsequent Processing Method for Improving the Resolution of Chaos Optical Time Domain Reflectometer
JP2001136066A (en) Analog/digital converter using asynchronous sweep thermometer code
SU1626177A1 (en) Harmonic signal frequency meter
SU984034A1 (en) Analogue-digital converter
KR100381784B1 (en) Digital and Analog Mixed Signal Processing Equipment
JPS60207009A (en) Number detector
KR100424311B1 (en) Square-Wave Generator and Generating Method for the Same
JP2994145B2 (en) Temperature distribution detector
SU1420364A1 (en) Digital device for measuring order of interference
JP3238686B2 (en) Encoder signal processing method and device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 13