[go: up one dir, main page]

JP3107071U - 可変減衰回路 - Google Patents

可変減衰回路 Download PDF

Info

Publication number
JP3107071U
JP3107071U JP2004004725U JP2004004725U JP3107071U JP 3107071 U JP3107071 U JP 3107071U JP 2004004725 U JP2004004725 U JP 2004004725U JP 2004004725 U JP2004004725 U JP 2004004725U JP 3107071 U JP3107071 U JP 3107071U
Authority
JP
Japan
Prior art keywords
circuit
attenuation
transistor
pin diode
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004004725U
Other languages
English (en)
Inventor
遠藤　全昭
山本　正喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004004725U priority Critical patent/JP3107071U/ja
Application granted granted Critical
Publication of JP3107071U publication Critical patent/JP3107071U/ja
Priority to US11/191,465 priority patent/US7345556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • H03H7/253—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode
    • H03H7/255—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode the element being a PIN diode

Landscapes

  • Attenuators (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】 回路規模を大きくすることなく大きな減衰量が得られる可変減衰回路を提供する。
【解決手段】 第１の半導体可変インピーダンス素子２ａを有する減衰回路２と、外部から与えられる制御電圧によって自身のインピーダンスが変化すると共に、第１の可変インピーダンス素子２ａのインピーダンスを制御する第２の半導体可変インピーダンス素子３ａを有する減衰制御回路３とを備え、減衰回路２と減衰制御回路３とを縦続接続して減衰回路２のみならず減衰制御回路３によっても信号を減衰するようにした。
【選択図】 図１

Description

本考案は、テレビジョンチューナ等に使用される可変減衰回路に関する。
従来の可変減衰回路は、図２に示すように第一アッテネータ部４１ａとＲＦ増幅回路４２と第二アッテネータ部４１ｂとが縦続接続されて構成されている。両アッテネータ部４１ａ、４１ｂは同一の回路構成を有しているので、第一アッテネータ部４１ａについて説明する。第一アッテネータ部４１ａの入力端子ＩＮａと出力端子ＯＵＴａとの間には、ＰＩＮダイオードＤ１ａが設けられている。ＰＩＮダイオードＤ１ａのアノードは、接続用のコンデンサＣ１ａを介して入力端子ＩＮａに接続されており、カソードは、コンデンサＣ２ａを介して出力端子ＯＵＴａに接続されている。
ＰＩＮダイオードＤ１ａのアノードには、駆動用の抵抗Ｒ１ａおよびトランジスタＴｒ１ａ、並びに高域遮断用のコイルＬ１ａを介して、制御電圧ｖ２が印加されている。ＰＩＮダイオードＤ１ａのカソードは、抵抗Ｒ２ａを介して接地されている。
さらに、ＰＩＮダイオードＤ１ａのアノードは、直流阻止用のコンデンサＣ３ａ、ＰＩＮダイオードＤ２ａおよびコンデンサＣ４ａを介して接地されている。ＰＩＮダイオードＤ２ａのアノード、すなわち、コンデンサＣ３ａとＰＩＮダイオードＤ２ａとの接続点には、所定の電圧ｖ４ａが印加されている。電圧ｖ４ａは、例えば、抵抗Ｒ３ａおよびＲ４ａで所定の電源電圧Ｂを分圧して生成されており、制御電圧ｖ２が最大の場合におけるＰＩＮダイオードＤ１ａのカソード端の電圧ｖ３ａよりも低くなるように設定される。また、ＰＩＮダイオードＤ２ａのカソードは、ＰＩＮダイオードＤ３ａを介して、ＰＩＮダイオードＤ１ａのカソードに接続される。
そして、制御電圧ｖ２を変化することによってトランジスタＴｒ１のコレクタ電流を変化させ、これによってＰＩＮダイオードＤ１ａ〜Ｄ３ａに流れる電流を制御する（例えば、特許文献１参照。）。
特開２０００−０１３１６２号公報（図１）
アッテネータ部４１ａのＰＩＮダイオードＤ１ａ〜Ｄ３ａは駆動用のトランジスタＴｒ１によって電流が制御され、それによって減衰量が変化するが、減衰量が不足する場合は同様な構成のアッテネータ部４１ｂをさらに追加する必要があった。そのため、回路規模が大きくなって、チューナ等の小型化ができなかった。
本考案は、回路規模を大きくすることなく大きな減衰量が得られる可変減衰回路を提供することを目的とする。
上記課題を解決するため、第１の半導体可変インピーダンス素子を有する減衰回路と、外部から与えられる制御電圧によって自身のインピーダンスが変化すると共に、前記第１の可変インピーダンス素子のインピーダンスを制御する第２の半導体可変インピーダンス素子を有する減衰制御回路とを備え、前記減衰回路と前記減衰制御回路とを信号経路に縦続接続した。
また、前記第１の半導体可変インピーダンス素子をＰＩＮダイオードで構成すると共に、前記第２の半導体可変インピーダンス素子をトランジスタで構成し、前記ＰＩＮダイオードを信号線とグランドとの間に結合すると共に、前記トランジスタのコレクタ、エミッタを前記信号線、グランドにそれぞれ結合し、前記トランジスタのベースに前記制御電圧を印加し、前記トランジスタのコレクタ電流を前記ＰＩＮダイオードにも流した。
また、前記トランジスタをＰＮＰトランジスタで構成し、前記ＰＩＮダイオードのアノードを前記信号線に結合すると共にチョークインダクタを介して電源にプルアップし、前記ＰＮＰトランジスタのコレクタを接地し、エミッタを前記信号線路に結合すると共に、第１の抵抗を介して前記電源にプルアップし、エミッタを、高周波絶縁素子を介して前記ＰＩＮダイオードのカソードに接続した。
また、前記減衰回路と前記減衰制御回路との間に増幅回路を介挿した。
請求項１の考案によれば、第１の半導体可変インピーダンス素子を有する減衰回路と、外部から与えられる制御電圧によって自身のインピーダンスが変化すると共に、第１の可変インピーダンス素子のインピーダンスを制御する第２の半導体可変インピーダンス素子を有する減衰制御回路とを備え、減衰回路と減衰制御回路とを信号経路に縦続接続したので、減衰回路だけでなく減衰制御回路によっても信号を減衰させることができる。よって、大きな減衰量が得られる。
また、請求項２の考案によれば、第１の半導体可変インピーダンス素子をＰＩＮダイオードで構成すると共に、第２の半導体可変インピーダンス素子をトランジスタで構成し、ＰＩＮダイオードを信号線とグランドとの間に結合すると共に、トランジスタのコレクタ、エミッタを信号線、グランドにそれぞれ結合し、トランジスタのベースに制御電圧を印加し、トランジスタのコレクタ電流をＰＩＮダイオードにも流したので、制御電圧によってトランジスタのインピーダンスとＰＩＮダイオードのインピーダンスとを変えられる。
また、請求項３の考案によれば、トランジスタをＰＮＰトランジスタで構成し、ＰＩＮダイオードのアノードを信号線に結合すると共にチョークインダクタを介して電源にプルアップし、ＰＮＰトランジスタのコレクタを接地し、エミッタを信号線路に結合すると共に、第１の抵抗を介して電源にプルアップし、エミッタを、高周波絶縁素子を介してＰＩＮダイオードのカソードに接続したので、最も簡単な構成で大きな減衰量が得られる。
また、請求項４の考案によれば、減衰回路と減衰制御回路との間に増幅回路を介挿したので、増幅回路の歪みを少なくして大きな減衰が得られる。
図１に従って本考案の可変減衰回路を説明する。増幅回路１の次段には減衰回路２が設けられ、前段には減衰制御回路３が設けられる。減衰回路２には第１の半導体可変インピーダンス素子であるＰＩＮダイオード２ａが用いられ、増幅回路１の出力側の信号線にアノードが結合される。そして、アノードはチョークインダクタ２ｂを介して電源Ｂにプルアップされ、カソードは直流阻止コンデンサ２ｃによって高周波的に接地される。
減衰制御回路３には第２の半導体可変インピーダンス素子であるＰＮＰトランジスタ３ａが用いられ、そのコレクタは接地され、エミッタは、増幅回路１の入力側の信号線にコンデンサ３ｂを介して結合されると共に、抵抗３ｃを介して電源Ｂにプルアップされる。また、エミッタはＰＩＮダイオード２ａのカソードに抵抗４を介して接続される、そして、ベースには制御電圧Ｖが印加される。制御電圧Ｖは電源Ｂの電圧よりも低い範囲で変化する。
この構成において、制御電圧Ｖが電源Ｂの電圧にほぼ等しい場合では、トランジスタ３ａはオフの状態を維持してコレクタ電流は流れず、コレクタの電圧は電源Ｂの電圧に等しい。従って、ＰＩＮダイオード２ａのカソードの電圧もほぼ電源Ｂの電圧に等しくＰＩＮダイオード２ａには電流が流れない。よって、入力端子ＩＮに入力された信号は減衰制御回路３と減衰回路２によって減衰することなく、増幅回路１で増幅されて出力端子ＯＵＴに出力される。
制御電圧が電源Ｂの電圧よりも低くなるに従って、トランジスタ３ａのコレクタ電流が増加し、コレクタ電圧は漸次低下する。このため、ＰＩＮダイオード２ａに流れる電流も漸次増加する。トランジスタ２ａのコレクタ電流の低下にともなって、コレクタ−エミッタ間の等価抵抗値が漸次減少し、ＰＩＮダイオード２ａの電流の増加にともなってアノード−カソード間の等価抵抗値が漸次減少する。よって、増幅回路１に入力される信号と増幅回路１から出力される信号のレベルが下がる。
以上のように、減衰回路２のみならず、減衰制御回路３によっても信号レベルが減衰するので、簡単な構成によって大きな減衰量が得られる。また、減衰回路２と減衰制御回路３との間に増幅回路１が介挿されたことで、減衰時の歪みも改善できる。
なお、減衰回路２の構成としては、図示した回路に限定されることはなく、例えばＰＩＮダイオードをπ型あるいはＬ型に構成したものでもよい。
本考案の可変減衰回路の回路図である。 従来の可変減衰回路の回路図である。
符号の説明
１：増幅回路
２：減衰回路
２ａ：ＰＩＮダイオード
２ｂ：チョークインダクタ
２ｃ：直流カットコンデンサ
３：減衰制御回路
３ａ：ＰＮＰトランジスタ
３ｂ：コンデンサ
３ｃ：抵抗
４：抵抗

Claims (4)

  1. 第１の半導体可変インピーダンス素子を有する減衰回路と、外部から与えられる制御電圧によって自身のインピーダンスが変化すると共に、前記第１の可変インピーダンス素子のインピーダンスを制御する第２の半導体可変インピーダンス素子を有する減衰制御回路とを備え、前記減衰回路と前記減衰制御回路とを信号経路に縦続接続したことを特徴とする可変減衰回路。
  2. 前記第１の半導体可変インピーダンス素子をＰＩＮダイオードで構成すると共に、前記第２の半導体可変インピーダンス素子をトランジスタで構成し、前記ＰＩＮダイオードを信号線とグランドとの間に結合すると共に、前記トランジスタのコレクタ、エミッタを前記信号線、グランドにそれぞれ結合し、前記トランジスタのベースに前記制御電圧を印加し、前記トランジスタのコレクタ電流を前記ＰＩＮダイオードにも流したことを特徴とする請求項１に記載の可変減衰回路。
  3. 前記トランジスタをＰＮＰトランジスタで構成し、前記ＰＩＮダイオードのアノードを前記信号線に結合すると共にチョークインダクタを介して電源にプルアップし、前記ＰＮＰトランジスタのコレクタを接地し、エミッタを前記信号線路に結合すると共に、第１の抵抗を介して前記電源にプルアップし、エミッタを、高周波絶縁素子を介して前記ＰＩＮダイオードのカソードに接続したことを特徴とする請求項２に記載の可変減衰回路。
  4. 前記減衰回路と前記減衰制御回路との間に増幅回路を介挿したことを特徴とする請求項１又は２又は３に記載の可変減衰回路。
JP2004004725U 2004-08-06 2004-08-06 可変減衰回路 Expired - Fee Related JP3107071U (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004004725U JP3107071U (ja) 2004-08-06 2004-08-06 可変減衰回路
US11/191,465 US7345556B2 (en) 2004-08-06 2005-07-28 Variable attenuation circuit having large attenuation amount with small circuit size

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004004725U JP3107071U (ja) 2004-08-06 2004-08-06 可変減衰回路

Publications (1)

Publication Number Publication Date
JP3107071U true JP3107071U (ja) 2005-01-27

Family

ID=35756843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004004725U Expired - Fee Related JP3107071U (ja) 2004-08-06 2004-08-06 可変減衰回路

Country Status (2)

Country Link
US (1) US7345556B2 (ja)
JP (1) JP3107071U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279019B2 (en) 2010-05-10 2012-10-02 Mediatek Singapore Pte. Ltd. Millimeter-wave switches and attenuators

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0001866D0 (sv) * 2000-05-18 2000-05-18 Astrazeneca Ab A new process
US7449976B1 (en) 2007-03-15 2008-11-11 Northrop Grumman Systems Corporation Power efficient PIN attenuator drive circuit
CN102237857A (zh) * 2010-04-20 2011-11-09 英业达股份有限公司 用于抵消强化后输入信号的高频衰减电路架构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260220A (ja) * 1984-06-06 1985-12-23 Sharp Corp Ｒｆ可変減衰回路
JP3130801B2 (ja) 1996-08-14 2001-01-31 日本電気株式会社 アッテネータ付エミッタ接地型増幅回路
JP2000013162A (ja) 1998-06-23 2000-01-14 Sharp Corp 利得可変増幅回路、および、それを用いた電子チューナ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279019B2 (en) 2010-05-10 2012-10-02 Mediatek Singapore Pte. Ltd. Millimeter-wave switches and attenuators

Also Published As

Publication number Publication date
US20060028291A1 (en) 2006-02-09
US7345556B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
JP2002344266A (ja) 可変利得増幅器
JP5141389B2 (ja) 電力増幅器
JP2018198355A (ja) 電力増幅回路
JPH0117855Y2 (ja)
JP2008277882A5 (ja)
CN111200408A (zh) 线性补偿功率放大器
JP3107071U (ja) 可変減衰回路
US7548116B2 (en) High-frequency circuit of reduced circuit scale
JP2606165B2 (ja) インピーダンス整合回路
JPH06188643A (ja) 高周波低雑音増幅器
JP2007295480A (ja) 高周波回路
JP2019154012A (ja) 電力増幅回路及び電力増幅器
JPH10154914A (ja) 利得制御型トランジスタ電力増幅器
JP3108712U (ja) 可変利得増幅回路
JP3291736B2 (ja) 高周波増幅装置
WO2014109090A1 (ja) 高周波増幅回路
JPH10126215A (ja) 可変減衰装置
JP3562977B2 (ja) 減衰回路
JP2007235524A (ja) 可変利得増幅回路
JP3771415B2 (ja) 増幅回路
JP7116608B2 (ja) 自動利得制御増幅器
JPH04369907A (ja) 高周波増幅回路
JPH03283717A (ja) 無線送信機の電力増幅装置
JPH066249A (ja) Ｆｍラジオ受信機
JP2006066961A (ja) 可変減衰回路

Legal Events

Date Code Title Description
A623 Registrability report

Free format text: JAPANESE INTERMEDIATE CODE: A623

Effective date: 20050419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees