JP3105816B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3105816B2 JP3105816B2 JP09079497A JP7949797A JP3105816B2 JP 3105816 B2 JP3105816 B2 JP 3105816B2 JP 09079497 A JP09079497 A JP 09079497A JP 7949797 A JP7949797 A JP 7949797A JP 3105816 B2 JP3105816 B2 JP 3105816B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- wiring
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は層間絶縁膜に設けた
開口内に配線を埋設する構造を含む半導体装置の製造方
法に関し、特に層間絶縁膜に対するダメージを防止して
製造歩留りの高い半導体装置の製造方法に関する。
開口内に配線を埋設する構造を含む半導体装置の製造方
法に関し、特に層間絶縁膜に対するダメージを防止して
製造歩留りの高い半導体装置の製造方法に関する。
【０００２】
【従来技術】近年における半導体装置の高集積化に伴
い、配線の微細化が要求されている。このような微細配
線では、特に層間絶縁膜の上下にそれぞれ形成されてい
る導電層や配線を相互接続するためのコンタクトホール
やスルーホールを微細化することが要求される。このた
め、層間絶縁膜に下側導電層や下側配線に達する開口を
開設し、この開口内に配線材を埋設したコンタクトホー
ルやスルーホールの構造が提案されている。例えば、特
開平５−２７５３６６号公報に記載の技術では、図３
（ａ）のように、半導体基板１１上の第１の金属配線１
２を層間絶縁膜１３で被覆した後、この層間絶縁膜１３
に開口（ビアホール）１４を設け、この開口１４を含む
全面にタングステン膜１５を形成する。そして、このタ
ングステン膜１５を化学機械研磨法（以下、ＣＭＰ法と
称する）により研磨し、層間絶縁膜１３の表面上のタン
グステン膜１５が除去されるまで研磨を行うことによ
り、前記開口１４内にのみタングステン膜１５が残され
る。これにより、プラグ（スルーホール）が形成され、
その後に形成される第２の金属配線１６を第１の金属配
線１２に電気接続することが可能となる。
い、配線の微細化が要求されている。このような微細配
線では、特に層間絶縁膜の上下にそれぞれ形成されてい
る導電層や配線を相互接続するためのコンタクトホール
やスルーホールを微細化することが要求される。このた
め、層間絶縁膜に下側導電層や下側配線に達する開口を
開設し、この開口内に配線材を埋設したコンタクトホー
ルやスルーホールの構造が提案されている。例えば、特
開平５−２７５３６６号公報に記載の技術では、図３
（ａ）のように、半導体基板１１上の第１の金属配線１
２を層間絶縁膜１３で被覆した後、この層間絶縁膜１３
に開口（ビアホール）１４を設け、この開口１４を含む
全面にタングステン膜１５を形成する。そして、このタ
ングステン膜１５を化学機械研磨法（以下、ＣＭＰ法と
称する）により研磨し、層間絶縁膜１３の表面上のタン
グステン膜１５が除去されるまで研磨を行うことによ
り、前記開口１４内にのみタングステン膜１５が残され
る。これにより、プラグ（スルーホール）が形成され、
その後に形成される第２の金属配線１６を第１の金属配
線１２に電気接続することが可能となる。
【０００３】このＣＭＰを利用したプラグ構造は、層間
絶縁膜１３の表面の平坦性が高いために、上側の第２の
金属配線１６のカバレッジ性が高く、いわゆる段切れ等
が防止でき、配線を微細化する上で有利なものとなる。
しかしながら、このＣＭＰ法では、研磨が過度になる
と、層間絶縁膜１３の表面が研磨されてしまい、層間絶
縁膜１３の表面に傷が発生することがある。これは、タ
ングステン膜１５をＣＭＰ法により研磨する際の研磨剤
としてアルミナ粒子のスラリーを用いているが、研磨の
進行に伴ってタングステン膜１５が研磨されて層間絶縁
膜１３の表面が露出してくると、硬いアルミナ粒子によ
って層間絶縁膜１３の表面に傷が発生する。このような
傷が発生すると、層間絶縁膜１３の表面に形成する第２
の金属配線１６の被着性やパターンエッチング性等に悪
影響を受け、製造される半導体装置の信頼性が低下され
るとともに、その製造歩留まりが大きく低下するという
問題が生じる。
絶縁膜１３の表面の平坦性が高いために、上側の第２の
金属配線１６のカバレッジ性が高く、いわゆる段切れ等
が防止でき、配線を微細化する上で有利なものとなる。
しかしながら、このＣＭＰ法では、研磨が過度になる
と、層間絶縁膜１３の表面が研磨されてしまい、層間絶
縁膜１３の表面に傷が発生することがある。これは、タ
ングステン膜１５をＣＭＰ法により研磨する際の研磨剤
としてアルミナ粒子のスラリーを用いているが、研磨の
進行に伴ってタングステン膜１５が研磨されて層間絶縁
膜１３の表面が露出してくると、硬いアルミナ粒子によ
って層間絶縁膜１３の表面に傷が発生する。このような
傷が発生すると、層間絶縁膜１３の表面に形成する第２
の金属配線１６の被着性やパターンエッチング性等に悪
影響を受け、製造される半導体装置の信頼性が低下され
るとともに、その製造歩留まりが大きく低下するという
問題が生じる。
【０００４】本発明の目的はＣＭＰ工程における層間絶
縁膜の表面の傷の発生を防止することにより、信頼性の
向上と歩留まりの向上を図った半導体装置の製造方法を
提供することにある。
縁膜の表面の傷の発生を防止することにより、信頼性の
向上と歩留まりの向上を図った半導体装置の製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】本発明は、半導体基板上
に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面
にＮ 2 ガスあるいはＮＨ 3 ガスのうち少なくとも１つ以
上のガスを用いたプラズマ処理で形成した反応層である
化学機械研磨の研磨レートの低い保護層を形成する工程
と、前記層間絶縁膜を選択エッチングして開口を開設す
る工程と、前記開口を含む前記層間絶縁膜上に配線材を
堆積する工程と、前記配線材を前記保護層の少なくとも
表面が研磨され、且つ、前記層間絶縁膜の表面が研磨さ
れないように化学機械研磨して前記開口内にのみ前記配
線材を残して配線を形成する工程と、前記保護層の表面
に金属配線を形成する工程を含むことを特徴とする。
に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面
にＮ 2 ガスあるいはＮＨ 3 ガスのうち少なくとも１つ以
上のガスを用いたプラズマ処理で形成した反応層である
化学機械研磨の研磨レートの低い保護層を形成する工程
と、前記層間絶縁膜を選択エッチングして開口を開設す
る工程と、前記開口を含む前記層間絶縁膜上に配線材を
堆積する工程と、前記配線材を前記保護層の少なくとも
表面が研磨され、且つ、前記層間絶縁膜の表面が研磨さ
れないように化学機械研磨して前記開口内にのみ前記配
線材を残して配線を形成する工程と、前記保護層の表面
に金属配線を形成する工程を含むことを特徴とする。
【０００６】また、前記保護層と配線材との研磨レート
比は１０以上であることを特徴とする。
比は１０以上であることを特徴とする。
【０００７】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態を工
程順に示す断面図である。先ず、図１（ａ）のように、
半導体基板１の表面のシリコン酸化膜２上に所要のパタ
ーンの第１の金属配線３を形成した後、この第１の金属
配線３を覆うようにＢＰＳＧからなる層間絶縁膜４を形
成し、その表面を平坦化する。次いで、図１（ｂ）のよ
うに、前記層間絶縁膜４の表面に対してＮＨ3 ガスを用
いたプラズマ処理を施し、これにより層間絶縁膜４の表
面に保護層としてのプラズマ窒化層５を形成する。ここ
では、プラズマ処理として、パワー３Ａ、圧力３００ｍ
Ｔｏｒｒ、ＮＨ3 ガス流量６００ｓｃｃｍ、基板設定温
度３００℃、時間３０分の条件でＮＨ3 プラズマ処理を
施している。
参照して説明する。図１は本発明の第１の実施形態を工
程順に示す断面図である。先ず、図１（ａ）のように、
半導体基板１の表面のシリコン酸化膜２上に所要のパタ
ーンの第１の金属配線３を形成した後、この第１の金属
配線３を覆うようにＢＰＳＧからなる層間絶縁膜４を形
成し、その表面を平坦化する。次いで、図１（ｂ）のよ
うに、前記層間絶縁膜４の表面に対してＮＨ3 ガスを用
いたプラズマ処理を施し、これにより層間絶縁膜４の表
面に保護層としてのプラズマ窒化層５を形成する。ここ
では、プラズマ処理として、パワー３Ａ、圧力３００ｍ
Ｔｏｒｒ、ＮＨ3 ガス流量６００ｓｃｃｍ、基板設定温
度３００℃、時間３０分の条件でＮＨ3 プラズマ処理を
施している。
【０００８】次いで、前記層間絶縁膜４を前記第１の金
属配線３の直上位置において選択エッチングして開口
（ビアホール）６を開設し、その上で全面に密着膜とし
て窒化チタン膜７を５００Å程度成膜し、さらに続けて
その上にタングステン膜８を５０００Å程度成膜する。
しかる上で、アルミナ砥粒と酸化剤を混合したスラリー
を用いたＣＭＰ法を用いて前記タングステン膜８、窒化
チタン膜７を研磨する。この研磨は層間絶縁膜の表面が
露呈されるまで行い、その結果として図１（ｄ）のよう
に、前記タングステン膜８と窒化チタン膜７が開口６内
にのみ残されたタングステンプラグが形成される。さら
に、図１（ｅ）のように、全面に窒化チタン膜５００Å
と銅膜４５００Åかららなる金属膜を形成し、かつこれ
を所要のパターンに形成することで第２の金属配線９が
形成され、前記タングステンプラグがスルーホールとし
て前記第１の金属配線３と電気接続されることになる。
属配線３の直上位置において選択エッチングして開口
（ビアホール）６を開設し、その上で全面に密着膜とし
て窒化チタン膜７を５００Å程度成膜し、さらに続けて
その上にタングステン膜８を５０００Å程度成膜する。
しかる上で、アルミナ砥粒と酸化剤を混合したスラリー
を用いたＣＭＰ法を用いて前記タングステン膜８、窒化
チタン膜７を研磨する。この研磨は層間絶縁膜の表面が
露呈されるまで行い、その結果として図１（ｄ）のよう
に、前記タングステン膜８と窒化チタン膜７が開口６内
にのみ残されたタングステンプラグが形成される。さら
に、図１（ｅ）のように、全面に窒化チタン膜５００Å
と銅膜４５００Åかららなる金属膜を形成し、かつこれ
を所要のパターンに形成することで第２の金属配線９が
形成され、前記タングステンプラグがスルーホールとし
て前記第１の金属配線３と電気接続されることになる。
【０００９】このように、この半導体装置の製造方法で
は、層間絶縁膜４の表面にＮＨ3 ガスを用いたプラズマ
窒化層５を形成しており、このプラズマ窒化層５がＣＭ
Ｐ法に対する耐研磨性が高いことから、保護層として層
間絶縁膜４の表面の耐ＣＭＰ研磨性を高めることができ
る。一般には、この種のプラズマ窒化層５のＣＭＰ研磨
レートはタングステン膜８のＣＭＰ研磨レートに対して
１０倍以上である。このため、タングステン膜８をＣＭ
Ｐ法により研磨したときに、この研磨が過度になり層間
絶縁膜４の表面に対して研磨が行われる場合でも保護層
５の耐研磨性によって層間絶縁膜４の表面に傷が発生す
ることが防止される。これにより、層間絶縁膜４の表面
上に形成される第２の金属配線９や、説明は省略した上
層の絶縁膜の信頼性が高められ、半導体装置の信頼性お
よび製造歩留りの向上が可能となる。
は、層間絶縁膜４の表面にＮＨ3 ガスを用いたプラズマ
窒化層５を形成しており、このプラズマ窒化層５がＣＭ
Ｐ法に対する耐研磨性が高いことから、保護層として層
間絶縁膜４の表面の耐ＣＭＰ研磨性を高めることができ
る。一般には、この種のプラズマ窒化層５のＣＭＰ研磨
レートはタングステン膜８のＣＭＰ研磨レートに対して
１０倍以上である。このため、タングステン膜８をＣＭ
Ｐ法により研磨したときに、この研磨が過度になり層間
絶縁膜４の表面に対して研磨が行われる場合でも保護層
５の耐研磨性によって層間絶縁膜４の表面に傷が発生す
ることが防止される。これにより、層間絶縁膜４の表面
上に形成される第２の金属配線９や、説明は省略した上
層の絶縁膜の信頼性が高められ、半導体装置の信頼性お
よび製造歩留りの向上が可能となる。
【００１０】ここで、前記したプラズマ処理は、Ｎ2 ガ
スを用いてもよく、またパワーは２〜４Ａ、圧力２００
〜４００ｍＴｏｒｒ、ガス流量３００〜１０００ｓｃｃ
ｍ、基板設定温度２００〜３５０℃、時間１０〜６０分
の範囲であれば同様の効果が得られる。バリアメタルと
しての窒化チタン膜７は膜厚は２５０〜５００Åの範囲
であればよく、窒化チタン膜とチタン膜の積層でも同様
の効果を得ることができる。さらに、タングステン膜８
の膜厚は４０００〜８０００Åの範囲であればよい。ま
た、ＣＭＰ法に用いた砥粒はシリカ砥粒でもよく、その
条件は定盤回転数１０〜７０ｒｐｍ、キャリア回転数１
０〜７０ｒｐｍ、荷重２〜８ｐｓｉ、裏面荷重０〜４ｐ
ｓｉ、スラリー流量５０〜２００ｃｃ／ｍｉｎ．の範囲
であればよい。
スを用いてもよく、またパワーは２〜４Ａ、圧力２００
〜４００ｍＴｏｒｒ、ガス流量３００〜１０００ｓｃｃ
ｍ、基板設定温度２００〜３５０℃、時間１０〜６０分
の範囲であれば同様の効果が得られる。バリアメタルと
しての窒化チタン膜７は膜厚は２５０〜５００Åの範囲
であればよく、窒化チタン膜とチタン膜の積層でも同様
の効果を得ることができる。さらに、タングステン膜８
の膜厚は４０００〜８０００Åの範囲であればよい。ま
た、ＣＭＰ法に用いた砥粒はシリカ砥粒でもよく、その
条件は定盤回転数１０〜７０ｒｐｍ、キャリア回転数１
０〜７０ｒｐｍ、荷重２〜８ｐｓｉ、裏面荷重０〜４ｐ
ｓｉ、スラリー流量５０〜２００ｃｃ／ｍｉｎ．の範囲
であればよい。
【００１１】図２は本発明の参考形態を製造工程順に示
す断面図である。先ず、図２（ａ）のように、第１の金
属配線３を有した半導体基板１上に第１の層間絶縁膜４
Ａを形成し平坦化する。ここでは、層間絶縁膜４Ａとし
て、膜厚８０００ÅのＢＰＳＧ膜を形成する。次いで、
図２（ｂ）のように、前記層間絶縁膜４Ａの表面上にＣ
ＭＰ研磨レートが遅く、タングステン膜との研磨レート
の選択比が１０以上であるようなプラズマ酸化膜５Ａを
全面に２０００Åの厚さに成膜する。次に、図２（ｃ）
のように、前記プラズマ酸化膜５Ａおよび層間絶縁膜４
Ａを選択エッチングして開口６を開設し、この開口を含
む全面に密着膜として窒化チタン膜７を５００Å程度成
膜し、さらにその上にタングステン膜８を５０００Å程
度成膜する。その後、アルミナ砥粒と酸化剤を混合した
スラリーを用いたＣＭＰ法を用いて前記タングステン膜
８、窒化チタン膜７を研磨し、図２（ｄ）のようなタン
グステンプラグを形成する。さらに、図２（ｅ）のよう
に、窒化チタン膜００ÅとＡｌ−Ｃｕ膜４５００Åを連
続してスバッタし、これを所要のパターンに形成して第
２の金属配線９を形成する。
す断面図である。先ず、図２（ａ）のように、第１の金
属配線３を有した半導体基板１上に第１の層間絶縁膜４
Ａを形成し平坦化する。ここでは、層間絶縁膜４Ａとし
て、膜厚８０００ÅのＢＰＳＧ膜を形成する。次いで、
図２（ｂ）のように、前記層間絶縁膜４Ａの表面上にＣ
ＭＰ研磨レートが遅く、タングステン膜との研磨レート
の選択比が１０以上であるようなプラズマ酸化膜５Ａを
全面に２０００Åの厚さに成膜する。次に、図２（ｃ）
のように、前記プラズマ酸化膜５Ａおよび層間絶縁膜４
Ａを選択エッチングして開口６を開設し、この開口を含
む全面に密着膜として窒化チタン膜７を５００Å程度成
膜し、さらにその上にタングステン膜８を５０００Å程
度成膜する。その後、アルミナ砥粒と酸化剤を混合した
スラリーを用いたＣＭＰ法を用いて前記タングステン膜
８、窒化チタン膜７を研磨し、図２（ｄ）のようなタン
グステンプラグを形成する。さらに、図２（ｅ）のよう
に、窒化チタン膜００ÅとＡｌ−Ｃｕ膜４５００Åを連
続してスバッタし、これを所要のパターンに形成して第
２の金属配線９を形成する。
【００１２】この参考形態においても、層間絶縁膜４Ａ
の表面に形成されたプラズマ酸化膜５Ａが保護層として
機能し、ＣＭＰ研磨における層間絶縁膜４Ａの表面での
傷の発生を防止する。これにより、層間絶縁膜４Ａの表
面上に形成される第２の金属配線９や、説明は省略した
上層の絶縁膜の信頼性が高められ、半導体装置の信頼性
および製造歩留りの向上が可能となる。
の表面に形成されたプラズマ酸化膜５Ａが保護層として
機能し、ＣＭＰ研磨における層間絶縁膜４Ａの表面での
傷の発生を防止する。これにより、層間絶縁膜４Ａの表
面上に形成される第２の金属配線９や、説明は省略した
上層の絶縁膜の信頼性が高められ、半導体装置の信頼性
および製造歩留りの向上が可能となる。
【００１３】なお、この参考形態で層間絶縁膜４Ａに用
いるＢＰＳＧ膜の膜厚は６０００〜７０００Åの範囲で
あればよい。また、前記ＢＰＳＧ膜上に形成するプラズ
マ酸化膜５Ａはタングステン膜８との研磨レート比が１
０以上であればよく、膜厚は５００〜２０００Åの範囲
であれば同様の効果が得られる。また、バリアメタルと
しての窒化チタン膜７の厚さは２５０〜５００Åの範囲
であればよく、窒化チタン膜とチタン膜の積層でも同様
の効果を得ることができる。さらに、全面に設けたタン
グステン膜８の膜厚は４０００〜８０００Åの範囲であ
ればよい。ＣＭＰ法に用いた砥粒はシリカ砥粒でも良
く、その条件も前記第１の実施形態と同様の範囲であれ
ばよい。
いるＢＰＳＧ膜の膜厚は６０００〜７０００Åの範囲で
あればよい。また、前記ＢＰＳＧ膜上に形成するプラズ
マ酸化膜５Ａはタングステン膜８との研磨レート比が１
０以上であればよく、膜厚は５００〜２０００Åの範囲
であれば同様の効果が得られる。また、バリアメタルと
しての窒化チタン膜７の厚さは２５０〜５００Åの範囲
であればよく、窒化チタン膜とチタン膜の積層でも同様
の効果を得ることができる。さらに、全面に設けたタン
グステン膜８の膜厚は４０００〜８０００Åの範囲であ
ればよい。ＣＭＰ法に用いた砥粒はシリカ砥粒でも良
く、その条件も前記第１の実施形態と同様の範囲であれ
ばよい。
【００１４】
【発明の効果】以上説明したように本発明は、層間絶縁
膜の表面にＮＨ3 ガスやＮ2 ガスを用いたプラズマ処理
により形成されるプラズマ処理層を保護層として形成し
ているので、層間絶縁膜の上に形成した配線材をＣＭＰ
研磨する際に層間絶縁膜の表面が保護層によって保護さ
れ、層間絶縁膜の表面に傷が発生することが防止され
る。これにより、上層の配線層や絶縁膜を高品質に形成
でき、半導体装置の信頼性や製造歩留りを向上すること
が可能となる。
膜の表面にＮＨ3 ガスやＮ2 ガスを用いたプラズマ処理
により形成されるプラズマ処理層を保護層として形成し
ているので、層間絶縁膜の上に形成した配線材をＣＭＰ
研磨する際に層間絶縁膜の表面が保護層によって保護さ
れ、層間絶縁膜の表面に傷が発生することが防止され
る。これにより、上層の配線層や絶縁膜を高品質に形成
でき、半導体装置の信頼性や製造歩留りを向上すること
が可能となる。
【図１】本発明の第１の実施形態を工程順に示す断面図
である。
である。
【図２】本発明の第２の実施形態を工程順に示す断面図
である。
である。
【図３】従来の製造方法の一例を製造工程順に示す断面
図である。
図である。
１ 半導体基板 ２ シリコン酸化膜 ３ 第１の金属配線 ４，４Ａ 層間絶縁膜 ５，５Ａ 保護膜 ６ ビアホール ７ 窒化チタン膜 ８ タングステン膜 ９ 第２の金属配線
フロントページの続き (56)参考文献 特開 平８−288391（ＪＰ，Ａ) 特開 平３−212938（ＪＰ，Ａ) 日経マイクロデバイス，1995年７月 号，ｐｐ．120−127
Claims (2)
- 【請求項１】 半導体基板上に層間絶縁膜を形成する工
程と、前記層間絶縁膜の表面にＮ2 ガスあるいはＮＨ3
ガスのうち少なくとも１つ以上のガスを用いたプラズマ
処理で形成した反応層である化学機械研磨の研磨レート
の低い保護層を形成する工程と、前記層間絶縁膜を選択
エッチングして開口を開設する工程と、前記開口を含む
前記層間絶縁膜上に配線材を堆積する工程と、前記配線
材を前記保護層の少なくとも表面が研磨され、且つ、前
記層間絶縁膜の表面が研磨されないように化学機械研磨
して前記開口内にのみ前記配線材を残して配線を形成す
る工程と、前記保護層の表面に金属配線を形成する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記保護層と前記配線材との研磨レート
比が１０以上であることを特徴とする請求項１記載の半
導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09079497A JP3105816B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
| CN98100792A CN1108633C (zh) | 1997-03-31 | 1998-03-24 | 一种层间绝缘膜受到保护的半导体器件和制作方法 |
| US09/634,940 US6551914B1 (en) | 1997-03-31 | 2000-08-08 | Method of forming polish stop by plasma treatment for interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09079497A JP3105816B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10275858A JPH10275858A (ja) | 1998-10-13 |
| JP3105816B2 true JP3105816B2 (ja) | 2000-11-06 |
Family
ID=13691567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09079497A Expired - Fee Related JP3105816B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6551914B1 (ja) |
| JP (1) | JP3105816B2 (ja) |
| CN (1) | CN1108633C (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020098705A1 (en) * | 2001-01-24 | 2002-07-25 | Infineon Technologies North America Corp. | Single step chemical mechanical polish process to improve the surface roughness in MRAM technology |
| SG143944A1 (en) | 2001-02-19 | 2008-07-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| CN103377884B (zh) * | 2012-04-23 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 硬掩膜层结构及低k介质层刻蚀方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US5891513A (en) * | 1996-01-16 | 1999-04-06 | Cornell Research Foundation | Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications |
| US5886410A (en) * | 1996-06-26 | 1999-03-23 | Intel Corporation | Interconnect structure with hard mask and low dielectric constant materials |
| KR19980033871A (ko) * | 1996-11-02 | 1998-08-05 | 김광호 | 반도체 장치의 제조 방법 |
| US5916011A (en) * | 1996-12-26 | 1999-06-29 | Motorola, Inc. | Process for polishing a semiconductor device substrate |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
-
1997
- 1997-03-31 JP JP09079497A patent/JP3105816B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-24 CN CN98100792A patent/CN1108633C/zh not_active Expired - Fee Related
-
2000
- 2000-08-08 US US09/634,940 patent/US6551914B1/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 日経マイクロデバイス，１９９５年７月号，ｐｐ．１２０−１２７ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1196572A (zh) | 1998-10-21 |
| US6551914B1 (en) | 2003-04-22 |
| CN1108633C (zh) | 2003-05-14 |
| JPH10275858A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297359B2 (ja) | 半導体ウェハを平坦化する方法 | |
| US5776833A (en) | Method for forming metal plug | |
| US7109557B2 (en) | Sacrificial dielectric planarization layer | |
| KR100282240B1 (ko) | 화학적기계연마법,화학적기계연마법에사용하는연마제및반도체장치의제조방법 | |
| US20090004864A1 (en) | Cmp method of semiconductor device | |
| US6150260A (en) | Sacrificial stop layer and endpoint for metal CMP | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100421826B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000260768A (ja) | 半導体装置の製造方法 | |
| KR100443513B1 (ko) | 구리 금속배선 형성방법 | |
| US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
| JP3105816B2 (ja) | 半導体装置の製造方法 | |
| JPH08264538A (ja) | 配線の形成方法 | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| JP3487051B2 (ja) | 半導体装置の製造方法 | |
| US6048796A (en) | Method of manufacturing multilevel metal interconnect | |
| US6294471B1 (en) | Method of eliminating dishing effect in polishing of dielectric film | |
| US6737348B2 (en) | Method for forming buried interconnect | |
| US6544886B2 (en) | Process for isolating an exposed conducting surface | |
| US20020180052A1 (en) | Polish or etch stop layer | |
| CN100407402C (zh) | 内连线的制造方法 | |
| US6110014A (en) | Method and apparatus polishing wafer for extended effective area of wafer | |
| JP3698801B2 (ja) | 半導体装置の製造方法 | |
| KR100574645B1 (ko) | 텅스텐 플러그 형성 방법 | |
| JP2002184858A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990615 |
|
| LAPS | Cancellation because of no payment of annual fees |