JP3100618U - Image sensor chip scale package (CSP: ChipScalePackage) structure - Google Patents
Image sensor chip scale package (CSP: ChipScalePackage) structure Download PDFInfo
- Publication number
- JP3100618U JP3100618U JP2003271382U JP2003271382U JP3100618U JP 3100618 U JP3100618 U JP 3100618U JP 2003271382 U JP2003271382 U JP 2003271382U JP 2003271382 U JP2003271382 U JP 2003271382U JP 3100618 U JP3100618 U JP 3100618U
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- semiconductor chip
- package structure
- scale package
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 設備を簡単化にし、製造コストを低減可能な映像センサーのチップスケールパッケージ構造を提供する。
【解決手段】 映像センサーのフリップチップパッケージ構造1は、映像センサー用半導体チップ10の上面には多数のボンディングパッド11が設けられ、各ボンディングパッド11から一鉛直なリード12を引き出す。映像センサー用半導体チップ10の上面に透明な液状の樹脂類材料を塗布し、乾燥した樹脂類材料は光透過層13に形成し、前記光透過層の上面131は艶出しによって完全な平面にする。リード12の上端は前記映像センサー用半導体チップ10の上の平面P1まで伸び、なお、前記光透過層13の周面に遮蔽層をカバーする。前記光透過層13の周面に遮蔽層をカバーすることにより、光線が前記光透過層13の周面を透過して映像センサー用半導体チップ10の撮影品質に悪影響を与えることを回避可能である。
【選択図】 図1
PROBLEM TO BE SOLVED: To provide a chip scale package structure of an image sensor capable of simplifying equipment and reducing manufacturing cost.
SOLUTION: In a flip-chip package structure 1 of an image sensor, a large number of bonding pads 11 are provided on the upper surface of a semiconductor chip 10 for an image sensor, and one vertical lead 12 is drawn out from each bonding pad 11. A transparent liquid resin material is applied to the upper surface of the image sensor semiconductor chip 10, and the dried resin material is formed on the light transmitting layer 13, and the upper surface 131 of the light transmitting layer is made completely flat by polishing. . The upper ends of the leads 12 extend to a plane P1 above the semiconductor chip 10 for an image sensor, and cover the light-transmitting layer 13 with a shielding layer. By covering the peripheral surface of the light transmitting layer 13 with the shielding layer, it is possible to prevent light rays from transmitting through the peripheral surface of the light transmitting layer 13 and adversely affecting the imaging quality of the semiconductor chip 10 for an image sensor. .
[Selection diagram] Fig. 1
Description
本考案は、映像センサーのチップスケールパッケージ構造に関する。 The present invention relates to a chip scale package structure of an image sensor.
目下、映像センサーのパッケージ技術としては、セラミックパッケージ(CLCC)と、樹脂基板パッケージ(PLCC)と、C/F樹脂射出パッケージ(KLCC)と、が広汎に応用されている。これらのパッケージ技術の主な共通の特徴は、チップをダイパッドに置いてから、ワイヤボンディングを実施する。電子製品は軽薄短小化と、多機能化と、高速化などの要求の下で、電子素子の入出力用端子の数量が多くなり、厚さはもっと薄くなり、面積も小さくになってきている。回路基板での挿入孔の寸法の制限で、挿入式部品は使用できなくなった後、表面粘着技術が開発された。表面粘着技術によれば、部品の入出力用端子の数量を増加でき、且つ部品の体積も減少可能である。さらに、端子の距離の縮小が印刷回路基板の高密度化技術を超えたため、部品の端子の排列方式は周縁排列からアレイ排列に変更し、組立ての良品率を向上した。しかしながら、部品の入出力用端子の数量が増加することに従って、パッケージ体の寸法も増加するため、基板のハンダ不良や変形などの問題が発生し易い。上記の問題を解決するためのもっとも有効な方法は、チップ以外の樹脂部分をできる限りに縮小させる。なお、パッケージした部品の体積はチップの寸法とほぼ同様になる場合には、チップの寸法に近似させようとのパッケージの概念が生まれた。 Currently, ceramic packages (CLCC), resin substrate packages (PLCC), and C / F resin injection packages (KLCC) are widely applied as image sensor package technologies. The main common feature of these packaging technologies is to place the chip on the die pad before performing wire bonding. With the demand for lighter and thinner, more multifunctional and higher speed electronic products, the number of input / output terminals for electronic devices is increasing, the thickness is becoming thinner, and the area is becoming smaller. . Surface adhesive technology was developed after insertion-type components became unusable due to limitations on the dimensions of the insertion holes in the circuit board. According to the surface adhesive technology, the number of input / output terminals of the component can be increased, and the volume of the component can be reduced. Furthermore, since the reduction in the distance of the terminals has exceeded the technology for increasing the density of the printed circuit board, the arrangement of the terminals of the components has been changed from the peripheral arrangement to the array arrangement, thereby improving the non-defective rate of assembly. However, as the number of input / output terminals of the component increases, the size of the package also increases, so that problems such as defective soldering and deformation of the board are likely to occur. The most effective method for solving the above problem is to reduce the resin portion other than the chip as much as possible. When the volume of a packaged component is almost the same as the size of a chip, the concept of a package has been created to approximate the size of the chip.
そこで、目下のパッケージ技術はフリップチップパッケージ方式に進展してきている。このパッケージ方式の製造プロセスは、バンプをウェーハの上に成長した後、基板にある電子接点とハンダボンディングすることが必要なので、チップの上面を基板に向かせることが必要になり、それは、映像センサーの感知ゾーンが開放状態でなければならないとの前提条件により制限されるため、フリップチップパッケージ方式は、優れた電気特性を有し、より小さなパッケージ寸法を有し、チップの放熱特性が優れだが、映像センサーへの応用はやはり難しい。 Therefore, the current packaging technology is progressing to a flip-chip package system. This package-based manufacturing process requires bumps to be grown on the wafer and then solder-bonded to the electronic contacts on the substrate, so that the top surface of the chip must face the substrate, The flip chip package method has excellent electrical characteristics, smaller package size, and excellent heat dissipation characteristics of the chip, because the sensing zone of the chip is limited by the precondition that it must be open. Application to image sensors is still difficult.
図7に示すのは、従来の映像センサーのフリップチップパッケージ構造であり、上方にあるガラス板91の内面は、ライトマスクエッチング技術によって電子回路910を形成し、且つフリップチップ技術を利用し、スズ玉93によってチップ92をガラス板91の中央ゾーンにある電子接点とハンダボンディングし、なお、回路基板95の表面に粘着するために、ガラス板91の周辺にある電子接点では別々にスズ玉94が設けている。このような設計の問題点は、ガラス板91の周辺に設けたスズ玉94の直径がチップの厚さよりも大きくないと、回路基板にボンディングしても信頼性が高くない。だから、各スズ玉の間の適当な距離を保持するために、ガラス板の面積を増大しなければならない。これは、映像センサーをカバーするレンズ組8の寸法に悪影響を与えるため、このようなフリップチップパッケージ技術は改善の余地が残っている。
FIG. 7 shows a flip-chip package structure of a conventional image sensor. An inner surface of an
したがって本考案は上記の問題を解決するためになされたものであり、本考案の主な目的は、ウェーハの上にパッケージを実施することにより、設備を簡単化にし、製造コストを低減可能な映像センサーのチップスケールパッケージ構造を提供することにある。
また、本考案の次の目的は、パッケージ体積をチップスケールに近似させることにより、市場の要求に合致可能な映像センサーのチップスケールパッケージ構造を提供することにある。
Therefore, the present invention has been made to solve the above problems, and a main object of the present invention is to implement a package on a wafer, thereby simplifying equipment and reducing a manufacturing cost. An object of the present invention is to provide a chip scale package structure of a sensor.
Another object of the present invention is to provide a chip scale package structure of an image sensor which can meet market requirements by approximating a package volume to a chip scale.
上述の目的を達成するために、本考案の請求項1に記載の映像センサーのチップスケールパッケージ構造は、一映像センサー用半導体チップの上面には多数のボンディングパッドが設けられ、且つボンディングによって各ボンディングパッドから一鉛直なリードを引き出すことと、前記映像センサー用半導体チップの上面に透明な液状の樹脂類材料を塗布し、乾燥した樹脂類材料は一光透過層に形成し、前記光透過層の厚さはリードの高さとほぼ同様であることと、を含むことを特徴とする映像センサーのチップスケールパッケージ構造であることを要旨としている。
To achieve the above object, a chip scale package structure of an image sensor according to
本考案の請求項5では、一光透過層は一映像センサー用半導体チップの上面をカバーし、前記映像センサー用半導体チップの上面には多数のバンプが設けており、各バンプの高さは前記光透過層の厚さとほぼ同様であることを特徴とする映像センサーのチップスケールパッケージ構造であることを要旨としている。 According to claim 5 of the present invention, the one light transmitting layer covers an upper surface of the one image sensor semiconductor chip, and a plurality of bumps are provided on the upper surface of the image sensor semiconductor chip. The gist is to provide a chip scale package structure of an image sensor, which is substantially the same as the thickness of the light transmitting layer.
以下、本考案の実施例を図面に基づいて説明する。
図1は、本考案に係る映像センサーのフリップチップパッケージ構造の第一実施例を詳細に説明する。この映像センサーのフリップチップパッケージ構造1は、映像センサー用半導体チップ10の上面には多数のボンディングパッド11が設けられ、且つボンディングによって各ボンディングパッド11から一鉛直なリード12を引き出す。前記映像センサー用半導体チップ10の上面に透明な液状の樹脂類材料を塗布し、乾燥した樹脂類材料は光透過層13に形成し、前記光透過層の上面131は艶出しによって完全な平面にし、且つリード12の上端は前記映像センサー用半導体チップ10の上の平面P1まで伸び、なお、前記光透過層13の周面に遮蔽層をカバーする。前記光透過層13の周面に遮蔽層をカバーすることにより、光線が前記光透過層13の周面を透過して映像センサー用半導体チップ10の撮影品質に悪影響を与えることを回避可能である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 illustrates a first embodiment of a flip chip package structure of an image sensor according to the present invention. In the flip-
本考案のパッケージ構造1によれば、製造プロセスは簡単化になる。すなわち、ウェーハを分割する前に、まず、リードをボンディングして、ウェーハの表面に透明な液状の樹脂類材料を塗布し、乾燥した樹脂類材料は一光透過層に形成し、その後、前記光透過層の表面に艶出しを実施した後、ウェーハを分割すると、パッケージ工程が完成する。
図1に示す映像センサーのパッケージ構造は、チップスケールパッケージを達成する他、従来の製造プロセスにおけるリードフレームと、基板成形と、チップローディングと、ボンディングと、ガラス板覆いと、などの複雑な製造プロセスは省略可能となるため、生産効率は向上し、製造コストも低減する。特に、ローレバーの映像センサー応用製品の分野に、この考案のパッケージ構造の適用は極めて理想である。
According to the
The package structure of the image sensor shown in FIG. 1 achieves a chip scale package and a complicated manufacturing process such as a lead frame, a substrate molding, a chip loading, a bonding, and a glass plate cover in a conventional manufacturing process. Can be omitted, so that the production efficiency is improved and the production cost is reduced. In particular, the application of the package structure of the present invention is extremely ideal in the field of low lever image sensor application products.
図2と図3は、図1に示す映像センサーのチップスケールパッケージ構造1のモジュール化の応用例を示す。各リード12の末端にハンダ玉14を設けた後、前記末端を軟性回路基板20の下面に接合させ、前記軟性回路基板20には、映像センサー用半導体チップの感知ゾーンに応じる位置に矩形孔22が開けられている。前記軟性回路基板20の下面には導電性連結回路21が設けられ、前記導電性連結回路21は、リード12の数量と同様な第一ボンディングポイント211が矩形孔22の周縁に形成される。前記第一ボンディングポイント211はリード12と電気的に連結し、且つ前記導電性連結回路21の第二ボンディングポイント212は前記軟性回路基板20の何れか一の側辺で集中された。
2 and 3 show an application example of modularization of the chip
レンズ組30には支持座31を有し、前記支持座31は、軟性回路基板20の上面に載っており、その底部から伸びたサイドウォール311はガラス板の周面を沿って形成し、前記サイドウォール311は、映像センサーのチップスケールパッケージ構造の三つの側辺をカバーし、開口312が残っており、軟性回路基板20の一側は前記開口312から支持座31の外に伸びる。
上記モジュールの設計によれば、支持座のサイドウォールはガラス板の輪郭精度により、レンズ組の光軸が映像センサー用半導体チップの映像感知中心に合うことが組立て工程で簡単に達成可能である。
The
According to the design of the module, it is possible to easily achieve in the assembly process that the optical axis of the lens set is aligned with the image sensing center of the semiconductor chip for the image sensor due to the contour accuracy of the glass plate.
上記の実施例は、この考案を説明するために挙げたものであり、この考案を制限するためのものではないので、数値の変更や同様な効果を有する部品の置換は全て本考案の登録請求範囲に属する。例えば、図5に示すのは、この考案に係る映像センサーのフリップチップパッケージ構造の第二実施例である。この映像センサーのフリップチップパッケージ構造4は、映像センサー用半導体チップ40の上面には多数のバンプ41が設けており、前記映像センサー用半導体チップ40の上面は同様な寸法を有する透明なガラス板42に粘着しており、映像センサー用半導体チップ40に設けた各バンプ41がガラス板42の上面まで貫通するために、前記バンプ41の位置に応じて、前記ガラス板42には貫通孔421が設けられ、前記ガラス板42の周面に遮蔽層422をカバーすることと、を含む。前記ガラス板42の周面に遮蔽層422をカバーすることにより、光線が前記ガラス板42の周面を透過して映像センサー用半導体チップ40の撮影品質に悪影響を与えることを回避可能とする。
The above embodiment is provided for explaining the present invention, and is not intended to limit the present invention. Therefore, any change in the numerical value or replacement of a part having the same effect is required for registration of the present invention. Belongs to the range. For example, FIG. 5 shows a second embodiment of the flip chip package structure of the image sensor according to the present invention. In the flip-
図6は、図5に示す映像センサーのチップスケールパッケージ構造4のモジュール化の応用例である。各バンプ41の末端にハンダ玉43を設けた後、表面粘着技術によって前記末端を一軟性回路基板20の下面に接合させ、図4に示すように、前記軟性回路基板20には、映像センサー用半導体チップの感知ゾーンに応じる位置に一矩形孔22が開けられ、前記軟性回路基板20の下面には導電性連結回路21が設ける。前記導電性連結回路21は、バンプ41の数量と同様な第一ボンディングポイント211が矩形孔22の周縁に形成され、前記第一ボンディングポイント211はバンプ41と電気的に連結し、且つ前記導電性連結回路21の第二ボンディングポイント212は前記軟性回路基板20の何れか一の側辺で集中された。
FIG. 6 shows an application example of modularizing the chip
レンズ組30には一支持座31を有し、前記支持座31は、軟性回路基板20の上面に載っており、その底部から伸びたサイドウォール311はガラス板の周面を沿って形成し、前記サイドウォール311は、映像センサーのチップスケールパッケージ構造の三つの側辺をカバーし、一開口312が残っており、軟性回路基板20の一側は前記開口312から支持座31の外に伸びた。
上記モジュールの設計によれば、ガラス板の表面の平面精度は、支持座の最高な取付け基準面を提供し、これにより、レンズ組の光軸は映像センサー用半導体チップの表面と精確に直交することができ、また、支持座のサイドウォールはガラス板の輪郭精度により、レンズ組の光軸が映像センサー用半導体チップの映像感知中心に合うことが組立て工程で簡単に達成可能である。
The
According to the design of the module, the planar accuracy of the surface of the glass plate provides the best mounting reference plane of the support seat, whereby the optical axis of the lens set is exactly perpendicular to the surface of the semiconductor chip for the image sensor The side wall of the support seat can be easily achieved by the assembling process so that the optical axis of the lens set is aligned with the image sensing center of the image sensor semiconductor chip due to the contour accuracy of the glass plate.
本考案のもう一つの実施例は、上記第二実施例と近似する。その異なった処は、ガラス板の代わりに、前記映像センサー用半導体チップの上面に透明な液状の樹脂類材料を塗布し、乾燥した樹脂類材料は一光透過層に形成し、前記光透過層の上面は艶出しによって完全な平面にし、且つ前記光透過層の周面に遮蔽層をカバーする。その特徴と後のモジュール化の応用とは、第一実施例とほぼ同様なので、説明が省略された。 Another embodiment of the present invention is similar to the second embodiment. The difference is that instead of a glass plate, a transparent liquid resin material is applied on the upper surface of the image sensor semiconductor chip, and the dried resin material is formed in a single light transmitting layer, The upper surface of the light-transmitting layer is completely flat by glazing and covers the shielding layer on the peripheral surface of the light transmitting layer. The features and the application of modularization later are almost the same as those of the first embodiment, and therefore, the description is omitted.
本考案によれば、次のような効果がある。
チップスケールパッケージを達成する他、ウェーハを分割する前にパッケージを実施可能であるため、従来の製造プロセスにおけるリードフレームと、基板成形と、チップローディングと、ボンディングと、ガラス板覆いと、などの複雑な製造プロセスは省略し、生産効率は向上し、製造コストも低減し、且つ設備の投資も大幅に低減可能である。
According to the present invention, the following effects can be obtained.
In addition to achieving chip-scale packages, packaging can be performed before splitting the wafer, so complex processes such as lead frame, substrate molding, chip loading, bonding, and glass plate covering in the conventional manufacturing process can be performed. A simple manufacturing process can be omitted, production efficiency can be improved, manufacturing costs can be reduced, and investment in equipment can be significantly reduced.
1 映像センサーのチップスケールパッケージ構造、4 映像センサーのチップスケールパッケージ構造、10 映像センサー用半導体チップ、11 ボンディングパッド、12 リード、13 光透過層、14 ハンダ玉、20 軟性回路基板、22 矩形孔、21 導電性連結回路、30 レンズ組、31 支持座、40 映像センサー用半導体チップ、41 バンプ、42 ガラス板、43 ハンダ玉、131 光透過層の上面、132 遮蔽層、211 第一ボンディングポイント、212 第二ボンディングポイント、311 サイドウォール、312 開口、421 貫通孔
1 chip scale package structure of image sensor, 4 chip scale package structure of image sensor, 10 semiconductor chip for image sensor, 11 bonding pad, 12 lead, 13 light transmission layer, 14 solder ball, 20 flexible circuit board, 22 rectangular hole,
Claims (10)
前記映像センサー用半導体チップの上面に透明な液状の樹脂類材料が塗布され、乾燥した樹脂類材料は光透過層を形成し、前記光透過層の厚さはリードの高さとほぼ同様であることを特徴とする映像センサーのチップスケールパッケージ構造。 A large number of bonding pads are provided on the upper surface of the image sensor semiconductor chip, and one vertical lead is pulled out from each bonding pad by bonding,
A transparent liquid resin material is applied to the upper surface of the image sensor semiconductor chip, and the dried resin material forms a light transmission layer, and the thickness of the light transmission layer is substantially the same as the height of the lead. The chip scale package structure of the image sensor characterized by the following.
各バンプの末端に半田玉を設けた後、前記末端を回路基板の下面に接合させ、前記回路基板には、映像センサー用半導体チップの感知ゾーンに応じる位置に矩形孔が開けられ、前記回路基板の下面には導電性連結回路が設けられ、前記導電性連結回路は、バンプの数量と同様な第一ボンディングポイントが矩形孔の周縁に形成され、前記第一ボンディングポイントはバンプと電気的に連結し、且つ前記導電性連結回路の第二ボンディングポイントは前記回路基板の何れか一の側辺で集中されていることを特徴とする請求項6に記載の映像センサーのチップスケールパッケージ構造。 The area of the glass plate and the semiconductor chip for an image sensor are the same, and a shielding layer covers the peripheral surface of the glass plate,
After the solder balls are provided at the ends of the bumps, the ends are joined to the lower surface of the circuit board, and a rectangular hole is formed in the circuit board at a position corresponding to the sensing zone of the semiconductor chip for an image sensor. A conductive connecting circuit is provided on the lower surface of the conductive connecting circuit, and the conductive connecting circuit has a first bonding point similar to the number of bumps formed on the periphery of the rectangular hole, and the first bonding point is electrically connected to the bump. The chip scale package structure of claim 6, wherein the second bonding point of the conductive connection circuit is concentrated on any one side of the circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271382U JP3100618U (en) | 2003-09-24 | 2003-09-24 | Image sensor chip scale package (CSP: ChipScalePackage) structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271382U JP3100618U (en) | 2003-09-24 | 2003-09-24 | Image sensor chip scale package (CSP: ChipScalePackage) structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3100618U true JP3100618U (en) | 2004-05-27 |
Family
ID=43254238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003271382U Expired - Fee Related JP3100618U (en) | 2003-09-24 | 2003-09-24 | Image sensor chip scale package (CSP: ChipScalePackage) structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3100618U (en) |
-
2003
- 2003-09-24 JP JP2003271382U patent/JP3100618U/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
KR100493063B1 (en) | BGA package with stacked semiconductor chips and manufacturing method thereof | |
US7242433B2 (en) | Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate | |
US6940141B2 (en) | Flip-chip image sensor packages and methods of fabrication | |
US7560744B2 (en) | Package optical chip with conductive pillars | |
US8017436B1 (en) | Thin substrate fabrication method and structure | |
US6737292B2 (en) | Method of fabricating an image sensor module at the wafer level and mounting on circuit board | |
JP2012182491A (en) | Glass cap molding package, method of manufacturing thereof, and camera module | |
US20050012032A1 (en) | Camera module for compact electronic equipments | |
CN101262002A (en) | Image sensor package with die receiving via and method thereof | |
KR20170064624A (en) | Semiconductor package | |
JPH1098130A (en) | Semiconductor package of chip scale and its manufacture | |
JP2008092417A (en) | Semiconductor imaging device, method for manufacturing the same, semiconductor imaging device, and semiconductor imaging module | |
US20060016973A1 (en) | Multi-chip image sensor package module | |
US20150116946A1 (en) | Electronic component, electronic apparatus, and method for manufacturing the electronic component | |
US20060223216A1 (en) | Sensor module structure and method for fabricating the same | |
US6784534B1 (en) | Thin integrated circuit package having an optically transparent window | |
JP2002134640A (en) | Thin photosensitive semiconductor device | |
JP2009188191A (en) | Semiconductor device and manufacturing method of semiconductor device | |
US7173231B2 (en) | Chip scale package structure for an image sensor | |
US6740973B1 (en) | Stacked structure for an image sensor | |
KR20060004885A (en) | Semiconductor package, manufacturing method and semiconductor package module for image sensor | |
CN106571377A (en) | Image sensor module and manufacturing method thereof | |
JP3100618U (en) | Image sensor chip scale package (CSP: ChipScalePackage) structure | |
US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |