JP3061726B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に係り、更
に詳しくは、外部突出するリードや半田ボールのない半
導体装置に関する。

【０００２】

【従来の技術】半導体装置には、多数本のリードがパッ
ケージの外へ飛び出したＤＩＰ、ＳＯＰ、ＱＦＰなどの
他に、半導体装置の裏面に多数個の半田ボールが形成さ
れたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が知ら
れている。従来のＢＧＡとして、例えば米国特許番号第
５２１６２７８号公報に記載されたものなどがあり、半
導体素子が中央部に搭載された基板の特定部分にスルー
ホールを形成することにより、基板の表面のリードパタ
ーンと、基板の裏面の端子とを電気的に接続し、またこ
の端子に半田ボールを形成し、さらに基板の半導体素子
の搭載部を樹脂封止している。このようなＢＧＡの回路
基板への実装は、回路基板のクリーム半田もしくはフラ
ックスが塗布された回路パターンの端子に半田ボールを
合致させてＢＧＡを搭載し、その後、リフロー装置に通
して加熱することにより、半田ボールが溶けて回路パタ
ーンの端子に半田付けされる。

【０００３】

【発明が解決しようとする課題】ところで、半田ボール
は、一般に整列器を用いた手間のかかるバンプ形成によ
り設けられるので、半導体装置の製造が複雑になり、Ｑ
ＦＰなどに比べてコスト高になるという問題点があっ
た。また、リフロー時に溶融した半田ボールは、半導体
装置の自重により潰れて直径が大きくなるので、溶けた
半田が回路パターンの端子からはみ出し、他の端子など
との間に半田ブリッジが形成される虞れがあった。これ
により、リード間ピッチは１ｍｍ程度の長さが必要とな
り、高密度のリード配線ができないという問題点があっ
た。さらにまた、ＢＧＡの基本的な問題点として、回路
基板に実装してしまうと、半田ボールが基板の下に隠れ
てしまうので、半田ボールと回路パターンの端子との接
続状態が外観検査できないという問題点があった。

【０００４】本発明はかかる事情に鑑みてなされたもの
で、製造が容易で低コスト化が図れ、また従来の表面実
装ラインによる実装ができて、さらに高密度のリード配
線も可能で、しかも回路基板の回路パターンの端子との
接続状態が外観検査できる半導体装置を提供することを
目的とする。

【０００５】

【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置は、基板の表面に半導体素子が搭載さ
れていると共に、その周辺には該半導体素子の端子に内
部連結されたリードパターンが形成された半導体装置に
おいて、前記基板にはスルーホールが形成されて、前記
基板の表面のリードパターンと、前記基板の裏面の端子
とが電気的に接続され、また少なくとも前記スルーホー
ルの内周面および前記基板の裏面の端子の表面に、酸化
し難く濡れ性の良い導電性金属がめっきされ、更に、前
記酸化し難く濡れ性の良い導電性金属はパラジウムであ
って、その下層にニッケルがめっきされ、しかも前記導
電性金属の表面には金めっきがなされている。

【０００８】

【作用】請求項１記載の半導体装置において、回路基板
の回路パターンの端子に、例えばスクリーン印刷などに
よりクリーム半田を塗布し、そのクリーム半田が塗布さ
れた端子にスルーホールを合致させて、半導体装置を回
路基板上に搭載する。その後、この回路基板を加熱する
と、クリーム半田の流動性が良くなり、表面に酸化膜が
でき難い濡れ性の良い導電性金属でめっきされた基板の
裏面の端子の表面を伝って、内周面が同じ導電性金属で
めっきされた細いスルーホール内を、毛細管現象により
吸い上げられる。なお、この濡れ性の良い導電性金属は
金またはパラジウムのように酸化し難い素材であるの
で、実装するまでに時間が経っても、表面に酸化膜が形
成され難く、良好な濡れ性は常に確保されている。これ
により、回路基板への半導体装置の実装に際して、従来
のように、押し潰された半田ボールが回路基板の回路パ
ターンの端子からはみ出し、隣接する端子などとの間で
半田ブリッジが形成されなくなり、これにより高密度の
リード配線が可能になる。しかも、基板の裏面の端子
と、前記回路パターンとの接続状態の良否は、基板の上
方からスルーホールを覗き、吸い上げられた半田の有無
を確認するという簡単な外観検査により判定できる。

【０００９】

【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の第１の実施例に係る半導体
装置の使用状態を示す要部拡大断面図、図２は同全体平
面図、図３（ａ）は回路基板側の端子へのクリーム半田
塗布状態を示す要部拡大断面図、図３（ｂ）は回路基板
への半導体装置の移載状態を示す要部拡大断面図、図４
は湾曲した半導体装置の使用状態を示す要部拡大断面
図、図５（ａ）は表裏面に銅箔が形成された基板の要部
拡大断面図、図５（ｂ）はスルーホールが形成された基
板の要部拡大断面図、図５（ｃ）は基板の表面に銅めっ
きが施された状態を示す要部拡大断面図、図５（ｄ）は
エッチングレジスト膜の形成状態を示す基板の要部拡大
断面図、図６（ａ）はニッケルめっきが施された状態を
示す基板の要部拡大断面図、図６（ｂ）は金めっきが施
された状態を示す基板の要部拡大断面図、図６（ｃ）は
エッチングレジスト膜の除去状態を示す基板の要部拡大
断面図、図６（ｄ）はパターン回路形成用のエッチング
レジスト膜の形成状態を示す基板の要部拡大断面図、図
７（ａ）はパターン回路を形成した状態を示す基板の要
部拡大断面図、図７（ｂ）はエッチングレジスト膜の除
去状態を示す要部拡大断面図、図７（ｃ）はソルダーレ
ジスト膜の形成状態を示す基板の要部拡大断面図、図８
は本発明の他の実施態様に係る半導体装置の断面図、図
９は本発明の第２の実施例に係る半導体装置の基板の要
部拡大断面図である。

【００１０】まず、図１〜８に基づいて、本発明の第１
の実施例に係る半導体装置を説明する。図１、２に示す
ように、第１の実施例の半導体装置１０は、基板１１の
中央部に形成された素子収納部１２に半導体素子１３が
搭載され、半導体素子１３の端子１４と、基板１１の表
面に形成されたリードパターン１５のリード１６とがワ
イヤ１７により連結され、この半導体素子１３の搭載部
がモールド１８により樹脂封止されている。そして、半
導体装置１０においては、基板１１の外縁部に、基板１
１の表面のリードパターン１５と、基板１１の裏面の端
子１９とを電気的に接続する多数個のスルーホール２０
が形成され、そして各スルーホール２０の内周面に、一
端がリードパターン１５に接続され、他端が前記端子１
９となり、さらに内周面に酸化され難く濡れ性の良い導
電性金属の一例である金のめっき層２１が形成されてい
る。図７（ｃ）に示すように、スルーホール２０には、
内層から外層へ向かって、銅めっき層２２、ニッケルめ
っき層２３、金めっき層２１が積層されている。基板１
１の所定部分は、絶縁体であるソルダーレジスト膜３１
により被覆されている。

【００１１】続いて、本発明の第１の実施例に係る半導
体装置１０の使用にあっては、図３（ａ）に示すよう
に、回路基板２５の回路パターンの端子２６に、スクリ
ーン印刷によりクリーム半田２７を塗布する。次いで、
図３（ｂ）に示すように、半導体装置１０を吸着した図
外の移載ヘッドを、回路基板２５のボンディング位置上
へ移動させることにより、クリーム半田２７が塗布され
た端子２６に、それぞれ対応するスルーホール２０を合
致させ、それから移載ヘッドを下降させて、半導体装置
１０を回路基板２５上に搭載する。

【００１２】その後、この回路基板２５を図外のリフロ
ー装置へ送って加熱すると、クリーム半田２７の流動性
が良くなり、表面に酸化膜ができ難い濡れ性の良い金め
っき層２１が形成された基板１１の裏面の端子１９の表
面を伝って、毛細管現象により、内周面に同じ金めっき
層２１が形成された細いスルーホール２０内を吸い上げ
られるので（同図３（ｂ）参照）、回路基板２５への半
導体装置１０の接続に際して、従来のＢＧＡでは、リフ
ロー時に溶けた半田ボールが、半導体装置１０の自重に
より押し潰されて端子２６からはみ出し、隣接する他の
端子２６などの間で半田ブリッジが形成される虞れがあ
ったが、本手段ではクリーム半田２７の吸い上げにより
反対に接合部の半田２７′が細くなるので、このような
半田ブリッジはなくなる。これにより、リード間隔をよ
り狭ピッチにした高密度のリード配線が可能になる。実
際の実験では、従来のＢＧＡにおけるリードの狭ピッチ
化の限界は１ｍｍであったが、本手段では０．４ｍｍま
で狭くできた。なお、金めっき層２１の素材である金
は、前述したように酸化し難い素材であるので、実装ま
での搬送や保管などに時間がかかっても、表面に酸化膜
が形成され難く、金めっき層２１の良好な濡れ性は常に
確保される。

【００１３】また、従来の半田ボールの場合には、整列
器によるバンプ形成により半田ボールを設けていたの
で、製造工程数が増えて手間がかかっていたが、本手段
では、スルーホール２０のめっき工程まででよく、製造
が容易で低コスト化が図れ、不良品の発生率が低下す
る。しかも、このようなスルーホール２０を設けた半導
体装置１０としては、図１に示すような低部が放熱板１
２ａとなった素子収納部１２に半導体素子１３を搭載し
て樹脂封止したハイパワーパッケージに限らず、図８に
示すように、素子収納部のない基板５０上に半導体素子
１３を搭載し、その周囲を樹脂封止したエリアアレイパ
ッケージとすることもできる。さらに、実装に際して
も、スクリーン印刷により放熱板１２ａの下部にクリー
ム半田２７を印刷して、回路基板２５側へスルーホール
２０を介して半田付けすることにより、さらに放熱性の
良い実装ができる（図１参照）。さらにまた、スルーホ
ール２０と回路基板２５の端子２６との接続の良否は、
スルーホール２０の上方から光学カメラにより観察し
て、クリーム半田２７の吸い上げの有無を確認すれば判
定でき、これにより回路基板２５側との接続が簡単に外
観検査できる。

【００１４】図４に示すように、基板１１に反りがある
場合でも、その反りの分だけスルーホール２０内へのク
リーム半田２７の吸い上げ高さが低下するだけで、回路
基板２５側との接続状態は確保できる。この点におい
て、従来のＢＧＡには一つの問題があった。それは、基
板裏面に形成される半田ボールの大きさにかなりばらつ
きがあり、半田ボールの高さの差と、基板１１の反りと
いう二つの可変要素があって、半導体装置と回路基板と
の間で電気的な接続不良が起き易いことである。これに
対して、本手段ではクリーム半田２７の塗布手段に、前
述したような従来一般的に行なわれているスクリーン印
刷を採用すれば、クリーム半田２７の塗布厚がほぼ一定
になるので、さきほどの電気的な接続状態の良否を決定
する可変要素は基板１１の反りだけになり、より接続不
良の発生頻度を低下できる。

【００１５】ここで、図５〜７を参照して、実施例の半
導体装置１０の製造方法の一例を説明する。なお、ここ
ではサブトラクティブ製造法の一種であるパターンエッ
チングによる製造方法を示すが、これに限定されなくて
も、アディディブ製造方法など他の周知方法を採用して
も製造できるのは言うまでもない。図５（ａ）に示すよ
うに、例えばガラエポ板、プラスチック板または表面が
絶縁被膜により被われた金属板といった基板１１の表裏
面に銅箔２８を貼着などして形成し、次いで所定位置に
スルーホール２０を形成する（図５（ｂ）参照）。それ
から、スルーホール２０の内周面を含めて露出面全体に
銅めっき層２２を形成し（図５（ｃ）参照）、洗浄など
の後処理を行なった後、基板１１の表裏面にエッチング
レジスト膜２９を被せる（図５（ｄ）参照）。

【００１６】その後、図６（ａ）、（ｂ）に示すよう
に、露出されたスルーホール２０の銅めっき層２２上
に、順次、ニッケルめっき層２３、金めっき層２１を形
成し、それからエッチングレジスト膜２９を除去する
（図６（ｃ）参照）。続いて、スルーホール２０を塞い
だ状態で、基板１１の表裏面にリードパターン１５用の
エッチングレジスト膜３０を被せ（図６（ｄ）参照）、
露光処理を行なってリードパターン１５を形成し、現像
した後、溶剤により不要な銅めっき層２２や銅箔２８を
溶かす（図７（ａ）参照）。その後、このエッチングレ
ジスト膜３０を除去し（図７（ｂ）参照）、最後に基板
１１の表裏面の所定部分を、ソルダーレジスト膜３１で
被覆する（図７（ｃ）参照）。次に、スルーホール２０
の形成前に基板１１に設けられた素子収納部１２内に、
図外の移載ヘッドを用いて半導体素子１３を搭載し、同
じく図外のワイヤボンダにより半導体素子１３の端子１
４と、基板１１のリードパターン１５のリード１６とを
ワイヤ１７により連結し、さらに半導体素子１３の搭載
部を樹脂封止することにより半導体装置１０が製造され
る（図１参照）。

【００１７】次に、図９に基づいて、本発明の第２の実
施例に係る半導体装置４０を説明する。図９に示すよう
に、第２の実施例の半導体装置４０は、スルーホール２
０のパラジウムめっき層４１の表面に、さらに金めっき
層２１を形成したものである。このように、めっきされ
る濡れ性の良い導電性金属を、内層側のパラジウムと外
層側の金との二重めっきとしたので、スルーホール２０
の腐食性や濡れ性がさらに向上する。

【００１８】以上、本発明を説明したが、本発明はこれ
らの実施例に限定されるものではなく、要旨を逸脱しな
い範囲での設計などの変更があっても本発明に含まれ
る。

【００１９】

【発明の効果】請求項１記載の半導体装置においては、
このように回路パターンに一端が接続され、内周面に濡
れ性の良い導電性金属がめっきされたスルーホールを基
板に形成するようにしたので、従来のＢＧＡに比べて製
造が容易で低コスト化が図れ、また既存の表面実装ライ
ンによる実装が可能であると共に、より高密度のリード
配線も可能となる。しかも、実装後の半導体装置の裏面
端子と回路基板の回路パターンの端子との接続状態を簡
単に外観検査できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体装置の使用
状態を示す要部拡大断面図である。

【図２】同全体平面図である。

【図３】（ａ）回路基板側の端子へのクリーム半田塗布
状態を示す要部拡大断面図である。 （ｂ）回路基板への半導体装置の移載状態を示す要部拡
大断面図である。

【図４】湾曲した半導体装置の使用状態を示す要部拡大
断面図である。

【図５】（ａ）表裏面に銅箔が形成された基板の要部拡
大断面図である。 （ｂ）スルーホールが形成された基板の要部拡大断面図
である。 （ｃ）基板の表面に銅めっきが施された状態を示す要部
拡大断面図である。 （ｄ）エッチングレジスト膜の形成状態を示す基板の要
部拡大断面図である。

【図６】（ａ）ニッケルめっきが施された状態を示す基
板の要部拡大断面図である。 （ｂ）金めっきが施された状態を示す基板の要部拡大断
面図である。 （ｃ）エッチングレジスト膜の除去状態を示す基板の要
部拡大断面図である。 （ｄ）パターン回路形成用のエッチングレジスト膜の形
成状態を示す基板の要部拡大断面図である。

【図７】（ａ）パターン回路を形成した状態を示す基板
の要部拡大断面図である。 （ｂ）エッチングレジスト膜の除去状態を示す要部拡大
断面図である。 （ｃ）ソルダーレジスト膜の形成状態を示す基板の要部
拡大断面図である。

【図８】本発明の他の実施態様に係る半導体装置の断面
図である。

【図９】本発明の第２の実施例に係る半導体装置の基板
の要部拡大断面図である。

【符号の説明】

１０：半導体装置、１１：基板、１２：素子収納部、１
２ａ：放熱板、１３：半導体素子、１４：端子、１５：
リードパターン、１６：リード、１７：ワイヤ、１８：
モールド、１９：端子、２０：スルーホール、２１：金
めっき層、２２：銅めっき層、２３：ニッケルめっき
層、２５：回路基板、２６：端子、２７：クリーム半
田、２７′：半田、２８：銅箔、２９：エッチングレジ
スト膜、３０：エッチングレジスト膜、３１：ソルダー
レジスト膜、４０：半導体装置、４１：パラジウムめっ
き層、５０：基板

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 基板の表面に半導体素子が搭載されてい
   ると共に、その周辺には該半導体素子の端子に内部連結
   されたリードパターンが形成された半導体装置におい
   て、 前記基板にはスルーホールが形成されて、前記基板の表
   面のリードパターンと、前記基板の裏面の端子とが電気
   的に接続され、また少なくとも前記スルーホールの内周
   面および前記基板の裏面の端子の表面に、酸化し難く濡
   れ性の良い導電性金属がめっきされ、更に、前記酸化し
   難く濡れ性の良い導電性金属はパラジウムであって、そ
   の下層にニッケルがめっきされ、しかも前記導電性金属
   の表面には金めっきがなされていることを特徴とする半
   導体装置。