[go: up one dir, main page]

JP3060582B2 - Active matrix type fluorescent display tube and method of manufacturing the same - Google Patents

Active matrix type fluorescent display tube and method of manufacturing the same

Info

Publication number
JP3060582B2
JP3060582B2 JP3094613A JP9461391A JP3060582B2 JP 3060582 B2 JP3060582 B2 JP 3060582B2 JP 3094613 A JP3094613 A JP 3094613A JP 9461391 A JP9461391 A JP 9461391A JP 3060582 B2 JP3060582 B2 JP 3060582B2
Authority
JP
Japan
Prior art keywords
photoresist
switching element
display tube
matrix type
fluorescent display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3094613A
Other languages
Japanese (ja)
Other versions
JPH04324234A (en
Inventor
利幸 秋山
二郎 山本
賢二 世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3094613A priority Critical patent/JP3060582B2/en
Publication of JPH04324234A publication Critical patent/JPH04324234A/en
Application granted granted Critical
Publication of JP3060582B2 publication Critical patent/JP3060582B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタ制御型
蛍光表示パネルに関し、特に蛍光体層が電着法により形
成されているアクティブマトリクス型蛍光表示管に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor control type fluorescent display panel, and more particularly to an active matrix type fluorescent display tube in which a phosphor layer is formed by an electrodeposition method.

【0002】[0002]

【従来の技術】近年、表示デバイス技術の分野におい
て、各画素にスイッチング素子を集積し、各画素を制
御、駆動して表示性能の向上を図ろうとするアクティブ
マトリクス駆動方式が液晶表示デバイス(LCD)、蛍
光表示管(FIP)、エレクトロクロミック表示デバイ
ス(ECD)、エレクトロルミネッセントデバイス(E
LD)など広い分野で着目されている。LCDにおいて
は、アモルファスシリコン(a−Si)を活性層とする
薄膜トランジスタ(TFT)をスイッチング素子として
用いたアクティブマトリクス駆動型LCD(AM−LC
D)が概に量産、市販の段階である。蛍光表示管の分野
においても、TFTを用いたアクティブマトリクス駆動
型FIP(AM−FIP)が発表されている[ケー・セ
ラ他;“ジャパンディスプレイ′89 プロシーディン
グ”(K,Sera atel,“Japan Dis
play ′89 Proceedings”)、70
0頁(1989)]。
2. Description of the Related Art In recent years, in the field of display device technology, an active matrix drive system for integrating a switching element in each pixel and controlling and driving each pixel to improve display performance has been developed. , Fluorescent display tube (FIP), electrochromic display device (ECD), electroluminescent device (E
(LD). In the LCD, an active matrix drive type LCD (AM-LC) using a thin film transistor (TFT) having amorphous silicon (a-Si) as an active layer as a switching element.
D) is a stage of mass production and commercialization. In the field of fluorescent display tubes, an active matrix drive type FIP (AM-FIP) using a TFT has been announced [K. Sera et al., "Japan Display '89 Proceeding" (K, Sera atel, "Japan Dis").
play '89 Proceedings "), 70
0 (1989)].

【0003】一般にTFT,MIM(Metal−In
sulator−Metal)ダイオード等の薄膜素子
には、他の半導体素子と同様に、その表面に特性の安定
を図り、また外界からの影響を受けないようにするため
パッシベーション膜が形成されている。従来、パッシベ
ーション技術はアルカリイオン等の汚染に対する保護の
ための表面処理技術である。アルカリイオン(Na
+ 等)は種々の媒体を通してSiO2 膜表面に付着する
と、容易に内部へ拡散し、内部では電界にしたがって移
動し、pn接合のリーク電流の増加、しきい値の変動、
雑音の増加等、デバイス特性への影響が著しい。パッシ
ベーション処理を施すことにより、汚染は吸収または固
定されデバイスへの影響を取り除くことができる。以上
はMOS構造デバイスにおける特性安定化のためである
が、金属配線形成後の表面保護膜の形成もデバイス信頼
性の向上にとって必要なパッシベーション技術である。
このような表面保護膜としてのパッシベーション処理と
してはSiO2 等のガラス層、またはSi3 4等の絶
縁層をその表面に形成する方法が一般的である。また、
パッシベーション技術は、TFT,MIMダイオード等
の薄膜素子が表示デバイスの分野に応用されるに至り、
デバイス特性の向上、表面保護のためだけでなく、別の
次元での必要性も出て来ている。
In general, TFTs, MIMs (Metal-In)
As with other semiconductor devices, a passivation film is formed on the surface of a thin-film device such as a sul- lator-metal) diode in order to stabilize the characteristics and prevent the surface from being affected by the outside. Conventionally, the passivation technique is a surface treatment technique for protecting against contamination such as alkali ions. Alkali ion (Na
+ ) Is easily diffused into the inside when it adheres to the surface of the SiO 2 film through various media, moves inside according to the electric field, increases the leakage current of the pn junction, changes the threshold voltage,
The effect on device characteristics, such as an increase in noise, is significant. By performing the passivation process, the contamination is absorbed or fixed, and the influence on the device can be removed. Although the above is for stabilizing the characteristics of the MOS structure device, the formation of a surface protective film after the formation of the metal wiring is also a passivation technique necessary for improving device reliability.
As a passivation treatment as such a surface protective film, a method of forming a glass layer of SiO 2 or the like or an insulating layer of Si 3 N 4 or the like on the surface is general. Also,
Passivation technology has led to the application of thin film devices such as TFTs and MIM diodes to the field of display devices.
There is a need not only for improving device characteristics and protecting the surface, but also in another dimension.

【0004】AM−FIPにおいて、精細なマトリクス
状の蛍光面を形成する方法は蛍光体電着法が採られてい
る。蛍光体電着法は蛍光体粒子を分散させた有機溶媒中
に、蛍光体被着面と対向電極を侵し、対向電極に対し被
着面がマイナス電位となるように電圧を印加し、蛍光体
層を所望の被着面に形成させるというものである。
[0004] In AM-FIP, a phosphor electrodeposition method is employed as a method for forming a fine matrix phosphor screen. In the phosphor electrodeposition method, a voltage is applied to an organic solvent in which phosphor particles are dispersed, in which a phosphor-coated surface and a counter electrode are immersed, and a voltage is applied to the counter electrode so that the coated surface has a negative potential. A layer is formed on a desired adherend surface.

【0005】図3に示すようにP型チャネルTFT(P
ch−TFT)31をスイッチング素子として用いるA
M−FIPではゲート電極32、ソース電極33に対向
電極34に対してマイナス電位を印加し、P−chTF
T31をONさせることにより、蛍光体をドレイン電極
35上に被着させている。この際、デバイス表面に形成
されたSiO2 ,Si3 4 等のパッシベーション膜に
は、金属配線上への蛍光体の被着を防ぐ絶縁膜として性
能が必要とされる。
As shown in FIG. 3, a P-type channel TFT (P
ch-TFT) 31 as a switching element
In the M-FIP, a negative potential is applied to the gate electrode 32 and the source electrode 33 with respect to the counter electrode 34, and the P-ch TF
By turning on T31, the phosphor is deposited on the drain electrode 35. At this time, the passivation film formed of SiO 2 , Si 3 N 4 or the like formed on the device surface needs to have a performance as an insulating film for preventing the phosphor from being attached to the metal wiring.

【0006】[0006]

【発明が解決しようとする課題】上述のように、通常、
デバイス表面上に形成されるSi3 4 膜,SiO2
によるパッシベーション膜を電着法による蛍光面形成時
のマスクとして使用した場合、絶縁性が不充分となり、
パッシベーション膜上に金属配線のパターンに沿うよう
に蛍光体粒子が被着してしまうという問題点があった。
このような不要な蛍光体粒子の被着はその後の除去作業
が煩雑となる上、マトリクス内の狭小な空間に配設され
た配線上に被着した粒子については、その除去は事実上
不可能であり、不要な発光要因となり表示品位を劣化さ
せるものであった。
As mentioned above, usually,
When a passivation film made of a Si 3 N 4 film or a SiO 2 film formed on a device surface is used as a mask when forming a phosphor screen by an electrodeposition method, insulation becomes insufficient.
There has been a problem that the phosphor particles adhere to the passivation film along the pattern of the metal wiring.
Removal of such unnecessary phosphor particles complicates the subsequent removal operation, and it is virtually impossible to remove particles deposited on wiring arranged in a narrow space in the matrix. This causes unnecessary light emission and deteriorates display quality.

【0007】[0007]

【課題を解決するための手段】本発明によれば、真空外
囲器内部のガラス基板上にマトリクス状に配置・形成さ
れたスイッチング素子を具備し、前記スイッチング素子
の一電極上に電着法により形成された蛍光体層を電子線
で衝撃して発光させるアクティブマトリクス型蛍光表示
管において、前記制御素子のパッシベーション膜が窒化
シリコン層とフォトレジストの焼成膜の2層から構成さ
れている。
According to the present invention, there are provided switching elements arranged and formed in a matrix on a glass substrate inside a vacuum envelope, and an electrodeposition method is performed on one electrode of the switching element. In the active matrix type fluorescent display tube which emits light by impacting the phosphor layer formed by the method with an electron beam, the passivation film of the control element is composed of two layers of a silicon nitride layer and a fired film of photoresist.

【0008】[0008]

【実施例】次に本発明を図面を参照して説明する。図1
は本発明の一実施例のAM−FIPのスイッチング素子
に用いられる順スタガード型ポリシリコン(Poly−
Si)TFT部分の断面図である。ガラス基板11,1
1aで挟まれた空間は真空になっている。この空間にカ
ソードとグリッドを配置し、ガラス基板11の内面に金
属配線15と共にスイッチング素子と蛍光体17をマト
リクス状に配置・形成している。スイッチング素子を形
成するには、まず、ガラス基板11上にPoly−Si
層を形成し、このPoly−Si層にイオン注入を行
う。熱処理後、所定のパターニングを施し、ソース・ド
レイン層12を形成する。この上に真性Poly−Si
層を減圧気相成長(LP−CVD)法により成膜し、パ
ターニングを行い活性層13を形成し、さらにこの上に
ゲート絶縁膜14となる酸化シリコン(SiO2 )膜を
同じくLP−CVD法で成膜する。次にコンタクトホー
ルを開けクロニウム(Cr)及びアルミニウム(Al)
層を蒸着法により連続して成膜し、パターニングを行い
金属配線15を形成する。このようにして、形成された
デバイスの表面に窒化シリコン(Si3 4 )層16を
プラズマ気相成長(P−CVD)法により成膜し、ポリ
ケイ皮酸辺βビニロシエチルエステル系ネガ型フォトレ
ジストを用い、リソグラフィ技術によりパターニング
し、蛍光体被着面17aのみを露出させる。通常のプロ
セスでは、エッチング処理後、レジストは除去されるが
本発明では、エッチング後240℃,30分の大気中で
の熱処理によりレジストを焼きしめ、残留有機溶媒成分
を完全に除去する。この熱処理により、レジスト焼成膜
18は、有機溶媒中に蛍光体を分散させた電着法に対し
て不溶性となる。この後、露出した金属配線上に蛍光体
17を形成する。このようにして、得られたSi3 4
層とフォトレジスト焼成膜の2層をパッシベーション膜
とすることにより、電着時金属配線と電着液とを完全に
絶縁することが可能となり、金属配線上のパッシベーシ
ョン膜上に蛍光体粒子が被着することを防ぐことができ
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG.
Is a forward staggered type polysilicon (Poly-type) used for an AM-FIP switching element according to an embodiment of the present invention.
(Si) It is sectional drawing of a TFT part. Glass substrate 11, 1
The space between 1a is evacuated. The cathode and the grid are arranged in this space, and the switching elements and the phosphors 17 are arranged and formed in a matrix on the inner surface of the glass substrate 11 together with the metal wiring 15. To form a switching element, first, a Poly-Si
A layer is formed, and ion implantation is performed on the Poly-Si layer. After the heat treatment, predetermined patterning is performed to form the source / drain layers 12. On top of this, intrinsic Poly-Si
The layer is formed by a low pressure vapor phase epitaxy (LP-CVD) method, and is patterned to form an active layer 13. A silicon oxide (SiO 2 ) film serving as a gate insulating film 14 is further formed thereon by the LP-CVD method. To form a film. Next, a contact hole is opened and chromium (Cr) and aluminum (Al)
The layers are continuously formed by a vapor deposition method, and are patterned to form the metal wiring 15. On the surface of the device thus formed, a silicon nitride (Si 3 N 4 ) layer 16 is formed by a plasma-enhanced chemical vapor deposition (P-CVD) method, and a polycinnamic acid side β-vinyloxyethyl ester negative type is formed. Using a photoresist, patterning is performed by a lithography technique to expose only the phosphor-coated surface 17a. In a normal process, the resist is removed after the etching process. However, in the present invention, the resist is baked by heat treatment in the air at 240 ° C. for 30 minutes after the etching to completely remove the residual organic solvent component. By this heat treatment, the fired resist film 18 becomes insoluble in the electrodeposition method in which the phosphor is dispersed in the organic solvent. After that, the phosphor 17 is formed on the exposed metal wiring. Thus, the obtained Si 3 N 4
By using the passivation film as the two layers, the layer and the photoresist baked film, it is possible to completely insulate the metal wiring and the electrodeposition solution during electrodeposition, and the phosphor particles are coated on the passivation film on the metal wiring. Wearing can be prevented.

【0009】なお、上記以外の点、例えば、ガラス基板
11,11aの接着、カソード、アノードの配置・形成
等は従来と同じであるので、これらの説明は省略する。
The other points, such as the adhesion of the glass substrates 11 and 11a and the arrangement and formation of the cathode and anode, are the same as those in the prior art, and therefore the description thereof is omitted.

【0010】図2は本発明の第2の実施例の逆スタガー
ド型Poly−SiTFT部分の断面図である。その他
の部分は図示省略した。このSiTFTを形成するに
は、まず、ガラス基板21上にCrを蒸着し、パターニ
ングしてゲート電極22を形成する。次にゲート絶縁層
23としてSiO2 層をLP−CVD法により形成した
後、続いて活性層24となるPoly−Si層を同じく
LP−CVDにより形成する。Poly−Si層を島状
にパターニングした後、イオン注入を行い、ソース・ド
レイン領域25を形成する。続いてCr膜を蒸着し、パ
ターニングして金属配線26を形成することにより逆ス
タガード型Poly−SiTFTが完成する。このよう
にして形成されたデバイスの表面にSi3 4 層27を
P−CVD法により成膜し、環化ゴム−アジド系ネガ型
フォトレジストを用い、リソグラフィ技術によりパター
ニングし、蛍光体被着面28のみを露出させる。続い
て、レジストを300℃,30分大気中で熱処理し、残
留有機溶媒成分を除去し、電着法に対し不溶性のレジス
ト焼成膜29を完成させる。なお、第1,第2の実施例
で用いたフォトレジスト以外にい油溶性フォトレジスト
であるポリビニルシンナミリデンアセタート系,0−ナ
フトキノンジアジド系のフォトレジストを使用すること
もできる。このようにして得られたSi3 4 層とフォ
トレジスト焼成膜の2層をパッシベーション膜とするこ
とにより、第1の実施例同様、電着時、金属配線と電着
液とを完全に絶縁することが可能となり、金属配線上の
パッシベーション膜上に蛍光体粒子が被着することを防
ぐことができる。
FIG. 2 is a sectional view of an inverted staggered type Poly-Si TFT according to a second embodiment of the present invention. Other parts are not shown. To form this SiTFT, first, Cr is deposited on a glass substrate 21 and patterned to form a gate electrode 22. Next, after a SiO 2 layer is formed as the gate insulating layer 23 by the LP-CVD method, a Poly-Si layer to be the active layer 24 is formed by the LP-CVD method. After patterning the Poly-Si layer in an island shape, ion implantation is performed to form source / drain regions 25. Subsequently, a Cr film is deposited and patterned to form the metal wiring 26, thereby completing the inverted staggered type Poly-Si TFT. On the surface of the device thus formed, a Si 3 N 4 layer 27 is formed by a P-CVD method, and is patterned by lithography using a cyclized rubber-azide negative photoresist, and a phosphor is deposited. Only the surface 28 is exposed. Subsequently, the resist is heat-treated in the air at 300 ° C. for 30 minutes to remove residual organic solvent components, thereby completing a resist fired film 29 which is insoluble in the electrodeposition method. In addition to the photoresists used in the first and second embodiments, it is also possible to use an oil-soluble photoresist such as a polyvinyl cinnamylidene acetate-based photoresist or a 0-naphthoquinonediazide-based photoresist. By using the thus obtained two layers of the Si 3 N 4 layer and the photoresist baked film as the passivation film, the metal wiring and the electrodeposition liquid are completely insulated during the electrodeposition as in the first embodiment. It is possible to prevent phosphor particles from being attached to the passivation film on the metal wiring.

【0011】[0011]

【発明の効果】以上説明したように、本発明では、AM
−FIPにおけるスイッチング素子のパッシベーション
膜をSi3 4 層とフォトレジストの焼成膜の2層によ
り構成したので電着時、金属配線と電着液とを完全に絶
縁することが可能となり、金属配線上のパッシベーショ
ン膜上に蛍光体粒子が被着することを防ぐ事ができると
いう効果を有する。これにより、不要な発光要素のな
い、表示品位の優れたアクティブマトリクス型蛍光表示
管を提供できる。
As described above, according to the present invention, the AM
During electrodeposition since the passivation film of the switching element is constituted by two layers of sintered film the Si 3 N 4 layer and the photoresist in -fip, it is possible to completely isolate the metal wiring and the electrodeposition solution, the metal wires This has an effect that phosphor particles can be prevented from adhering to the passivation film thereon. This makes it possible to provide an active matrix type fluorescent display tube with excellent display quality without unnecessary light emitting elements.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の順スタガ型Poly−Si
TFTの断面図。
FIG. 1 shows a forward staggered type Poly-Si according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view of a TFT.

【図2】本発明の第2の実施例の逆スタガ型Poly−
SiTFTの断面図。
FIG. 2 is an inverted staggered type Poly- according to a second embodiment of the present invention.
Sectional drawing of a SiTFT.

【図3】P−chTFTを制御素子とした場合の蛍光体
電着法の説明図である。
FIG. 3 is an explanatory diagram of a phosphor electrodeposition method when a P-ch TFT is used as a control element.

【符号の説明】[Explanation of symbols]

11,21 ガラス基板 12 ソース・ドレイン層 13,24 活性層 14,23 ゲート絶縁層 15,26 金属配線 16,27 Si3 4 層 17a,28 蛍光体被着面 18,29 レジスト焼成膜 22,32 ゲート電極 25 ソース・ドレイン領域 31 Pch−TFT 33 ソース電極 34 対向電極 35 ドレイン電極11, 21 Glass substrate 12 Source / drain layer 13, 24 Active layer 14, 23 Gate insulating layer 15, 26 Metal wiring 16, 27 Si 3 N 4 layer 17a, 28 Phosphor-coated surface 18, 29 Resist baking film 22, 32 Gate electrode 25 Source / drain region 31 Pch-TFT 33 Source electrode 34 Counter electrode 35 Drain electrode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−294328(JP,A) 特開 昭61−198531(JP,A) 特開 昭51−38864(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 31/15 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-294328 (JP, A) JP-A-61-198531 (JP, A) JP-A-51-38864 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01J 31/15

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 真空外囲器内部のガラス基板上にマトリ
クス状に配置・形成されたスイッチング素子を備え、前
記スイッチング素子の一電極上に電着法により形成され
た螢光体層を備え、前記螢光体を電子線で衝撃して発光
させるアクティブマトリクス型螢光表示管において、前
記スイッチング素子のパッシベーション膜が窒化シリコ
ン層とフォトレジストの有機溶媒成分を除去して焼きし
めた絶縁性のフォトレジスト焼成膜の2層から構成さ
れていることを特徴とするアクティブマトリクス型螢光
表示管。
A switching element arranged and formed in a matrix on a glass substrate inside a vacuum envelope; and a phosphor layer formed by electrodeposition on one electrode of the switching element. In an active matrix type fluorescent display tube in which the phosphor is irradiated with an electron beam to emit light, a passivation film of the switching element is baked by removing an organic solvent component of a silicon nitride layer and a photoresist.
The active matrix type fluorescent display tube which is characterized by being composed of two layers meta insulating photoresist baked film.
【請求項2】 フォトレジストに環化ゴムーアジド系ネ
ガ型フォトレジストを用いた請求項1記載のアクティプ
マトリクス型螢光表示管。
2. A cyclized rubber-azide based photoresist is used as a photoresist.
The actip according to claim 1, wherein a moth-shaped photoresist is used.
Matrix type fluorescent display tube.
【請求項3】 スイッチング素子をガラス基板上にマト
リクス状に配置・形成する工程と、ガラス基板上に前記
スイッチング素子を覆う窒化シリコン層を成膜後、前記
窒化シリコン層上にフォトレジストを成膜・パターニン
グし、パターニングしたフォトレジストをマスクにして
前記窒化シリコン層をエッチングした後、熱処理により
前記レジスト中の残留有機溶媒成分を除去して前記レジ
ストを焼きしめ、前記スイッチング素子上に窒化シリコ
ン層とフォトレジスト焼成膜の2層から成るパッシべー
ション膜を形成する工程と、前記スイッチング素子に接
続し、前記パッシベーション膜に覆われないで露出した
金属配線部分に螢光体層を電着法により形成する工程と
を有することを特徴とするアクティプマトリクス型螢光
表示管の製造方法。
3. A switching element mounted on a glass substrate.
Arranging and forming in a liquefied form; and
After forming a silicon nitride layer covering the switching element,
Photoresist is deposited and patterned on silicon nitride layer
Using the patterned photoresist as a mask
After etching the silicon nitride layer, by heat treatment
The residual organic solvent component in the resist is removed to remove the resist.
Bake the silicon nitride on the switching element.
Passivator consisting of two layers:
Forming a switching film and contacting the switching element.
And exposed without being covered by the passivation film
A step of forming a phosphor layer on a metal wiring portion by an electrodeposition method;
Active matrix type fluorescence characterized by having
Display tube manufacturing method.
【請求項4】 フォトレジストに環化ゴムーアジド系ネ
ガ型フォトレジストを用いた請求項3記載のアクティプ
マトリクス型螢光表示管の製造方法。
4. A cyclized rubber-azide based photoresist is used as a photoresist.
The actip according to claim 3, wherein a moth-shaped photoresist is used.
Manufacturing method of matrix type fluorescent display tube.
JP3094613A 1991-04-25 1991-04-25 Active matrix type fluorescent display tube and method of manufacturing the same Expired - Lifetime JP3060582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3094613A JP3060582B2 (en) 1991-04-25 1991-04-25 Active matrix type fluorescent display tube and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3094613A JP3060582B2 (en) 1991-04-25 1991-04-25 Active matrix type fluorescent display tube and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH04324234A JPH04324234A (en) 1992-11-13
JP3060582B2 true JP3060582B2 (en) 2000-07-10

Family

ID=14115103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3094613A Expired - Lifetime JP3060582B2 (en) 1991-04-25 1991-04-25 Active matrix type fluorescent display tube and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3060582B2 (en)

Also Published As

Publication number Publication date
JPH04324234A (en) 1992-11-13

Similar Documents

Publication Publication Date Title
US11139364B2 (en) Display panel and method of producing same
CN1311563C (en) Thin film transistor and method for manufacturing the same
US6864134B1 (en) Manufacturing method of thin film transistor substrate
US8975145B2 (en) Method for manufacturing a display panel
US20050110021A1 (en) Active matrix organic light emitting display (OLED) and method of fabrication
KR20110055936A (en) Array substrate and its manufacturing method
WO2004075607A1 (en) Organic el element and production method therefor
JP2005183388A (en) Field emission device, display device using the same, and manufacturing method thereof
JP2007017972A (en) Thin film transistor substrate and manufacturing method thereof
KR20030095765A (en) Organic electroluminescent device
JP2005174930A (en) Field emission device, display device using the same, and manufacturing method thereof
US8815692B2 (en) Thin film transistor array substrate and method for manufacturing the same
JP3060582B2 (en) Active matrix type fluorescent display tube and method of manufacturing the same
WO2012005030A1 (en) Thin film transistor, method for manufacturing same, and display device
KR20100123535A (en) Method of fabricating array substrate
WO2018163287A1 (en) Method for manufacturing active matrix substrate, method for manufacturing organic el display device, and active matrix substrate
KR100539583B1 (en) Method for crystallizing Silicon and method for manufacturing Thin Film Transistor (TFT) using the same
US20130015453A1 (en) Display device, thin-film transistor used for display device, and method of manufacturing thin-film transistor
WO2018158840A1 (en) Method for manufacturing active matrix substrate and method for manufacturing organic el display device
CN114613815B (en) Display panel and manufacturing method thereof
US20240237431A9 (en) Oled display panel and manufacturing method thereof
JP2001274409A (en) Semiconductor device and display using the same
JPH09129890A (en) Polycrystalline semiconductor tft, its manufacture, and tft substrate
KR100258174B1 (en) Field emission device with stable electron emissions and its fabrication method
KR100637166B1 (en) Manufacturing Method of Flat Panel Display

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000328