JP3053658B2 - 電圧／パルス幅変調回路 - Google Patents
電圧／パルス幅変調回路Info
- Publication number
- JP3053658B2 JP3053658B2 JP3037531A JP3753191A JP3053658B2 JP 3053658 B2 JP3053658 B2 JP 3053658B2 JP 3037531 A JP3037531 A JP 3037531A JP 3753191 A JP3753191 A JP 3753191A JP 3053658 B2 JP3053658 B2 JP 3053658B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- output
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 19
- 238000005286 illumination Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000003079 width control Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
- G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S315/00—Electric lamp and discharge devices: systems
- Y10S315/04—Dimming circuit for fluorescent lamps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Measurement Of Current Or Voltage (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、蛍光表示管等の電子表
示装置の輝度調整等のために用いられる電圧／パルス幅
変調回路に関するものである。
示装置の輝度調整等のために用いられる電圧／パルス幅
変調回路に関するものである。
【０００２】
【従来の技術】例えば、自動車内にはオーディオ装置等
の電子表示装置が設けられているが、自動車の夜間走行
時において、その電子表示装置の輝度を運転者が任意に
設定する方法として、電子表示装置の表示器の各セグメ
ントに接続されている駆動出力のパルス幅を制御して輝
度を設定する方法がある。このパルス幅制御方法におい
て輝度制御用電圧入力を所定のパルス幅に変換するため
に種々の電圧／パルス幅変調回路が提案されている。
の電子表示装置が設けられているが、自動車の夜間走行
時において、その電子表示装置の輝度を運転者が任意に
設定する方法として、電子表示装置の表示器の各セグメ
ントに接続されている駆動出力のパルス幅を制御して輝
度を設定する方法がある。このパルス幅制御方法におい
て輝度制御用電圧入力を所定のパルス幅に変換するため
に種々の電圧／パルス幅変調回路が提案されている。
【０００３】従来、この種の分野の技術としては、特開
昭６３−２１９２２２号公報等に記載されるものがあっ
た。図２は、上記文献に記載された従来の電圧／パルス
幅変調回路の一構成例を示す構成ブロック図である。こ
の電圧／パルス幅変調回路は、パルス幅変調制御電圧
（以下、ＰＷＭ制御電圧という）Ｓ１を入力するための
入力端子１、基準周波数信号Ｓ２入力用の入力端子２、
及びパルス幅変調出力信号（以下、ＰＷＭ出力信号とい
う）Ｖａ出力用の出力端子３を有している。入力端子１
は、電圧比較器４の（＋）入力側を介して出力端子３に
接続されている。一方、入力端子２は、カウンタ５を介
して例えば６ビットのディジタル／アナログ（以下、Ｄ
／Ａという）変換器６の入力端子６ａに接続されてい
る。Ｄ／Ａ変換器６は、入力端子６ａに供給されるカウ
ンタ５の出力をアナログ信号に変換して出力端子６ｂか
ら出力する回路であり、その出力端子６ｂには、電圧比
較器４の（−）入力側が接続されている。さらに、入力
端子１の外部側にはＰＷＭ制御電圧Ｓ１を供給するため
の入力回路１０が接続されている。この入力回路１０
は、入力側が（＋）側バッテリ電圧ＶＩに接続された夜
間照明用のスイッチ１１を有し、該スイッチ１１の出力
側には可変抵抗１２及び分圧抵抗１３，１４が接続され
ている。そして、分圧抵抗１３，１４の接続点が入力端
子１に接続されている。一方、入力端子２の外部側に
は、周波数が例えば３２．７６８ＫＨｚの基準周波数信
号Ｓ２を供給する発振回路２０が接続されている。さら
に、スイッチ１１の出力側が、スイッチ１１のオフ状態
検出用の検出回路３０を介して、出力端子３と共に２入
力ＯＲゲート４０の入力側に接続され、そのＯＲゲート
４０の出力側からＰＷＭ出力信号Ｖａ（即ち、Ｖｏｓ）
が出力されるようになっている。
昭６３−２１９２２２号公報等に記載されるものがあっ
た。図２は、上記文献に記載された従来の電圧／パルス
幅変調回路の一構成例を示す構成ブロック図である。こ
の電圧／パルス幅変調回路は、パルス幅変調制御電圧
（以下、ＰＷＭ制御電圧という）Ｓ１を入力するための
入力端子１、基準周波数信号Ｓ２入力用の入力端子２、
及びパルス幅変調出力信号（以下、ＰＷＭ出力信号とい
う）Ｖａ出力用の出力端子３を有している。入力端子１
は、電圧比較器４の（＋）入力側を介して出力端子３に
接続されている。一方、入力端子２は、カウンタ５を介
して例えば６ビットのディジタル／アナログ（以下、Ｄ
／Ａという）変換器６の入力端子６ａに接続されてい
る。Ｄ／Ａ変換器６は、入力端子６ａに供給されるカウ
ンタ５の出力をアナログ信号に変換して出力端子６ｂか
ら出力する回路であり、その出力端子６ｂには、電圧比
較器４の（−）入力側が接続されている。さらに、入力
端子１の外部側にはＰＷＭ制御電圧Ｓ１を供給するため
の入力回路１０が接続されている。この入力回路１０
は、入力側が（＋）側バッテリ電圧ＶＩに接続された夜
間照明用のスイッチ１１を有し、該スイッチ１１の出力
側には可変抵抗１２及び分圧抵抗１３，１４が接続され
ている。そして、分圧抵抗１３，１４の接続点が入力端
子１に接続されている。一方、入力端子２の外部側に
は、周波数が例えば３２．７６８ＫＨｚの基準周波数信
号Ｓ２を供給する発振回路２０が接続されている。さら
に、スイッチ１１の出力側が、スイッチ１１のオフ状態
検出用の検出回路３０を介して、出力端子３と共に２入
力ＯＲゲート４０の入力側に接続され、そのＯＲゲート
４０の出力側からＰＷＭ出力信号Ｖａ（即ち、Ｖｏｓ）
が出力されるようになっている。
【０００４】図３は、図２中のＤ／Ａ変換器６の構成例
を示す回路図である。
を示す回路図である。
【０００５】このＤ／Ａ変換器６は、８ビット入力２o
〜２7 の入力端子６ａ及び出力端子ＯＵＴ０〜１，ＯＵ
Ｔ２〜６３，ＯＵＴ６４〜２５５を有しカウンタ５の出
力を解読するデコーダ６ｃと、該デコーダ６ｃの各出力
端子ＯＵＴ０〜１，ＯＵＴ２〜６３，ＯＵＴ６４〜２５
５から出力される信号に基づき開閉制御されるアナログ
スイッチ６ｃ−１〜６ｃ−６４と、基準電位Ｖｆと接地
電位との間に直列接続されると共に各接続点がアナログ
スイッチ６ｃ−１〜６ｃ−６４の一端にそれぞれ接続さ
れた分圧抵抗６ｄ−１〜６ｄ−６４とで、構成されてい
る。なお、デコーダ６ｃの出力端子ＯＵＴ０〜１からは
信号Ｓ６−１が、出力端子ＯＵＴ６４〜２５５からは信
号Ｓ６−２がそれぞれ出力されるようになっている。
〜２7 の入力端子６ａ及び出力端子ＯＵＴ０〜１，ＯＵ
Ｔ２〜６３，ＯＵＴ６４〜２５５を有しカウンタ５の出
力を解読するデコーダ６ｃと、該デコーダ６ｃの各出力
端子ＯＵＴ０〜１，ＯＵＴ２〜６３，ＯＵＴ６４〜２５
５から出力される信号に基づき開閉制御されるアナログ
スイッチ６ｃ−１〜６ｃ−６４と、基準電位Ｖｆと接地
電位との間に直列接続されると共に各接続点がアナログ
スイッチ６ｃ−１〜６ｃ−６４の一端にそれぞれ接続さ
れた分圧抵抗６ｄ−１〜６ｄ−６４とで、構成されてい
る。なお、デコーダ６ｃの出力端子ＯＵＴ０〜１からは
信号Ｓ６−１が、出力端子ＯＵＴ６４〜２５５からは信
号Ｓ６−２がそれぞれ出力されるようになっている。
【０００６】図４は図２の信号波形図であり、この図４
を参照しつつ図２の動作を説明する。
を参照しつつ図２の動作を説明する。
【０００７】まず、自動車のイグニッションキーをオン
状態とし、続いて電子表示装置の電源をオン状態にする
と図２の回路に電源が供給され、発振回路２０が発振を
行って周波数３２．７６８ＫＨｚの基準周波数信号Ｓ２
を出力し、それを入力端子２を通してカウンタ５へ供給
する。カウンタ５はカウント値０〜２５５までのカウン
ト動作を連続的に行い、その出力をＤ／Ａ変換器６の入
力端子６ａへ与える。Ｄ／Ａ変換器６ではデコーダ６ｃ
によってカウント値に対応した出力端子ＯＵＴ０〜１，
ＯＵＴ２〜６３，ＯＵＴ６４〜２５５を順次選択し、選
択した出力端子ＯＵＴ０〜１，ＯＵＴ２〜６３，ＯＵＴ
６４〜２５５を通してアナログスイッチ６ｃ−１〜６ｃ
−６４を順次オン状態にする。その結果、分圧抵抗６ｄ
−１〜６ｄ−６４で設定された電圧の信号Ｓ３が出力端
子６ｂへ出力される。この様に、Ｄ／Ａ変換器６はアナ
ログスイッチ６ｃ−１〜６ｃ−６４の選択動作を連続的
に行い、図４のような波形の信号Ｓ３を出力し、電圧比
較器４の（−）入力側に供給する。
状態とし、続いて電子表示装置の電源をオン状態にする
と図２の回路に電源が供給され、発振回路２０が発振を
行って周波数３２．７６８ＫＨｚの基準周波数信号Ｓ２
を出力し、それを入力端子２を通してカウンタ５へ供給
する。カウンタ５はカウント値０〜２５５までのカウン
ト動作を連続的に行い、その出力をＤ／Ａ変換器６の入
力端子６ａへ与える。Ｄ／Ａ変換器６ではデコーダ６ｃ
によってカウント値に対応した出力端子ＯＵＴ０〜１，
ＯＵＴ２〜６３，ＯＵＴ６４〜２５５を順次選択し、選
択した出力端子ＯＵＴ０〜１，ＯＵＴ２〜６３，ＯＵＴ
６４〜２５５を通してアナログスイッチ６ｃ−１〜６ｃ
−６４を順次オン状態にする。その結果、分圧抵抗６ｄ
−１〜６ｄ−６４で設定された電圧の信号Ｓ３が出力端
子６ｂへ出力される。この様に、Ｄ／Ａ変換器６はアナ
ログスイッチ６ｃ−１〜６ｃ−６４の選択動作を連続的
に行い、図４のような波形の信号Ｓ３を出力し、電圧比
較器４の（−）入力側に供給する。
【０００８】次に、自動車の夜間走行において夜間照明
用スイッチ１１がオン状態となると、バッテリー電圧Ｖ
Ｉが可変抵抗１２に供給され、その可変抵抗１２の抵抗
値に対応した電圧が分圧抵抗１３，１４に印加される。
分圧抵抗１３，１４の接続点の電圧は、ＰＷＭ制御電圧
Ｓ１の形で入力端子１を通して電圧比較器４の（＋）入
力側に供給される。ＰＷＭ制御電圧Ｓ１は、可変抵抗１
２の調節により、図４の信号Ｓ１−１，Ｓ１−２に示す
ように、その電圧レベルが変化する。
用スイッチ１１がオン状態となると、バッテリー電圧Ｖ
Ｉが可変抵抗１２に供給され、その可変抵抗１２の抵抗
値に対応した電圧が分圧抵抗１３，１４に印加される。
分圧抵抗１３，１４の接続点の電圧は、ＰＷＭ制御電圧
Ｓ１の形で入力端子１を通して電圧比較器４の（＋）入
力側に供給される。ＰＷＭ制御電圧Ｓ１は、可変抵抗１
２の調節により、図４の信号Ｓ１−１，Ｓ１−２に示す
ように、その電圧レベルが変化する。
【０００９】電圧比較器４はＤ／Ａ変換器６の出力信号
Ｓ３とＰＷＭ制御電圧Ｓ１（Ｓ１−１，Ｓ１−２）との
大小比較を行い、それに応じたＰＷＭ出力信号Ｖａを生
成して出力端子３へ出力する。ＰＷＭ出力信号Ｖａは、
Ｓ１≧Ｓ３の区間が“Ｈ”レベルとなり、Ｓ１≦Ｓ３の
区間が“Ｌ”レベルとなる。そして、図４から明らかな
ように、可変抵抗１２を調節することにより、ＰＷＭ制
御電圧Ｓ１−１，Ｓ１−２に応じたデューティ比を有す
るＰＷＭ出力信号Ｖａが生成される。
Ｓ３とＰＷＭ制御電圧Ｓ１（Ｓ１−１，Ｓ１−２）との
大小比較を行い、それに応じたＰＷＭ出力信号Ｖａを生
成して出力端子３へ出力する。ＰＷＭ出力信号Ｖａは、
Ｓ１≧Ｓ３の区間が“Ｈ”レベルとなり、Ｓ１≦Ｓ３の
区間が“Ｌ”レベルとなる。そして、図４から明らかな
ように、可変抵抗１２を調節することにより、ＰＷＭ制
御電圧Ｓ１−１，Ｓ１−２に応じたデューティ比を有す
るＰＷＭ出力信号Ｖａが生成される。
【００１０】
【発明が解決しようとする課題】しかしながら、上記構
成の電圧／パルス幅変調回路では、次のような課題があ
った。基準周波数信号Ｓ２を例えば８ビットバイナリー
カウンタ５で分周し、その出力８ビットをＤ／Ａ変換器
６の８ビット入力に供給しているために、図５で示すよ
うにＤ／Ａ変換器６が一定の電圧を出力している期間ｔ
は、カウンタ５に供給される基準周波数信号Ｓ２の１周
期と等しくなり、この期間ｔは、Ｄ／Ａ変換器６の全出
力状態に対して一定である。したがって、ＰＷＭ出力信
号Ｖａは、ＰＷＭ出力信号Ｖａのデューティ比に関係な
く、時間ｔのステップで変化する。このため、例えば、
デューティ比を１〜２５％にした回路において、図５の
符号Ｑに示すようにＰＷＭ制御電圧Ｓ１がＤ／Ａ変換器
６の出力信号Ｓ３と同じ値になった場合、電圧比較器４
の出力であるＰＷＭ出力信号Ｖａは不安定となり、波形
Ｖａ−１または波形Ｖａ−２のＰＷＭ出力信号Ｖａを生
成することになる。その結果、デューティ比が低い場合
に、例えば図５に示されるようなＰＷＭ制御電圧Ｓ１が
入力されたときには、波形Ｖａ−１のデューティ比は
１．５６％（４／２５６）、波形Ｖａ−２のデューティ
比は１．９５％（５／２５６）となり、波形Ｖａ−１に
対する波形Ｖａ−２のデューティ比の変化率は、２５％
となる。例えば、この回路が自動車内の電子表示装置に
使用された場合、雑音レベルの高い環境下であるため、
ＰＷＭ制御電圧Ｓ１に雑音が重畳され、ＰＷＭ出力信号
Ｖａは、波形Ｖａ−１，Ｖａ−２が繰り返される。この
場合、前述したように変化率が２５％もあるため、蛍光
表示管等をＰＷＭ出力信号Ｖａにより駆動した場合に
は、波形Ｖａ−１のＰＷＭ出力信号Ｖａで駆動されたと
きの輝度と波形Ｖａ−２のＰＷＭ出力信号Ｖａで駆動さ
れたときの輝度とに大きな差が生じ、人間の目には輝度
の差が判別できるちらつき現象となる。これが表示装置
の表示品質を著しく低下する原因となっていた。
成の電圧／パルス幅変調回路では、次のような課題があ
った。基準周波数信号Ｓ２を例えば８ビットバイナリー
カウンタ５で分周し、その出力８ビットをＤ／Ａ変換器
６の８ビット入力に供給しているために、図５で示すよ
うにＤ／Ａ変換器６が一定の電圧を出力している期間ｔ
は、カウンタ５に供給される基準周波数信号Ｓ２の１周
期と等しくなり、この期間ｔは、Ｄ／Ａ変換器６の全出
力状態に対して一定である。したがって、ＰＷＭ出力信
号Ｖａは、ＰＷＭ出力信号Ｖａのデューティ比に関係な
く、時間ｔのステップで変化する。このため、例えば、
デューティ比を１〜２５％にした回路において、図５の
符号Ｑに示すようにＰＷＭ制御電圧Ｓ１がＤ／Ａ変換器
６の出力信号Ｓ３と同じ値になった場合、電圧比較器４
の出力であるＰＷＭ出力信号Ｖａは不安定となり、波形
Ｖａ−１または波形Ｖａ−２のＰＷＭ出力信号Ｖａを生
成することになる。その結果、デューティ比が低い場合
に、例えば図５に示されるようなＰＷＭ制御電圧Ｓ１が
入力されたときには、波形Ｖａ−１のデューティ比は
１．５６％（４／２５６）、波形Ｖａ−２のデューティ
比は１．９５％（５／２５６）となり、波形Ｖａ−１に
対する波形Ｖａ−２のデューティ比の変化率は、２５％
となる。例えば、この回路が自動車内の電子表示装置に
使用された場合、雑音レベルの高い環境下であるため、
ＰＷＭ制御電圧Ｓ１に雑音が重畳され、ＰＷＭ出力信号
Ｖａは、波形Ｖａ−１，Ｖａ−２が繰り返される。この
場合、前述したように変化率が２５％もあるため、蛍光
表示管等をＰＷＭ出力信号Ｖａにより駆動した場合に
は、波形Ｖａ−１のＰＷＭ出力信号Ｖａで駆動されたと
きの輝度と波形Ｖａ−２のＰＷＭ出力信号Ｖａで駆動さ
れたときの輝度とに大きな差が生じ、人間の目には輝度
の差が判別できるちらつき現象となる。これが表示装置
の表示品質を著しく低下する原因となっていた。
【００１１】このちらつき現象をなくすためには前述し
たＰＷＭ出力信号Ｖａの変化ステットプ（時間ｔ）を短
くする必要がある。例えば、蛍光表示管の場合には、前
記ちらつき現象を抑止するためには、ＰＷＭ出力信号Ｖ
ａの変化率がデューティ比に対して１０％以内に抑える
必要がある。これを実現するためには、基準周波数信号
Ｓ２の周波数を高くし、カウンタ５のビット数を増加さ
せることにより前記期間ｔを短くすることが重要とな
る。ところが、期間ｔを短くすることにより１２８Ｈｚ
のＰＷＭ出力信号Ｖａを得るためには、Ｄ／Ａ変換器６
のデコーダ６ｃの出力数、アナログスイッチ６ｃ−１，
…、及び分圧抵抗６ｄ−１，…の数を増加させねばなら
ない。このため、本回路を集積回路上に実現した場合に
は、チップサイズが増大し、コスト面で不利となる。ま
た、デューティ比が高くなった場合には、ＰＷＭ出力信
号Ｖａの変化ステップが小さくなってしまうため、可変
抵抗１２の調節を大きく行わなければ輝度が変化しない
という実用上の問題点が生ずる。本発明は前記従来技術
の持っていた課題として、蛍光表示間等に使用した場合
にその表示品質が低下する等の点について解決した電圧
／パルス幅変調回路を提供するものである。
たＰＷＭ出力信号Ｖａの変化ステットプ（時間ｔ）を短
くする必要がある。例えば、蛍光表示管の場合には、前
記ちらつき現象を抑止するためには、ＰＷＭ出力信号Ｖ
ａの変化率がデューティ比に対して１０％以内に抑える
必要がある。これを実現するためには、基準周波数信号
Ｓ２の周波数を高くし、カウンタ５のビット数を増加さ
せることにより前記期間ｔを短くすることが重要とな
る。ところが、期間ｔを短くすることにより１２８Ｈｚ
のＰＷＭ出力信号Ｖａを得るためには、Ｄ／Ａ変換器６
のデコーダ６ｃの出力数、アナログスイッチ６ｃ−１，
…、及び分圧抵抗６ｄ−１，…の数を増加させねばなら
ない。このため、本回路を集積回路上に実現した場合に
は、チップサイズが増大し、コスト面で不利となる。ま
た、デューティ比が高くなった場合には、ＰＷＭ出力信
号Ｖａの変化ステップが小さくなってしまうため、可変
抵抗１２の調節を大きく行わなければ輝度が変化しない
という実用上の問題点が生ずる。本発明は前記従来技術
の持っていた課題として、蛍光表示間等に使用した場合
にその表示品質が低下する等の点について解決した電圧
／パルス幅変調回路を提供するものである。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、パルス幅を制御する
ための制御電圧と順次変化する基準電圧とを比較し、該
比較結果に応じたデューティ比を有する出力信号により
パルス幅変調を行う電圧／パルス幅変調回路において、
入力される基準クロック信号をそれぞれ異なる分周比で
分周した複数の分周クロック信号を発生し、前記基準ク
ロック信号及び前記複数の分周クロック信号のうち、対
数クロック信号として、周期の短い順に、それぞれに決
められたクロック数ずつ出力する対数クロック発生回路
と、前記対数クロック信号を計数し、該計数した値に応
じた複数ビットからなるディジタル信号を出力する計数
回路と、前記ディジタル信号が有する情報に応じた電圧
を有する前記基準電圧を発生するＤ／Ａ変換回路と、前
記制御電圧と前記基準電圧とを比較し、該比較結果に応
じたデューティ比を有する前記出力信号を出力する比較
回路と、を有している。 第２の発明は、第１の発明の電
圧／パルス幅変調回路において、前記Ｄ／Ａ変換回路
は、前記ディジタル信号が有する情報が、前記基準クロ
ック信号に従った前記対数クロック信号を計数したもの
に基づく所定の範囲においては、前記基準電圧として一
定の電圧を発生するようにしている。 第３の発明は、第
１または第２の発明の電圧／パルス幅変調回路におい
て、前記出力信号が入力され、前記比較回路にて比較す
べき前記制御電圧の発生状態に応じた検出信号により、
前記出力信号を受信すべき回路への転送を禁止するゲー
ト回路を有している。
に、本発明のうちの第１の発明は、パルス幅を制御する
ための制御電圧と順次変化する基準電圧とを比較し、該
比較結果に応じたデューティ比を有する出力信号により
パルス幅変調を行う電圧／パルス幅変調回路において、
入力される基準クロック信号をそれぞれ異なる分周比で
分周した複数の分周クロック信号を発生し、前記基準ク
ロック信号及び前記複数の分周クロック信号のうち、対
数クロック信号として、周期の短い順に、それぞれに決
められたクロック数ずつ出力する対数クロック発生回路
と、前記対数クロック信号を計数し、該計数した値に応
じた複数ビットからなるディジタル信号を出力する計数
回路と、前記ディジタル信号が有する情報に応じた電圧
を有する前記基準電圧を発生するＤ／Ａ変換回路と、前
記制御電圧と前記基準電圧とを比較し、該比較結果に応
じたデューティ比を有する前記出力信号を出力する比較
回路と、を有している。 第２の発明は、第１の発明の電
圧／パルス幅変調回路において、前記Ｄ／Ａ変換回路
は、前記ディジタル信号が有する情報が、前記基準クロ
ック信号に従った前記対数クロック信号を計数したもの
に基づく所定の範囲においては、前記基準電圧として一
定の電圧を発生するようにしている。 第３の発明は、第
１または第２の発明の電圧／パルス幅変調回路におい
て、前記出力信号が入力され、前記比較回路にて比較す
べき前記制御電圧の発生状態に応じた検出信号により、
前記出力信号を受信すべき回路への転送を禁止するゲー
ト回路を有している。
【００１３】
【作用】第１の発明では、基準クロック信号が対数クロ
ック発生回路に入力されると、 この対数クロック発生回
路では、入力された基準クロック信号をそれぞれ異なる
分周比で分周して複数の分周クロック信号を発生し、こ
の基準クロック信号及び複数の分周クロック信号のう
ち、対数クロック信号として、周期の短い順に、それぞ
れに決められたクロック数ずつ出力し、計数回路へ送
る。計数回路は、入力された対数クロック信号を計数
し、この計数した値に応じた複数ビットからなるディジ
タル信号を出力し、Ｄ／Ａ変換回路へ送る。Ｄ／Ａ変換
回路は、入力されたディジタル信号に基づき、順次変化
する基準電圧を発生し、比較回路へ与える。比較回路で
は、パルス幅を制御するための制御電圧と、順次変化す
る基準電圧とを比較し、この比較結果に応じたデューテ
ィ比を有する出力信号を出力する。 第２の発明では、計
数回路から出力されるディジタル信号が有する情報が、
基準クロック信号に従った対数クロック信号を計数した
ものに基づく所定の範囲においては、一定の電圧レベル
の基準電圧を出力し、比較回路へ与える。 第３の発明で
は、制御電圧の発生状態に応じた検出信号がゲート回路
に与えられると、このゲート回路では、比較回路から出
力された出力信号の受信回路への転送を禁止する。
ック発生回路に入力されると、 この対数クロック発生回
路では、入力された基準クロック信号をそれぞれ異なる
分周比で分周して複数の分周クロック信号を発生し、こ
の基準クロック信号及び複数の分周クロック信号のう
ち、対数クロック信号として、周期の短い順に、それぞ
れに決められたクロック数ずつ出力し、計数回路へ送
る。計数回路は、入力された対数クロック信号を計数
し、この計数した値に応じた複数ビットからなるディジ
タル信号を出力し、Ｄ／Ａ変換回路へ送る。Ｄ／Ａ変換
回路は、入力されたディジタル信号に基づき、順次変化
する基準電圧を発生し、比較回路へ与える。比較回路で
は、パルス幅を制御するための制御電圧と、順次変化す
る基準電圧とを比較し、この比較結果に応じたデューテ
ィ比を有する出力信号を出力する。 第２の発明では、計
数回路から出力されるディジタル信号が有する情報が、
基準クロック信号に従った対数クロック信号を計数した
ものに基づく所定の範囲においては、一定の電圧レベル
の基準電圧を出力し、比較回路へ与える。 第３の発明で
は、制御電圧の発生状態に応じた検出信号がゲート回路
に与えられると、このゲート回路では、比較回路から出
力された出力信号の受信回路への転送を禁止する。
【００１４】
【実施例】図１は、本発明の実施例を示す電圧／パルス
幅変調回路の構成ブロック図である。この電圧／パルス
幅変調回路が従来の図２の回路と異なる点は、発振回路
８０より基準クロック信号である基準周波数信号Ｓ１２
の供給を受けて対数クロック信号ＴＣＫをカウンタ６６
へ出力する対数クロック発生回路である対数クロック発
生器６５を設けた点である。以下、図１に示す本実施例
の構成を説明する。この電圧／パルス幅変調回路は、電
圧パルス幅変調制御用のＰＷＭ制御電圧（パルス幅変調
制御電圧）Ｓ１１を入力するための入力端子６１、基準
周波数信号Ｓ１２入力用の入力端子６２、及び周波数が
例えば１２８ＨｚのＰＷＭ出力信号（パルス幅変調出力
信号）Ｖｏを出力するための出力端子６３を有してい
る。入力端子６１は比較回路である電圧比較器６４の
（＋）入力側に接続され、さらにその電圧比較器６４の
出力側が出力端子６３に接続されている。一方、入力端
子６２には対数クロック発生器６５を介して計数回路で
ある例えば８ビットのバイナリーカウンタからなるカウ
ンタ６６の入力側が接続され、そのカウンタ６６の出力
側がＤ／Ａ変換回路である例えば６ビットのＤ／Ａ変換
器６７の入力端子６７ａに接続されている。
幅変調回路の構成ブロック図である。この電圧／パルス
幅変調回路が従来の図２の回路と異なる点は、発振回路
８０より基準クロック信号である基準周波数信号Ｓ１２
の供給を受けて対数クロック信号ＴＣＫをカウンタ６６
へ出力する対数クロック発生回路である対数クロック発
生器６５を設けた点である。以下、図１に示す本実施例
の構成を説明する。この電圧／パルス幅変調回路は、電
圧パルス幅変調制御用のＰＷＭ制御電圧（パルス幅変調
制御電圧）Ｓ１１を入力するための入力端子６１、基準
周波数信号Ｓ１２入力用の入力端子６２、及び周波数が
例えば１２８ＨｚのＰＷＭ出力信号（パルス幅変調出力
信号）Ｖｏを出力するための出力端子６３を有してい
る。入力端子６１は比較回路である電圧比較器６４の
（＋）入力側に接続され、さらにその電圧比較器６４の
出力側が出力端子６３に接続されている。一方、入力端
子６２には対数クロック発生器６５を介して計数回路で
ある例えば８ビットのバイナリーカウンタからなるカウ
ンタ６６の入力側が接続され、そのカウンタ６６の出力
側がＤ／Ａ変換回路である例えば６ビットのＤ／Ａ変換
器６７の入力端子６７ａに接続されている。
【００１５】Ｄ／Ａ変換器６７は、入力端子６７ａに供
給されるカウンタ６６の出力ディジタル信号をアナログ
信号に変換して基準電圧の信号Ｓ１３を出力端子６７ｂ
から出力する回路であり、その出力端子６７ｂに、電圧
比較器６４の（−）入力側が接続されている。さらに、
入力端子６１の外部側にはＰＷＭ制御電圧Ｓ１１を供給
するための入力回路７０が接続されている。この入力回
路７０は、例えば自動車内における運転席の計器類の夜
間照明用スイッチ７１を有し、そのスイッチ７１の一方
端が（＋）側バッテリ電圧ＶＩ（通常１３．８Ｖ程度）
に接続されている。その上、スイッチ７１の他方端が可
変抵抗７２を介して接地され、分圧抵抗７３，７４の接
続点が入力端子６１に接続されている。この分圧抵抗７
３，７４の抵抗値は、電圧比較器６４の動作入力電圧範
囲とＤ／Ａ変換器６７の出力範囲とから決定されてい
る。
給されるカウンタ６６の出力ディジタル信号をアナログ
信号に変換して基準電圧の信号Ｓ１３を出力端子６７ｂ
から出力する回路であり、その出力端子６７ｂに、電圧
比較器６４の（−）入力側が接続されている。さらに、
入力端子６１の外部側にはＰＷＭ制御電圧Ｓ１１を供給
するための入力回路７０が接続されている。この入力回
路７０は、例えば自動車内における運転席の計器類の夜
間照明用スイッチ７１を有し、そのスイッチ７１の一方
端が（＋）側バッテリ電圧ＶＩ（通常１３．８Ｖ程度）
に接続されている。その上、スイッチ７１の他方端が可
変抵抗７２を介して接地され、分圧抵抗７３，７４の接
続点が入力端子６１に接続されている。この分圧抵抗７
３，７４の抵抗値は、電圧比較器６４の動作入力電圧範
囲とＤ／Ａ変換器６７の出力範囲とから決定されてい
る。
【００１６】一方、入力端子６２の外部側には、周波数
が例えば１３１ＫＨｚの基準周波数信号Ｓ１２を供給す
る発振回路８０が接続されている。また、夜間照明用ス
イッチ７１の他方端には、スイッチ７１のオフ状態を検
出して“Ｈ”レベルの検出信号を出力する検出回路９０
が接続され、その検出回路９０の出力側と出力端子６３
とがゲート回路である２入力ＯＲゲート１００の入力側
に接続されている。そして、２入力ＯＲゲート１００の
出力側からＰＷＭ出力信号Ｖｏ（即ち、Ｖｏｓ）が出力
されるようになっている。
が例えば１３１ＫＨｚの基準周波数信号Ｓ１２を供給す
る発振回路８０が接続されている。また、夜間照明用ス
イッチ７１の他方端には、スイッチ７１のオフ状態を検
出して“Ｈ”レベルの検出信号を出力する検出回路９０
が接続され、その検出回路９０の出力側と出力端子６３
とがゲート回路である２入力ＯＲゲート１００の入力側
に接続されている。そして、２入力ＯＲゲート１００の
出力側からＰＷＭ出力信号Ｖｏ（即ち、Ｖｏｓ）が出力
されるようになっている。
【００１７】図６は、図１中の対数クロック発生器６５
の構成例を示す回路図である。この対数クロック発生器
６５は、基準周波数信号Ｓ１２を入力する入力部６５
ａ、及び該入力部６５ａの出力側に接続された４ビット
バイナリーカウンタ６５ｂを有し、その入力部６５ａ及
びカウンタ６５ｂの出力側には、クロック選択部６５ｃ
が接続されている。カウンタ６５ｂは、基準クロック信
号である基準周波数信号Ｓ１２を１／２、１／４、１／
８、１／１６にそれぞれ分周して複数の分周クロック信
号を発生する機能を有し、クロック選択部６５ｃは、カ
ウンタ６５ｂの出力を選択する回路である。
の構成例を示す回路図である。この対数クロック発生器
６５は、基準周波数信号Ｓ１２を入力する入力部６５
ａ、及び該入力部６５ａの出力側に接続された４ビット
バイナリーカウンタ６５ｂを有し、その入力部６５ａ及
びカウンタ６５ｂの出力側には、クロック選択部６５ｃ
が接続されている。カウンタ６５ｂは、基準クロック信
号である基準周波数信号Ｓ１２を１／２、１／４、１／
８、１／１６にそれぞれ分周して複数の分周クロック信
号を発生する機能を有し、クロック選択部６５ｃは、カ
ウンタ６５ｂの出力を選択する回路である。
【００１８】クロック選択部６５ｃの出力側には、１／
３分周回路６５ｄ、１／４分周回路６５ｅ及び１／６分
周回路６５ｆが接続され、その１／６分周回路６５ｆの
出力側がクロック選択部６５ｃにフィードバック接続さ
れている。１／３分周回路６５ｄ及び１／４分周回路６
５ｅは、クロック選択部６５ｃにより選択されたカウン
タ６５ｂの出力のクロック数が１２クロックになるよう
に制御する機能を有している。そして、さらにクロック
選択部６５ｃの出力側が対数クロック信号ＴＣＫを出力
する出力部６５ｄに接続され、カウンタ６５ｂ、クロッ
ク選択部６５ｃ、１／３分周回路６５ｄ、１／４分周回
路６５ｅ、及び１／６分周回路６５ｆが、回路全体を制
御する制御部６５ｈに接続されている。
３分周回路６５ｄ、１／４分周回路６５ｅ及び１／６分
周回路６５ｆが接続され、その１／６分周回路６５ｆの
出力側がクロック選択部６５ｃにフィードバック接続さ
れている。１／３分周回路６５ｄ及び１／４分周回路６
５ｅは、クロック選択部６５ｃにより選択されたカウン
タ６５ｂの出力のクロック数が１２クロックになるよう
に制御する機能を有している。そして、さらにクロック
選択部６５ｃの出力側が対数クロック信号ＴＣＫを出力
する出力部６５ｄに接続され、カウンタ６５ｂ、クロッ
ク選択部６５ｃ、１／３分周回路６５ｄ、１／４分周回
路６５ｅ、及び１／６分周回路６５ｆが、回路全体を制
御する制御部６５ｈに接続されている。
【００１９】ここで、入力部６５ａは複数のインバータ
で、クロック選択部６５ｃはＡＮＤゲート、ＯＲゲー
ト、ＮＡＮＤゲート、ＮＯＲゲート及びインバータのゲ
ート回路で構成され、１／３分周回路６５ｄ、１／４分
周回路６５ｅ、及び１／６分周回路６５ｆは、遅延型フ
リップフロップ及びゲート回路で構成されている。同様
に、出力部６５ｄ及び制御部６５ｈがゲート回路等で構
成されている。
で、クロック選択部６５ｃはＡＮＤゲート、ＯＲゲー
ト、ＮＡＮＤゲート、ＮＯＲゲート及びインバータのゲ
ート回路で構成され、１／３分周回路６５ｄ、１／４分
周回路６５ｅ、及び１／６分周回路６５ｆは、遅延型フ
リップフロップ及びゲート回路で構成されている。同様
に、出力部６５ｄ及び制御部６５ｈがゲート回路等で構
成されている。
【００２０】図７は、図１中のＤ／Ａ変換器６７の構成
例を示す回路図である。このＤ／Ａ変換器６７は、抵抗
分圧形であり、デコーダ６７ｃ、アナログスイッチ６７
ｃ−１〜６７ｃ−６４、及び分圧抵抗６７ｄ−１〜６７
ｄ−６４を備えている。デコーダ６７ｃは、８ビット入
力２0 〜２7 の入力端子６７ａ及び出力端子ＯＵＴ０〜
９，ＯＵＴ１０〜６３，ＯＵＴ６４〜８３１を有し、入
力端子６７ａから入力されるカウンタ６６の出力を解読
してその解読結果を出力する回路である。デコーダ６７
ｃの各出力端子ＯＵＴ０〜９，ＯＵＴ１０〜６３，ＯＵ
Ｔ６４〜８３１は、スイッチ６７ｃ−１〜６７ｃ−６４
の制御端子にそれぞれ接続され、その各スイッチ６７ｃ
−１〜６７ｃ−６４の一方が出力端子６７ｂに共通接続
されている。
例を示す回路図である。このＤ／Ａ変換器６７は、抵抗
分圧形であり、デコーダ６７ｃ、アナログスイッチ６７
ｃ−１〜６７ｃ−６４、及び分圧抵抗６７ｄ−１〜６７
ｄ−６４を備えている。デコーダ６７ｃは、８ビット入
力２0 〜２7 の入力端子６７ａ及び出力端子ＯＵＴ０〜
９，ＯＵＴ１０〜６３，ＯＵＴ６４〜８３１を有し、入
力端子６７ａから入力されるカウンタ６６の出力を解読
してその解読結果を出力する回路である。デコーダ６７
ｃの各出力端子ＯＵＴ０〜９，ＯＵＴ１０〜６３，ＯＵ
Ｔ６４〜８３１は、スイッチ６７ｃ−１〜６７ｃ−６４
の制御端子にそれぞれ接続され、その各スイッチ６７ｃ
−１〜６７ｃ−６４の一方が出力端子６７ｂに共通接続
されている。
【００２１】さらに、各スイッチ６７ｃ−１〜６７ｃ−
６４の他方は、直列接続された分圧抵抗６７ｄ−１〜６
７ｄ−６４の接続点にそれぞれ接続され、その内のスイ
ッチ６７ｃ−１の他方及び分圧抵抗６７ｄ−１が接地電
位に、スイッチ６７ｃ−６４の他方及び分圧抵抗６７ｄ
−６４が基準電位Ｖｆにそれぞれ接続されている。な
お、デコーダ６７ｃの出力端子ＯＵＴ０〜９からは信号
Ｓ６７−１が、出力端子ＯＵＴ６４〜８３１からは信号
Ｓ６７−２がそれぞれ出力されるようになっている。
６４の他方は、直列接続された分圧抵抗６７ｄ−１〜６
７ｄ−６４の接続点にそれぞれ接続され、その内のスイ
ッチ６７ｃ−１の他方及び分圧抵抗６７ｄ−１が接地電
位に、スイッチ６７ｃ−６４の他方及び分圧抵抗６７ｄ
−６４が基準電位Ｖｆにそれぞれ接続されている。な
お、デコーダ６７ｃの出力端子ＯＵＴ０〜９からは信号
Ｓ６７−１が、出力端子ＯＵＴ６４〜８３１からは信号
Ｓ６７−２がそれぞれ出力されるようになっている。
【００２２】図８は図１中の対数クロック信号ＴＣＫを
示す図、図９は図１の信号波形図、及び図１０は図９の
Ａ部分を拡大した信号波形図であり、これらの図を参照
しつつ図１の動作を説明する。まず、自動車のイグニッ
ションキーをオン状態とし、続いて電子表示装置の電源
をオン状態にすると、図１の回路に電源が供給され、発
振回路８０が発振を行って周波数１３１ＫＨｚの基準周
波数信号Ｓ１２を対数クロック発生器６５へ出力する。
すると、基準周波数信号Ｓ１２は入力部６５ａを介して
カウンタ６５ｂに入力されて分周され、カウンタ６５ｂ
の１ビット目の出力より１／２分周出力、２ビット目よ
り１／４分周出力、３ビット目より１／８分周出力、及
び４ビット目より１／１６分周出力がそれぞれ出力され
る。さらに、その各分周出力が制御部６５ｈの制御によ
り、クロック選択部６５ｃ、１／３分周回路６５ｄ、１
／４分周回路６５ｅ、及び１／６分周回路６５ｆによっ
て対数変換されて、出力部６５ｄから図８のような対数
クロック信号ＴＣＫが出力される。即ち、対数クロック
発生器６５は、対数クロック信号ＴＣＫとして、基準周
波数信号Ｓ１２を２４クロック、基準周波数信号Ｓ１２
を１／２分周、１／４分周、１／８分周したものをそれ
ぞれ１２クロック、１／１６分周したものを４クロッ
ク、及び基準周波数信号Ｓ１２を７６８クロック、順次
出力する。
示す図、図９は図１の信号波形図、及び図１０は図９の
Ａ部分を拡大した信号波形図であり、これらの図を参照
しつつ図１の動作を説明する。まず、自動車のイグニッ
ションキーをオン状態とし、続いて電子表示装置の電源
をオン状態にすると、図１の回路に電源が供給され、発
振回路８０が発振を行って周波数１３１ＫＨｚの基準周
波数信号Ｓ１２を対数クロック発生器６５へ出力する。
すると、基準周波数信号Ｓ１２は入力部６５ａを介して
カウンタ６５ｂに入力されて分周され、カウンタ６５ｂ
の１ビット目の出力より１／２分周出力、２ビット目よ
り１／４分周出力、３ビット目より１／８分周出力、及
び４ビット目より１／１６分周出力がそれぞれ出力され
る。さらに、その各分周出力が制御部６５ｈの制御によ
り、クロック選択部６５ｃ、１／３分周回路６５ｄ、１
／４分周回路６５ｅ、及び１／６分周回路６５ｆによっ
て対数変換されて、出力部６５ｄから図８のような対数
クロック信号ＴＣＫが出力される。即ち、対数クロック
発生器６５は、対数クロック信号ＴＣＫとして、基準周
波数信号Ｓ１２を２４クロック、基準周波数信号Ｓ１２
を１／２分周、１／４分周、１／８分周したものをそれ
ぞれ１２クロック、１／１６分周したものを４クロッ
ク、及び基準周波数信号Ｓ１２を７６８クロック、順次
出力する。
【００２３】こうして対数クロック発生器６５で発生し
た対数クロック信号ＴＣＫは、カウンタ６６へ供給され
る。カウンタ６６では、カウント値０〜８３１までのカ
ウント動作を連続的に行い、その出力をＤ／Ａ変換器６
７の入力端子６７ａへ与える。Ｄ／Ａ変換器６７は、図
７のデコーダ６７ｃによってカウント値に対応した出力
端子ＯＵＴ０〜９，ＯＵＴ１０〜６３，ＯＵＴ６４〜８
３１を順次選択し、その選択した出力端子ＯＵＴ０〜
９，ＯＵＴ１０〜６３，ＯＵＴ６４〜８３１を通してス
イッチ６７ｃ−１〜６７ｃ−６４を順次オン状態にす
る。その結果、分圧抵抗６７ｄ−１〜６７ｄ−６４で設
定された電圧の信号Ｓ１３が出力端子６７ｂに出力され
る。
た対数クロック信号ＴＣＫは、カウンタ６６へ供給され
る。カウンタ６６では、カウント値０〜８３１までのカ
ウント動作を連続的に行い、その出力をＤ／Ａ変換器６
７の入力端子６７ａへ与える。Ｄ／Ａ変換器６７は、図
７のデコーダ６７ｃによってカウント値に対応した出力
端子ＯＵＴ０〜９，ＯＵＴ１０〜６３，ＯＵＴ６４〜８
３１を順次選択し、その選択した出力端子ＯＵＴ０〜
９，ＯＵＴ１０〜６３，ＯＵＴ６４〜８３１を通してス
イッチ６７ｃ−１〜６７ｃ−６４を順次オン状態にす
る。その結果、分圧抵抗６７ｄ−１〜６７ｄ−６４で設
定された電圧の信号Ｓ１３が出力端子６７ｂに出力され
る。
【００２４】ここで、Ｄ／Ａ変換器６７から出力される
信号Ｓ１３の電圧が一定となる期間ｔは、デコーダ６７
ｃの入力が対数クロック信号ＴＣＫをカウンタ６６でカ
ウントしたカウント値であるため、一定ではなく、図１
０に示されるように、基準周波数信号Ｓ１２の１周期時
間ｔ１から１６周期時間ｔ５まで変化する。このように
変化するＤ／Ａ変換器６７の出力信号Ｓ１３は、電圧比
較器６４の（−）入力側に供給される。
信号Ｓ１３の電圧が一定となる期間ｔは、デコーダ６７
ｃの入力が対数クロック信号ＴＣＫをカウンタ６６でカ
ウントしたカウント値であるため、一定ではなく、図１
０に示されるように、基準周波数信号Ｓ１２の１周期時
間ｔ１から１６周期時間ｔ５まで変化する。このように
変化するＤ／Ａ変換器６７の出力信号Ｓ１３は、電圧比
較器６４の（−）入力側に供給される。
【００２５】一方、自動車の夜間走行時において、夜間
照明用スイッチ７１がオン状態になると、約１３．８ｖ
のバッテリ電圧ＶＩが可変抵抗７２に供給され、その可
変抵抗７２の抵抗値に対応して０〜１３．８ｖの電圧が
分圧抵抗７３，７４に印加される。すると、分圧抵抗７
３，７４の接続点の電圧はＰＷＭ制御電圧Ｓ１１の形で
入力端子６１を通して電圧比較器６４の（＋）入力側に
供給される。なお、ＰＷＭ制御電圧Ｓ１１は、可変抵抗
７２の調節により、図９の信号Ｓ１１−１，Ｓ１１−２
のようにそのレベルが変化する。
照明用スイッチ７１がオン状態になると、約１３．８ｖ
のバッテリ電圧ＶＩが可変抵抗７２に供給され、その可
変抵抗７２の抵抗値に対応して０〜１３．８ｖの電圧が
分圧抵抗７３，７４に印加される。すると、分圧抵抗７
３，７４の接続点の電圧はＰＷＭ制御電圧Ｓ１１の形で
入力端子６１を通して電圧比較器６４の（＋）入力側に
供給される。なお、ＰＷＭ制御電圧Ｓ１１は、可変抵抗
７２の調節により、図９の信号Ｓ１１−１，Ｓ１１−２
のようにそのレベルが変化する。
【００２６】このようにして、Ｄ／Ａ変換器６７の出力
信号Ｓ１３とＰＷＭ制御電圧Ｓ１１が電圧比較器６４に
入力されると、電圧比較器６４は、信号Ｓ１３とＰＷＭ
制御電圧Ｓ１１（Ｓ１１−１，Ｓ１１−２）との大小比
較を行い、それに応じたＰＷＭ出力信号Ｖｏを生成して
出力端子６３へ出力する。その際、ＰＷＭ出力信号Ｖｏ
は、Ｓ１１≧Ｓ１３の区間で“Ｈ”レベルとなり、Ｓ１
１≦Ｓ１３の区間で“Ｌ”レベルとなる。そして、図９
から明らかなように、可変抵抗７２を調節することによ
り、ＰＷＭ制御電圧Ｓ１１（Ｓ１１−１，Ｓ１１−２）
に応じたデューティ比を有するＰＷＭ出力信号Ｖｏを得
ることができる。ここで、出力信号Ｓ１３がある一定電
圧を保持している時間は出力信号Ｓ１３の電圧レベルに
対応して変化し、出力信号Ｓ１３の電圧レベルが小さい
場合は、前記保持時間は短いので、ＰＷＭ制御電圧Ｓ１
１が小さいときにＰＷＭ出力信号Ｖｏの変化幅が小さく
なり、また、出力信号Ｓ１３の電圧レベルが大きい場合
は、ＰＷＭ出力信号Ｖｏの変化幅は大きくなる。
信号Ｓ１３とＰＷＭ制御電圧Ｓ１１が電圧比較器６４に
入力されると、電圧比較器６４は、信号Ｓ１３とＰＷＭ
制御電圧Ｓ１１（Ｓ１１−１，Ｓ１１−２）との大小比
較を行い、それに応じたＰＷＭ出力信号Ｖｏを生成して
出力端子６３へ出力する。その際、ＰＷＭ出力信号Ｖｏ
は、Ｓ１１≧Ｓ１３の区間で“Ｈ”レベルとなり、Ｓ１
１≦Ｓ１３の区間で“Ｌ”レベルとなる。そして、図９
から明らかなように、可変抵抗７２を調節することによ
り、ＰＷＭ制御電圧Ｓ１１（Ｓ１１−１，Ｓ１１−２）
に応じたデューティ比を有するＰＷＭ出力信号Ｖｏを得
ることができる。ここで、出力信号Ｓ１３がある一定電
圧を保持している時間は出力信号Ｓ１３の電圧レベルに
対応して変化し、出力信号Ｓ１３の電圧レベルが小さい
場合は、前記保持時間は短いので、ＰＷＭ制御電圧Ｓ１
１が小さいときにＰＷＭ出力信号Ｖｏの変化幅が小さく
なり、また、出力信号Ｓ１３の電圧レベルが大きい場合
は、ＰＷＭ出力信号Ｖｏの変化幅は大きくなる。
【００２７】本実施例は、次のような利点を有してい
る。図１０から明らかなように、夜間のＰＷＭ制御範囲
は、ＰＷＭ出力信号Ｖｏのデューティ比で１〜２５％と
なっており、しかもＰＷＭ出力信号Ｖｏの変化ステップ
が１％から２５％まで一定でない。１％付近ではＰＷＭ
出力信号Ｖｏの変化ステップがデューティ比で約０．１
％（１／１０２４）となって細かなＰＷＭ制御ができ、
２５％付近では１．６％（１６／１０２４）となって大
まかな制御をする。そのため、ＰＷＭ制御電圧Ｓ１１が
図１０におけるＳ１１−１の値となり、雑音等の影響に
よってＰＷＭ出力信号Ｖｏが波形Ｖｏ−１，Ｖｏ−２を
繰り返したとしても、ＰＷＭ出力信号Ｖｏの変化ステッ
プは０．１％であるため、人間の目には輝度の変化が感
じられない。
る。図１０から明らかなように、夜間のＰＷＭ制御範囲
は、ＰＷＭ出力信号Ｖｏのデューティ比で１〜２５％と
なっており、しかもＰＷＭ出力信号Ｖｏの変化ステップ
が１％から２５％まで一定でない。１％付近ではＰＷＭ
出力信号Ｖｏの変化ステップがデューティ比で約０．１
％（１／１０２４）となって細かなＰＷＭ制御ができ、
２５％付近では１．６％（１６／１０２４）となって大
まかな制御をする。そのため、ＰＷＭ制御電圧Ｓ１１が
図１０におけるＳ１１−１の値となり、雑音等の影響に
よってＰＷＭ出力信号Ｖｏが波形Ｖｏ−１，Ｖｏ−２を
繰り返したとしても、ＰＷＭ出力信号Ｖｏの変化ステッ
プは０．１％であるため、人間の目には輝度の変化が感
じられない。
【００２８】また、ＰＷＭ出力信号Ｖｏがデューティ比
で２５％付近では、ＰＷＭ出力信号Ｖｏの変化ステップ
が１．６％であるため、図１における可変抵抗７２の調
節を大きくすることなしに、輝度調節を容易に行うこと
ができる。
で２５％付近では、ＰＷＭ出力信号Ｖｏの変化ステップ
が１．６％であるため、図１における可変抵抗７２の調
節を大きくすることなしに、輝度調節を容易に行うこと
ができる。
【００２９】なお、本発明は、図示の実施例に限定され
ず、種々の変形が可能である。例えば、対数クロック発
生器６５は、図８に示すような分周比及びクロック数の
対数クロック信号ＴＣＫを発生するようにしたが、対数
クロック信号ＴＣＫの分周比及びクロック数は、本発明
の趣旨に沿ったものであればこれに限定されない。
ず、種々の変形が可能である。例えば、対数クロック発
生器６５は、図８に示すような分周比及びクロック数の
対数クロック信号ＴＣＫを発生するようにしたが、対数
クロック信号ＴＣＫの分周比及びクロック数は、本発明
の趣旨に沿ったものであればこれに限定されない。
【００３０】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、基準クロック信号及び複数の分周ク
ロック信号のうち、対数クロック信号として、周期の短
い順に、それぞれに決められたクロック数ずつ出力する
対数クロック発生回路等を有するため、Ｄ／Ａ変換回路
から発生される基準電圧、特に、雑音等の影響を受け易
いところの、低いデューティ比を指示するような制御電
圧との比較に用いられる範囲の基準電圧を短い間隔で変
化させることができるので、デューティ比の変化率を小
さくすることができ、パルス幅変調に基づく影響、例え
ば、輝度の差が判別できるようなちらつき現象を低減す
ることができる。また、雑音等の影響を受け難いところ
の、高いデューティ比を指示するような制御電圧との比
較に用いられる範囲になるにつれて、基準電圧を長い間
隔で変化させるようにすることができるので、制御電圧
の変化量を大きくすることなく輝度を変化させることも
できる。 このように、第１及び第２の発明は、Ｄ／Ａ変
換回路を用い、このＤ／Ａ変換回路から発生される基準
電圧と制御電圧とのアナログ値間での比較に基づいてパ
ルス幅変調を行うに際して生じた従来の課題を的確に解
決でき、チップサイズの縮小化、低コスト化が可能にな
るだけでなく、パルス幅制御が高精度化されるため、例
えば蛍光表示管等に使用した場合にその表示品質が向上
する。第３の発明によれば、ゲート回路を有するため、
制御電圧の発生状態に応じて、出力信号の受信回路への
転送を簡単かつ的確に禁止できる。
２の発明によれば、基準クロック信号及び複数の分周ク
ロック信号のうち、対数クロック信号として、周期の短
い順に、それぞれに決められたクロック数ずつ出力する
対数クロック発生回路等を有するため、Ｄ／Ａ変換回路
から発生される基準電圧、特に、雑音等の影響を受け易
いところの、低いデューティ比を指示するような制御電
圧との比較に用いられる範囲の基準電圧を短い間隔で変
化させることができるので、デューティ比の変化率を小
さくすることができ、パルス幅変調に基づく影響、例え
ば、輝度の差が判別できるようなちらつき現象を低減す
ることができる。また、雑音等の影響を受け難いところ
の、高いデューティ比を指示するような制御電圧との比
較に用いられる範囲になるにつれて、基準電圧を長い間
隔で変化させるようにすることができるので、制御電圧
の変化量を大きくすることなく輝度を変化させることも
できる。 このように、第１及び第２の発明は、Ｄ／Ａ変
換回路を用い、このＤ／Ａ変換回路から発生される基準
電圧と制御電圧とのアナログ値間での比較に基づいてパ
ルス幅変調を行うに際して生じた従来の課題を的確に解
決でき、チップサイズの縮小化、低コスト化が可能にな
るだけでなく、パルス幅制御が高精度化されるため、例
えば蛍光表示管等に使用した場合にその表示品質が向上
する。第３の発明によれば、ゲート回路を有するため、
制御電圧の発生状態に応じて、出力信号の受信回路への
転送を簡単かつ的確に禁止できる。
【図１】本発明の実施例を示す電圧／パルス幅変調回路
の構成ブロック図である。
の構成ブロック図である。
【図２】従来の電圧／パルス幅変調回路の一構成例を示
す構成ブロック図である。
す構成ブロック図である。
【図３】図２中のＤ／Ａ変換器の構成例を示す回路図で
ある。
ある。
【図４】図２の信号波形図である。
【図５】図２の他の信号波形図である。
【図６】図１中の対数クロック発生器の構成例を示す回
路図である。
路図である。
【図７】図１中のＤ／Ａ変換器の構成例を示す回路図で
ある。
ある。
【図８】図１中の対数クロック信号を示す図である。
【図９】図１の信号波形図である。
【図１０】図９のＡ部分を拡大した信号波形図である。
６４ 電圧比較器 ６５ 対数クロック発生器 ６６ カウンタ ６７ Ｄ／Ａ変換器 Ｓ１１ ＰＷＭ制御電圧 Ｓ１２ 基準周波数信号 Ｖｏ ＰＷＭ出力信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/12 H03K 7/08
Claims (3)
- 【請求項１】 パルス幅を制御するための制御電圧と順
次変化する基準電圧とを比較し、該比較結果に応じたデ
ューティ比を有する出力信号によりパルス幅変調を行う
電圧／パルス幅変調回路において、 入力される基準クロック信号をそれぞれ異なる分周比で
分周した複数の分周クロック信号を発生し、前記基準ク
ロック信号及び前記複数の分周クロック信号のうち、対
数クロック信号として、周期の短い順に、それぞれに決
められたクロック数ずつ出力する対数クロック発生回路
と、 前記対数クロック信号を計数し、該計数した値に応じた
複数ビットからなるディジタル信号を出力する計数回路
と、 前記ディジタル信号が有する情報に応じた電圧を有する
前記基準電圧を発生するディジタル／アナログ変換回路
と、 前記制御電圧と前記基準電圧とを比較し、該比較結果に
応じたデューティ比を有する前記出力信号を出力する比
較回路と、 を有することを特徴とする電圧／パルス幅変調回路。 - 【請求項２】 前記ディジタル／アナログ変換回路は、
前記ディジタル信号が有する情報が、前記基準クロック
信号に従った前記対数クロック信号を計数したものに基
づく所定の範囲においては、前記基準電圧として一定の
電圧を発生することを特徴とする請求項１記載の電圧／
パルス幅変調回路。 - 【請求項３】 前記出力信号が入力され、前記比較回路
にて比較すべき前記制御電圧の発生状態に応じた検出信
号により、前記出力信号を受信すべき回路への転送を禁
止するゲート回路を有することを特徴とする請求項１ま
たは２記載の電圧／パルス幅変調回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037531A JP3053658B2 (ja) | 1991-03-04 | 1991-03-04 | 電圧／パルス幅変調回路 |
| KR1019920000133A KR100209251B1 (ko) | 1991-03-04 | 1992-01-08 | 전압/펄스폭 변환회로 |
| US07/837,154 US5277497A (en) | 1991-03-04 | 1992-02-19 | Voltage to pulse-width conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037531A JP3053658B2 (ja) | 1991-03-04 | 1991-03-04 | 電圧／パルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04275590A JPH04275590A (ja) | 1992-10-01 |
| JP3053658B2 true JP3053658B2 (ja) | 2000-06-19 |
Family
ID=12500117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3037531A Expired - Fee Related JP3053658B2 (ja) | 1991-03-04 | 1991-03-04 | 電圧／パルス幅変調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5277497A (ja) |
| JP (1) | JP3053658B2 (ja) |
| KR (1) | KR100209251B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339009A (en) * | 1991-08-08 | 1994-08-16 | Ford Motor Company | Method and apparatus for distinguishing input signals and generating a common dimming signal |
| US5373217A (en) * | 1993-03-24 | 1994-12-13 | Osram Sylvania Inc. | Method and circuit for enhancing stability during dimming of electrodeless hid lamp |
| JPH0738397A (ja) * | 1993-07-22 | 1995-02-07 | Oki Electric Ind Co Ltd | 電圧／パルス幅変換回路 |
| US5742249A (en) * | 1996-05-24 | 1998-04-21 | Vlsi Technology, Inc. | System using a digital timer for a joystick potentiometer readout |
| JPH11136129A (ja) * | 1997-10-28 | 1999-05-21 | Denso Corp | Ｐｗｍ変換回路およびそれを用いたセンサ装置 |
| CN1784108A (zh) | 2000-06-19 | 2006-06-07 | 国际整流器有限公司 | 内部和外部元件最少的镇流控制集成电路 |
| US7127631B2 (en) * | 2002-03-28 | 2006-10-24 | Advanced Analogic Technologies, Inc. | Single wire serial interface utilizing count of encoded clock pulses with reset |
| DE10329683A1 (de) * | 2003-07-01 | 2005-02-03 | Tridonicatco Gmbh & Co. Kg | Digitale Schnittstelle mit Potentiometer |
| US7382301B2 (en) * | 2003-10-31 | 2008-06-03 | International Rectifier Corporation | Method and apparatus for converting PWM signal to analog output voltage |
| JP4704260B2 (ja) * | 2006-03-27 | 2011-06-15 | 富士通セミコンダクター株式会社 | Ｐｗｍ出力回路 |
| TW200743076A (en) * | 2006-05-12 | 2007-11-16 | Gigno Technology Co Ltd | Control method and control driving device for backlight module |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134669A (en) * | 1978-04-11 | 1979-10-19 | Citizen Watch Co Ltd | Electronic watch |
| US4241295A (en) * | 1979-02-21 | 1980-12-23 | Williams Walter E Jr | Digital lighting control system |
| JPH0614610B2 (ja) * | 1984-12-17 | 1994-02-23 | 沖電気工業株式会社 | パルス幅制御回路 |
| JP2698580B2 (ja) * | 1987-03-09 | 1998-01-19 | 沖電気工業株式会社 | 電圧／パルス幅変換回路 |
| JPH02279015A (ja) * | 1989-04-20 | 1990-11-15 | Sanyo Electric Co Ltd | 遅延回路 |
| KR920007075B1 (ko) * | 1989-12-20 | 1992-08-24 | 삼성전자 주식회사 | 위성방송 수신기의 폴라로타(Polarotar) 펄스 발생회로 |
-
1991
- 1991-03-04 JP JP3037531A patent/JP3053658B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-08 KR KR1019920000133A patent/KR100209251B1/ko not_active IP Right Cessation
- 1992-02-19 US US07/837,154 patent/US5277497A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5277497A (en) | 1994-01-11 |
| JPH04275590A (ja) | 1992-10-01 |
| KR920019080A (ko) | 1992-10-22 |
| KR100209251B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2698580B2 (ja) | 電圧／パルス幅変換回路 | |
| JP3053658B2 (ja) | 電圧／パルス幅変調回路 | |
| US5465076A (en) | Programmable delay line programmable delay circuit and digital controlled oscillator | |
| US6836177B2 (en) | Step-up circuits | |
| JP3547854B2 (ja) | 駆動電流調整機能付きバッファ回路 | |
| US6850232B2 (en) | Semiconductor device capable of internally generating bias changing signal | |
| JP3693464B2 (ja) | 表示パネルの駆動装置 | |
| EP1641124A2 (en) | Spread spectrum clock generation circuit | |
| JP2003173173A (ja) | 液晶ドライバ装置 | |
| JP3573984B2 (ja) | 液晶駆動集積回路 | |
| US20090284197A1 (en) | Motor driving circuit and load driving apparatus with pulse width modulation | |
| JP3159843B2 (ja) | 液晶駆動電圧発生回路 | |
| US5481214A (en) | Voltage to pulse-width conversion circuit | |
| JP3026412B2 (ja) | 電圧／パルス幅変換回路 | |
| CN1184305A (zh) | 用于lcd屏幕控制电路电压发生器的控制信号 | |
| JP2611542B2 (ja) | 可変分周回路 | |
| JP2960192B2 (ja) | 液晶表示装置 | |
| JP4865367B2 (ja) | 半導体集積回路、表示装置、及び電子機器 | |
| KR0182512B1 (ko) | 멀티 타이머 회로 | |
| KR20000074625A (ko) | 플라즈마 디스플레이 장치의 구동회로 | |
| KR940000223B1 (ko) | 고정밀 펄스폭 변조회로 | |
| JP3448493B2 (ja) | 液晶駆動集積回路 | |
| JP3448495B2 (ja) | 液晶駆動集積回路 | |
| KR0183747B1 (ko) | 클럭 펄스의 주파수 변환방법 및 회로 | |
| JP2023141310A (ja) | ドライバ回路及び電力変換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000328 |
|
| LAPS | Cancellation because of no payment of annual fees |