JP3045940B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3045940B2 JP3045940B2 JP32285194A JP32285194A JP3045940B2 JP 3045940 B2 JP3045940 B2 JP 3045940B2 JP 32285194 A JP32285194 A JP 32285194A JP 32285194 A JP32285194 A JP 32285194A JP 3045940 B2 JP3045940 B2 JP 3045940B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- carrier
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 289
- 238000007789 sealing Methods 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 44
- 239000011347 resin Substances 0.000 claims description 44
- 239000000853 adhesive Substances 0.000 claims description 25
- 230000001070 adhesive effect Effects 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 25
- 239000000919 ceramic Substances 0.000 description 15
- 239000010931 gold Substances 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 238000005304 joining Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- BBKFSSMUWOMYPI-UHFFFAOYSA-N gold palladium Chemical compound [Pd].[Au] BBKFSSMUWOMYPI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の集積回路
部を保護し、かつ外部装置と半導体素子との電気的接続
を確保し、さらにもっとも高密度な実装を可能とした半
導体装置およびその製造方法に関するものである。本発
明の半導体装置により、情報通信機器、事務用電子機
器、家庭用電子機器、測定装置、組立ロボット等の産業
用電子機器、医療用電子機器、電子玩具等の小型化を容
易にするものである。
部を保護し、かつ外部装置と半導体素子との電気的接続
を確保し、さらにもっとも高密度な実装を可能とした半
導体装置およびその製造方法に関するものである。本発
明の半導体装置により、情報通信機器、事務用電子機
器、家庭用電子機器、測定装置、組立ロボット等の産業
用電子機器、医療用電子機器、電子玩具等の小型化を容
易にするものである。
【０００２】
【従来の技術】以下、従来の半導体装置について、図面
を参照しながら説明する。図１１はクワッド・フラット
・パック（ＱＦＰ）と呼ばれる従来の半導体装置を示す
断面図である。図１１を参照しながら従来の半導体装置
の構成について説明する。
を参照しながら説明する。図１１はクワッド・フラット
・パック（ＱＦＰ）と呼ばれる従来の半導体装置を示す
断面図である。図１１を参照しながら従来の半導体装置
の構成について説明する。
【０００３】従来の半導体装置は、図示するように、外
部電極端子が半導体パッケージの側面に設けられている
ものであり、表面に電極（図示せず）を有した半導体素
子１がセラミックなどを絶縁基体とした半導体パッケー
ジ２のくぼみ部３に搭載されている。半導体パッケージ
２の半導体素子１が搭載されているくぼみ部３の周辺に
は、ワイヤーボンドエリア４が形成されており、ワイヤ
ーボンドエリア４には配線電極５が前記半導体素子１上
に形成されている電極と対応して形成されている。そし
て、ワイヤーボンドエリア４の配線電極５と半導体素子
１上の電極とが金線（Ａｕ）などの細線６で電気的・物
理的に接続されている。また、ワイヤーボンドエリア４
の配線電極５と外部との導通のために、半導体パッケー
ジ２の側面には外部電極端子７が形成されている。そし
て半導体素子１、細線６による接続部分などを保護する
目的で蓋体８が取り付けられている。
部電極端子が半導体パッケージの側面に設けられている
ものであり、表面に電極（図示せず）を有した半導体素
子１がセラミックなどを絶縁基体とした半導体パッケー
ジ２のくぼみ部３に搭載されている。半導体パッケージ
２の半導体素子１が搭載されているくぼみ部３の周辺に
は、ワイヤーボンドエリア４が形成されており、ワイヤ
ーボンドエリア４には配線電極５が前記半導体素子１上
に形成されている電極と対応して形成されている。そし
て、ワイヤーボンドエリア４の配線電極５と半導体素子
１上の電極とが金線（Ａｕ）などの細線６で電気的・物
理的に接続されている。また、ワイヤーボンドエリア４
の配線電極５と外部との導通のために、半導体パッケー
ジ２の側面には外部電極端子７が形成されている。そし
て半導体素子１、細線６による接続部分などを保護する
目的で蓋体８が取り付けられている。
【０００４】次に従来の半導体装置の製造方法は、ダイ
スボンド工程と、ワイヤーボンド工程と、封止工程とよ
りなるものである。
スボンド工程と、ワイヤーボンド工程と、封止工程とよ
りなるものである。
【０００５】まず図１２（ａ）を参照して、ダイスボン
ド工程について説明する。半導体素子１をセラミックな
どを絶縁基体とした半導体パッケージ２のくぼみ部３に
銀ペーストとして知られている導電性接着剤により接着
搭載する。この工程はダイスボンダーと呼ばれる装置で
行なわれる。
ド工程について説明する。半導体素子１をセラミックな
どを絶縁基体とした半導体パッケージ２のくぼみ部３に
銀ペーストとして知られている導電性接着剤により接着
搭載する。この工程はダイスボンダーと呼ばれる装置で
行なわれる。
【０００６】次に図１２（ｂ）を参照して、ワイヤーボ
ンド工程について説明する。半導体パッケージ２に搭載
された半導体素子１の表面に設けられた電極と、半導体
パッケージ２に設けられたワイヤーボンドエリア４の配
線電極５とを電気的・物理的に接続するために、金（Ａ
ｕ）またはアルミニウム（Ａｌ）の細線６で接続する。
この工程はワイヤーボンダーと呼ばれる装置で行なわれ
る。
ンド工程について説明する。半導体パッケージ２に搭載
された半導体素子１の表面に設けられた電極と、半導体
パッケージ２に設けられたワイヤーボンドエリア４の配
線電極５とを電気的・物理的に接続するために、金（Ａ
ｕ）またはアルミニウム（Ａｌ）の細線６で接続する。
この工程はワイヤーボンダーと呼ばれる装置で行なわれ
る。
【０００７】最後に図１２（ｃ）を参照して、封止工程
について説明する。前記工程で金（Ａｕ）またはアルミ
ニウム（Ａｌ）の細線６で半導体素子１の表面に設けら
れた電極と、半導体パッケージ２に設けられたワイヤー
ボンドエリア４の配線電極５とを電気的・物理的に接続
した後、半導体素子１や細線６による接続部分等を保護
するために、蓋体８により半導体パッケージ２のくぼみ
部３を覆う形で封止する。前記蓋体８は半導体パッケー
ジ２に対して接着剤により取り付けられ、封止される。
について説明する。前記工程で金（Ａｕ）またはアルミ
ニウム（Ａｌ）の細線６で半導体素子１の表面に設けら
れた電極と、半導体パッケージ２に設けられたワイヤー
ボンドエリア４の配線電極５とを電気的・物理的に接続
した後、半導体素子１や細線６による接続部分等を保護
するために、蓋体８により半導体パッケージ２のくぼみ
部３を覆う形で封止する。前記蓋体８は半導体パッケー
ジ２に対して接着剤により取り付けられ、封止される。
【０００８】また従来の半導体装置の半導体パッケージ
の種類は大きく２つに分けることができる。
の種類は大きく２つに分けることができる。
【０００９】第１に、セラミックパッケージがある。セ
ラミックパッケージはさらに積層タイプのセラミックパ
ッケージとガラス封止セラミックパッケージとに大別さ
れる。
ラミックパッケージはさらに積層タイプのセラミックパ
ッケージとガラス封止セラミックパッケージとに大別さ
れる。
【００１０】積層タイプのセラミックパッケージは、グ
リーンシートに配線上必要な位置に対して機械的な加工
により微細な孔を設け、その孔に導電性ペーストを充填
し、さらに回路を印刷形成した後、積層を行ない、還元
性雰囲気中において焼成することによりパッケージ本体
を形成する。
リーンシートに配線上必要な位置に対して機械的な加工
により微細な孔を設け、その孔に導電性ペーストを充填
し、さらに回路を印刷形成した後、積層を行ない、還元
性雰囲気中において焼成することによりパッケージ本体
を形成する。
【００１１】ガラス封止タイプセラミックパッケージは
パッケージ本体の上面に低融点ガラスを塗布し、リード
フレームを取り付けた後、加熱炉内で低融点ガラスを溶
融することにより、パッケージ本体とリードフレームと
を接合し、さらに半導体素子が搭載される中心部には金
（Ａｕ）ペースト等を塗布する。もっとも一般的に用い
られているのはプラスチックパッケージである。このタ
イプのパッケージは、リードフレーム上に半導体素子が
搭載され、ワイヤーボンディング法にて電気的接続がな
された後、金型の中空部分に保持し、エポキシ樹脂等の
熱硬化性樹脂を主体とした樹脂を流入させた後に硬化さ
せるものである。セラミックパッケージ、プラスチック
パッケージともに、半導体素子とパッケージとの電気的
接続にＡｕもしくはＡｌの微細線を用いるワイヤーボン
ディング法が主流である。このワイヤーボンディング方
法を用いた実装工法の場合、半導体素子が取り付けられ
た周辺部にワイヤーを結線するための配線領域を設ける
必要があり、パッケージの小型化の阻害要因となってい
た。
パッケージ本体の上面に低融点ガラスを塗布し、リード
フレームを取り付けた後、加熱炉内で低融点ガラスを溶
融することにより、パッケージ本体とリードフレームと
を接合し、さらに半導体素子が搭載される中心部には金
（Ａｕ）ペースト等を塗布する。もっとも一般的に用い
られているのはプラスチックパッケージである。このタ
イプのパッケージは、リードフレーム上に半導体素子が
搭載され、ワイヤーボンディング法にて電気的接続がな
された後、金型の中空部分に保持し、エポキシ樹脂等の
熱硬化性樹脂を主体とした樹脂を流入させた後に硬化さ
せるものである。セラミックパッケージ、プラスチック
パッケージともに、半導体素子とパッケージとの電気的
接続にＡｕもしくはＡｌの微細線を用いるワイヤーボン
ディング法が主流である。このワイヤーボンディング方
法を用いた実装工法の場合、半導体素子が取り付けられ
た周辺部にワイヤーを結線するための配線領域を設ける
必要があり、パッケージの小型化の阻害要因となってい
た。
【００１２】また、半導体素子を直接回路基板に実装す
るフリップチップ実装工法を用いたパッケージの検討が
なされている。フリップチップ実装工法を用いたパッケ
ージは、セラミックをそのパッケージの基板材料とした
場合（特開昭６２−１１８５４９号公報）、および樹脂
基材を基板材料とした場合（特開昭６３−６５６５６号
公報）が検討されている。従来検討されているフリップ
チップ実装タイプパッケージの形状的特徴として、従来
のワイヤーボンディング方法のセラミックパッケージと
同様、半導体素子が取り付けられる部分が空洞になって
いるため、半導体素子が取り付けられた後に半導体素子
を保護する目的で、金属もしくはセラミック等で作られ
た蓋体が、はんだ、低融点ガラス、またはＡｕ−Ｓｎ合
金を接合材料として用いるか、もしくは抵抗圧接等の方
法を用いるかなどの方法により取り付けられる。前記半
導体パッケージは電子機器の小型化高性能化に伴い、外
部電極の増大、半導体パッケージ本体の小型化、薄型化
が要求されている。
るフリップチップ実装工法を用いたパッケージの検討が
なされている。フリップチップ実装工法を用いたパッケ
ージは、セラミックをそのパッケージの基板材料とした
場合（特開昭６２−１１８５４９号公報）、および樹脂
基材を基板材料とした場合（特開昭６３−６５６５６号
公報）が検討されている。従来検討されているフリップ
チップ実装タイプパッケージの形状的特徴として、従来
のワイヤーボンディング方法のセラミックパッケージと
同様、半導体素子が取り付けられる部分が空洞になって
いるため、半導体素子が取り付けられた後に半導体素子
を保護する目的で、金属もしくはセラミック等で作られ
た蓋体が、はんだ、低融点ガラス、またはＡｕ−Ｓｎ合
金を接合材料として用いるか、もしくは抵抗圧接等の方
法を用いるかなどの方法により取り付けられる。前記半
導体パッケージは電子機器の小型化高性能化に伴い、外
部電極の増大、半導体パッケージ本体の小型化、薄型化
が要求されている。
【００１３】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置では、半導体パッケージ本体の配線層の
微細化、多層化ならびに外部電極端子の取り付け部分の
多方向化、外部電極端子の間隔の微細化に対応した構造
であるが、半導体素子と半導体パッケージとの電気的接
続方法として、一般にワイヤーボンディング法が用いら
れている。そのため、半導体素子の周辺部に細線を配線
するための電極である内部電極端子を形成する領域とし
て、半導体素子の周囲２.０ｍｍが、蓋体を取り付ける
領域として、ワイヤボンドエリアの周囲２.０ｍｍがそ
れぞれ必要とされる。このため、半導体パッケージの面
積を半導体素子の寸法と同等程度にすることは不可能で
あり、半導体パッケージ本体の小型化、薄型化の要求を
満たすことができない。
来の半導体装置では、半導体パッケージ本体の配線層の
微細化、多層化ならびに外部電極端子の取り付け部分の
多方向化、外部電極端子の間隔の微細化に対応した構造
であるが、半導体素子と半導体パッケージとの電気的接
続方法として、一般にワイヤーボンディング法が用いら
れている。そのため、半導体素子の周辺部に細線を配線
するための電極である内部電極端子を形成する領域とし
て、半導体素子の周囲２.０ｍｍが、蓋体を取り付ける
領域として、ワイヤボンドエリアの周囲２.０ｍｍがそ
れぞれ必要とされる。このため、半導体パッケージの面
積を半導体素子の寸法と同等程度にすることは不可能で
あり、半導体パッケージ本体の小型化、薄型化の要求を
満たすことができない。
【００１４】本発明は、前記課題を解決するもので、半
導体素子の実装に必要な面積の小型化、薄型化ならびに
半導体パッケージの外部電極端子間隔の微細化を抑え、
機械的強度に問題のない外部端子形態を有した半導体装
置を提供することを目的としている。
導体素子の実装に必要な面積の小型化、薄型化ならびに
半導体パッケージの外部電極端子間隔の微細化を抑え、
機械的強度に問題のない外部端子形態を有した半導体装
置を提供することを目的としている。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に本発明における半導体装置は、以下のような構成を有
している。すなわち、絶縁性基体よりなる半導体キャリ
アと、前記半導体キャリアとバンプを介して接合された
半導体素子と、前記半導体キャリアと半導体素子との間
隙を封止している封止樹脂とよりなる半導体装置であっ
て、前記半導体キャリアは、第１面に接合される半導体
素子上の電極と対応した複数の配線電極と、前記第１面
の複数の配線電極と内部引き回しされて接続されて底面
に集積配列された外部端子とを有し、中央部にその外形
と相似形の開口部を有し、さらにその外形が前記半導体
素子よりも小さい積層基体からなる半導体キャリアであ
って、前記半導体素子は前記半導体素子表面上の電極上
にバンプが形成され、前記バンプが導電性接着剤によっ
て前記半導体キャリアの第１面の複数の配線電極と接合
された半導体素子であり、前記封止樹脂は前記半導体素
子と前記半導体キャリアとの間隙と、前記半導体素子の
周辺部および前記開口部とを充填被覆している封止樹脂
である半導体装置である。
に本発明における半導体装置は、以下のような構成を有
している。すなわち、絶縁性基体よりなる半導体キャリ
アと、前記半導体キャリアとバンプを介して接合された
半導体素子と、前記半導体キャリアと半導体素子との間
隙を封止している封止樹脂とよりなる半導体装置であっ
て、前記半導体キャリアは、第１面に接合される半導体
素子上の電極と対応した複数の配線電極と、前記第１面
の複数の配線電極と内部引き回しされて接続されて底面
に集積配列された外部端子とを有し、中央部にその外形
と相似形の開口部を有し、さらにその外形が前記半導体
素子よりも小さい積層基体からなる半導体キャリアであ
って、前記半導体素子は前記半導体素子表面上の電極上
にバンプが形成され、前記バンプが導電性接着剤によっ
て前記半導体キャリアの第１面の複数の配線電極と接合
された半導体素子であり、前記封止樹脂は前記半導体素
子と前記半導体キャリアとの間隙と、前記半導体素子の
周辺部および前記開口部とを充填被覆している封止樹脂
である半導体装置である。
【００１６】また製造方法においては、半導体素子の表
面の電極上にバンプを形成する第１工程と、前記半導体
素子上のバンプに対して導電性接着剤を供給する第２工
程と、中央部に全体外形と相似形の開口部を有した相反
する第１面と第２面とを有し、その全体外形が前記半導
体素子よりも小さく、前記第１面上には複数の配線電極
が形成され、前記第２面上には前記第１面上の配線電極
と内部引き回しされて接続された複数の電極パッドが格
子状に集積配列された半導体キャリアの前記第１面の配
線電極と、前記半導体素子上の前記導電性接着剤が供給
された前記バンプとを対応させて接合した後、前記導電
性接着剤を熱硬化する第３工程と、封止樹脂を前記半導
体キャリアの中央部に設けた相似形の開口部から注入
し、前記半導体素子と前記半導体キャリアとの間隔を充
填した後、前記半導体素子の周辺部および前記開口部と
を充填被覆して樹脂封止する第４工程とを有するもので
ある。
面の電極上にバンプを形成する第１工程と、前記半導体
素子上のバンプに対して導電性接着剤を供給する第２工
程と、中央部に全体外形と相似形の開口部を有した相反
する第１面と第２面とを有し、その全体外形が前記半導
体素子よりも小さく、前記第１面上には複数の配線電極
が形成され、前記第２面上には前記第１面上の配線電極
と内部引き回しされて接続された複数の電極パッドが格
子状に集積配列された半導体キャリアの前記第１面の配
線電極と、前記半導体素子上の前記導電性接着剤が供給
された前記バンプとを対応させて接合した後、前記導電
性接着剤を熱硬化する第３工程と、封止樹脂を前記半導
体キャリアの中央部に設けた相似形の開口部から注入
し、前記半導体素子と前記半導体キャリアとの間隔を充
填した後、前記半導体素子の周辺部および前記開口部と
を充填被覆して樹脂封止する第４工程とを有するもので
ある。
【００１７】
【作用】前記構成により、半導体キャリアは、中央部に
開口部を有し、第１面上周辺には接合される半導体素子
に対応する配線電極が形成され、第２面上には前記第１
面上の配線電極と半導体キャリア内部で導通ビアによ
り、内部引き回しされ接続された電極パッドが格子状に
集積配列されたものであり、半導体素子はフリップチッ
プ工法により前記半導体キャリアに接合され、電気的接
続がなされているので、半導体素子を電気的接続するた
めに必要であったワイヤーボンディングエリアが不要に
なり、かつ半導体キャリアと半導体素子との間に封止樹
脂を浸透させ、熱硬化させることにより半導体素子の保
護ができ、蓋体を取り付ける必要がないため、蓋体取付
領域が削除でき、半導体装置の小型化が実現できるもの
である。
開口部を有し、第１面上周辺には接合される半導体素子
に対応する配線電極が形成され、第２面上には前記第１
面上の配線電極と半導体キャリア内部で導通ビアによ
り、内部引き回しされ接続された電極パッドが格子状に
集積配列されたものであり、半導体素子はフリップチッ
プ工法により前記半導体キャリアに接合され、電気的接
続がなされているので、半導体素子を電気的接続するた
めに必要であったワイヤーボンディングエリアが不要に
なり、かつ半導体キャリアと半導体素子との間に封止樹
脂を浸透させ、熱硬化させることにより半導体素子の保
護ができ、蓋体を取り付ける必要がないため、蓋体取付
領域が削除でき、半導体装置の小型化が実現できるもの
である。
【００１８】また半導体キャリアの中央部に開口部を設
けており、前記開口部によって、半導体キャリアと半導
体素子との接合において、互いのせん断応力による半導
体キャリアのひずみを緩和し、前記ひずみによる半導体
キャリアと半導体素子との接合ずれなどの不良を解消で
きる。
けており、前記開口部によって、半導体キャリアと半導
体素子との接合において、互いのせん断応力による半導
体キャリアのひずみを緩和し、前記ひずみによる半導体
キャリアと半導体素子との接合ずれなどの不良を解消で
きる。
【００１９】製造方法においては、半導体キャリアの開
口部からの封止樹脂の注入により、気泡となる空気（窒
素）を押し出しながら封止樹脂が半導体キャリアと半導
体素子との間隙に充填されていくので、気泡を残留させ
ることなく充填できるものである。
口部からの封止樹脂の注入により、気泡となる空気（窒
素）を押し出しながら封止樹脂が半導体キャリアと半導
体素子との間隙に充填されていくので、気泡を残留させ
ることなく充填できるものである。
【００２０】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は本発明の第１の実施例にかかる半導
体装置を示す平面図である。図２は図１に示した本実施
例にかかる半導体装置のＡ１−Ａ２線に沿った断面図で
ある。図３は本実施例にかかる半導体装置の底面図であ
る。
ら説明する。図１は本発明の第１の実施例にかかる半導
体装置を示す平面図である。図２は図１に示した本実施
例にかかる半導体装置のＡ１−Ａ２線に沿った断面図で
ある。図３は本実施例にかかる半導体装置の底面図であ
る。
【００２１】図１、図２および図３において、本実施例
にかかる半導体装置は、半導体キャリア１１上に半導体
素子１２がフリップチップ工法により実装されたもので
あり、前記半導体素子１２周辺および半導体キャリア１
１と半導体素子１２との間隙は封止樹脂１３により封止
されたものである。
にかかる半導体装置は、半導体キャリア１１上に半導体
素子１２がフリップチップ工法により実装されたもので
あり、前記半導体素子１２周辺および半導体キャリア１
１と半導体素子１２との間隙は封止樹脂１３により封止
されたものである。
【００２２】次に図２を参照しながら本実施例にかかる
半導体装置について詳細な構造を説明する。
半導体装置について詳細な構造を説明する。
【００２３】半導体キャリア１１は、中央部に開口部１
４を有し、第１面上周辺には接合される半導体素子１２
に対応する配線電極１５が形成され、第２面上には前記
第１面上の配線電極１５と半導体キャリア内部で導通ビ
ア（図示せず）により接続されたメタライズ金属層より
なる電極パッド１６が格子状に集積配列されたものであ
る。前記電極パッド１６は外部と電気的接続される外部
端子である。
４を有し、第１面上周辺には接合される半導体素子１２
に対応する配線電極１５が形成され、第２面上には前記
第１面上の配線電極１５と半導体キャリア内部で導通ビ
ア（図示せず）により接続されたメタライズ金属層より
なる電極パッド１６が格子状に集積配列されたものであ
る。前記電極パッド１６は外部と電気的接続される外部
端子である。
【００２４】半導体素子１２は、周辺に電極１７が形成
され、前記電極１７上には金（Ａｕ）などによるバンプ
１８が形成され、前記バンプ１８に導電性接着剤１９が
設けられているものであり、多ピンのマイコンチップを
例としている。なお、前記導電性接着剤１９としては、
信頼性、熱応力などを考慮して例えばバインダーとして
エポキシ樹脂、導体フィラーとして金−パラジウム（Ａ
ｕ−Ｐｄ）合金よりなる接着剤である。また半導体素子
１２上に形成したバンプ１８は、ワイヤーボンディング
法によって形成された２段突起状バンプであり、２段突
起によって転写法によって導電性接着剤１９を保持で
き、また半導体キャリア１１に接合する際、前記半導体
キャリア１１上の微細ピッチの配線電極１５への余分な
導電性接着剤１９のはみ出しを防止できる。
され、前記電極１７上には金（Ａｕ）などによるバンプ
１８が形成され、前記バンプ１８に導電性接着剤１９が
設けられているものであり、多ピンのマイコンチップを
例としている。なお、前記導電性接着剤１９としては、
信頼性、熱応力などを考慮して例えばバインダーとして
エポキシ樹脂、導体フィラーとして金−パラジウム（Ａ
ｕ−Ｐｄ）合金よりなる接着剤である。また半導体素子
１２上に形成したバンプ１８は、ワイヤーボンディング
法によって形成された２段突起状バンプであり、２段突
起によって転写法によって導電性接着剤１９を保持で
き、また半導体キャリア１１に接合する際、前記半導体
キャリア１１上の微細ピッチの配線電極１５への余分な
導電性接着剤１９のはみ出しを防止できる。
【００２５】本実施例にかかる半導体装置は、前記半導
体キャリア１１に対して、半導体素子１２をフリップチ
ップ工法によりそのバンプ１８に設けた導電性接着剤１
９により接合したものである。そして半導体キャリア１
１と半導体素子１２との間隙および半導体素子１２の周
辺、半導体キャリア１１の開口部１４は、エポキシ系封
止樹脂１３により充填被覆された構成である。
体キャリア１１に対して、半導体素子１２をフリップチ
ップ工法によりそのバンプ１８に設けた導電性接着剤１
９により接合したものである。そして半導体キャリア１
１と半導体素子１２との間隙および半導体素子１２の周
辺、半導体キャリア１１の開口部１４は、エポキシ系封
止樹脂１３により充填被覆された構成である。
【００２６】本実施例の半導体装置は、半導体キャリア
１１が中央部に開口部１４を有しており、前記開口部１
４によって、半導体キャリア１１と半導体素子１２との
接合において、互いのせん断応力による半導体キャリア
１１の中央部にかかるひずみを緩和し、前記ひずみによ
る半導体キャリア１１と半導体素子１２との接合ずれな
どの不良を解消できる。前記開口部１４を設ける箇所
は、本実施例では半導体キャリア１１の中央部とした
が、ひずみを緩和できる箇所であれば中央部に限定する
ものではない。本実施例においては、半導体キャリア１
１の中央部でかつ、その半導体キャリア１１の外形形状
と相似形の開口部を形成することにより、接合した後の
半導体キャリア１１、半導体素子１２とのひずみを緩和
し、接合不良を著しく減少させることができる。
１１が中央部に開口部１４を有しており、前記開口部１
４によって、半導体キャリア１１と半導体素子１２との
接合において、互いのせん断応力による半導体キャリア
１１の中央部にかかるひずみを緩和し、前記ひずみによ
る半導体キャリア１１と半導体素子１２との接合ずれな
どの不良を解消できる。前記開口部１４を設ける箇所
は、本実施例では半導体キャリア１１の中央部とした
が、ひずみを緩和できる箇所であれば中央部に限定する
ものではない。本実施例においては、半導体キャリア１
１の中央部でかつ、その半導体キャリア１１の外形形状
と相似形の開口部を形成することにより、接合した後の
半導体キャリア１１、半導体素子１２とのひずみを緩和
し、接合不良を著しく減少させることができる。
【００２７】また本実施例の半導体装置の半導体キャリ
ア１１は、その第１面上周辺には接合される半導体素子
１２に対応する配線電極１５が形成され、第２面上には
前記第１面上の配線電極１５と半導体キャリア内部で導
通ビア（図示せず）により接続されたメタライズ金属層
よりなる電極パッド１６が格子状に集積配列されたもの
であり、第１面上の配線電極１５が半導体キャリア１１
内部で導通ビアにより内部引き回しされ、底面である第
２面上に電極パッド１６として格子状に集積配列された
ものであるため、半導体キャリア１１の底面全体に外部
端子である電極パッド１６を配置することができ、電極
の集積度を向上させ、半導体キャリア１１の大きさを接
合される半導体素子１２の大きさとほぼ同一にまで縮小
することができる。
ア１１は、その第１面上周辺には接合される半導体素子
１２に対応する配線電極１５が形成され、第２面上には
前記第１面上の配線電極１５と半導体キャリア内部で導
通ビア（図示せず）により接続されたメタライズ金属層
よりなる電極パッド１６が格子状に集積配列されたもの
であり、第１面上の配線電極１５が半導体キャリア１１
内部で導通ビアにより内部引き回しされ、底面である第
２面上に電極パッド１６として格子状に集積配列された
ものであるため、半導体キャリア１１の底面全体に外部
端子である電極パッド１６を配置することができ、電極
の集積度を向上させ、半導体キャリア１１の大きさを接
合される半導体素子１２の大きさとほぼ同一にまで縮小
することができる。
【００２８】なお、半導体キャリア１１は、セラミック
を絶縁基体とした多層回路基板構成を有し、その内部で
各層の導通ビアにより第１面上の配線電極１５が順次第
２面である底面まで効率よく引き回され、底面において
格子状に集積配列されたものであり、導通ビアの引き回
しの高密度化、多層回路基板構成における積層数等によ
り、より高密度で第１面上の配線電極１５を底面である
第２面上に電極パッド１６として集積配列することがで
き、搭載する半導体素子１２に応じて電極パッド１６を
集積配列できる。
を絶縁基体とした多層回路基板構成を有し、その内部で
各層の導通ビアにより第１面上の配線電極１５が順次第
２面である底面まで効率よく引き回され、底面において
格子状に集積配列されたものであり、導通ビアの引き回
しの高密度化、多層回路基板構成における積層数等によ
り、より高密度で第１面上の配線電極１５を底面である
第２面上に電極パッド１６として集積配列することがで
き、搭載する半導体素子１２に応じて電極パッド１６を
集積配列できる。
【００２９】図４は本発明の第２の実施例にかかる半導
体装置を示す平面図、図５は図４のＢ１−Ｂ２線に沿っ
た断面図、図６は底面図である。
体装置を示す平面図、図５は図４のＢ１−Ｂ２線に沿っ
た断面図、図６は底面図である。
【００３０】本実施例においては、半導体キャリア１１
と半導体素子１２との大きさが同一となっており、他の
構成は前記第１の実施例に示した構成と同様である。た
だし、半導体素子１２の周辺の電極１７は２重配置とな
っているもので、多ピンのマイコンチップを例としてい
る。
と半導体素子１２との大きさが同一となっており、他の
構成は前記第１の実施例に示した構成と同様である。た
だし、半導体素子１２の周辺の電極１７は２重配置とな
っているもので、多ピンのマイコンチップを例としてい
る。
【００３１】本実施例にかかる半導体装置の半導体キャ
リア１１も、その第１面上周辺には接合される半導体素
子１２に対応する配線電極１５が形成され、第２面上に
は前記第１面上の配線電極１５と半導体キャリア内部で
導通ビア（図示せず）により接続されたメタライズ金属
層よりなる電極パッド１６が格子状に集積配列されたも
のであり、第１面上の配線電極１５が半導体キャリア１
１内部で導通ビアにより、前記第１の実施例に示した構
造よりも高密度で内部引き回しされ、底面である第２面
上に電極パッド１６として格子状に集積配列されたもの
であるため、半導体キャリア１１の底面全体に外部端子
である電極パッドを配置することができ、電極の集積度
を向上させ、半導体キャリアの大きさを接合される半導
体素子１２の大きさと同一にまで縮小することができ
る。ゆえに本実施例にかかる半導体装置は、搭載する半
導体素子とほぼ同等の大きさを実現できる半導体装置で
ある。
リア１１も、その第１面上周辺には接合される半導体素
子１２に対応する配線電極１５が形成され、第２面上に
は前記第１面上の配線電極１５と半導体キャリア内部で
導通ビア（図示せず）により接続されたメタライズ金属
層よりなる電極パッド１６が格子状に集積配列されたも
のであり、第１面上の配線電極１５が半導体キャリア１
１内部で導通ビアにより、前記第１の実施例に示した構
造よりも高密度で内部引き回しされ、底面である第２面
上に電極パッド１６として格子状に集積配列されたもの
であるため、半導体キャリア１１の底面全体に外部端子
である電極パッドを配置することができ、電極の集積度
を向上させ、半導体キャリアの大きさを接合される半導
体素子１２の大きさと同一にまで縮小することができ
る。ゆえに本実施例にかかる半導体装置は、搭載する半
導体素子とほぼ同等の大きさを実現できる半導体装置で
ある。
【００３２】次に本発明の第３の実施例について図７、
図８および図９を参照しながら説明する。図７は本実施
例にかかる半導体装置を示す平面図、図８は図７のＣ１
−Ｃ２線に沿った断面図、図９は底面図である。
図８および図９を参照しながら説明する。図７は本実施
例にかかる半導体装置を示す平面図、図８は図７のＣ１
−Ｃ２線に沿った断面図、図９は底面図である。
【００３３】本実施例においては、近年増加してきてい
る傾向にあるＬＯＣ（リード・オン・チップ）タイプの
パッケージを用いる少ピン大容量メモリーチップを半導
体素子１２として用い、搭載した構成を示すものであ
る。本実施例においては、半導体素子１２が少ピン大容
量メモリーチップであるため、半導体素子１２上の電極
数が前記第１、第２の実施例に示されたマイコンチップ
などの半導体素子１２上の電極数よりも少なく、半導体
キャリア１１において、第１面上の配線電極１５を同様
に底面である第２面まで内部で引き回し、電極パッド１
６を底面に格子状に配列することができる。よって図示
するように、半導体素子１２よりも小さいサイズで半導
体キャリア１１を構成することができ、第１の実施例、
第２の実施例よりもチップサイズを実現した半導体装置
を構成できる。半導体キャリア１１を半導体素子１２よ
りも小さくすることで、より高密度な実装が可能とな
る。なお、図８、図９においては、半導体キャリア１１
内の開口部１４、導電性接着剤１９を省略して図示して
いる。
る傾向にあるＬＯＣ（リード・オン・チップ）タイプの
パッケージを用いる少ピン大容量メモリーチップを半導
体素子１２として用い、搭載した構成を示すものであ
る。本実施例においては、半導体素子１２が少ピン大容
量メモリーチップであるため、半導体素子１２上の電極
数が前記第１、第２の実施例に示されたマイコンチップ
などの半導体素子１２上の電極数よりも少なく、半導体
キャリア１１において、第１面上の配線電極１５を同様
に底面である第２面まで内部で引き回し、電極パッド１
６を底面に格子状に配列することができる。よって図示
するように、半導体素子１２よりも小さいサイズで半導
体キャリア１１を構成することができ、第１の実施例、
第２の実施例よりもチップサイズを実現した半導体装置
を構成できる。半導体キャリア１１を半導体素子１２よ
りも小さくすることで、より高密度な実装が可能とな
る。なお、図８、図９においては、半導体キャリア１１
内の開口部１４、導電性接着剤１９を省略して図示して
いる。
【００３４】次に本発明の第４の実施例にかかる半導体
装置の製造方法について図面を参照しながら説明する。
装置の製造方法について図面を参照しながら説明する。
【００３５】図１０は本実施例にかかる半導体装置の製
造方法を示す工程別の断面図である。まず図１０（ａ）
において、半導体素子上の周辺の電極上にバンプを形成
する第１工程について説明する。半導体素子１２に対す
るバンプ１８の形成は、半導体素子１２上の電極１７上
に対して、ワイヤーボンダーのキャピラリーの金（Ａ
ｕ）ワイヤー先端に形成した金ボールを半導体素子１２
上の電極１７に熱圧接することにより、２段突起の下段
部１８ａをまず形成する。そして連続してさらにキャピ
ラリーを移動させることにより形成した金ループをもっ
て、２段突起の上段部１８ｂを形成する。前記状態では
単なる２段突起のバンプであるため、そのバンプ高さを
そろえ、バンプ頭頂部の平坦化のため、加圧によりレベ
リングを行ない、バンプ１８を形成する。
造方法を示す工程別の断面図である。まず図１０（ａ）
において、半導体素子上の周辺の電極上にバンプを形成
する第１工程について説明する。半導体素子１２に対す
るバンプ１８の形成は、半導体素子１２上の電極１７上
に対して、ワイヤーボンダーのキャピラリーの金（Ａ
ｕ）ワイヤー先端に形成した金ボールを半導体素子１２
上の電極１７に熱圧接することにより、２段突起の下段
部１８ａをまず形成する。そして連続してさらにキャピ
ラリーを移動させることにより形成した金ループをもっ
て、２段突起の上段部１８ｂを形成する。前記状態では
単なる２段突起のバンプであるため、そのバンプ高さを
そろえ、バンプ頭頂部の平坦化のため、加圧によりレベ
リングを行ない、バンプ１８を形成する。
【００３６】次に図１０（ｂ）において、前記第１工程
により形成した半導体素子１２上のバンプ１８に対し
て、導電性接着剤１９を供給する第２工程について説明
する。回転する円盤上にドクターブレード法を用いて適
当な厚みに金−パラジウム（Ａｕ−Ｐｄ）を導電性物質
として含有する導電性接着剤１９を塗布し、バンプ１８
を形成した半導体素子１２を前記円盤上にバンプ１８を
下向きにして押し当てた後に引き上げ、バンプ１８に導
電性接着剤１９を供給する（転写法）。半導体素子１２
上のバンプ１８は２段突起形状のバンプであるため、そ
の形状によって導電性接着剤１９を一定量確実に保持す
ることができ、タレ、はみ出しなどを防止できる。前記
したように、導電性接着剤１９としては、信頼性、熱応
力などを考慮して例えばバインダーとしてエポキシ樹
脂、導体フィラーとして金−パラジウム（Ａｕ−Ｐｄ）
合金よりなる接着剤を用いる。
により形成した半導体素子１２上のバンプ１８に対し
て、導電性接着剤１９を供給する第２工程について説明
する。回転する円盤上にドクターブレード法を用いて適
当な厚みに金−パラジウム（Ａｕ−Ｐｄ）を導電性物質
として含有する導電性接着剤１９を塗布し、バンプ１８
を形成した半導体素子１２を前記円盤上にバンプ１８を
下向きにして押し当てた後に引き上げ、バンプ１８に導
電性接着剤１９を供給する（転写法）。半導体素子１２
上のバンプ１８は２段突起形状のバンプであるため、そ
の形状によって導電性接着剤１９を一定量確実に保持す
ることができ、タレ、はみ出しなどを防止できる。前記
したように、導電性接着剤１９としては、信頼性、熱応
力などを考慮して例えばバインダーとしてエポキシ樹
脂、導体フィラーとして金−パラジウム（Ａｕ−Ｐｄ）
合金よりなる接着剤を用いる。
【００３７】次に図１０（ｃ）において、フリップチッ
プ実装を示す第３工程について説明する。第３工程は、
半導体素子１２の表面を下にして接合する方法であるフ
リップチップ方式によって、半導体素子１２と、セラミ
ックを絶縁基体とした多層回路基板構成を有した半導体
キャリア１１とを接合するものである。前記半導体キャ
リア１１は、その中央部に開口部１４を有したものであ
り、多層回路基板構成を有し、その内部で各層の導通ビ
アにより第１面上の配線電極１５が順次第２面である底
面まで効率よく引き回され、電極パッド１６が底面にお
いて格子状に集積配列されたものであり、導通ビアの引
き回しの高密度化、多層回路基板構成における積層数等
により、より高密度で第１面上の配線電極１５を底面で
ある第２面上に電極パッド１６として集積配列できるも
のである。前記第１面上の配線電極１５の配列は接合さ
れる半導体素子１２上の電極１７（バンプ１８）と対応
して設けられているものである。以上のような半導体キ
ャリア１１の第１面上の配線電極１５と、半導体素子１
２上の導電性接着剤１９が供給されたバンプ１８とを位
置精度よく合わせて接合した後、一定の温度にて熱硬化
させる。導電性接着剤１９として、バインダーとしてエ
ポキシ樹脂、導体フィラーとして金−パラジウム（Ａｕ
−Ｐｄ）合金よりなる接着剤を用いた場合は、１００℃
の温度で１時間、さらに１２０℃の温度で２時間加熱す
ることにより接合を完了する。
プ実装を示す第３工程について説明する。第３工程は、
半導体素子１２の表面を下にして接合する方法であるフ
リップチップ方式によって、半導体素子１２と、セラミ
ックを絶縁基体とした多層回路基板構成を有した半導体
キャリア１１とを接合するものである。前記半導体キャ
リア１１は、その中央部に開口部１４を有したものであ
り、多層回路基板構成を有し、その内部で各層の導通ビ
アにより第１面上の配線電極１５が順次第２面である底
面まで効率よく引き回され、電極パッド１６が底面にお
いて格子状に集積配列されたものであり、導通ビアの引
き回しの高密度化、多層回路基板構成における積層数等
により、より高密度で第１面上の配線電極１５を底面で
ある第２面上に電極パッド１６として集積配列できるも
のである。前記第１面上の配線電極１５の配列は接合さ
れる半導体素子１２上の電極１７（バンプ１８）と対応
して設けられているものである。以上のような半導体キ
ャリア１１の第１面上の配線電極１５と、半導体素子１
２上の導電性接着剤１９が供給されたバンプ１８とを位
置精度よく合わせて接合した後、一定の温度にて熱硬化
させる。導電性接着剤１９として、バインダーとしてエ
ポキシ樹脂、導体フィラーとして金−パラジウム（Ａｕ
−Ｐｄ）合金よりなる接着剤を用いた場合は、１００℃
の温度で１時間、さらに１２０℃の温度で２時間加熱す
ることにより接合を完了する。
【００３８】次に図１０（ｄ）において、封止工程を示
す第４工程について説明する。半導体キャリア１１と半
導体素子１２とを接合した後、エポキシ系封止樹脂１３
をノズル２０より半導体キャリア１１の中央部に設けた
開口部１４側から注入し、半導体キャリア１１と半導体
素子１２との間隙、半導体素子１２の周辺部、半導体キ
ャリア１１の開口部１４とを充填被覆して封止する。前
記開口部１４からの封止樹脂１３のノズル２０注入によ
り、半導体キャリア１１と半導体素子１２との間隙を充
填する場合、間隙に気泡が残留することを防止し、気密
性の高い樹脂封止を行なうことができる。すなわち、開
口部１４からの封止樹脂１３の注入により、気泡となる
空気を押し出しながら封止樹脂１３が半導体キャリア１
１と半導体素子１２との間隙に充填されていくので、気
泡を残留させることなく充填できるものである。半導体
キャリア１１と半導体素子１２との間隙は１００μｍ程
度であり、非常にわずかな間隙であるため、本方法は有
効である。また封止の優先順位は、半導体キャリア１１
と半導体素子１２との間隙および開口部１４とを充填し
た後に、半導体素子１２の周辺部を被覆するものであ
る。この封止の順番により、半導体キャリア１１と半導
体素子１２との間に気泡を残留させることなく樹脂封止
できる。そして封止樹脂１３を充填被覆した後は、オー
ブン中で一定の温度にて封止樹脂１３を硬化させ封止を
完了する。
す第４工程について説明する。半導体キャリア１１と半
導体素子１２とを接合した後、エポキシ系封止樹脂１３
をノズル２０より半導体キャリア１１の中央部に設けた
開口部１４側から注入し、半導体キャリア１１と半導体
素子１２との間隙、半導体素子１２の周辺部、半導体キ
ャリア１１の開口部１４とを充填被覆して封止する。前
記開口部１４からの封止樹脂１３のノズル２０注入によ
り、半導体キャリア１１と半導体素子１２との間隙を充
填する場合、間隙に気泡が残留することを防止し、気密
性の高い樹脂封止を行なうことができる。すなわち、開
口部１４からの封止樹脂１３の注入により、気泡となる
空気を押し出しながら封止樹脂１３が半導体キャリア１
１と半導体素子１２との間隙に充填されていくので、気
泡を残留させることなく充填できるものである。半導体
キャリア１１と半導体素子１２との間隙は１００μｍ程
度であり、非常にわずかな間隙であるため、本方法は有
効である。また封止の優先順位は、半導体キャリア１１
と半導体素子１２との間隙および開口部１４とを充填し
た後に、半導体素子１２の周辺部を被覆するものであ
る。この封止の順番により、半導体キャリア１１と半導
体素子１２との間に気泡を残留させることなく樹脂封止
できる。そして封止樹脂１３を充填被覆した後は、オー
ブン中で一定の温度にて封止樹脂１３を硬化させ封止を
完了する。
【００３９】なお、封止樹脂１３としては、エポキシ系
樹脂に高熱伝導性セラミックスである窒化アルミ（Ａｌ
Ｎ）や窒化珪素（ＳｉＮ）等をフィラーとして添加した
ものを用いる。また半導体素子１２が半導体キャリア１
１の大きさよりも小さい場合の封止においては、半導体
素子１２の周辺端部に封止樹脂１３を供給する際に封止
樹脂１３が十分半導体素子１２の背面に到達し、さら
に、半導体キャリア１１と封止樹脂１３との接触角が６
０度以下の小さな角度になるように封止する。
樹脂に高熱伝導性セラミックスである窒化アルミ（Ａｌ
Ｎ）や窒化珪素（ＳｉＮ）等をフィラーとして添加した
ものを用いる。また半導体素子１２が半導体キャリア１
１の大きさよりも小さい場合の封止においては、半導体
素子１２の周辺端部に封止樹脂１３を供給する際に封止
樹脂１３が十分半導体素子１２の背面に到達し、さら
に、半導体キャリア１１と封止樹脂１３との接触角が６
０度以下の小さな角度になるように封止する。
【００４０】以上の工程により、図１０（ｅ）に示すよ
うな半導体装置を構成できる。なお、半導体キャリア１
１に設ける開口部１４について、半導体キャリア１１の
外形と相似形である開口部１４を有した半導体キャリア
を用いることにより、第４工程の封止工程において、封
止樹脂１３を注入した際、封止樹脂１３が均一に半導体
キャリア１１と半導体素子１２との間隙に入り込んでい
くので、均一封止ができる。均一封止により、余分な封
止樹脂１３が半導体キャリア１１と半導体素子１２との
間隙から溢れ出すことはなくなり、封止不良を抑制でき
る。
うな半導体装置を構成できる。なお、半導体キャリア１
１に設ける開口部１４について、半導体キャリア１１の
外形と相似形である開口部１４を有した半導体キャリア
を用いることにより、第４工程の封止工程において、封
止樹脂１３を注入した際、封止樹脂１３が均一に半導体
キャリア１１と半導体素子１２との間隙に入り込んでい
くので、均一封止ができる。均一封止により、余分な封
止樹脂１３が半導体キャリア１１と半導体素子１２との
間隙から溢れ出すことはなくなり、封止不良を抑制でき
る。
【００４１】以上、本実施例によれば、中央部に開口部
１４を有し、第１面上周辺には接合される半導体素子１
２に対応する配線電極１５が形成され、第２面上には前
記第１面上の配線電極１５と半導体キャリア１１内部で
導通ビア（図示せず）により接続されたメタライズ金属
層よりなる電極パッド１６が格子状に集積配列された半
導体キャリア１１を用いて半導体素子１２をフリップチ
ップ工法により実装して、半導体素子と同等のサイズの
半導体装置を実現することができ、高密度実装、小型化
・薄型化を実現できる。また半導体キャリア１１の中央
部に開口部１４を形成することにより、半導体キャリア
１１と半導体素子１２との接合時のひずみを低減させる
ことができ、前記開口部１４の形状を半導体キャリア１
１と相似形にすることにより、ひずみ低減効果を高める
ことができるものである。
１４を有し、第１面上周辺には接合される半導体素子１
２に対応する配線電極１５が形成され、第２面上には前
記第１面上の配線電極１５と半導体キャリア１１内部で
導通ビア（図示せず）により接続されたメタライズ金属
層よりなる電極パッド１６が格子状に集積配列された半
導体キャリア１１を用いて半導体素子１２をフリップチ
ップ工法により実装して、半導体素子と同等のサイズの
半導体装置を実現することができ、高密度実装、小型化
・薄型化を実現できる。また半導体キャリア１１の中央
部に開口部１４を形成することにより、半導体キャリア
１１と半導体素子１２との接合時のひずみを低減させる
ことができ、前記開口部１４の形状を半導体キャリア１
１と相似形にすることにより、ひずみ低減効果を高める
ことができるものである。
【００４２】また製造方法においては、半導体キャリア
１１の中央部に開口部１４を形成することにより、前記
開口部から封止樹脂１３を注入でき、半導体キャリア１
１と半導体素子１２との間隙に封止樹脂１３を充填して
も気泡のない気密性に優れた樹脂封止ができるものであ
る。また前記開口部１４の形状を半導体キャリア１１と
相似形にすることにより、封止樹脂１３の注入時に半導
体キャリア１１と半導体素子１２との間隙に均一に封止
樹脂１３を入り込ませ、充填することができるので、余
分な封止樹脂１３が半導体キャリア１１と半導体素子１
２との間隙から溢れ出すことはなくなり、封止不良を抑
制できる。
１１の中央部に開口部１４を形成することにより、前記
開口部から封止樹脂１３を注入でき、半導体キャリア１
１と半導体素子１２との間隙に封止樹脂１３を充填して
も気泡のない気密性に優れた樹脂封止ができるものであ
る。また前記開口部１４の形状を半導体キャリア１１と
相似形にすることにより、封止樹脂１３の注入時に半導
体キャリア１１と半導体素子１２との間隙に均一に封止
樹脂１３を入り込ませ、充填することができるので、余
分な封止樹脂１３が半導体キャリア１１と半導体素子１
２との間隙から溢れ出すことはなくなり、封止不良を抑
制できる。
【００４３】
【発明の効果】本発明によれば、半導体素子を接続する
ためにこれまで必要であったワイヤーボンディングエリ
アが不要となり、さらに外部端子である電極パッドを取
り付ける領域が半導体キャリアの底面全体を利用してい
るので、半導体装置をきわめて小型にすることができ
る。また半導体キャリアの中央部に開口部を形成するこ
とにより、半導体キャリアと接合した半導体素子との接
合時のひずみを低減させることができ、前記開口部の形
状を半導体キャリアと相似形にすることにより、ひずみ
低減効果を高めることができるものである。また製造方
法においては、半導体キャリアの中央部に開口部を形成
することにより、前記開口部から封止樹脂を注入でき、
半導体キャリアと半導体素子との間隙に樹脂を充填して
も気泡のない気密性に優れた樹脂封止ができるものであ
る。
ためにこれまで必要であったワイヤーボンディングエリ
アが不要となり、さらに外部端子である電極パッドを取
り付ける領域が半導体キャリアの底面全体を利用してい
るので、半導体装置をきわめて小型にすることができ
る。また半導体キャリアの中央部に開口部を形成するこ
とにより、半導体キャリアと接合した半導体素子との接
合時のひずみを低減させることができ、前記開口部の形
状を半導体キャリアと相似形にすることにより、ひずみ
低減効果を高めることができるものである。また製造方
法においては、半導体キャリアの中央部に開口部を形成
することにより、前記開口部から封止樹脂を注入でき、
半導体キャリアと半導体素子との間隙に樹脂を充填して
も気泡のない気密性に優れた樹脂封止ができるものであ
る。
【図１】本発明の第１の実施例にかかる半導体装置を示
す平面図
す平面図
【図２】本発明の第１の実施例にかかる半導体装置を示
す断面図
す断面図
【図３】本発明の第１の実施例にかかる半導体装置を示
す底面図
す底面図
【図４】本発明の第２の実施例にかかる半導体装置を示
す平面図
す平面図
【図５】本発明の第２の実施例にかかる半導体装置を示
す断面図
す断面図
【図６】本発明の第２の実施例にかかる半導体装置を示
す底面図
す底面図
【図７】本発明の第３の実施例にかかる半導体装置を示
す平面図
す平面図
【図８】本発明の第３の実施例にかかる半導体装置を示
す断面図
す断面図
【図９】本発明の第３の実施例にかかる半導体装置を示
す底面図
す底面図
【図１０】本発明の第４の実施例にかかる半導体装置の
製造方法を示す工程図
製造方法を示す工程図
【図１１】従来の半導体装置を示す断面図
【図１２】従来の半導体装置の製造方法を示す工程図
１ 半導体素子 ２ 半導体パッケージ ３ くぼみ部 ４ ワイヤーボンドエリア ５ 配線電極 ６ 細線 ７ 外部電極端子 ８ 蓋体 １１ 半導体キャリア １２ 半導体素子 １３ 封止樹脂 １４ 開口部 １５ 配線電極 １６ 電極パッド １７ 電極 １８ バンプ １９ 導電性接着剤 ２０ ノズル
フロントページの続き (56)参考文献 特開 平６−204272（ＪＰ，Ａ) 実開 平１−125544（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】 絶縁性基体よりなる半導体キャリアと、
前記半導体キャリアとバンプを介して接合された半導体
素子と、前記半導体キャリアと半導体素子との間隙を封
止している封止樹脂とよりなる半導体装置であって、前
記半導体キャリアは、第１面に接合される半導体素子上
の電極と対応した複数の配線電極と、前記第１面の複数
の配線電極と内部引き回しされて接続されて底面に集積
配列された外部端子とを有し、中央部にその外形と相似
形の開口部を有し、さらにその外形が前記半導体素子よ
りも小さい積層基体からなる半導体キャリアであって、
前記半導体素子は前記半導体素子表面上の電極上にバン
プが形成され、前記バンプが導電性接着剤によって前記
半導体キャリアの第１面の複数の配線電極と接合された
半導体素子であり、前記封止樹脂は前記半導体素子と前
記半導体キャリアとの間隙と、前記半導体素子の周辺部
および前記開口部とを充填被覆している封止樹脂である
ことを特徴とする半導体装置。 - 【請求項２】 半導体素子の表面の電極上にバンプを形
成する第１工程と、前記半導体素子上のバンプに対して
導電性接着剤を供給する第２工程と、中央部に全体外形
と相似形の開口部を有した相反する第１面と第２面とを
有し、その全体外形が前記半導体素子よりも小さく、前
記第１面上には複数の配線電極が形成され、前記第２面
上には前記第１面上の配線電極と内部引き回しされて接
続された複数の電極パッドが格子状に集積配列された半
導体キャリアの前記第１面の配線電極と、前記半導体素
子上の前記導電性接着剤が供給された前記バンプとを対
応させて接合した後、前記導電性接着剤を熱硬化する第
３工程と、封止樹脂を前記半導体キャリアの中央部に設
けた相似形の開口部から注入し、前記半導体素子と前記
半導体キャリアとの間隔を充填した後、前記半導体素子
の周辺部および前記開口部とを充填被覆して樹脂封止す
る第４工程とを有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32285194A JP3045940B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32285194A JP3045940B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181171A JPH08181171A (ja) | 1996-07-12 |
| JP3045940B2 true JP3045940B2 (ja) | 2000-05-29 |
Family
ID=18148313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32285194A Expired - Fee Related JP3045940B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045940B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342809B1 (ko) * | 1996-12-06 | 2002-11-11 | 앰코 테크놀로지 코리아 주식회사 | 플립칩본딩용기판구조 |
| JP2000260912A (ja) | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
-
1994
- 1994-12-26 JP JP32285194A patent/JP3045940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181171A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550408A (en) | Semiconductor device | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5436503A (en) | Semiconductor device and method of manufacturing the same | |
| JP2819284B2 (ja) | 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| KR100326822B1 (ko) | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JPH06302653A (ja) | 半導体装置 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
| JPH1056098A (ja) | 半導体装置及びその製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP3545171B2 (ja) | 半導体装置 | |
| JP3184491B2 (ja) | 半導体装置およびその製造方法 | |
| JP3130287B2 (ja) | 半導体装置 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080317 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100317 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110317 |
|
| LAPS | Cancellation because of no payment of annual fees |