[go: up one dir, main page]

JP3043869B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3043869B2
JP3043869B2 JP30468091A JP30468091A JP3043869B2 JP 3043869 B2 JP3043869 B2 JP 3043869B2 JP 30468091 A JP30468091 A JP 30468091A JP 30468091 A JP30468091 A JP 30468091A JP 3043869 B2 JP3043869 B2 JP 3043869B2
Authority
JP
Japan
Prior art keywords
wiring
short
address
resistor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30468091A
Other languages
Japanese (ja)
Other versions
JPH05142568A (en
Inventor
盟子 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30468091A priority Critical patent/JP3043869B2/en
Publication of JPH05142568A publication Critical patent/JPH05142568A/en
Application granted granted Critical
Publication of JP3043869B2 publication Critical patent/JP3043869B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Elimination Of Static Electricity (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display.

【0002】[0002]

【従来の技術】液晶ディスプレイ(液晶表示装置)は軽
量、薄形化が可能で、低消費電力であることから、たと
えば携帯用TV、ラップトップパソコンのディスプレイ
等に応用されており、さらに大型化、高精細化の研究開
発が各所で行われている。
2. Description of the Related Art Liquid crystal displays (liquid crystal display devices) can be reduced in weight and thickness and have low power consumption, so that they have been applied to, for example, displays of portable TVs and laptop personal computers. R & D of high definition is being conducted in various places.

【0003】液晶駆動用マトリクス基板としては、たと
えば図20または図21に示すように、互いに交差する
複数本ずつのアドレス配線2とデータ配線3と、アモル
ファスSi(以下、a−Siと略す)あるいはポリSi
(以下、p−Siと略す)により構成した薄膜トランジ
スタ4(またはMIM素子)とを基板上に配列した、ア
クティブマトリクス基板が知られている。液晶表示装置
は、この液晶駆動用アクティブマトリクス基板と対向基
板との間に液晶を封入することによって構成される。
As a matrix substrate for driving a liquid crystal, for example, as shown in FIG. 20 or FIG. 21, a plurality of address wirings 2 and data wirings 3 which intersect each other, amorphous Si (hereinafter abbreviated as a-Si) or Poly Si
2. Description of the Related Art An active matrix substrate in which thin film transistors 4 (or MIM elements) formed of (hereinafter abbreviated as p-Si) are arranged on a substrate is known. The liquid crystal display device is configured by sealing liquid crystal between the liquid crystal driving active matrix substrate and the counter substrate.

【0004】ところで、液晶駆動用アクティブマトリク
ス基板を静電気による劣化から保護するために、特開昭
61-59475号公報に記載されているように、アドレス配線
およびデータ配線が、表示領域以外の領域で配線材料を
用いて形成された短絡線に短絡している構造が知られて
いる。
In order to protect an active matrix substrate for driving a liquid crystal from deterioration due to static electricity, Japanese Patent Application Laid-Open
As described in Japanese Patent Application Laid-Open No. 61-59475, there is known a structure in which an address wiring and a data wiring are short-circuited to a short-circuit line formed using a wiring material in a region other than a display region.

【0005】しかし、この場合、短絡線を切り放しては
じめて液晶表示装置は点灯評価することができる。つま
り、短絡線を切り放す前はアドレス配線、データ配線等
の線欠陥は検出することはできるが、表示領域内の素子
の特性を評価することができないので、点欠陥を検出す
ることはできない。また、静電気から保護するための短
絡線は、液晶表示装置完成時には切り放しているため、
短絡線切り放し後は、静電気の影響を受けやすい構造と
なってしまっている。
However, in this case, lighting evaluation of the liquid crystal display device cannot be performed until the short-circuit line is cut off. In other words, before the short-circuit lines are cut off, line defects such as address lines and data lines can be detected, but the characteristics of the elements in the display area cannot be evaluated, so that point defects cannot be detected. In addition, short-circuit lines to protect against static electricity are cut off when the liquid crystal display device is completed.
After the release of the short-circuit line, the structure is easily affected by static electricity.

【0006】このため、たとえば特開昭63-220289 号公
報に開示されているように、アドレス配線および、デー
タ配線間、あるいは配線と短絡線間を2端子動作薄膜ト
ランジスタ等を介して別個に相互に電気的に接続させる
ことが考えられる。
For this reason, as disclosed in, for example, Japanese Patent Application Laid-Open No. 63-220289, the address wiring and the data wiring, or the wiring and the short-circuit line are separately connected to each other via a two-terminal operation thin film transistor or the like. It is conceivable to make an electrical connection.

【0007】しかしながら、抵抗を形成する薄膜トラン
ジスタのチャネル上の保護絶縁膜は、露出しているため
外部からの静電気の影響を受けて電荷がたまり易く、そ
の結果、抵抗を形成する薄膜トランジスタの電気的特性
が安定しない、または、薄膜トランジスタが破壊される
ため、安定した抵抗を供給することができないという問
題点がある。
However, since the protective insulating film on the channel of the thin film transistor forming the resistor is exposed, the charge tends to accumulate under the influence of external static electricity. As a result, the electrical characteristics of the thin film transistor forming the resistor are reduced. Is not stable, or the thin film transistor is broken, so that a stable resistance cannot be supplied.

【0008】[0008]

【発明が解決しようとする課題】このように従来の液晶
表示装置では、静電気に対する保護および製造時の点欠
陥の検出のため、アドレス配線、データ配線間を2端子
動作薄膜トランジスタ等を介して別個に相互に電気的に
接続させることが考えられるが、チャネル上の保護絶縁
膜は、露出しているため外部からの静電気の影響を受け
て電荷がたまり易く、その結果、抵抗を形成する薄膜ト
ランジスタの電気的特性が安定しない、または、薄膜ト
ランジスタが破壊されるため、安定した抵抗を供給する
ことができないという問題点がある。
As described above, in the conventional liquid crystal display device, the address wiring and the data wiring are separately provided via a two-terminal operation thin film transistor or the like in order to protect against static electricity and detect a point defect at the time of manufacturing. It is conceivable that they are electrically connected to each other. However, since the protective insulating film on the channel is exposed, electric charges easily accumulate under the influence of static electricity from the outside. However, there is a problem that stable characteristics cannot be supplied because the characteristic is unstable or the thin film transistor is broken.

【0009】本発明は、かかる課題を解決するためにな
されたもので、静電気に対する液晶表示装置の保護およ
び、製造工程中での点欠陥の検出のためにアドレス配線
およびデータ配線を抵抗を介して短絡線に接続する液晶
表示装置において、静電気による影響を受けにくい薄膜
トランジスタで形成した抵抗を配線と短絡線間に挿入す
ることによって、静電気による影響をほとんど受けない
液晶表示装置を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem. In order to protect a liquid crystal display device against static electricity and to detect a point defect in a manufacturing process, an address wiring and a data wiring are connected via a resistor. The purpose of the present invention is to provide a liquid crystal display device that is hardly affected by static electricity by inserting a resistor formed of a thin film transistor that is not easily affected by static electricity between the wiring and the short circuit line in a liquid crystal display device connected to a short-circuit line. I have.

【0010】[0010]

【課題を解決するための手段】前述した目的を達成する
ために本発明は、絶縁透明基板と、この絶縁透明基板上
の表示領域に形成された複数のアドレス配線と、これら
アドレス配線と交差するように形成された複数のデータ
配線と、これらアドレス配線とデータ配線との各交差点
に形成されゲート電極がアドレス配線に電気的に接続さ
れドレイン電極がデータ配線に電気的に接続された薄膜
トランジスタと、前記各交差点の近傍に形成され前記薄
膜トランジスタのソース電極に電気的に接続された画素
電極と、前記絶縁透明基板上の表示領域以外の領域で前
記アドレス配線、データ配線間を抵抗を介して相互に短
絡させる短絡線とを有する液晶表示装置において、前記
各抵抗が斜光膜により覆われた薄膜トランジスタからな
り、かつ、これら斜光膜が他のすべての斜光膜、前記ア
ドレス配線、前記データ配線または前記短絡線のうち少
なくとも1つに短絡されていることを特徴としている。
According to the present invention, there is provided an insulating transparent substrate, a plurality of address wirings formed in a display area on the insulating transparent substrate, and a plurality of address wirings intersecting the address wirings. A plurality of data wirings formed as described above, a thin film transistor formed at each intersection of the address wiring and the data wiring, a gate electrode is electrically connected to the address wiring, and a drain electrode is electrically connected to the data wiring, A pixel electrode formed near each of the intersections and electrically connected to the source electrode of the thin film transistor and the address wiring and the data wiring in a region other than the display region on the insulating transparent substrate via a resistor. A short-circuit line for short-circuiting, wherein each of the resistors comprises a thin-film transistor covered with a diagonal film; Light film is characterized in that it is short-circuited to at least one of all the other oblique film, said address lines, the data lines or the short-circuit line.

【0011】[0011]

【作用】本発明の液晶表示装置では、静電気に対する保
護および、製造工程中での点欠陥の検出のためのアドレ
ス配線およびデータ配線と短絡線間に挿入する抵抗を形
成する薄膜トランジスタがチャネル上に導電性の斜光膜
を有しているので、外部からの静電気によるチャネル部
の帯電を防ぐことができる。このため、静電気によらず
安定した抵抗値を供給することができ、アクティブマト
リクス基板の耐静電気性が向上する。なお、本発明は、
上記作用による効果をその本質とするものであるが、上
記薄膜トランジスタが斜光膜により覆われていること
で、光リーク電流による当該薄膜トランジスタの抵抗値
の低下を防ぎ、その抵抗値を安定化させることができる
という効果も奏する。
In the liquid crystal display device of the present invention, a thin film transistor for forming a resistor inserted between an address wiring and a data wiring and a short-circuit line for protection against static electricity and for detecting a point defect in a manufacturing process is formed on a channel. Since the film has the oblique light oblique film, the channel portion can be prevented from being charged by external static electricity. Therefore, a stable resistance value can be supplied irrespective of static electricity, and the anti-static property of the active matrix substrate is improved. In addition, the present invention
The essence of the effect is that the thin film transistor is covered with the oblique light film, thereby preventing a decrease in the resistance value of the thin film transistor due to a light leakage current and stabilizing the resistance value. It also has the effect of being able to do it.

【0012】[0012]

【実施例】以下、本発明の実施例を説明する。Embodiments of the present invention will be described below.

【0013】本発明の第1の実施例に係る液晶表示装置
の等価回路図を図1に示す。
FIG. 1 shows an equivalent circuit diagram of a liquid crystal display device according to a first embodiment of the present invention.

【0014】図において、1は絶縁透明基板を示してい
る。
In FIG. 1, reference numeral 1 denotes an insulating transparent substrate.

【0015】この絶縁透明基板1上の表示領域には、複
数のアドレス配線2,2…とこれらアドレス配線2,2
…と交差するようにデータ配線3,3…が形成されてい
る。これらアドレス配線2とデータ配線3との各交差点
には、薄膜トランジスタ(以下TFTと記す。)4が形
成されており、そのゲート電極4aがアドレス配線2に
電気的に接続され、そのドレイン電極4bがデータ配線
3に電気的に接続され、そのソース電極4cが交差点の
近傍に形成された画素電極5に電気的に接続されてい
る。
In the display area on the insulating transparent substrate 1, a plurality of address lines 2, 2,...
Are formed so as to intersect with. A thin film transistor (hereinafter, referred to as TFT) 4 is formed at each intersection of the address wiring 2 and the data wiring 3, a gate electrode 4 a thereof is electrically connected to the address wiring 2, and a drain electrode 4 b thereof is provided. The source electrode 4c is electrically connected to the data line 3, and the source electrode 4c is electrically connected to the pixel electrode 5 formed near the intersection.

【0016】そして、画素電極5と対向基板6との間に
液晶(誘電体)を挟持してコンデンサ7を構成してい
る。
A capacitor 7 is formed by sandwiching a liquid crystal (dielectric) between the pixel electrode 5 and the counter substrate 6.

【0017】各アドレス配線2およびデータ配線3は、
表示領域外に延在しており、その延在部に形成された駆
動用パルス入力パッド8、9に電気的に接続されてい
る。
Each address wiring 2 and data wiring 3
It extends outside the display area, and is electrically connected to driving pulse input pads 8 and 9 formed in the extending portion.

【0018】各アドレス配線2およびデータ配線3は、
駆動用パルス入力パッド8、9よりさらに延在し、それ
らの端末に形成された抵抗10に電気的に接続されてい
る。ここで、抵抗10の構成を具体的に説明する。
Each address wiring 2 and data wiring 3
The driving pulse input pads 8 and 9 further extend and are electrically connected to resistors 10 formed at their terminals. Here, the configuration of the resistor 10 will be specifically described.

【0019】抵抗10は、主に2つのTFT11、12
から構成される。
The resistor 10 mainly includes two TFTs 11 and 12.
Consists of

【0020】TFT11のドレイン電極11a、ゲート
電極11bおよびTFT12のソース電極12cは、駆
動用パルス入力パッド8(または9)に電気的に接続さ
れている。
The drain electrode 11a and the gate electrode 11b of the TFT 11 and the source electrode 12c of the TFT 12 are electrically connected to the driving pulse input pad 8 (or 9).

【0021】TFT12のドレイン電極12a、ゲート
電極12bおよびTFT11のソース電極11cは、す
べての抵抗10を相互に短絡するための短絡線13に電
気的に接続されている。
The drain electrode 12a and gate electrode 12b of the TFT 12 and the source electrode 11c of the TFT 11 are electrically connected to a short-circuit line 13 for short-circuiting all the resistors 10.

【0022】また、これらTFT11、12は、バック
ライト等の外部からの光の入射を遮断する斜光膜14に
より覆われており、これら斜光膜14は、すべての斜光
膜14を短絡するための斜光膜短絡線15に電気的に接
続されている。
The TFTs 11 and 12 are covered with an oblique light film 14 for blocking the incidence of light from the outside such as a backlight, and these oblique light films 14 are used to short-circuit all the oblique light films 14. It is electrically connected to the film short-circuit line 15.

【0023】ここで、抵抗10の拡大図を図2に、図2
のa−a′、b−b′における断面拡大図をそれぞれ図
3、図4に示す。
Here, an enlarged view of the resistor 10 is shown in FIG.
3 and 4 are enlarged sectional views taken along lines aa 'and bb' of FIG.

【0024】これらの図に示すように絶縁透明基板1上
には、ゲート電極11b、12bが形成され、これらを
覆うようにゲート絶縁膜16が形成されている。
As shown in these figures, gate electrodes 11b and 12b are formed on the insulating transparent substrate 1, and a gate insulating film 16 is formed so as to cover them.

【0025】ゲート絶縁膜16上には、a−Si膜1
7、チャネル保護膜18およびn+ a−Si膜19を介
してドレイン電極11a、12aおよびソース電極11
c、12cが形成されている。
The a-Si film 1 is formed on the gate insulating film 16.
7, drain electrode 11a, 12a and source electrode 11 via channel protective film 18 and n + a-Si film 19
c and 12c are formed.

【0026】そして、これらを覆うように、保護絶縁膜
20を介して斜光膜14が形成されている。
The oblique light film 14 is formed so as to cover them with a protective insulating film 20 interposed therebetween.

【0027】なお、ドレイン電極11a、12aとゲー
ト電極11b、12bとの間は、スルーホール21によ
り電気的に接続されている。
The drain electrodes 11a, 12a and the gate electrodes 11b, 12b are electrically connected by through holes 21.

【0028】このような構成の液晶表示装置では、製造
工程等においてアドレス配線2またはデータ配線3が静
電気により短絡線13の電位に対し正負に帯電すると、
抵抗10を介してその電荷を打ち消す方向にアドレス配
線2またはデータ配線3と短絡線13との間に電流が流
れ、アドレス配線2(またはデータ配線3)と短絡線1
3さらにデータ配線3(またはアドレス配線2)との間
に発生する電圧を抑制することができる。また、アドレ
ス配線2、データ配線3と短絡線13との間に抵抗10
が介在することから、短絡線13を切り落とさなくても
表示領域内のTFT特性を測定することができる。
In the liquid crystal display device having such a configuration, if the address wiring 2 or the data wiring 3 is charged positively or negatively with respect to the potential of the short circuit line 13 by static electricity in a manufacturing process or the like,
A current flows between the address line 2 or the data line 3 and the short-circuit line 13 in the direction of canceling out the charge via the resistor 10, and the address line 2 (or the data line 3) and the short-circuit line 1
3 Further, a voltage generated between the data wiring 3 and the address wiring 2 can be suppressed. Further, a resistor 10 is provided between the address line 2 and the data line 3 and the short-circuit line 13.
, The TFT characteristics in the display area can be measured without cutting off the short-circuit line 13.

【0029】しかも、本発明に係る液晶表示装置では、
抵抗10を構成するTFT11、12のチャネル部上に
導電性の斜光膜14があるため、外部からの静電気の影
響を受けにくく、TFTが破壊されにくくなる。このた
め、安定した抵抗を供給することができ、アクティブマ
トリクス基板の耐静電気性が向上する。
Moreover, in the liquid crystal display device according to the present invention,
Since the conductive oblique light film 14 is provided on the channel portions of the TFTs 11 and 12 constituting the resistor 10, the TFT is hardly affected by external static electricity and the TFT is not easily broken. Therefore, a stable resistance can be supplied, and the anti-static property of the active matrix substrate is improved.

【0030】また、同様にバックライト等の強い光が抵
抗10に照入射されても、光リーク電流による抵抗値の
低下を防ぐことができ、安定した抵抗値を有する抵抗1
0を供給することができる。
Similarly, even if strong light from a backlight or the like is incident on the resistor 10, a decrease in the resistance value due to light leakage current can be prevented, and the resistor 1 having a stable resistance value can be prevented.
0 can be supplied.

【0031】なお、短絡線13は製品完成時までに切り
放しても、切り放さなくてもよく、切り放さずに残した
場合には、製品完成後も静電気の影響を受けにくくな
る。
The short-circuit line 13 may or may not be cut off by the time the product is completed. If the short-circuit line 13 is left without being cut off, it is less susceptible to static electricity even after the product is completed.

【0032】次に、この液晶表示装置の製造方法につい
て説明する(図3参照)。
Next, a method of manufacturing the liquid crystal display device will be described (see FIG. 3).

【0033】(1)絶縁透明基板1たとえばガラス基板上
に、スパッタリング法で第1の配線材料たとえばMoT
aを250nm 成膜し、パターニング、ケミカルドライエッ
チング(Chemical Dry Etching、以下、CDEと略
す。)によりエッチングし、アドレス配線1、ゲート電
極11b、12bおよびアドレス配線駆動用パルス入力
パッド8、9を形成する。
(1) A first wiring material such as MoT is formed on an insulating transparent substrate 1 such as a glass substrate by a sputtering method.
a is formed to a thickness of 250 nm, patterned and etched by Chemical Dry Etching (hereinafter abbreviated as CDE) to form address wiring 1, gate electrodes 11b and 12b and address wiring driving pulse input pads 8 and 9. I do.

【0034】(2)ゲート絶縁膜16として、プラズマC
VD法で膜厚350nm 程度のSiOX を成膜、形成する。
(2) As the gate insulating film 16, a plasma C
Forming a SiO X film thickness of about 350nm by VD method to form.

【0035】(3)a−Si膜17、チャネル保護膜18
として、SiNX をプラズマCVD法によりそれぞれ50
nm、200nm 成膜する。
(3) a-Si film 17 and channel protection film 18
As a result, SiN x was deposited by plasma CVD for 50
nm, 200 nm.

【0036】(4)チャネル保護膜18のSiNX をパタ
ーニングするため、弗酸系のエッチング溶液でエッチン
グする。
(4) Etching is performed with a hydrofluoric acid-based etching solution in order to pattern the SiN x of the channel protection film 18.

【0037】(5)ソース電極11c、12cとドレイン
電極11a、12aとのコンタクトをとるためのn+
−Si膜19をプラズマCVD法により50nm成膜する。
(5) n + a for making contact between the source electrodes 11c and 12c and the drain electrodes 11a and 12a.
Forming a 50 nm Si film 19 by a plasma CVD method;

【0038】(6)a−Si膜17のパターンをパターニ
ングするため、CDEによりn+ a−Si膜19、a−
Si膜17をエッチングする。
(6) In order to pattern the pattern of the a-Si film 17, the n + a-Si films 19, a-
The Si film 17 is etched.

【0039】(7)スパッタリング法で画素電極5として
ITOを100nm 成膜、パターニングし、王水系のエッチ
ング溶液で、エッチングして形成する。
(7) ITO is formed to a thickness of 100 nm as the pixel electrode 5 by sputtering, patterned, and etched with an aqua regia-based etching solution.

【0040】(8)ゲート絶縁膜16にゲート絶縁膜スル
ーホール21のパターニングをし、弗化アンモニウム溶
液でエッチングして形成する。
(8) The gate insulating film 16 is formed by patterning the gate insulating film through hole 21 and etching with an ammonium fluoride solution.

【0041】(9)スパッタリング法で第2の配線材料、
Cr、Alをそれぞれ50nm、500nm 積層して成膜し、パ
ターニングとして硝酸燐酸酢酸混合溶液および硝酸セリ
ウムアンモニウム溶液で、Cr、Alをそれぞれエッチ
ングし、データ配線3、ソース電極11c、12c、ド
レイン電極11a、12aおよびデータ配線駆動用パル
ス入力パッド8、9を形成する。
(9) A second wiring material by a sputtering method,
Cr and Al are laminated and deposited to a thickness of 50 nm and 500 nm, respectively, and as a patterning, Cr and Al are respectively etched with a mixed solution of phosphoric acid and acetic acid nitrate and a solution of cerium ammonium nitrate. , 12a and pulse input pads 8 and 9 for driving data lines.

【0042】(10)ソース電極11c、12cとドレイン
電極11a、12aの間に露出したn+ a−Si膜19
を、ソース11c、12cおよびドレイン電極11a、
12aをマスクにして、CDEでエッチング、除去す
る。
(10) The n + a-Si film 19 exposed between the source electrodes 11c and 12c and the drain electrodes 11a and 12a
With the source 11c, 12c and the drain electrode 11a,
Using CD as a mask, etching and removal are performed by CDE.

【0043】(11)保護絶縁膜19として、プラズマCV
D法によりSiNX を200 nm成膜し、保護絶縁膜スルー
ホール21をパターニングし、リアクティブイオンエッ
チング(Reactive ION Etching、以下、RIE法と略
す。)によってエッチングする。 (12)スパッタリング法によってCrを200nm 成膜し、パ
ターニング、硝酸セリウムアンモニウム溶液によってエ
ッチングし、遮光膜14を形成する。
(11) As the protective insulating film 19, a plasma CV
A 200 nm SiN x film is formed by the method D, the protective insulating film through-hole 21 is patterned, and etched by reactive ion etching (hereinafter abbreviated as RIE). (12) Cr is deposited to a thickness of 200 nm by sputtering, patterned, and etched with a cerium ammonium nitrate solution to form a light-shielding film 14.

【0044】以上の製造方法によって、所要の液晶駆動
用アクティブマトリクス基板を製造し得る。
By the above manufacturing method, a required liquid crystal driving active matrix substrate can be manufactured.

【0045】なお、以上の工程により製造されるTFT
11、12は、アドレス配線2とデータ配線3との各交
差点に形成されるTFT4とほぼ同一の構成であること
から、TFT11、12の形成とTFT4の形成とを同
時に行うことができ、これにより製造工程の簡略化を図
ることができる。
The TFT manufactured by the above steps
Since the TFTs 11 and 12 have substantially the same structure as the TFT 4 formed at each intersection of the address wiring 2 and the data wiring 3, the formation of the TFTs 11 and 12 and the formation of the TFT 4 can be performed simultaneously. The manufacturing process can be simplified.

【0046】また、本発明によるアクティブマトリクス
基板は、第1の配線材料にスパッタリング法によって成
膜したMoTa以外の配線材料、たとえばスパッタリン
グ法あるいは蒸着法によって成膜したMo、Ta、Ta
N、Cr、Al、Al−Si−Cu、W、ITO、C
u、それらを主成分とする合金またはそれらの積層膜を
使用して作製することもできる。
Further, the active matrix substrate according to the present invention provides a wiring material other than MoTa formed by sputtering on the first wiring material, for example, Mo, Ta, Ta formed by sputtering or vapor deposition.
N, Cr, Al, Al-Si-Cu, W, ITO, C
u, an alloy containing them as a main component, or a laminated film thereof can also be used.

【0047】また、ゲート絶縁膜16としてプラズマC
VD法によるSiOX 以外にも、上記第1の配線材料の
陽極酸化膜、スパッタリング法で形成されたSiOX
SiNX 、TaOX 、プラズマCDV法で形成されたS
iNX またはそれらの積層膜を使用してもよい。
The plasma C is used as the gate insulating film 16.
In addition to SiO X by the VD method, an anodic oxide film of the first wiring material, SiO X formed by the sputtering method,
SiN x , TaO x , S formed by plasma CDV method
iN X or may be used a laminated film thereof.

【0048】さらに、第2の配線材料にスパッタリング
法によって成膜したCr、Alの積層膜以外にも、スパ
ッタリング法あるいは蒸着法によって成膜したMo、A
l、Cr、Cu、Ti、Ta、TaN、Al−Si−C
u、W、ITO、それらを主成分とする合金またはそれ
らの積層膜を使用してもよい。
Further, in addition to the Cr and Al laminated films formed on the second wiring material by the sputtering method, Mo, A formed by the sputtering method or the vapor deposition method.
1, Cr, Cu, Ti, Ta, TaN, Al-Si-C
u, W, ITO, an alloy containing these as a main component, or a stacked film thereof may be used.

【0049】さらにまた、チャネル保護膜18はプラズ
マCVD法で形成されたSiNX 以外でも、スパッタリ
ング法で形成されたSiOX 、SiNX 、プラズマCV
D法で形成されたSiOX 、SiNX またはそれらの積
層膜を使用してもよい。
Further, the channel protective film 18 may be made of not only SiN x formed by the plasma CVD method but also SiO x , SiN x , plasma CV formed by the sputtering method.
SiO X , SiN X formed by the method D or a laminated film thereof may be used.

【0050】また、保護絶縁膜19は、プラズマCVD
法で形成されたSiNX 以外でも、スパッタリング法で
形成されたSiOX 、SiNX 、プラズマCVD法で形
成されたSiOX 、SiNX またはそれらの積層膜を使
用してもよい。
The protective insulating film 19 is formed by plasma CVD.
Besides the SiN X formed by law, SiO X formed by sputtering, SiN X, SiO X formed by a plasma CVD method may be used SiN X or a laminated film thereof.

【0051】さらに、遮光膜14はスパッタリング法で
形成したCr以外にも、スパッタリング法あるいは蒸着
法によって成膜したMo、Al、Cr、Cu、Ti、T
a、TaN、Al−Si−Cu、W、それらを主成分と
する合金またはそれらの積層膜を使用してもよい。
Further, the light-shielding film 14 may be formed of Mo, Al, Cr, Cu, Ti, T
a, TaN, Al-Si-Cu, W, an alloy containing these as a main component, or a stacked film thereof may be used.

【0052】また、さらに遮光膜14の上層に保護膜の
ある構造でもよく、TFTのチャネル部に独立した形で
チャネル保護膜のない構造でもかまわない。
Further, a structure having a protective film above the light shielding film 14 may be employed, or a structure having no channel protective film independent of the channel portion of the TFT may be employed.

【0053】また、抵抗10を構成するTFTの構造
は、ゲート電極と対向する側に遮光膜14が存在する構
造ならば、たとえばトップゲート型のもの、あるいはコ
プラナ型のものでもよく、またa−Siの代わりにp−
Siを使用してもよい。
The structure of the TFT constituting the resistor 10 may be, for example, a top gate type or a coplanar type as long as the light shielding film 14 is present on the side facing the gate electrode. P- instead of Si
Si may be used.

【0054】次に、本発明の第2の実施例の等価回路図
を第5図に、拡大図を図6に、図6のa−a′、b−
b′における断面拡大図をそれぞれ図7、図8に示す。
Next, FIG. 5 is an equivalent circuit diagram of the second embodiment of the present invention, FIG. 6 is an enlarged view thereof, and FIG.
7 and 8 show enlarged cross-sectional views taken along the line b '.

【0055】第2の実施例は、抵抗10を構成する2つ
のTFT11、12の各遮光膜14、14がそれぞれT
FT11、12のソース電極11c、12cまたはドレ
イン電極11a、12aのうちゲート電極11b、12
bと接続していない側の電極に保護絶縁膜スルーホール
22を介して接続している。その他の構造は第1の実施
例と同様である。
In the second embodiment, each of the light-shielding films 14 and 14 of the two TFTs 11 and 12 constituting the resistor 10
Of the source electrodes 11c and 12c or the drain electrodes 11a and 12a of the FTs 11 and 12, the gate electrodes 11b and 12
The electrode on the side not connected to b is connected via a protective insulating film through hole 22. Other structures are the same as in the first embodiment.

【0056】次に、本発明の第3の実施例の等価回路図
を第9図に示す。
Next, FIG. 9 shows an equivalent circuit diagram of the third embodiment of the present invention.

【0057】第3の実施例は、抵抗10を構成する2つ
のTFT11、12の各遮光膜14、14がそれぞれT
FT11、12のソース電極11c、12cまたはドレ
イン電極11a、12aのうちゲート電極11b、12
bと接続している側の電極に保護絶縁膜スルーホール2
2を介して接続している。その他の構造は第2の実施例
と同様である。
In the third embodiment, each of the light-shielding films 14 and 14 of the two TFTs 11 and 12 constituting
Of the source electrodes 11c and 12c or the drain electrodes 11a and 12a of the FTs 11 and 12, the gate electrodes 11b and 12
b through the protective insulating film through hole 2
2 are connected. Other structures are the same as in the second embodiment.

【0058】次に、本発明の第4の実施例の等価回路図
を第10図に示す。
Next, FIG. 10 shows an equivalent circuit diagram of the fourth embodiment of the present invention.

【0059】第4の実施例は、抵抗10を構成する2つ
のTFT11、12の各遮光膜14が短絡線13に接続
している。その他の構造は第2の実施例と同様である。
In the fourth embodiment, the light-shielding films 14 of the two TFTs 11 and 12 constituting the resistor 10 are connected to the short-circuit line 13. Other structures are the same as in the second embodiment.

【0060】次に、本発明の第5の実施例の等価回路図
を第11図に示す。
Next, FIG. 11 shows an equivalent circuit diagram of the fifth embodiment of the present invention.

【0061】第5の実施例は、抵抗10を構成する2つ
のTFT11、12の各遮光膜14が駆動用パルス入力
用パッド8、9側に接続している。その他の構造は第2
の実施例と同様である。
In the fifth embodiment, the light-shielding films 14 of the two TFTs 11 and 12 constituting the resistor 10 are connected to the driving pulse input pads 8 and 9, respectively. Other structures are second
This is the same as the embodiment.

【0062】次に、本発明の第6の実施例の等価回路図
を第12図に示す。
Next, FIG. 12 shows an equivalent circuit diagram of the sixth embodiment of the present invention.

【0063】第6の実施例では、抵抗10が1つのTF
T11から構成される。そして、TFT11のゲート電
極11bは駆動用パルス入力パッド8、9側に接続し、
遮光膜14は短絡線13に接続している。この実施例
は、1つのTFTにより2つのTFTを有する上述した
実施例と同様の抵抗値が得られるという効果を奏する。
次に、本発明の第7の実施例の等価回路図を第13図に
示す。
In the sixth embodiment, the resistor 10 has one TF
It is composed of T11. Then, the gate electrode 11b of the TFT 11 is connected to the driving pulse input pads 8 and 9 side,
The light-shielding film 14 is connected to the short-circuit line 13. This embodiment has an effect that one TFT can obtain the same resistance value as the above-described embodiment having two TFTs.
Next, FIG. 13 shows an equivalent circuit diagram of the seventh embodiment of the present invention.

【0064】第7の実施例では、第6の実施例と同様
に、抵抗10が1つのTFT11から構成される。そし
て、TFT11のゲート電極11bは短絡線13に接続
し、遮光膜14は駆動用パルス入力パッド8、9側に接
続している。この実施例は、第6の実施例と同様に、1
つのTFTにより2つのTFTを有する上述した実施例
と同様の抵抗値が得られるという効果を奏する。
In the seventh embodiment, similarly to the sixth embodiment, the resistor 10 is constituted by one TFT 11. The gate electrode 11b of the TFT 11 is connected to the short-circuit line 13, and the light-shielding film 14 is connected to the driving pulse input pads 8, 9. This embodiment is similar to the sixth embodiment in that 1
One TFT has an effect that a resistance value similar to that of the above-described embodiment having two TFTs can be obtained.

【0065】次に、本発明の第8の実施例の等価回路図
を第14図に示す。
Next, FIG. 14 shows an equivalent circuit diagram of the eighth embodiment of the present invention.

【0066】第1から第7までの実施例は、抵抗10を
駆動用パルス入力パッド8、9と短絡線13の間に挿入
したものであったが、第8の実施例は、アドレス配線2
あるいはデータ配線3の間に、抵抗10を挿入した構造
としたものである。アドレス配線2あるいはデータ配線
3の間に挿入する抵抗10の構造は、第1から第7の実
施例に示したいずれの構造を採用してもよい。
In the first to seventh embodiments, the resistor 10 is inserted between the driving pulse input pads 8 and 9 and the short-circuit line 13, but in the eighth embodiment, the address wiring 2
Alternatively, it has a structure in which a resistor 10 is inserted between the data lines 3. The structure of the resistor 10 inserted between the address wiring 2 or the data wiring 3 may adopt any of the structures shown in the first to seventh embodiments.

【0067】次に、本発明の第9の実施例の等価回路図
を第15図に示す。
Next, FIG. 15 shows an equivalent circuit diagram of the ninth embodiment of the present invention.

【0068】第8の実施例においては、抵抗10をアド
レス配線2あるいはデータ配線3の間の、駆動用パルス
入力パッド8、9よりも外側に挿入しているが、第9の
実施例では、表示領域と駆動用パルス入力パッド8、9
の間の領域において、アドレス配線2あるいはデータ配
線3の間に抵抗10を挿入している。第8の実施例と同
様に、アドレス配線2あるいはデータ配線3の間に入れ
る抵抗10の構造は、第1から第7の実施例に示したい
ずれの構造を採用してもよい。
In the eighth embodiment, the resistor 10 is inserted between the address wiring 2 and the data wiring 3 outside the driving pulse input pads 8 and 9, but in the ninth embodiment, Display area and driving pulse input pads 8 and 9
A resistor 10 is inserted between the address wiring 2 or the data wiring 3 in a region between the two. As in the eighth embodiment, the structure of the resistor 10 inserted between the address wiring 2 or the data wiring 3 may employ any of the structures shown in the first to seventh embodiments.

【0069】次に、本発明の第10の実施例の等価回路
図を第16図に示す。
Next, FIG. 16 shows an equivalent circuit diagram of the tenth embodiment of the present invention.

【0070】第10の実施例は、データ配線3の引き出
し方法が、1本おきあるいは数本おきに互い違い引き出
されている液晶表示装置に本発明を適用したものであ
る。駆動用パルス入力パッド8、9と短絡線13の間に
挿入する抵抗10の構造は、第1から第7の実施例に示
したいずれの構造を採用してもよい。
In the tenth embodiment, the present invention is applied to a liquid crystal display device in which the data lines 3 are drawn alternately or alternately. The structure of the resistor 10 inserted between the driving pulse input pads 8, 9 and the short-circuit line 13 may adopt any of the structures shown in the first to seventh embodiments.

【0071】次に、本発明の第11の実施例の等価回路
図を第17図に示す。
Next, FIG. 17 shows an equivalent circuit diagram of the eleventh embodiment of the present invention.

【0072】第11の実施例は、データ配線3の引き出
し方法が、1本おきあるいは数本おきに互い違い引き出
されている液晶表示装置に本発明を適用したものであ
り、特にアドレス配線2あるいはデータ配線3の間に、
抵抗10を挿入した構造としたものである。駆動用パル
ス入力パッド8、9と短絡線13の間に挿入する抵抗1
0の構造は、第1から第7の実施例に示したいずれの構
造を採用してもよい。
In the eleventh embodiment, the present invention is applied to a liquid crystal display device in which the data lines 3 are drawn alternately or every other line. Between wiring 3
This is a structure in which the resistor 10 is inserted. Resistor 1 inserted between drive pulse input pads 8 and 9 and short-circuit line 13
The structure 0 may adopt any of the structures shown in the first to seventh embodiments.

【0073】次に、本発明の第12の実施例の等価回路
図を第18図に示す。
Next, FIG. 18 shows an equivalent circuit diagram of the twelfth embodiment of the present invention.

【0074】第12の実施例は、第9の実施例において
外側に抵抗10とは直接接続していない短絡線13を形
成する構造としたものである。この短絡線13はアレイ
工程中は接続されており、検査等で不要になった時点で
切り放す。短絡線13を切り放しても抵抗10を介し
て、アドレス配線2およびデータ配線3は接続されてい
るため、静電気による影響を受けにくい構造となってい
る。
The twelfth embodiment is different from the ninth embodiment in that a short-circuit line 13 which is not directly connected to the resistor 10 is formed outside. The short-circuit line 13 is connected during the array process, and is disconnected when it becomes unnecessary during inspection or the like. Even if the short-circuit line 13 is cut off, the address wiring 2 and the data wiring 3 are connected via the resistor 10, so that the structure is hardly affected by static electricity.

【0075】次に、本発明の第13の実施例の等価回路
図を第19図に示す。
Next, FIG. 19 shows an equivalent circuit diagram of the thirteenth embodiment of the present invention.

【0076】第13の実施例は、第12の実施例におい
てアドレス配線2あるいはデータ配線2を1本おき、あ
るいは数本おきに抵抗10で接続している場合の例であ
る。なお、以上述べてきた第1から第13の実施例は、
補助容量のない構造の液晶駆動用アクティブマトリクス
基板についての本発明の適用例であったが、補助容量を
有する構造の液晶駆動用アクティブマトリクス基板につ
いても適用することができる。
The thirteenth embodiment is an example in which the address wiring 2 or the data wiring 2 is connected by a resistor 10 every other line or every several lines in the twelfth embodiment. In the first to thirteenth embodiments described above,
Although the present invention is applied to a liquid crystal driving active matrix substrate having a structure without an auxiliary capacitance, the present invention is also applicable to a liquid crystal driving active matrix substrate having a structure having an auxiliary capacitance.

【0077】さらに、補助容量線や、対向基板上の電極
の電位制御用のパッドを抵抗10を介して短絡線13に
接続する構造でもよい。
Further, a structure may be employed in which an auxiliary capacitance line or a pad for controlling the potential of an electrode on the opposite substrate is connected to the short-circuit line 13 via the resistor 10.

【0078】また、さらに抵抗10を接続する位置であ
るが、配線の両端部付近でも、どちらかの片側でもよ
い。
The position where the resistor 10 is further connected may be near both ends of the wiring or on either one side.

【0079】[0079]

【発明の効果】本発明による液晶表示装置は、液晶駆動
用アクティブマトリクス基板の静電気に対する保護およ
び、製造工程中の点欠陥の検出のために、アドレス配線
およびデータ配線と短絡線間に抵抗を挿入する構造にお
いて、抵抗を形成する薄膜トランジスタが導電性の斜光
膜を有しているため、外部からの静電気によって破壊さ
れたり、電気的特性に影響を受けにくくなっており、安
定した抵抗値を有する抵抗を供給することができる。そ
の結果、アクティブマトリクス基板の耐静電気性が向上
する。
In the liquid crystal display device according to the present invention, a resistor is inserted between the address line and the data line and the short-circuit line for protecting the active matrix substrate for driving the liquid crystal against static electricity and detecting a point defect during the manufacturing process. Since the thin film transistor that forms the resistor has a conductive oblique film, the thin film transistor is less likely to be damaged by external static electricity and is less affected by the electrical characteristics, and has a stable resistance value. Can be supplied. As a result, the anti-static property of the active matrix substrate is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明第1の実施例の等価回路図FIG. 1 is an equivalent circuit diagram of a first embodiment of the present invention.

【図2】 本発明第1の実施例の TFT抵抗部の拡大図FIG. 2 is an enlarged view of a TFT resistor portion according to the first embodiment of the present invention.

【図3】 本発明第1の実施例の TFT抵抗部の断面拡大
図(a−a′間)
FIG. 3 is an enlarged cross-sectional view (between aa ′) of the TFT resistor portion according to the first embodiment of the present invention;

【図4】 本発明第1の実施例の TFT抵抗部の断面拡大
図(b−b′間)
FIG. 4 is an enlarged cross-sectional view (between bb ′) of the TFT resistor portion according to the first embodiment of the present invention;

【図5】 本発明第2の実施例の等価回路図FIG. 5 is an equivalent circuit diagram of a second embodiment of the present invention.

【図6】 本発明第2の実施例の TFT抵抗部の拡大図FIG. 6 is an enlarged view of a TFT resistor portion according to a second embodiment of the present invention.

【図7】 本発明第2の実施例の TFT抵抗部の断面拡大
図(a−a′間)
FIG. 7 is an enlarged cross-sectional view (between aa ′) of a TFT resistor portion according to a second embodiment of the present invention;

【図8】 本発明第2の実施例の TFT抵抗部の断面拡大
図(b−b′間)
FIG. 8 is an enlarged cross-sectional view (between bb ′) of a TFT resistor portion according to a second embodiment of the present invention.

【図9】 本発明第3の実施例の等価回路図FIG. 9 is an equivalent circuit diagram of the third embodiment of the present invention.

【図10】 本発明第4の実施例の等価回路図FIG. 10 is an equivalent circuit diagram of a fourth embodiment of the present invention.

【図11】 本発明第5の実施例の等価回路図FIG. 11 is an equivalent circuit diagram of a fifth embodiment of the present invention.

【図12】 本発明第6の実施例の等価回路図FIG. 12 is an equivalent circuit diagram of a sixth embodiment of the present invention.

【図13】 本発明第7の実施例の等価回路図FIG. 13 is an equivalent circuit diagram of a seventh embodiment of the present invention.

【図14】 本発明第8の実施例の等価回路図FIG. 14 is an equivalent circuit diagram of the eighth embodiment of the present invention.

【図15】 本発明第9の実施例の等価回路図FIG. 15 is an equivalent circuit diagram of a ninth embodiment of the present invention.

【図16】 本発明第10の実施例の等価回路図FIG. 16 is an equivalent circuit diagram of a tenth embodiment of the present invention.

【図17】 本発明第11の実施例の等価回路図FIG. 17 is an equivalent circuit diagram of an eleventh embodiment of the present invention.

【図18】 本発明第12の実施例の等価回路図FIG. 18 is an equivalent circuit diagram of a twelfth embodiment of the present invention.

【図19】 本発明第13の実施例の等価回路図FIG. 19 is an equivalent circuit diagram of a thirteenth embodiment of the present invention.

【図20】 従来例の等価回路図FIG. 20 is an equivalent circuit diagram of a conventional example.

【図21】 従来例の等価回路図FIG. 21 is an equivalent circuit diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1…絶縁透明基板、2…アドレス配線、3…データ配
線、4…薄膜トランジスタ、5…画素電極、10…抵
抗、11,12…薄膜トランジスタ、13…短絡線、1
4…斜光膜。
DESCRIPTION OF SYMBOLS 1 ... Insulated transparent substrate, 2 ... Address wiring, 3 ... Data wiring, 4 ... Thin film transistor, 5 ... Pixel electrode, 10 ... Resistance, 11, 12 ... Thin film transistor, 13 ... Short circuit line, 1
4: Oblique film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1345 G02F 1/1368 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1345 G02F 1/1368

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁透明基板と、この絶縁透明基板上の
表示領域に形成された複数のアドレス配線と、これらア
ドレス配線と交差するように形成された複数データ配線
と、これらアドレス配線とデータ配線との各交差点に形
成されゲート電極がアドレス配線に電気的に接続されド
レイン電極がデータ配線に電気的に接続された薄膜トラ
ンジスタと、前記各交差点の近傍に形成され前記薄膜ト
ランジスタのソース電極に電気的に接続された画素電極
と、前記絶縁透明基板上の表示領域以外の領域で前記ア
ドレス配線、データ配線間を抵抗を介して相互に短絡さ
せる短絡線とを有する液晶表示装置において、 前記各抵抗が斜光膜により覆われた薄膜トランジスタか
らなり、かつ、これら斜光膜が他のすべての斜光膜、前
記アドレス配線、前記データ配線または前記短絡線のう
ち少なくとも1つに短絡されていることを特徴とする液
晶表示装置。
1. An insulated transparent substrate, a plurality of address lines formed in a display area on the insulated transparent substrate, a plurality of data lines formed so as to intersect with the address lines, and the address lines and the data lines. And a thin film transistor having a gate electrode electrically connected to an address wiring and a drain electrode electrically connected to a data wiring, and a source electrode of the thin film transistor formed near each of the intersections. A liquid crystal display device comprising: a connected pixel electrode; and a short-circuit line that short-circuits the address wiring and the data wiring to each other via a resistor in a region other than the display region on the insulating transparent substrate. These oblique light films are composed of thin film transistors covered with a film, and these oblique light films are all other oblique light films, the address wirings, and the data lines. The liquid crystal display device characterized by being short-circuited to at least one of the wiring or the short-circuit line.
JP30468091A 1991-11-20 1991-11-20 Liquid crystal display Expired - Fee Related JP3043869B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30468091A JP3043869B2 (en) 1991-11-20 1991-11-20 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30468091A JP3043869B2 (en) 1991-11-20 1991-11-20 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH05142568A JPH05142568A (en) 1993-06-11
JP3043869B2 true JP3043869B2 (en) 2000-05-22

Family

ID=17935933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30468091A Expired - Fee Related JP3043869B2 (en) 1991-11-20 1991-11-20 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3043869B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657139A (en) * 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
WO1998018044A1 (en) * 1996-10-22 1998-04-30 Seiko Epson Corporation Active matrix liquid crystal panel
JP2004311593A (en) * 2003-04-03 2004-11-04 Sharp Corp Electromagnetic wave detector and active matrix substrate
JP2007140315A (en) * 2005-11-22 2007-06-07 Sony Corp Light emitting device
JP5125356B2 (en) * 2007-09-27 2013-01-23 ソニー株式会社 Electronic device, method for manufacturing electronic device, and electronic apparatus
US8698137B2 (en) * 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109659303A (en) * 2017-10-10 2019-04-19 群创光电股份有限公司 Panel device
CN117496848A (en) * 2023-07-24 2024-02-02 苏州华星光电技术有限公司 Display panel and display device

Also Published As

Publication number Publication date
JPH05142568A (en) 1993-06-11

Similar Documents

Publication Publication Date Title
JP3357699B2 (en) Liquid crystal display
KR0145342B1 (en) LCD Display
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
JP4238956B2 (en) Copper wiring board, manufacturing method thereof, and liquid crystal display device
KR100336586B1 (en) Active matrix substrate and producing method of the same
JP2004302466A (en) Level electrical field applicator version liquid crystal display device and its manufacturing method
JP3279939B2 (en) Liquid crystal display device
JP2000111937A (en) Electrooptic element and its production
JPH01217325A (en) Liquid crystal display device
KR100582599B1 (en) Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method
JP3043869B2 (en) Liquid crystal display
KR20010038385A (en) Liquid crystal display and method for fabricating the same
KR20010056591A (en) Liquid crystal display and method for fabricating the same
JP3326673B2 (en) Liquid crystal display device
JPH04265945A (en) Active matrix substrate
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
KR100309210B1 (en) Liquid crystal display and method for fabricating the same
KR20010066256A (en) liquid crystal display device and fabrication method thereof
JP2687967B2 (en) Liquid crystal display
JP3101109B2 (en) Thin film transistor array and method of manufacturing the same
US20020186337A1 (en) High resolution in-plane switching mode TFT-LCD
JP2924402B2 (en) Thin film transistor array, method for manufacturing the same, and method for manufacturing liquid crystal display device
JPH05323378A (en) Array substrate for liquid crystal display device
JPH052189A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000229

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees