[go: up one dir, main page]

JP3041092B2 - MIM element and manufacturing method thereof - Google Patents

MIM element and manufacturing method thereof

Info

Publication number
JP3041092B2
JP3041092B2 JP20216191A JP20216191A JP3041092B2 JP 3041092 B2 JP3041092 B2 JP 3041092B2 JP 20216191 A JP20216191 A JP 20216191A JP 20216191 A JP20216191 A JP 20216191A JP 3041092 B2 JP3041092 B2 JP 3041092B2
Authority
JP
Japan
Prior art keywords
mim
conductive layer
mim element
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20216191A
Other languages
Japanese (ja)
Other versions
JPH0527269A (en
Inventor
清吾 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP20216191A priority Critical patent/JP3041092B2/en
Publication of JPH0527269A publication Critical patent/JPH0527269A/en
Application granted granted Critical
Publication of JP3041092B2 publication Critical patent/JP3041092B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示装置のスイッチング素子として用いる、第1の
電極である第1の導電層(M)と、絶縁層(I)と、第
2の電極である第2の導電層(M)とからなるMIM素
子の構造と、このMIM素子の製造方法とに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a first conductive layer (M) as a first electrode, an insulating layer (I), and a second electrode used as a switching element of an active matrix type liquid crystal display device. The present invention relates to a structure of an MIM element including a certain second conductive layer (M) and a method for manufacturing the MIM element.

【0002】[0002]

【従来の技術】液晶表示装置は、フラットパネルディス
プレイの代表として広く応用されている。特にフラット
パネルディスプレイを構成する各画素にスイッチング素
子を設けて、この各画素の液晶を制御するアクティブマ
トリクス方式は、液晶の完全独立なスイッチングが可能
であり、大容量、高品質の表示が可能となる。代表的な
アクティブマトリクス用のスイッチング素子としては、
薄膜トランジスタ(TFT)やMIM素子があげられ
る。このうち特にMIM素子は、構造が簡単なため低コ
ストで低欠陥、さらには高品質の液晶表示装置を実現す
ることができる。
2. Description of the Related Art Liquid crystal display devices are widely applied as representatives of flat panel displays. In particular, the active matrix method, in which a switching element is provided for each pixel that constitutes a flat panel display and controls the liquid crystal of each pixel, enables completely independent switching of the liquid crystal, enabling large-capacity, high-quality display. Become. Typical active matrix switching elements include:
Examples include a thin film transistor (TFT) and an MIM element. Among them, particularly, the MIM element can realize a low-cost, low-defect, and high-quality liquid crystal display device because of its simple structure.

【0003】図2、図3に、従来例における代表的なM
IM素子の製造方法と、MIM素子構造とを示す。
FIGS. 2 and 3 show typical M in the prior art.
1 shows a method for manufacturing an IM device and a MIM device structure.

【0004】まず図2(a)に示すように、第1の電極
となる第1の導電層1を基板4上の全面に形成する。
First, as shown in FIG. 2A, a first conductive layer 1 serving as a first electrode is formed on the entire surface of a substrate 4.

【0005】次に図2(b)に示すように、第1のフォ
トマスクを用いてフォトエッチング技術により第1の導
電層1をパターニングする。図3(a)に第1の導電層
の平面パターン形状を示す。第1の導電層5は、配線部
10とMIM素子部11とを有する。
Next, as shown in FIG. 2B, the first conductive layer 1 is patterned by a photoetching technique using a first photomask. FIG. 3A shows a planar pattern shape of the first conductive layer. The first conductive layer 5 has a wiring section 10 and an MIM element section 11.

【0006】次に図2(c)に示すように、パターニン
グした第1の電極層1を陽極酸化することにより絶縁層
2を形成する。この絶縁層2は、図2(c)と図3
(b)とに示すように、第1の導電層5の上面、および
側面に形成され、陽極酸化部6となる。
Next, as shown in FIG. 2C, an insulating layer 2 is formed by anodizing the patterned first electrode layer 1. This insulating layer 2 is formed as shown in FIG.
As shown in (b), the first conductive layer 5 is formed on the upper surface and the side surface, and becomes the anodized portion 6.

【0007】最後に図2(d)に示すように、第2の導
電層3を全面に形成し、第2のフォトマスクを用いて、
フォトエッチング技術により、この第2の導電層3をパ
ターニングする。この図2(d)に、示す第2の導電層
3は、図3(c)に示すように、第2の導電層7は少な
くともMIM素子部11と画素部12とに形成する。M
IM素子部11においては、第1の導電層5と、陽極酸
化部6と、第2の導電層7とでMIM素子を構成する。
[0007] Finally, as shown in FIG. 2 (d), a second conductive layer 3 is formed on the entire surface, and a second photomask is used.
The second conductive layer 3 is patterned by a photo etching technique. As shown in FIG. 3C, the second conductive layer 3 shown in FIG. 2D is formed on at least the MIM element section 11 and the pixel section 12. M
In the IM element section 11, the first conductive layer 5, the anodic oxidation section 6, and the second conductive layer 7 constitute an MIM element.

【0008】図3に示す従来例では、画素部12も第2
の導電層7の一部として形成している。しかしこの画素
部12は、第2の導電層7と異なる、第3の導電層で形
成することの方が一般的である。
[0010] In the conventional example shown in FIG.
Is formed as a part of the conductive layer 7. However, it is more common that the pixel portion 12 is formed of a third conductive layer different from the second conductive layer 7.

【0009】第1の電極となる第1の導電層1はTa
(タンタル)であり、絶縁層2はこのTaを陽極酸化し
て得られるTa25 (五酸化タンタル)である。
The first conductive layer 1 serving as the first electrode is made of Ta.
(Tantalum), and the insulating layer 2 is Ta 2 O 5 (tantalum pentoxide) obtained by anodizing this Ta.

【0010】第2の電極となる第2の導電層3として
は、図3に示すように、MIM素子部11のMIM電極
と、画素部12の表示電極とを兼用する場合には、IT
O(インジウム・ティン・オキサイド)などの透明導電
膜を用いる。このときは、2枚のフォトマスクを用い、
2回のパターニング工程でMIM素子を形成する。MI
M素子部11と画素部12とを異なる導電層で構成する
ときは、第2の導電層としては、Cr(クロム),Ta
などの金属膜を使用する。このときは、3枚のフォトマ
スクを用い、3回のパターニング工程でMIM素子を形
成する。
As shown in FIG. 3, when the MIM electrode of the MIM element section 11 and the display electrode of the pixel section 12 are used as the second conductive layer 3 serving as the second electrode, as shown in FIG.
A transparent conductive film such as O (indium tin oxide) is used. In this case, use two photomasks,
An MIM element is formed by two patterning steps. MI
When the M element section 11 and the pixel section 12 are formed of different conductive layers, the second conductive layer may be formed of Cr (chromium), Ta
Use a metal film such as At this time, an MIM element is formed in three patterning steps using three photomasks.

【0011】いずれにせよ、MIM素子は2回、または
3回のパターニング工程で形成可能であり、6回以上の
パターニング工程が必要なTFTと比べて、簡単な工程
で高歩留り、低コストのアクティブマトリクス用スイッ
チング素子を提供することができる。
In any case, the MIM element can be formed in two or three patterning steps, and has a high yield and a low cost in active steps compared to a TFT requiring six or more patterning steps. A switching element for a matrix can be provided.

【0012】[0012]

【発明が解決しようとする課題】液晶に非対称な電圧が
印加されると、フリッカや画像の焼き付きが生ずる。こ
れらを避けるためには、MIM素子の電流―電圧特性に
おける印加電圧の極性に対する対称性が良いことが好ま
しい。しかしながら、一般的なMIM素子のスイッチン
グ特性は、印加電圧の極性に対し非対称であることが多
い。
When an asymmetric voltage is applied to the liquid crystal, flicker and image burn-in occur. In order to avoid these, it is preferable that the current-voltage characteristics of the MIM element have good symmetry with respect to the polarity of the applied voltage. However, the switching characteristics of a general MIM element are often asymmetric with respect to the polarity of the applied voltage.

【0013】この非対称を避けるためには、第2の電極
層の材質、および第1の導電層と絶縁膜界面、絶縁膜と
第2の導電層界面の制御を最適化することが必要とな
る。現在用いられている、電流―電圧特性における比較
的対称な特性が得られる代表的なMIM素子構造は、T
a−Ta25 −Ta(またはCr)である。
In order to avoid this asymmetry, it is necessary to optimize the material of the second electrode layer and the control of the interface between the first conductive layer and the insulating film and the interface between the insulating film and the second conductive layer. . A typical currently used MIM element structure that can obtain a relatively symmetrical characteristic of current-voltage characteristic is T
is a-Ta 2 O 5 -Ta (or Cr).

【0014】図4のグラフに代表的なMIM素子の電流
−電圧特性を示す。縦軸に電流の絶対値を対数軸で、横
軸に正負の電圧を示す。
FIG. 4 shows a current-voltage characteristic of a typical MIM element. The vertical axis shows the absolute value of the current on a logarithmic axis, and the horizontal axis shows the positive and negative voltages.

【0015】Ta−Ta25 −Ta(またはCr)構
造からなるMIM素子の電流−電圧特性は、電圧のプラ
ス側で曲線51、マイナス側で曲線52に示すように、
ほぼ対称な特性を示す。しかし、この電流―電圧特性は
電圧閾値が小さく、高い表示品質、すなわち良好なコン
トラストを得ることは難しい。さらにまたこのTa―T
25 ―Ta(またはCr)構造では、画素部の表示
電極部は、第2の導電層であるTaあるいはCrとは別
に、ITO等の透明電極膜で形成しなければならず、最
低3回のパターニング工程を必要とする。
The current-voltage characteristics of the MIM element having the Ta—Ta 2 O 5 —Ta (or Cr) structure are as shown by a curve 51 on the plus side of the voltage and a curve 52 on the minus side.
Shows almost symmetric characteristics. However, this current-voltage characteristic has a small voltage threshold, and it is difficult to obtain high display quality, that is, good contrast. Furthermore, this Ta-T
In the a 2 O 5 -Ta (or Cr) structure, the display electrode portion of the pixel portion must be formed of a transparent electrode film such as ITO separately from the second conductive layer of Ta or Cr. Three patterning steps are required.

【0016】また図4における曲線53、曲線54は、
Ta−Ta25 −ITOの構造を有するMIM素子の
電流−電圧特性であり、プラス電圧側とマイナス電圧側
とで極めて大きな非対称性を示す。しかしTa―Ta2
5 ―ITO構造における電圧閾値は、充分大きく表示
品質はTFTと同等のものが得られる。
The curves 53 and 54 in FIG.
Current of the MIM element having a structure of Ta-Ta 2 O 5 -ITO - a voltage characteristic shows a very large asymmetry in the positive voltage side and the negative voltage side. But Ta-Ta 2
The voltage threshold in the O 5 -ITO structure is sufficiently large, and the display quality is equivalent to that of the TFT.

【0017】曲線51、曲線52に示すMIM素子部と
画素部である表示電極部とを、同一の透明電極膜である
ITO等の導電層で形成するMIM素子構造において
は、2回のパターニング工程でMIM素子が形成可能で
あり、コスト、歩留りの点で魅力が大きい。しかし、こ
のTa―Ta25 ―ITO構造の電流―電圧特性にお
ける非対称性の大きなMIM素子は、駆動方法を工夫す
れば使用は不可能ではないが、駆動回路上の負担が大き
く、しかも調整が困難であり問題が大きい。
In the MIM element structure in which the MIM element part shown by the curves 51 and 52 and the display electrode part which is a pixel part are formed of the same transparent electrode film made of a conductive layer such as ITO, two patterning steps are performed. Thus, an MIM element can be formed, which is very attractive in terms of cost and yield. However, it is not impossible to use the MIM element having a large asymmetry in the current-voltage characteristic of the Ta—Ta 2 O 5 —ITO structure if the driving method is devised. Is difficult and problematic.

【0018】非対称な電流―電圧特性を有するMIM素
子を用いて対称な特性を得る方法としては、2つのMI
M素子を直列逆方向に接続する、いわゆるバック・トゥ
・バック構造がある。これを図5の等価回路図を用いて
説明する。
As a method for obtaining symmetrical characteristics using an MIM element having asymmetrical current-voltage characteristics, two MI
There is a so-called back-to-back structure in which M elements are connected in series in the opposite direction. This will be described with reference to the equivalent circuit diagram of FIG.

【0019】図5(a)は、通常の単体のMIM素子で
あるが、図5(b)に示すように、単体の第1のMIM
素子58と第2のMIM素子59とを背中合わせに2つ
直列に接続した構造を、バック・トゥ・バック構造と呼
ぶ。
FIG. 5A shows a normal single MIM element, but as shown in FIG. 5B, a single first MIM element.
A structure in which two elements 58 and the second MIM element 59 are connected in series back to back is called a back-to-back structure.

【0020】図5(b)に示すバック・トゥ・バック構
造では、配線電極55と、中間電極56と、画素電極5
7との3つの独立のノードが存在する。
In the back-to-back structure shown in FIG. 5B, a wiring electrode 55, an intermediate electrode 56, a pixel electrode 5
7 and three independent nodes.

【0021】陽極酸化法を用いて絶縁膜を形成する場合
は、配線電極55のみが外部に接続することができる。
このため中間電極56と画素電極57との間の第2のM
IM素子59を、陽極酸化処理では形成することはでき
ない。したがって、陽極酸化法によってバック・トゥ・
バック構造を有するMIM素子を形成することは不可能
である。
When the insulating film is formed by using the anodic oxidation method, only the wiring electrode 55 can be connected to the outside.
For this reason, the second M between the intermediate electrode 56 and the pixel electrode 57
IM element 59 cannot be formed by anodizing. Therefore, back-to-
It is impossible to form an MIM element having a back structure.

【0022】本発明の目的は、上記課題を解決して、陽
極酸化法を使用してMIM素子のバック・トゥ・バック
構造を実現することが可能な、MIM素子の構造と、そ
の製造方法とを提供することにある。それにより高い電
圧閾値による良好な表示品質と、対称な電流−電圧特性
を持ったMIM素子を簡単な製造工程で実現可能とす
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and realize a back-to-back MIM device structure using an anodization method, a method of manufacturing the MIM device, and a method of manufacturing the same. Is to provide. This makes it possible to realize a MIM element having good display quality with a high voltage threshold and symmetric current-voltage characteristics in a simple manufacturing process.

【0023】[0023]

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、下記記載の構造と製造方法とを
採用する。
To achieve the above object, the present invention employs the following structure and manufacturing method.

【0024】本発明は、第1の導電層と、該第1の導電
層を陽極酸化して形成する絶縁層と、第2の導電層とか
らなるMIM素子において、前記第1の導電層のパター
ン形状は、配線部と、MIM素子部と、該配線部と該M
IM素子部との間に設けられた隘路部とを有し前記隘路
部が酸化により絶縁化されて残されていることを特徴と
する。また、前記MIM素子部にはMIM素子がバック
・トゥ・バック接続されていることを特徴とする。ま
た、前記配線部の少なくとも一部と、前記MIM素子部
と、前記隘路部とが酸化により絶縁化されて導電層の露
出部がないことを特徴とする。また、第1の導電層と、
該第1の導電層を陽極酸化して形成する絶縁層と、第2
の導電層とからなるMIM素子の製造方法において、前
第1の導電層のパターン形状は、配線部と、MIM素
子部と、この配線部とMIM素子部との間に設ける隘路
部とを有し、この隘路部の第1の導電層を十分に酸化す
ることにより前記配線部とMIM素子部とを絶縁分離す
る工程を有することを特徴とする。
According to the present invention, a first conductive layer and the first conductive layer are provided.
An insulating layer formed by anodizing the layer, a second conductive layer,
A MIM element comprising: a first conductive layer pattern;
The shape of the wiring part, the MIM element part, the wiring part and the M
A bottleneck portion provided between the bottleneck portion and the IM device portion;
Characterized in that the part is left insulated by oxidation
I do. In addition, the MIM element has a MIM element
-It is characterized by being connected to back. Ma
And at least a part of the wiring section and the MIM element section.
And the bottleneck is insulated by oxidation to expose the conductive layer.
There is no protrusion. A first conductive layer;
An insulating layer formed by anodizing the first conductive layer;
In the method for manufacturing the MIM element comprising the conductive layer of
Serial first pattern shape of the conductive layer, a wiring portion, possess a MIM element, and a narrow path portion provided between the wiring portion and the MIM device portion, sufficient first conductive layer of the narrow path portion Oxidize to
To insulate and separate the wiring section from the MIM element section.
Characterized by having a step of:

【0025】陽極酸化された前記第1の導電層の一部で
あり陽極酸化の上部に前記画素電極の一部が重なる構成
をなすことで付加容量を有したことを特徴とする。
In the part of the first conductive layer which has been anodized,
Configuration in which a part of the pixel electrode overlaps the upper part of anodization
, And has an additional capacity.

【0026】[0026]

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。まず本発明におけるMIM素子
の構造を、図1の平面図を用いて説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings. First, the structure of the MIM element according to the present invention will be described with reference to the plan view of FIG.

【0027】図1(a)に示すように、第1の導電層3
0からなる配線部25とMIM素子部27との間に、隘
路部26を設ける。第1の導電層30からなる隘路部2
6の幅寸法は、1〜3ミクロン程度とする。この幅寸法
が細い隘路部26を酸化してMIM素子を形成するMI
M素子部27と配線部25とを絶縁分離する。
As shown in FIG. 1A, the first conductive layer 3
A bottleneck portion 26 is provided between the wiring portion 25 made of 0 and the MIM element portion 27. Bottleneck portion 2 made of first conductive layer 30
The width of 6 is about 1 to 3 microns. The MI that forms the MIM element by oxidizing the narrow passage portion 26 having the narrow width is formed.
The M element section 27 and the wiring section 25 are insulated and separated.

【0028】次に上記のMIM素子の構造を製造するた
めの製造工程を、図1と図6とを用いて説明する。図
1、図6は本発明のMIM素子の製造方法における製造
工程を説明するための平面図と断面図である。
Next, a manufacturing process for manufacturing the structure of the above-described MIM element will be described with reference to FIGS. 1 and 6 are a plan view and a cross-sectional view for explaining a manufacturing process in a method for manufacturing an MIM element according to the present invention.

【0029】まず図6(a)に示すように、Ta等の陽
極酸化処理が可能な金属層を第1の導電層15として、
基板上の全面に形成する。
First, as shown in FIG. 6A, a metal layer such as Ta, which can be subjected to anodizing treatment, is used as the first conductive layer 15.
It is formed on the entire surface of the substrate.

【0030】続いて図6(b)に示すように、第1の導
電層15の上面に絶縁層16を形成する。この絶縁層1
6の形成は、クエン酸等の溶液中で、陽極酸化を行うこ
とにより絶縁層16を形成する。この第1回目の陽極酸
化処理で形成した絶縁層16がMIM素子の絶縁層
(I)となる。
Subsequently, as shown in FIG. 6B, an insulating layer 16 is formed on the upper surface of the first conductive layer 15. This insulating layer 1
6 is formed by performing anodic oxidation in a solution such as citric acid to form the insulating layer 16. The insulating layer 16 formed by the first anodic oxidation treatment becomes the insulating layer (I) of the MIM element.

【0031】続いて図6(c)に示すように、絶縁層1
6上に形成した感光性材料であるレジスト18をマスク
にして、絶縁層16と第1の導電層15とをエッチング
して配線部21と隘路部22とMIM素子部23とを形
成する。これらの平面パターン形状は、図1(a)に示
すように、第1の導電層30からなる配線部25と、M
IM素子部27と、これらの配線部25とMIM素子部
27とを連結する隘路部26とを有する形状になる。な
おこのパターニング工程で使用したレジスト18は、図
6(c)に示すように、剥離せずに残しておく。
Subsequently, as shown in FIG.
The insulating layer 16 and the first conductive layer 15 are etched using the resist 18 which is a photosensitive material formed on the mask 6 as a mask to form the wiring portion 21, the bottleneck portion 22, and the MIM element portion 23. As shown in FIG. 1A, these planar pattern shapes include a wiring portion 25 made of a first conductive layer 30 and
It has a shape having an IM element portion 27 and a bottleneck portion 26 connecting these wiring portions 25 and the MIM element portion 27. The resist 18 used in this patterning step is left without being peeled off, as shown in FIG.

【0032】続いて図6(d)に示すように、クエン酸
等の溶液中で第2回目の陽極酸化処理を行う。このクエ
ン酸の溶液中で、図1(a)に示す、配線部25を通じ
て正の電圧を印加することにより、第1の導電層30を
陽極酸化する。このとき、第1の導電層15の上面はレ
ジスト18に被覆されている。このため、陽極酸化は第
1の導電層15の側面から進行し、第1の導電層15の
側面部に側面酸化部19が形成され、最後にはもっとも
幅の細い隘路部22が完全に酸化される。
Subsequently, as shown in FIG. 6D, a second anodic oxidation treatment is performed in a solution such as citric acid. In this citric acid solution, the first conductive layer 30 is anodized by applying a positive voltage through the wiring portion 25 shown in FIG. At this time, the upper surface of the first conductive layer 15 is covered with the resist 18. For this reason, the anodic oxidation proceeds from the side surface of the first conductive layer 15, the side surface oxidized portion 19 is formed on the side surface portion of the first conductive layer 15, and finally, the narrowest narrow channel portion 22 is completely oxidized. Is done.

【0033】この結果、図1(b)に示すように、MI
M素子部27の中間電極35と、配線部25の第1の配
線電極36とは、第1の導電層30を陽極酸化して形成
した絶縁性を有する隘路部26、すなわち側面酸化部3
1によって絶縁分離される。この隘路部26の第1の導
電層30が完全に酸化された段階で、MIM素子部27
の側面酸化を行う第2回目の陽極酸化処理を停止する。
As a result, as shown in FIG.
The intermediate electrode 35 of the M element part 27 and the first wiring electrode 36 of the wiring part 25 are formed by an anisotropic bottleneck part 26 formed by anodizing the first conductive layer 30, that is, the side oxidized part 3.
1 for isolation. At the stage where the first conductive layer 30 of the bottleneck portion 26 is completely oxidized, the MIM element portion 27
The second anodic oxidation treatment for performing side oxidation of the above is stopped.

【0034】次に図6(e)に示すように、陽極酸化の
マスクとして用いたレジスト18を剥離する。
Next, as shown in FIG. 6E, the resist 18 used as a mask for anodic oxidation is removed.

【0035】最後に図6(f)に示すように、ITO等
の透明導電膜からなる第2の導電層17を形成し、この
第2の導電層17を所定形状にパターニングする。第2
の導電層17の平面パターン形状は、図1(c)に示す
ように、第2の導電層32からなる第2の配線電極37
と画素電極38とを有し、この第2の配線電極37と中
間電極35とが絶縁層を挟んで第1のMIM素子33を
構成し、この画素電極38と中間電極35とが絶縁層を
挟んで第2のMIM素子34を構成し、全体としてバッ
ク・トゥ・バック構造を実現する。
Finally, as shown in FIG. 6F, a second conductive layer 17 made of a transparent conductive film such as ITO is formed, and the second conductive layer 17 is patterned into a predetermined shape. Second
As shown in FIG. 1C, the planar pattern shape of the conductive layer 17 is a second wiring electrode 37 made of the second conductive layer 32.
And a pixel electrode 38. The second wiring electrode 37 and the intermediate electrode 35 form a first MIM element 33 with an insulating layer interposed therebetween. The pixel electrode 38 and the intermediate electrode 35 form an insulating layer. The second MIM element 34 is configured to sandwich the second MIM element 34 to realize a back-to-back structure as a whole.

【0036】図1と図6とを用いて説明した第1の実施
例では、第2の導電層17をITO等の透明導電膜の単
一層で構成したが、第2の導電層17としては薄膜金属
膜とITOとの多層膜や、他の透明導電膜を使っても良
いし、もちろんMIM素子上の電極と画素電極とを異な
る材料で構成しても構わない。
In the first embodiment described with reference to FIGS. 1 and 6, the second conductive layer 17 is composed of a single layer of a transparent conductive film such as ITO. A multilayer film of a thin film metal film and ITO or another transparent conductive film may be used, and of course, the electrodes on the MIM element and the pixel electrodes may be made of different materials.

【0037】図7(a)は第1の実施例で用いた画素構
成を示す等価回路である。単位画素は走査線(またはデ
ータ線)62と、データ線(または走査線)61との間
に、第1のMIM素子63と第2のMIM素子64とか
らなるバック・トゥ・バック構成の非線形スイッチング
素子を液晶65に接続した構成となっている。
FIG. 7A is an equivalent circuit showing a pixel configuration used in the first embodiment. The unit pixel is a non-linear back-to-back configuration including a first MIM element 63 and a second MIM element 64 between a scanning line (or data line) 62 and a data line (or scanning line) 61. The switching element is configured to be connected to the liquid crystal 65.

【0038】一方、図7(b)に示すような画素構成も
可能である。すなわち第1のMIM素子63と第2のM
IM素子64とからなる、バック・トゥ・バック構成の
非線形スイッチング素子の一端には、液晶68と、付加
容量70とを接続している。さらにバック・トゥ・バッ
ク構成の非線形スイッチング素子の他端は、データ線6
7に接続し、付加容量70の他端は走査線66に接続
し、液晶68の他端は対向電極69に、それぞれ接続し
ている。
On the other hand, a pixel configuration as shown in FIG. 7B is also possible. That is, the first MIM element 63 and the second MIM
A liquid crystal 68 and an additional capacitor 70 are connected to one end of a back-to-back non-linear switching element composed of the IM element 64. The other end of the back-to-back non-linear switching element is connected to the data line 6.
7, the other end of the additional capacitor 70 is connected to the scanning line 66, and the other end of the liquid crystal 68 is connected to the counter electrode 69.

【0039】この図7(b)に示すような付加容量70
を有するMIM型アクティブマトリクス素子は、液晶6
8の容量が小さな微細画素の液晶表示装置でも充分駆動
可能である。またさらに、液晶の容量の電圧依存性の影
響を低減できるメリットを持つ。さらに、対向基板上の
パターニングが不要である点も有利である。特にカラー
表示においては、対向基板のカラーフィルタ上のパター
ニングが不要な点は、製造上のメリットが大きい。
The additional capacity 70 as shown in FIG.
The MIM type active matrix element having
Even a liquid crystal display device with a small pixel having a small capacity of 8 can be driven sufficiently. Further, there is an advantage that the influence of the voltage dependence of the capacity of the liquid crystal can be reduced. Further, it is advantageous that patterning on the counter substrate is unnecessary. In particular, in color display, there is no need for patterning on the color filter of the opposing substrate, which is a great advantage in manufacturing.

【0040】この図7(b)の等価回路図に示す画素構
成の製造方法を次に説明する。図8、図9は本発明のM
IM素子構造と製造方法における第2の実施例を示す断
面図と平面図である。
A method of manufacturing the pixel configuration shown in the equivalent circuit diagram of FIG. 8 and 9 show M of the present invention.
It is sectional drawing and a top view which show 2nd Example in IM element structure and manufacturing method.

【0041】まず完成パターン形状を示す図9(c)を
用いて画素構成を説明する。
First, the pixel configuration will be described with reference to FIG. 9C showing a completed pattern shape.

【0042】図7(b)に示す走査線66が、図9に示
す第1の配線電極87に対応し、以下同様に、データ線
67が第2の配線電極92、液晶68の一方の電極が画
素電極93、第1のMIM素子63と第2のMIM素子
64が第1のMIM素子90と第2のMIM素子91、
付加容量70が付加容量部89にそれぞれ対応する。
The scanning line 66 shown in FIG. 7B corresponds to the first wiring electrode 87 shown in FIG. 9, and similarly, the data line 67 is the second wiring electrode 92 and one electrode of the liquid crystal 68. Are the pixel electrode 93, the first MIM element 63 and the second MIM element 64 are the first MIM element 90 and the second MIM element 91,
The additional capacitors 70 correspond to the additional capacitors 89, respectively.

【0043】第1のMIM素子90と第2のMIM素子
91との中間電極88は、第1の実施例と同様、側面陽
極酸化により絶縁化した隘路部83によって、第1の配
線電極87から分離された孤立電極パターンとなってい
る。
As in the first embodiment, the intermediate electrode 88 between the first MIM element 90 and the second MIM element 91 is separated from the first wiring electrode 87 by the bottleneck portion 83 insulated by side anodic oxidation. It is a separated isolated electrode pattern.

【0044】また、付加容量部89は、第1の配線電極
87と、この第1の配線電極87上の絶縁膜と、第1の
配線電極87上の絶縁膜の上に張り出して形成した画素
電極93とで構成する。
Further, the additional capacitance portion 89 is formed of a first wiring electrode 87, an insulating film on the first wiring electrode 87, and a pixel formed by projecting over the insulating film on the first wiring electrode 87. An electrode 93 is provided.

【0045】ここで第1のMIM素子90、第2のMI
M素子91と付加容量部89とは、いずれも第1の導電
層と第2の導電層の間に絶縁膜が挟まれた同一のMIM
構造をしている。
Here, the first MIM element 90 and the second
The M element 91 and the additional capacitance section 89 are the same MIM in which an insulating film is interposed between the first conductive layer and the second conductive layer.
Has a structure.

【0046】しかし、第1のMIM素子90、第2のM
IM素子91と付加容量部89とのMIM構造における
絶縁膜の膜質、膜厚が同じではアクティブマトリクス駆
動はできない。
However, the first MIM element 90 and the second MIM element 90
Active matrix driving cannot be performed if the film quality and thickness of the insulating films in the MIM structure of the IM element 91 and the additional capacitance unit 89 are the same.

【0047】ここで、MIM素子の面積、厚さ、容量、
電流量を、それぞれS(MIM)、d(MIM)、C
(MIM)、I(MIM)とする。さらに、付加容量の
面積、厚さ、容量、電流量を、それぞれS(C)、d
(C)、C(C)、I(C)とする。
Here, the area, thickness, capacitance,
The amount of current is represented by S (MIM), d (MIM), and C, respectively.
(MIM) and I (MIM). Further, the area, thickness, capacity, and current amount of the additional capacitor are represented by S (C) and d, respectively.
(C), C (C), and I (C).

【0048】MIM素子はスイッチング素子でON状態
では電流を流す必要があり、付加容量はリークしてはな
らないことから、以下の関係が必要である。 I(MIM)>I(C) (1)
The MIM element is a switching element, and it is necessary to supply a current in the ON state, and the additional capacitance must not leak. Therefore, the following relationship is required. I (MIM)> I (C) (1)

【0049】もし上記(1)式の関係が満足できない場
合、画素電極に貯まるべき電荷は、付加容量を通じて逃
げてしまい、液晶の駆動に問題が生ずる。
If the relationship of the above formula (1) cannot be satisfied, the electric charge to be stored in the pixel electrode escapes through the additional capacitance, and there is a problem in driving the liquid crystal.

【0050】また次の関係も必要である。 C(MIM)<C(C) (2)The following relationship is also required. C (MIM) <C (C) (2)

【0051】上記の(2)式のように、付加容量の容量
がMIM素子の容量より大きくない場合、画素電極の電
位はMIM素子容量にカップルして、データ線の電位変
動に応じて変動してしまい、液晶に一定の電圧を印加す
ることができなくなる。
When the capacity of the additional capacitor is not larger than the capacity of the MIM element as in the above equation (2), the potential of the pixel electrode couples with the capacity of the MIM element and fluctuates in accordance with the potential fluctuation of the data line. This makes it impossible to apply a constant voltage to the liquid crystal.

【0052】MIM素子と付加容量との絶縁膜の膜厚、
膜質が等しかった場合、 I(MIM)/S(MIM)=I(C)/S(C) (3) C(MIM)/S(MIM)=C(C)/S(C) (4) (1)式と(3)式より S(MIM)>S(C) (5) (2)式と(4)式より S(MIM)<S(C) (6) でお互いに矛盾する。したがって、MIM素子と付加容
量との絶縁膜の膜厚と膜質が同じであってはならない。
The thickness of the insulating film between the MIM element and the additional capacitance,
When the film quality is equal, I (MIM) / S (MIM) = I (C) / S (C) (3) C (MIM) / S (MIM) = C (C) / S (C) (4) From the expressions (1) and (3), S (MIM)> S (C) (5) From the expressions (2) and (4), S (MIM) <S (C) (6) contradicts each other. Therefore, the thickness and the quality of the insulating films of the MIM element and the additional capacitor must not be the same.

【0053】MIM素子の絶縁膜の伝導機構が、プール
・フェレンケル伝導であった場合、電流は膜厚に大きく
依存する。付加容量の絶縁膜の膜厚がMIM素子の絶縁
膜の膜厚の数倍あれば、電流は数桁低くなる。よって例
えば d(C)/d(MIM)=2〜5 (7) S(C)/S(MIM)=10〜100 (8) とすれば I(MIM)/I(C)>1〜1000 (9) C(C)/C(MIM)>2〜20 (10) となって(1)式、(2)式の関係を充分満足すること
ができる。以上のように、付加容量部の絶縁膜の膜厚
は、MIM素子部の絶縁膜の膜厚の数倍あることが要求
される。
When the conduction mechanism of the insulating film of the MIM element is Poole-Ferrenkel conduction, the current largely depends on the film thickness. If the thickness of the insulating film of the additional capacitance is several times the thickness of the insulating film of the MIM element, the current will be several orders of magnitude lower. Therefore, for example, if d (C) / d (MIM) = 2 to 5 (7) S (C) / S (MIM) = 10 to 100 (8), I (MIM) / I (C)> 1 to 1000 (9) C (C) / C (MIM)> 2 to 20 (10), and the relationship between the expressions (1) and (2) can be sufficiently satisfied. As described above, the thickness of the insulating film in the additional capacitance section is required to be several times the thickness of the insulating film in the MIM element section.

【0054】本実施例は以上の考察に鑑み第1、第2、
および第3の3段階の陽極酸化処理工程を有する。第1
の陽極酸化工程では、MIM素子の絶縁膜を形成する。
第2の陽極酸化工程は、バック・トゥ・バック構造実現
のための中間電極分離のための側面酸化に用いられる。
第3の陽極酸化工程は、付加容量のための絶縁膜の膜厚
増加に用いられる。
In this embodiment, in consideration of the above considerations, the first, second,
And a third three-stage anodic oxidation process. First
In the anodic oxidation step, an insulating film of the MIM element is formed.
The second anodic oxidation step is used for side oxidation for separating an intermediate electrode for realizing a back-to-back structure.
The third anodic oxidation step is used to increase the thickness of the insulating film for additional capacitance.

【0055】これらの3段階の陽極酸化処理工程によっ
て、図7(b)に示す画素構造を、わずか2枚のフォト
マスクで実現している。この製造工程を図8の断面図と
図9の平面図とを用いて説明する。
The pixel structure shown in FIG. 7B is realized by using only two photomasks by these three stages of the anodic oxidation process. This manufacturing process will be described with reference to the cross-sectional view of FIG. 8 and the plan view of FIG.

【0056】まず図8(a)に示すように、Ta等の陽
極酸化可能な金属層を第1の導電層15として、基板上
の全面に形成する。
First, as shown in FIG. 8A, an anodically oxidizable metal layer such as Ta is formed as the first conductive layer 15 on the entire surface of the substrate.

【0057】続いて図8(b)に示すように、MIM素
子の絶縁層を形成するための第1の陽極酸化工程を行
い、第1の導電層15の上面に絶縁層16を形成する。
この絶縁層16の形成は、クエン酸などの溶液中で陽極
酸化を行うことにより、絶縁層16を形成する。この第
1の陽極酸化処理工程で形成した絶縁層16がMIM素
子の絶縁層(I)となる。
Subsequently, as shown in FIG. 8B, a first anodic oxidation step for forming an insulating layer of the MIM element is performed, and an insulating layer 16 is formed on the upper surface of the first conductive layer 15.
This insulating layer 16 is formed by performing anodic oxidation in a solution such as citric acid to form the insulating layer 16. The insulating layer 16 formed in the first anodic oxidation step becomes the insulating layer (I) of the MIM element.

【0058】続いて図8(c)に示すように、絶縁層1
6の上に形成したレジスト18をエッチングマスクにし
て、絶縁層16と第1の導電層15とをエッチングし
て、配線部21と隘路部22とMIM素子部23とを形
成する。これらの平面パターン形状は、図9(a)に示
すように、第1の導電層81からなる配線部82と、M
IM素子部84と、この配線部82とMIM素子部84
とを連結する隘路部83と、第1の導電層81と分離し
独立したバックアップ配線部85とを有する形状にパタ
ーニングする。なおこの第1の導電層81のパターニン
グ工程で使用したフォトレジスト18は、図8(c)に
示すように、剥離せずに残しておく。
Subsequently, as shown in FIG.
The insulating layer 16 and the first conductive layer 15 are etched using the resist 18 formed on 6 as an etching mask to form a wiring portion 21, a bottleneck portion 22, and an MIM element portion 23. As shown in FIG. 9A, these planar pattern shapes include a wiring portion 82 made of a first conductive layer 81,
IM element section 84, wiring section 82 and MIM element section 84
Are patterned into a shape having a bottleneck portion 83 connecting the first and second conductive layers 81 and a backup wiring portion 85 separated and independent from the first conductive layer 81. The photoresist 18 used in the step of patterning the first conductive layer 81 is left without being peeled off, as shown in FIG.

【0059】続いて図8(d)に示すように、素子を絶
縁分離するための第2の陽極酸化処理を実施する。第2
の陽極酸化処理は、クエン酸等の溶液中で、図9(a)
に示す、配線部82を通じて正の電圧を印加することに
より、第1の導電層81を陽極酸化する。このとき、第
1の導電層15の上面はレジスト18に被覆されている
ため、陽極酸化は側面から進行し、図8(d)に示すよ
うに、側面酸化部19が形成され、最後にはもっとも細
い隘路部83が完全に酸化される。
Subsequently, as shown in FIG. 8D, a second anodic oxidation treatment for insulating and isolating the element is performed. Second
The anodic oxidation treatment is performed in a solution such as citric acid as shown in FIG.
The first conductive layer 81 is anodized by applying a positive voltage through the wiring section 82 shown in FIG. At this time, since the upper surface of the first conductive layer 15 is covered with the resist 18, the anodic oxidation proceeds from the side surface, and as shown in FIG. 8D, a side surface oxidized portion 19 is formed. The narrowest bottleneck 83 is completely oxidized.

【0060】この結果、図9(b)に示すように、MI
M素子部84の中間電極88と、配線部82の第1の配
線電極87とは、絶縁性を有する隘路部83、すなわち
側面酸化部86によって絶縁分離される。なおこの第2
の陽極酸化処理工程では、第1の配線電極87と独立分
離して形成されたバックアップ配線部85は、電流供給
されないため陽極酸化されずに金属面のまま残る。この
隘路部83の第1の導電層81が完全に酸化された段階
で、MIM素子部84の側面酸化を行う第2回目の陽極
酸化処理を停止する。
As a result, as shown in FIG.
The intermediate electrode 88 of the M element part 84 and the first wiring electrode 87 of the wiring part 82 are insulated and separated by a bottleneck part 83 having an insulating property, that is, a side oxidized part 86. This second
In the anodic oxidation process step, the backup wiring portion 85 formed independently and separately from the first wiring electrode 87 is not supplied with electric current and remains on the metal surface without being anodized. At the stage where the first conductive layer 81 of the bottleneck portion 83 is completely oxidized, the second anodizing process for oxidizing the side surface of the MIM element portion 84 is stopped.

【0061】その後図8(e)に示すように、レジスト
18を剥離する。次に図9(c)に示す、付加容量部8
9を形成するための第3の陽極酸化処理工程を行う。第
1の配線電極87を通じて、クエン酸溶液中で正の電圧
を印加することにより、第1の配線電極87上のみが陽
極酸化され、最終的にMIM素子の絶縁膜よりも充分に
厚い上面酸化部20が、第1の導電層15の上面に形成
される。
Thereafter, as shown in FIG. 8E, the resist 18 is peeled off. Next, the additional capacitance section 8 shown in FIG.
A third anodic oxidation step for forming No. 9 is performed. By applying a positive voltage in the citric acid solution through the first wiring electrode 87, only the upper part of the first wiring electrode 87 is anodized, and finally the upper surface oxidation sufficiently thicker than the insulating film of the MIM element. The part 20 is formed on the upper surface of the first conductive layer 15.

【0062】図9(c)に示す、この付加容量部89も
構造的にはMIM素子部23と同じMIM構造であり、
前述のように絶縁膜が薄いと電流が流れ、付加容量とい
うよりはスイッチング素子として機能してしまう。よっ
てこの第3の陽極酸化処理工程によって、リーク電流を
抑えることが重要である。
The additional capacitance section 89 shown in FIG. 9C also has the same MIM structure as the MIM element section 23 in structure.
As described above, when the insulating film is thin, a current flows and functions as a switching element rather than an additional capacitance. Therefore, it is important to suppress the leak current by the third anodizing process.

【0063】最後に図8(f)に示すように、ITO等
の透明電極膜からなる第2の導電層17を全面に形成
し、フォトエッチング技術を用いて第2の導電層17を
パターニングする。
Finally, as shown in FIG. 8F, a second conductive layer 17 made of a transparent electrode film such as ITO is formed on the entire surface, and the second conductive layer 17 is patterned by using a photo-etching technique. .

【0064】第2の導電層17の平面パターン形状は、
図9(c)に示すように、ITOなどの透明導電膜から
なる第2の配線電極92と画素電極93とを有し、この
第2の配線電極92と中間電極88とが絶縁層を挟ん
で、第1のMIM素子90を構成し、さらにこの画素電
極93と中間電極88とが絶縁層を挟んで第2のMIM
素子91を構成し、全体としてバック・トゥ・バック構
造を実現する。
The planar pattern shape of the second conductive layer 17 is
As shown in FIG. 9C, a second wiring electrode 92 made of a transparent conductive film such as ITO and a pixel electrode 93 are provided, and the second wiring electrode 92 and the intermediate electrode 88 sandwich an insulating layer. Thus, the first MIM element 90 is formed, and the pixel electrode 93 and the intermediate electrode 88 are connected to the second MIM element 90 with an insulating layer interposed therebetween.
The element 91 is configured to realize a back-to-back structure as a whole.

【0065】さらに第2の配線電極92は、第1の配線
電極87と分離独立して形成されているため、陽極酸化
されないバックアップ配線部85の上面に接続してい
る。このバックアップ配線部85は、必ずしも必要では
ないが、配線抵抗を下げ、断線欠陥確率を低減すること
が可能である。
Further, since the second wiring electrode 92 is formed independently of the first wiring electrode 87, it is connected to the upper surface of the backup wiring portion 85 which is not anodized. Although not necessary, the backup wiring section 85 can reduce the wiring resistance and reduce the probability of disconnection defects.

【0066】さらに画素電極93は、第1の陽極酸化工
程および第3の陽極酸化工程で形成された絶縁膜を介し
て第1の配線電極87上にオーバラップしてパターニン
グされ、付加容量部89を形成している。
Further, the pixel electrode 93 is patterned so as to overlap the first wiring electrode 87 via the insulating film formed in the first anodic oxidation step and the third anodic oxidation step. Is formed.

【0067】以上の説明ように、配線部とMIM素子部
との間に隘路部を設け、この隘路部の導電層を完全に酸
化して絶縁化する本発明では、配線部とMIM素子部と
を絶縁分離することが可能となる。さらにそのうえ、配
線部の独立の陽極酸化が可能であり、配線部に付加容量
を形成できるという特徴をがある。さらに付加容量部を
形成したMIM素子アクティブマトリクスの構造を2枚
のフォトマスクで実現することが可能である。
As described above, in the present invention in which a bottleneck portion is provided between the wiring portion and the MIM element portion, and the conductive layer in the bottleneck portion is completely oxidized to be insulated, the present invention provides a structure in which Can be insulated and separated. In addition, independent anodic oxidation of the wiring portion is possible, and an additional capacitance can be formed in the wiring portion. Further, the structure of the active matrix of the MIM element in which the additional capacitance section is formed can be realized with two photomasks.

【0068】[0068]

【発明の効果】本発明によれば、従来困難であった陽極
酸化法を用いたMIM素子のバック・トゥ・バック構造
が、2枚のフォトマスクを用いたパターニング工程とい
う非常に簡単な方法で可能となり、従来と比べ高い電圧
閾値と対称な電流−電圧特性を有するアクティブマトリ
クス用のスイッチング素子が実現できる。その結果コン
トラストや視野角が改善され、フリッカや画像焼き付き
等の問題が低減される。
According to the present invention, the back-to-back structure of the MIM element using the anodic oxidation method, which has been difficult in the past, can be achieved by a very simple method of a patterning step using two photomasks. As a result, a switching element for an active matrix having a current-voltage characteristic symmetrical to a voltage threshold higher than that of the related art can be realized. As a result, the contrast and the viewing angle are improved, and problems such as flicker and image sticking are reduced.

【0069】さらにそのうえ、付加容量部を備えたMI
M素子アクティブマトリクスも、2枚のフォトマスクを
用いたパターニング工程で実現可能となる。この結果、
液晶画素の電荷保持特性が不充分な微細パターン画素等
の用途でも充分な特性を得ることができる。
Furthermore, the MI having the additional capacitance section
An M element active matrix can also be realized by a patterning process using two photomasks. As a result,
Sufficient characteristics can be obtained even in applications such as fine pattern pixels where the charge retention characteristics of liquid crystal pixels are insufficient.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例におけるMIM素子の構
造とその製造方法とを示す平面図である。
FIG. 1 is a plan view showing a structure of a MIM element and a method of manufacturing the MIM element according to a first embodiment of the present invention.

【図2】従来の代表的なMIM素子の製造方法における
製造工程を工程順に示す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing step in a conventional typical MIM element manufacturing method in the order of steps.

【図3】従来の代表的なMIM素子の構造とその製造方
法とを示す平面図である。
FIG. 3 is a plan view showing a structure of a conventional typical MIM element and a manufacturing method thereof.

【図4】代表的なMIM素子の電流−電圧特性を示すグ
ラフである。
FIG. 4 is a graph showing current-voltage characteristics of a typical MIM element.

【図5】単体MIM素子とバック・トゥ・バック構造の
MIM素子とを示す等価回路図である。
FIG. 5 is an equivalent circuit diagram showing a single MIM element and a MIM element having a back-to-back structure.

【図6】本発明の第1の実施例におけるMIM素子の製
造方法を製造工程順に示す断面図である。
FIG. 6 is a cross-sectional view illustrating a method of manufacturing the MIM element according to the first embodiment of the present invention in the order of manufacturing steps.

【図7】本発明の実施例で用いる画素構成を示す等価回
路図である。
FIG. 7 is an equivalent circuit diagram showing a pixel configuration used in an embodiment of the present invention.

【図8】本発明のMIM素子の製造方法の第2の実施例
における製造工程を工程順に示す断面図である。
FIG. 8 is a cross-sectional view showing a manufacturing process in a second embodiment of the MIM element manufacturing method of the present invention in the order of steps.

【図9】本発明の第2の実施例におけるMIM素子の構
造とその製造方法を製造工程順に示す平面図である。
FIG. 9 is a plan view showing the structure of a MIM element and a method of manufacturing the MIM element according to a second embodiment of the present invention in the order of manufacturing steps.

【符号の説明】[Explanation of symbols]

15 第1の導電層 16 絶縁層 17 第2の導電層 21 配線部 22 隘路部 23 MIM素子部 Reference Signs List 15 first conductive layer 16 insulating layer 17 second conductive layer 21 wiring section 22 bottleneck section 23 MIM element section

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の導電層と、該第1の導電層を陽極
酸化して形成する絶縁層と、第2の導電層とからなるM
IM素子において、 前記第1の導電層のパターン形状は、配線部と、MIM
素子部と、該配線部と該MIM素子部との間に設けられ
た隘路部とを有し前記隘路部が酸化により絶縁化されて
残されていることを特徴とするMIM素子。
An M layer comprising a first conductive layer, an insulating layer formed by anodizing the first conductive layer, and a second conductive layer.
In the IM device, the pattern shape of the first conductive layer may be a wiring portion, an MIM
An MIM element comprising: an element portion; and a bottleneck portion provided between the wiring portion and the MIM device portion, wherein the bottleneck portion is left insulated by oxidation.
【請求項2】 前記MIM素子部(27)にはMIM素
子(33,34)がバック・トゥ・バック接続されてい
ることを特徴とする請求項1に記載のMIM素子。
2. The MIM element according to claim 1, wherein MIM elements are connected to the MIM element section in a back-to-back manner.
【請求項3】 前記配線部の少なくとも一部と、前記M
IM素子部と、前記隘路部とが酸化により絶縁化されて
導電層の露出部がないことを特徴とする請求項1または
請求項2に記載のMIM素子。
3. The semiconductor device according to claim 1, wherein at least a part of said wiring portion and said M
The MIM element according to claim 1 or 2, wherein the IM element and the bottleneck are insulated by oxidation and have no exposed portion of the conductive layer.
【請求項4】 第1の導電層と、該第1の導電層を陽極
酸化して形成する絶縁層と、第2の導電層とからなるM
IM素子の製造方法において、 前記第1の導電層のパターン形状は、配線部と、MIM
素子部と、該配線部と該MIM素子部との間に設ける隘
路部とを有し、該隘路部の第1の導電層を十分に酸化す
ることにより前記配線部とMIM素子部とを絶縁分離す
る工程を有することを特徴とするMIM素子の製造方
法。
4. An M layer comprising a first conductive layer, an insulating layer formed by anodizing the first conductive layer, and a second conductive layer.
In the method for manufacturing an IM device, the pattern shape of the first conductive layer may be a wiring portion, an MIM
An element portion, and a bottleneck portion provided between the wiring portion and the MIM device portion. The first conductive layer of the bottleneck portion is sufficiently oxidized to insulate the wiring portion and the MIM device portion. A method for manufacturing an MIM element, comprising a step of separating.
【請求項5】陽極酸化された前記第1の導電層の一部で
あり陽極酸化の上部に前記画素電極の一部が重なる構成
をなすことで付加容量を有したことを特徴とする請求項
1又は請求項2又は請求項3に記載のMIM素子。
5. A method according to claim, characterized in that had additional capacity by forming a part overlapping configuration of the upper to the pixel electrode of the are anodized part of anodized said first conductive layer
The MIM element according to claim 1 or claim 2 or claim 3 .
JP20216191A 1991-07-18 1991-07-18 MIM element and manufacturing method thereof Expired - Fee Related JP3041092B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20216191A JP3041092B2 (en) 1991-07-18 1991-07-18 MIM element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20216191A JP3041092B2 (en) 1991-07-18 1991-07-18 MIM element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0527269A JPH0527269A (en) 1993-02-05
JP3041092B2 true JP3041092B2 (en) 2000-05-15

Family

ID=16452973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20216191A Expired - Fee Related JP3041092B2 (en) 1991-07-18 1991-07-18 MIM element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3041092B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076483B2 (en) * 1993-07-30 2000-08-14 シャープ株式会社 Method for manufacturing metal wiring board and method for manufacturing thin film diode array
WO1996002867A1 (en) * 1994-07-14 1996-02-01 Citizen Watch Co., Ltd. Liquid crystal display and method of manufacturing the same

Also Published As

Publication number Publication date
JPH0527269A (en) 1993-02-05

Similar Documents

Publication Publication Date Title
JP2608647B2 (en) Method of assembling a metal-insulator-metal device array and a display incorporating such an array
JPH05307194A (en) Active matrix display device and its driving method
US5893621A (en) Liquid crystal display and method of manufacturing the same
JP3375117B2 (en) Semiconductor device, manufacturing method thereof, and liquid crystal display device
US20080207077A1 (en) Fabrication of backplanes allowing relaxed alignment tolerance
JP3041092B2 (en) MIM element and manufacturing method thereof
JPH02310536A (en) Active matrix substrate
US5396353A (en) Opto-electrical apparatus employing lateral MIM device pairs
JP2000250065A (en) Liquid crystal image display device and production of semiconductor device for image display device
JPH0743748A (en) Metal wiring board, thin film diode array and method of manufacturing the same
JP3306923B2 (en) Liquid crystal device manufacturing method
US6157422A (en) Two-terminal nonlinear element having insulating films of different thickness formed on the flat top surface of a lower electrode
JPH0611728A (en) Liquid crystal display device and its production
JP3306986B2 (en) Liquid crystal device manufacturing method
JP3006990B2 (en) Active matrix substrate and manufacturing method thereof
JP3387588B2 (en) Liquid crystal display device and manufacturing method thereof
JPH0519302A (en) Manufacture of matrix array substrate
JPH0273330A (en) Active matrix substrate
JP2002184991A (en) Liquid crystal image display and manufacturing method of semiconductor device for image display
JPH06308538A (en) Production of liquid crystal display device
JPH07209673A (en) Production of liquid crystal display device
JP2716106B2 (en) Active matrix substrate manufacturing method
JPH06138497A (en) Mim substrate and its production
JPH029325B2 (en)
JPH04263223A (en) Production of liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees