[go: up one dir, main page]

JP3030367B2 - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP3030367B2
JP3030367B2 JP5200253A JP20025393A JP3030367B2 JP 3030367 B2 JP3030367 B2 JP 3030367B2 JP 5200253 A JP5200253 A JP 5200253A JP 20025393 A JP20025393 A JP 20025393A JP 3030367 B2 JP3030367 B2 JP 3030367B2
Authority
JP
Japan
Prior art keywords
gate electrode
film
layer
region
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5200253A
Other languages
English (en)
Other versions
JPH0738115A (ja
Inventor
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5200253A priority Critical patent/JP3030367B2/ja
Priority to TW082108259A priority patent/TW232751B/zh
Priority to KR1019930020969A priority patent/KR0131061B1/ko
Priority to CN93114663A priority patent/CN1041872C/zh
Publication of JPH0738115A publication Critical patent/JPH0738115A/ja
Priority to US08/886,139 priority patent/US5962897A/en
Priority to US09/122,092 priority patent/US6624477B1/en
Priority to US09/387,054 priority patent/US6455875B2/en
Priority to JP2000077570A priority patent/JP3472232B2/ja
Priority to JP2000077625A priority patent/JP3472233B2/ja
Application granted granted Critical
Publication of JP3030367B2 publication Critical patent/JP3030367B2/ja
Priority to US10/241,624 priority patent/US6790749B2/en
Priority to US10/938,500 priority patent/US7109108B2/en
Priority to US11/522,376 priority patent/US7602020B2/en
Priority to US12/369,578 priority patent/US7723788B2/en
Priority to US12/604,879 priority patent/US8017506B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁基板(本明細書で
は絶縁性の表面を有する物体全体を指し、特に断らない
かぎり、ガラス等の絶縁材料のみならず、半導体や金属
等の材料上に絶縁物層を形成したものも意味する)上に
絶縁ゲイト型半導体装置およびそれらが多数形成された
集積回路を形成する方法に関する。本発明による半導体
装置は、液晶ディスプレー等のアクティブマトリクスや
イメージセンサー等の駆動回路、あるいはSOI集積回
路や従来の半導体集積回路(マイクロプロセッサーやマ
イクロコントローラ、マイクロコンピュータ、あるいは
半導体メモリー等)における薄膜トランジスタ(TF
T)として使用されるものである。
【0002】
【従来の技術】従来より、アクティブマトリックス型の
液晶表示装置やイメージセンサー等のガラス基板上に集
積化された装置にTFT(薄膜トランジスタ)を利用す
る構成が広く知られている。図3に従来のTFTの断面
の概略および作製工程の例を示す。図3に示されている
のは、ガラス基板上に設けられた薄膜珪素半導体を用い
た絶縁ゲイト型電界効果トランジスタ(以下単にTFT
という)である。以下にその作製工程を簡単に説明す
る。図3(A)において、301がガラス基板であり、
このガラス基板301上に下地の酸化珪素膜302(2
000Å厚程度)が形成され、さらにその上に珪素半導
体膜により構成される島状の活性層303が形成され
る。この珪素半導体膜は、500〜2000Å程度の厚
さであり、非晶質(アモルファス)または結晶性(多結
晶や微結晶等)を有している。そして活性層上にはゲイ
ト絶縁膜を構成する酸化珪素膜304が1000〜15
00Å程度の厚さで形成される。
【0003】次に、ゲイト電極305がドーピングされ
た多結晶シリコンやタンタル、チタン、アルミニウム等
で形成される。(図3(B)) さらに、このゲイト電極をマスクとして、イオンドーピ
ング等の手段によって不純物元素(リンやホウ素)を導
入し、自己整合的にソース/ドレイン領域(不純物領
域)306が活性層303に形成される。不純物が導入
されなかったゲイト電極の下の活性層領域はチャネル形
成領域307となる。(図3(C)) さらに、レーザーもしくはフラッシュランプ等の熱源に
よって、ドーピングされた不純物の活性化をおこなう。
(図3(D))
【0004】次に、プラズマCVD、APCVD等の手
段によって酸化珪素膜を形成し、これを層間絶縁物30
7とする。さらに、層間絶縁物を通して、ソース/ドレ
イン領域にコンタクトホールを形成し、アルミニウム等
の金属材料によって、ソース/ドレインに接続する配線
・電極308を形成する。(図3(E))
【0005】このような従来のTFTにおいては、特性
(特に電界移動度やサブスレシュホールド特性(S
値))を改善するには、ソース/ドレイン領域のシート
抵抗を低減することが必要であった。そのためには、 不純物のドーピング量(濃度)を多くする。 活性化のエネルギー(レーザーやフラッシュランプの
強度)を十分に大きくする。 チャネル形成領域307と金属電極308までの距離
(図中にzと表示)を縮める。 という3つのことが考えられてきた。
【0006】しかしながら、に関しては、ドーピング
量を増加させると、処理時間が増えてスループットが低
下し、また、活性層やゲイト絶縁膜304に対するダメ
ージが大きくなるという問題があった。特に、不純物導
入手段として、ドーピング元素を含有する気体をプラズ
マ状にして、これを加速して注入するという方法(イオ
ンドーピング法もしくはプラズマドーピング法)を用い
る場合には、量産性は優れるものの、加速されるイオン
には、水素やその他の元素も多数含まれ、基板が加熱さ
れやすいという問題があった。特にプラズマの密度を高
くするとこの問題が顕著になった。
【0007】そして、ドーピングの際に、素子が加熱さ
れてダメージを受け、あるいは、ドーピングのマスクと
してフォトレジストを使用した場合には、これが炭化し
てその除去が著しく困難となることが問題であった。
【0008】また、に関しても、エネルギーが大きな
場合には活性層やゲイト電極が剥離したりしてTFTの
歩留りを低下させる原因となった。また、スループット
も低下した。例えば、レーザーを用いる場合において
は、レーザーのエネルギー自体は大きく変更できないた
め、ビームの集束度を上げて、エネルギー密度を増やす
ことが必要となる。このことは必然的にビームの面積を
小さくすることとなり、同じ面積を処理するのに要する
時間が長くなるのである。
【0009】さらに、に関しては、マスク合わせの精
度によって決定されるもので、極端な改善は望めなかっ
た。特に基板としてガラス基板を用いた場合には、加熱
工程(各種アニール工程が必要とされる)におけるガラ
ス基板の縮みがマスク合わせに際して大きな問題とな
る。例えば、10cm角以上のガラス基板に対して、5
00℃程度の熱処理を加えると、数μm程度は簡単に縮
んでしまう。従って、距離zは20μm程度としてマー
ジンをとっているのが現状である。しかも、zが小さな
場合にはゲイト電極305とソース/ドレイン電極30
8との間の寄生容量が大きくなって、TFTの特性に好
ましからぬ影響を与えた。
【0010】また、ソース/ドレイン領域306へのコ
ンタクトホールの形成を行う場合、コンタクトホールを
確実に形成するために、ややオーバー気味にエッチング
をおこなうことが要求され、したがって、zで示される
距離を無闇に短くすることはできない。以上述べたよう
に、従来のTFTにおいては、ソース/ドレイン領域の
寄生抵抗これ以上、低くすることは非常な困難をきわめ
ていた。
【0011】
【発明が解決しようとする課題】本発明は、上記のよう
な問題を解決し、実質的にチャネル形成領域とソース/
ドレイン電極との間を縮め、かつ、この間の抵抗を低下
させることによって、高い特性を得ることができるTF
Tを得ることを課題とする。さらに、量産性に優れつつ
上記の課題を達成することを目的とする。
【0012】
【課題を解決するための手段】本発明においては、ゲイ
ト電極の少なくとも側面、好ましくは側面と上面にゲイ
ト電極を酸化することによって、酸化物被膜を形成す
る。この酸化物被膜は絶縁性に優れていることが好まし
い。そして、このゲイト電極の酸化物のさらに外側に概
略三角形状の絶縁物を形成する。この概略三角形状の絶
縁物の幅は1μm以下が好ましい。そして、この概略三
角形状の絶縁物にあわせて(自己整合的に)シリサイド
をソース/ドレイン領域に密着して形成する。このシリ
サイドは比抵抗がドーピングされた多結晶シリコンより
も格段に小さいため、非常に薄いものであっても抵抗は
十分に小さい。
【0013】本発明ではシリサイドを構成する金属材料
は、そのシリサイドがシリコン半導体に対してオーミッ
クもしくはオーミックに近い低抵抗なコンタクトを形成
できるような材料であることが望まれる。具体的には、
モリブテン(Mo)、タングステン(W)、プラチナ
(白金、Pt)、クロム(Cr)、チタン(Ti)、コ
バルト(Co)が適当である。本発明を実施するには、
これらの金属のうちの少なくとも1つとシリコンを反応
させてシリサイドとする。
【0014】図1は上記の技術思想を具体化した例で、
上記構成のTFTを得るための工程をも示している。こ
れを用いて本発明を説明する。基板101上には、公知
の手段によって下地酸化膜102、ソース/ドレイン領
域103、チャネル形成領域104、ゲイト絶縁膜10
5およびアルミニウム、チタン、タンタル等の金属や合
金を主成分とするゲイト電極106が形成される。そし
て、ゲイト電極の周囲にはゲイト電極の酸化物層107
が形成される。酸化物層の形成には熱酸化もしくは陽極
酸化が適している。特に、アルミニウム、チタン、タン
タルを主成分とする金属、合金をゲイト電極に用いる場
合には陽極酸化法によって酸化物層を得ることが望まし
い。不純物のドーピングはこの酸化物層107に対して
自己整合的におこなわれるため、ソース/ドレイン領域
とゲイト電極とは、オフセット状態となる。(図1
(A))
【0015】本発明において陽極酸化法を採用する場合
には、ゲイト電極の材料を選択することが陽極酸化物の
種類を決定することでもあるので重要である。本発明で
は、ゲイト電極としては、アルミニウム、チタン、タン
タル、シリコンのような純粋な金属やそれらに少量の添
加物を添加した合金(例えば、アルミニウムに1〜3%
のシリコンを加えた合金や、シリコンに1000ppm
〜5%の燐を加えた合金)、あるいは珪化タングステン
(WSi2 )や珪化モリブテン(MoSi2 )等の導電
性珪化物、さらには窒化チタンに代表される導電性窒化
物が使用できる。なお、本明細書では、特に断らない限
り、例えば、アルミニウムといえば、純粋なアルミニウ
ムだけでなく、10%以下の添加物を含有するものも含
むものとする。シリコンや他の材料についても同じであ
る。
【0016】本発明では、これらの材料を単独で使用し
た単層構造のゲイト電極を用いてもよいし、これらを2
層以上重ねた多層構造のゲイト電極としてもよい。例え
ば、アルミニウム上に珪化タングステンを重ねた2層構
造や窒化チタン上にアルミニウムを重ねた2層構造であ
る。各々の層の厚さは必要とされる素子特性に応じて実
施者が決定すればよい。
【0017】次に絶縁性の被膜108を形成する。この
被膜はゲイト電極側面への被覆性が優れていることが重
要である。(図1(B)) そして、この絶縁性被膜をドライエッチング法等の手段
によって異方性エッチングする。すなわち、垂直方向の
みを選択的にエッチングする。この結果、ソース/ドレ
イン領域の表面は露出され、ゲイト電極(周囲の酸化物
層107を含む)の側面に概略三角形状の絶縁物109
が残る。(図1(C))
【0018】この概略三角形状の絶縁物109の寸法、
特にその幅は、予め成膜される絶縁性被膜108の厚さ
と、エッチング条件と、ゲイト電極(周囲の酸化物層1
07を含む)の高さ(この場合酸化物層107の厚さも
含まれる)とによって決定される。絶縁性被膜108の
値は2000Å〜20000Å程度が一般的であるが、
実施態様に合わせて決めればよい。また、得られる絶縁
物109の形状は、三角形状に限定されるものではな
く、絶縁性被膜108のステップカバレージや膜厚によ
ってその形状が変化する。例えば、膜厚が小さな場合
は、方形状となる。しかし、簡単のため以下明細書中で
は、絶縁物109のことを図面に示すように概略三角形
状の絶縁物ということとする。
【0019】次に、前面に適当な金属、例えば、チタ
ン、モリブテン、タングステン、白金、パラジウム等の
被膜110を基板前面に形成する。(図1(D))
【0020】そして、適切な温度でのアニールやレーザ
ーもしくはフラッシュランプ等でのアニール等によって
この金属膜とソース/ドレイン領域のシリコンとを反応
させてシリサイド層を形成する。金属膜は、その他の材
料、例えば、酸化珪素や窒化珪素、あるいはゲイト電極
の酸化物層107を構成する酸化アルミニウムや酸化チ
タン、酸化タンタル等とは反応しないで、金属状態のま
まである。このように、基板上にはシリサイドと金属膜
とが同時に存在するが、適当なエッチャントによって、
金属膜のみを選択的にエッチングすることができる。こ
の際に、ゲイト電極の上面に酸化物層107が存在する
ことは重要である。というのは、この酸化物層によっ
て、金属膜110とゲイト電極106が直接に反応しな
いからである。このようにして、ソース/ドレイン領域
に密着してシリサイド層111のみが残される。(図1
(E))
【0021】なお、レーザー等の強光を金属膜に照射
し、下に存在するシリコン半導体膜と反応させてシリサ
イドとする場合には、パルス状のレーザーが好ましい。
連続発振レーザーでは照射時間が長いので、熱によって
被照射物が熱によって膨張することによって剥離するよ
うな危険がある。
【0022】パルスレーザーに関しては、Nd:YAG
レーザー(Qスイッチパルス発振が望ましい)のごとき
赤外光レーザーやその第2高調波のごとき可視光、Kr
F、XeCl、ArF等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。
【0023】さて、図面ではシリサイド層は活性層の厚
さよりも薄く描かれているが、シリサイド層が活性層と
同じ厚さであってもよいことはいうまでもない。ただ
し、シリサイド層の厚さがどのようであれ、絶縁物10
9の下の活性層領域は不純物半導体であり、ソース/ド
レイン領域である。シリサイド層110に用いられるシ
リサイドの種類としては、Tiを用いてTiSi,TiSi2 、Mo
用いてMoSi2 、Wを用いてWSi2,W(SiAl)2、TiSi2 を用
いてTi7Si12Al5、Pd2Si を用いてPd4SiAl3を利用するこ
とができる。しかしながら、Tiを用いてTiSiやTiSi2
利用することが、処理温度の問題や、接触抵抗, シート
抵抗の問題から好ましい。
【0024】その後、層間絶縁物112を堆積し、コン
タクトホールを前記シリサイド層111に形成して、金
属電極・配線113を形成して、TFTが完成する。
(図1(F)) このように、本発明のTFTでは、シリサイド層111
の抵抗が極めて小さいので、チャネル形成領域と金属電
極との間の抵抗は、実質的に図1(F)のxで表示され
る距離によって決定されるとしてよい。そして、xは、
好ましくは1μm以下であるので、抵抗は格段に低減さ
れる。もちろん、コンタクトホールとゲイト電極の間の
距離は従来のままでもよい。
【0025】また、先に述べたオフセット(図中でyと
表示)はTFTのリーク電流を減少させる効果がある。
さらに本発明の好ましい別の実施態様例を図2に示す。
この例においても、基板201上に、下地酸化膜20
2、ソース/ドレイン領域203とチャネル形成領域2
04を有する活性層、ゲイト絶縁膜205、ゲイト電極
206とその周囲の酸化物層207は、図1の場合と同
様に形成される。(図2(A))
【0026】その後、ゲイト絶縁膜205はゲイト電極
とその周囲の酸化物層107をマスクとして自己整合的
にエッチングされる。例えば、酸化物層107が酸化ア
ルミニウムを主成分とし、また、ゲイト絶縁膜が酸化珪
素を主成分として形成されていた場合には、フッ素系
(例えばNF3 、SF6 )のエッチングガスを用いて、
ドライエッチングをおこなえばよい。これらのエッチン
グガスでは、酸化珪素であるゲイト絶縁膜は素早くエッ
チングされるが、酸化アルミニウムのエッチングレート
は十分に小さいの選択的にエッチングができる。その
後、絶縁性被膜208を前面に堆積する。(図2
(B))
【0027】さらに、これを図1の場合と同様に異方性
エッチングによってエッチングし、ゲイト電極の側面に
概略三角形状の絶縁物209を残す。そして、適切な金
属膜210を堆積する。(図2(C)) これを適当な熱処理、レーザー照射等によってシリコン
と反応させ、シリサイド層211を得る。(図2
(D)) その後、層間絶縁物212と金属電極・配線213を形
成する。(図2(E)) この場合においても、チャネル形成領域とソース/ドレ
イン電極間の抵抗は十分に小さいことは図1の場合と同
じである。
【0028】
【作用】本発明の作用は上記の例に示したように実質的
にチャネル形成領域とソース/ドレイン電極間の距離を
短縮して、その間の抵抗を低減することによってTFT
の特性が向上することである。しかし、本発明の作用は
これだけに留まらない。すなわち、上記の抵抗が十分に
小さくできるので、ソース/ドレイン領域への不純物ド
ーピングの量を小さくできる。例えば、通常は1×10
15〜8×1015cm-2のドーズ量が必要とされるが、本
発明によって、これを1桁以上小さい、5×1013〜1
×1015cm-2とできる。このように少量のドーピング
でも特性は従来の場合よりも向上する。このため、単純
にドーピング時間を10分の1に短縮できる。
【0029】また、このような低濃度のドーピングで
は、チャネル形成領域とソース/ドレイン領域の境界の
部分のダメージが小さい。特に、レーザーアニール等の
手段で不純物の活性化をおこなう場合には、ゲイト電極
等が影となって、チャネル形成領域とソース/ドレイン
領域の境界の活性化が不十分になりがちで、多量のドー
ピングによる特性の劣化が問題となっていた。
【0030】次に活性層を薄くできる。すなわち、従来
の方法ではソース/ドレインのシート抵抗が大きかった
ので、活性層の厚さを1000Å以下、特に500Å以
下とすることは困難であった。しかし、本発明によって
このような制約は取り除かれる。すなわち、シリサイド
層は比抵抗が10-3〜10-5Ωcmと小さいので、仮に
厚さが100Åであったとしても、シート抵抗は10Ω
〜1kΩである。活性層が薄いということは活性層の成
膜時間を短縮できるという意味の他にゲイト絶縁膜およ
びゲイト電極のステップカバレージ不良によるリーク電
流や断線(段切れ)を抑制できるという意味がある。す
なわち、歩留りの向上に寄与する。
【0031】
【実施例】〔実施例1〕 図1に本実施例を示す。ま
ず、基板(コーニング7059、300mm×400m
mもしくは100mm×100mm)101上に下地酸
化膜102として厚さ100〜300nmの酸化珪素膜
を形成した。この酸化膜の形成方法としては、酸素雰囲
気中でのスパッタ法を使用した。しかし、より量産性を
高めるには、TEOSをプラズマCVD法で分解・堆積
した膜を450〜650℃でアニールしてもよい。
【0032】その後、プラズマCVD法やLPCVD法
によってアモルファス状のシリコン膜を30〜500n
m、好ましくは50〜100nm堆積し、これを、55
0〜600℃の還元雰囲気に24時間放置して、結晶化
せしめた。この工程は、レーザー照射によっておこなっ
てもよい。そして、このようにして結晶化させたシリコ
ン膜をパターニングして島状領域を形成した。さらに、
この上にスパッタ法によって厚さ70〜150nmの酸
化珪素膜105を形成した。
【0033】その後、厚さ200nm〜5μmのアルミ
ニウム(Al99%/Si1%)膜を電子ビーム蒸着法
によって形成して、これをパターニングし、ゲイト電極
106とし、さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ50〜250nmの陽極酸化物107を形
成した。陽極酸化の条件等については、特願平4−30
220(平成4年1月21日出願)に示されているもの
を用いた。
【0034】その後、イオンドーピング法によって、各
TFTの島状シリコン膜中に、ゲイト電極部(すなわち
ゲイト電極とその周囲の陽極酸化膜)をマスクとして自
己整合的に不純物を注入し、図1(A)に示すようにソ
ース/ドレイン領域(不純物領域)103を形成した。
NMOSのTFTを形成するにはフォスフィン(P
3 )をドーピングガスとして燐を注入し、PMOSの
TFTを形成するにはジボラン(B2 6 )をドーピン
グガスとして、硼素を注入すればよい。ドーズ量は2〜
8×1014cm-2、加速エネルギーは10〜90keV
とした。そして、プラズマCVD法によって厚さ400
nm〜1.5μm、例えば900nmの酸化珪素膜10
8を堆積した。(図1(B))
【0035】次に、公知のRIE法による異方性ドライ
エッチングを行うことによって、この酸化珪素膜108
のエッチングを行う。この際、その高さが900nmあ
るゲイト電極106の側面においては、その高さ方向の
厚さが膜厚(酸化珪素膜の膜厚900nmのこと)の約
2倍となる。また、この際、ゲイト絶縁膜である酸化珪
素膜105をも続けてエッチングしてしまい、ソース/
ドレイン領域103を露呈させる。以上の工程によっ
て、ゲイト電極の側面には概略三角形状の絶縁物109
が残る。(図1(C))
【0036】その後、図1(D)に示すように、厚さ5
〜50nmのタングステン膜110をスパッタ法によっ
て形成した。そして、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、タン
グステンとシリコンを反応させ、珪化タングステン領域
111を不純物領域(ソース/ドレイン)上に形成し
た。レーザーのエネルギー密度は200〜400mJ/
cm2 、好ましくは250〜300mJ/cm2 が適当
BR>であった。レーザー光の多くの部分はタングステン
膜に吸収されたので下にあるシリコンの不純物領域の結
晶性(これは先のイオンドーピングによってかなり損傷
を受けている)の回復にはほとんど利用されなかった。
しかしながら、珪化タングステンは、30〜100μΩ
・cmという低い抵抗率であるので、実質的なソースお
よびドレイン領域(領域108とその下の不純物領域)
のシート抵抗は10Ω/□以下であった。もちろん。不
純物導入の工程の直後にレーザー照射や熱アニール等に
よって不純物導入によって劣化した結晶性の回復を図っ
てもよい。
【0037】その後、図1(E)に示すように、反応し
なかったタングステン膜をエッチングして、珪化タング
ステンのみを残置せしめた。この際のエッチング法とし
ては、例えば、フッ化炭素雰囲気で反応性エッチングを
おこなえば、タングステンは6フッ化タングステンとな
って蒸発し、除去できる。
【0038】最後に、全面に層間絶縁物112として、
CVD法によって酸化珪素膜を厚さ300nm形成し
た。TFTのソース/ドレインにコンタクトホールを形
成し、アルミニウム配線・電極113を形成した。以上
によって、TFTが完成された。不純物領域の活性化の
ために、さらに200〜400℃で水素アニールをおこ
なってもよい。
【0039】〔実施例2〕 図2に本実施例を示す。ま
ず、基板(コーニング7059)201上に実施例1と
同様に下地酸化膜202、島状シリコン半導体領域、ゲ
イト酸化膜として機能する酸化珪素膜205を形成し、
アルミニウム膜(厚さ200nm〜5μm)によるゲイ
ト電極206を形成した。その後、実施例1と同様に陽
極酸化によって、ゲイト電極の周囲(側面と上面)に陽
極酸化物207を形成した。そして、ゲイト電極をマス
クとしてイオンドーピング法によって不純物注入をおこ
ない、不純物領域203を形成した。ドーズ量は1〜5
×1014cm-3とした。
【0040】さらに、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物の活性化をおこなった。レーザーの
エネルギー密度は200〜400mJ/cm2 、好まし
くは250〜300mJ/cm2 が適当であった。(図
2(A))
【0041】この活性化は、赤外光の照射によるランプ
アニールによるものでもよい。また公知の加熱によるも
のでもよい。しかし、赤外線(例えば1.2 μmの赤外
線)によるアニールは、赤外線が珪素半導体に選択的に
吸収され、ガラス基板をそれ程加熱せず、しかも一回の
照射時間を短くすることで、ガラス基板に対する加熱を
抑えることができ、極めて有用である。そして、前記陽
極酸化物207をマスクとしてドライエッチング法によ
って、ゲイト酸化膜をエッチングした。例えば、エッチ
ングがすとしてCF4 を使用すれば陽極酸化物はエッチ
ングされず、酸化珪素であるゲイト絶縁膜205のみが
エッチングされる。その後、プラズマCVD法によって
厚さ400nm〜1.5μmの酸化珪素膜208を堆積
した。
【0042】そして、実施例1と同様に異方性エッチン
グによって、ゲイト電極の側面に酸化珪素の概略三角形
状の絶縁物209を形成した。その後、図2(C)に示
すように、厚さ5〜50nmのチタン膜210をスパッ
タ法によって形成した。次に、これを250〜450℃
に加熱してチタンとシリコンを反応させ、珪化チタン領
域211を不純物領域(ソース/ドレイン)上に形成し
た。なお、この際には加熱によってゲイト電極等にヒロ
ックが発生しないような温度でおこなうことが望まれ
る。
【0043】このアニールは赤外光のランプアニールに
よるものでもよい。ランプアニールを行う場合には、被
照射面表面が600度〜1000度程度になるように、
600度の場合は数分間、1000度の場合は数秒間の
ランプ照射を行うようにする。また、ここでは、ゲイト
電極にアルミを用いているので、チタン膜成膜後の熱ア
ニールを450℃までとしたが、ゲイト電極にシリコン
を主成分としたものを用いた場合には、500℃以上の
温度で行うことが好ましい。
【0044】この後、過酸化水素とアンモニアと水とを
5:2:2で混合したエッチング液でTi膜のエッチン
グする。この際、シリサイド層211はエッチングされ
ないので、残存させることができる。最後に、図2
(E)に示すように、全面に層間絶縁物212として、
CVD法によって酸化珪素膜を厚さ300nm形成し、
TFTのソース/ドレインにコンタクトホールを形成
し、アルミニウム配線・電極213を形成した。以上の
工程によって、TFTが完成された。
【0045】〔実施例3〕 図4に本実施例を示す。本
実施例はアクティブマトリクス型の液晶ディスプレー基
板の作製工程に関するものである。まず、図4(A)に
示すように、基板(コーニング7059)401上に実
施例1と同様に下地酸化膜402、島状シリコン半導体
領域、ゲイト酸化膜として機能する酸化珪素膜405を
形成し、アルミニウム膜(厚さ200nm〜5μm)に
よるゲイト電極407および同じ層内の配線(第1層配
線)406を形成した。そして、実施例1と同様に陽極
酸化によって、ゲイト電極の周囲(側面と上面)に陽極
酸化物408、409を形成した。そして、イオンドー
ピングによって不純物導入をおこない、不純物領域40
3を形成した。さらに、KrFエキシマーレーザー(波
長248nm、パルス幅20nsec)を照射して、ド
ーピングされた不純物の活性化をおこなった。レーザー
のエネルギー密度は200〜400mJ/cm2 、好ま
しくは250〜300mJ/cm2 が適当であった。
【0046】そして、図4(B)に示すように酸化珪素
膜410を堆積した。そして、実施例1と同様に異方性
エッチングによって、ゲイト電極および第1層配線の側
面に概略三角形状の絶縁物411および412を形成し
た。また、ソース/ドレイン領域を露出させた。そし
て、厚さ5〜50nmのチタン膜をスパッタ法によって
形成した。成膜時の基板温度は200〜450℃、好ま
しくは200〜300℃としたため、成膜中にチタンと
シリコンが反応し、ソース/ドレイン領域の表面にシリ
サイド層を413を形成した。
【0047】その後、図4(C)に示すように、反応し
なかったチタン膜をエッチングした。そして、全面に層
間絶縁物414として、CVD法によって酸化珪素膜を
厚さ600nm形成した。さらに、スパッタ法によって
ITO膜50〜100nmを堆積して、これをパターニ
ングし、画素電極415を形成した。最後に、図4
(D)に示すように、、TFTのソース/ドレインにコ
ンタクトホールを形成し、窒化チタンとアルミニウムの
多層膜を堆積し、これをパターニングして、第2層の配
線・電極416を形成した。窒化チタンとアルミニウム
の厚さはそれぞれ、80nm、500nmとした。以上
の工程によって、アクティブマトリクス基板が完成され
た。
【0048】本実施例で作製したアクティブマトリクス
のうち、1つの画素の回路を図4(E)に示す。本実施
例では、ソース/ドレイン電極416とゲイト電極40
7を十分に離してもソース/ドレインのシート抵抗は問
題とならず、また、ゲイト電極はオフセットゲイトであ
るので、ゲイト電極とソース/ドレイン領域(もしくは
ソース/ドレイン電極)間の寄生容量CP は十分に小さ
く、アクティブマトリクスとしては理想的である。この
ため、画素容量と並列に作製する保持容量CSを十分に
小さくしても、あるいは全く設けなくともよい。このた
め、画素の開口率が向上する。
【0049】なお、アクティブトリクスの周辺の駆動回
路は本実施例のTFTを用いても作製できるが、本実施
例(画素TFT)の場合よりも、陽極酸化物409を薄
くしても、あるいは全く設けなくともよい。これは、画
素TFTが寄生容量CP の影響を小さくする必要がある
のに対し、周辺回路のTFTではその必要がより少ない
からである。
【0050】
【発明の効果】本発明によって、ソース/ドレイン間の
実質的な抵抗を著しく低減することができた。本発明に
おいては、シリコン半導体(ソース/ドレイン)の表面
にシリサイド膜を形成することによってシート抵抗を著
しく低減させ、典型的には100Ω/□以下にまで低減
させることができる。本発明では、このシリサイド膜を
得るために金属膜の成膜が必要とされるが、成膜時間は
わずかであり、量産上の問題は少ない。
【0051】本発明では、シリサイド層の下にあるシリ
コン半導体の不純物領域に関しては、イオン注入の後
に、結晶性を回復させるための工程(活性化工程)を設
けても設けなくてもよい。例えば、イオンドーピング法
によって不純物注入をおこなった場合では、1015cm
-2以上のヘビードーピングをおこなった場合には、活性
化工程を設けなくても10kΩ/□程度のシート抵抗は
得られ、本発明のように不純物領域に密接して低抵抗の
シリサイド層が形成されている場合には、実質的なソー
スやドレインのシート抵抗は十分に低い。
【0052】しかしながら、活性化工程を経ていないシ
リコン半導体中には、多くの欠陥が存在し、目的によっ
ては信頼性の観点から好ましくない場合がある。このよ
うな目的には不純物領域の活性化をおこなうべきであ
る。ただし、この場合の活性化工程として、レーザー照
射を使用する場合には、不純物領域のシート抵抗の最適
化を目的とするのではないので、従来の場合よりもより
緩やかな条件を適用することができる。
【0053】その他、本発明を使用することによって派
生的に得られるメリットは
【作用】の項で述べたとおりである。このように本発明
はTFTの特性を改善せしめ、その歩留りを向上させる
上で著しく有益である。
【図面の簡単な説明】
【図1】本発明によるTFTの作製方法を示す。
【図2】本発明によるTFTの作製方法を示す。
【図3】従来法によるTFTの作製方法を示す。
【図4】本発明によるアクティブマトリクス基板の作製
方法を示す。
【符号の説明】
101 絶縁基板 102 下地酸化膜(酸化珪素) 103 ソース/ドレイン領域(不純物シリコ
ン領域) 104 チャネル形成領域 105 ゲイト絶縁膜(酸化珪素) 106 ゲイト電極(アルミニウム) 107 陽極酸化物(酸化アルミニウム) 108 絶縁性被膜(酸化珪素) 109 概略三角形状の絶縁物(酸化珪素) 110 金属膜(タングステン) 111 シリサイド層(珪化タングステン) 112 層間絶縁膜(酸化珪素) 113 金属配線・電極(アルミニウム)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、 前記絶縁性基板上に形成された、ソース領域、ドレイン
    領域およびチャネル形成領域を含む半導体層と、 前記チャネル形成領域上に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極と、 前記ゲイト電極の上面および側面に形成された酸化物層
    と、 前記酸化物層に密接して形成された概略三角形状の絶縁
    膜と、 前記ソース領域およびドレイン領域の一部に形成された
    シリサイド層とを有し、 前記ゲイト電極は金属からなり、 前記酸化物層は前記ゲイト電極の金属酸化物であり、 前記概略三角形状の絶縁物は前記ゲイト電極の金属酸化
    物とは異なる材料からなることを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1において、前記金属はアルミニ
    ウム、チタンまたはタンタルを主成分とする金属である
    ことを特徴とする半導体装置。
  3. 【請求項3】 請求項1において、前記シリサイド層に
    はチタンが含まれることを特徴とする半導体装置。
  4. 【請求項4】 金属でなるゲイト電極の上面および側面
    を陽極酸化し酸化物層を形成する工程と、 前記ゲイト電極および前記酸化物層を覆って絶縁層を形
    成する工程と、 異方性エッチングを行うことによって、前記絶縁層をエ
    ッチングし、前記ゲイト電極の側面に概略三角形状の絶
    縁物を残存させ、ソース領域およびドレイン領域の表面
    を前記概略三角形状の絶縁物に合わせて露呈させる工程
    と、前記 ソース領域およびドレイン領域の表面が露呈した部
    分にシリサイド層を形成する工程とを有することを特徴
    とする半導体装置の作製方法。
JP5200253A 1992-06-18 1993-07-20 半導体装置およびその作製方法 Expired - Fee Related JP3030367B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP5200253A JP3030367B2 (ja) 1993-07-20 1993-07-20 半導体装置およびその作製方法
TW082108259A TW232751B (en) 1992-10-09 1993-10-06 Semiconductor device and method for forming the same
KR1019930020969A KR0131061B1 (ko) 1992-07-20 1993-10-09 반도체 장치
CN93114663A CN1041872C (zh) 1992-10-09 1993-10-09 半导体器件及其制造方法
US08/886,139 US5962897A (en) 1992-06-18 1997-06-30 Semiconductor device and method for forming the same
US09/122,092 US6624477B1 (en) 1992-10-09 1998-07-24 Semiconductor device and method for manufacturing the same
US09/387,054 US6455875B2 (en) 1992-10-09 1999-08-31 Thin film transistor having enhanced field mobility
JP2000077625A JP3472233B2 (ja) 1992-10-09 2000-03-21 半導体装置の作製方法
JP2000077570A JP3472232B2 (ja) 1992-10-09 2000-03-21 半導体装置の作製方法
US10/241,624 US6790749B2 (en) 1992-10-09 2002-09-12 Method of manufacturing a semiconductor device
US10/938,500 US7109108B2 (en) 1992-10-09 2004-09-13 Method for manufacturing semiconductor device having metal silicide
US11/522,376 US7602020B2 (en) 1992-10-09 2006-09-18 Semiconductor device and method for forming the same
US12/369,578 US7723788B2 (en) 1992-10-09 2009-02-11 Semiconductor device and method for forming the same
US12/604,879 US8017506B2 (en) 1992-10-09 2009-10-23 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5200253A JP3030367B2 (ja) 1993-07-20 1993-07-20 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP28613099A Division JP2000091594A (ja) 1992-10-09 1999-10-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH0738115A JPH0738115A (ja) 1995-02-07
JP3030367B2 true JP3030367B2 (ja) 2000-04-10

Family

ID=16421310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5200253A Expired - Fee Related JP3030367B2 (ja) 1992-06-18 1993-07-20 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP3030367B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247562B2 (en) 2003-04-23 2007-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor element, semiconductor device and methods for manufacturing thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JPH07111334A (ja) * 1993-08-20 1995-04-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1012882A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP4053136B2 (ja) 1998-06-17 2008-02-27 株式会社半導体エネルギー研究所 反射型半導体表示装置
KR100325077B1 (ko) * 1998-12-29 2002-08-09 주식회사 현대 디스플레이 테크놀로지 실리사이드막을구비한박막트랜지스터의형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318779A (ja) * 1987-06-22 1988-12-27 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2890584B2 (ja) * 1989-12-29 1999-05-17 ソニー株式会社 半導体装置の製造方法
JP2750380B2 (ja) * 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
JPH05343426A (ja) * 1992-06-11 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 電界効果型半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247562B2 (en) 2003-04-23 2007-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor element, semiconductor device and methods for manufacturing thereof
US8198680B2 (en) 2003-04-23 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device and methods for manufacturing thereof
US9171919B2 (en) 2003-04-23 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device and methods for manufacturing thereof

Also Published As

Publication number Publication date
JPH0738115A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
KR0131061B1 (ko) 반도체 장치
US8198683B2 (en) Semiconductor device including transistors with silicided impurity regions
JP3173760B2 (ja) 半導体装置の作製方法
JPH07106594A (ja) 半導体装置およびその作製方法
US6624477B1 (en) Semiconductor device and method for manufacturing the same
JPH07258893A (ja) 陽極酸化物及び陽極酸化方法
JPH07169974A (ja) 半導体装置およびその作製方法
JP3325992B2 (ja) 半導体装置の作製方法
JPH0730125A (ja) 半導体装置およびその作製方法
JPH06124962A (ja) 薄膜状半導体装置およびその作製方法
JPH07111334A (ja) 半導体装置およびその作製方法
JP3030367B2 (ja) 半導体装置およびその作製方法
JP3140303B2 (ja) 半導体装置およびその作製方法
JP4657361B2 (ja) 半導体装置
JPH07169975A (ja) 半導体装置およびその作製方法
JPH07218932A (ja) 半導体装置およびその作製方法
JP3472231B2 (ja) 半導体装置
JP2000091594A (ja) 半導体装置
JP3472232B2 (ja) 半導体装置の作製方法
JP4230307B2 (ja) 半導体装置及びその作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP3357321B2 (ja) 半導体装置の作製方法
JP3357337B2 (ja) 集積回路
JPH09181329A (ja) 半導体装置およびその作製方法
JP2001189464A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees