[go: up one dir, main page]

JP3018589B2 - Semiconductor light receiving element - Google Patents

Semiconductor light receiving element

Info

Publication number
JP3018589B2
JP3018589B2 JP3149123A JP14912391A JP3018589B2 JP 3018589 B2 JP3018589 B2 JP 3018589B2 JP 3149123 A JP3149123 A JP 3149123A JP 14912391 A JP14912391 A JP 14912391A JP 3018589 B2 JP3018589 B2 JP 3018589B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light receiving
band
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3149123A
Other languages
Japanese (ja)
Other versions
JPH04355976A (en
Inventor
辻正芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3149123A priority Critical patent/JP3018589B2/en
Priority to EP92105384A priority patent/EP0506127B1/en
Priority to DE69229369T priority patent/DE69229369T2/en
Publication of JPH04355976A publication Critical patent/JPH04355976A/en
Priority to US08/203,869 priority patent/US5471068A/en
Application granted granted Critical
Publication of JP3018589B2 publication Critical patent/JP3018589B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to optical communication, optical information processing,
The present invention relates to a semiconductor light receiving element used for optical measurement and the like, and particularly to an avalanche multiplication type semiconductor light receiving element excellent in low noise and high speed response.

【0002】[0002]

【従来の技術】従来、波長1〜1.6μm帯の光通信用
半導体受光素子として、InP基板上に格子整合したI
0 . 5 3 Ga0 . 47 As層(以下InGaAs層と
略す)を光吸収層とするPIN型半導体受光素子(エレ
クトロニクス・レターズ(Electoronics
Letters) 1984年、20巻、pp653−
654に記載)、アバランシェ増倍型半導体受光素子
(アイイーイーイー・エレクトロンデバイス・レターズ
(IEEE.Electron.Device.Let
ters)1986年、7巻、pp257−258に記
載)が知られている。特に、後者は、アバランシェ増倍
作用による内部利得効果及び高速応答を有する点で、長
距離通信用として実用化されている。
2. Description of the Related Art Conventionally, as a semiconductor light receiving element for optical communication in a wavelength band of 1 to 1.6 μm, an IP lattice-matched on an InP substrate has been used.
n 0. 5 3 Ga 0. PIN -type semiconductor photodetector 47 As layer (hereinafter referred to as InGaAs layer) and a light absorbing layer (Electronics Letters (Electoronics
Letters) 1984, Volume 20, pp 653-
654), an avalanche multiplication type semiconductor light receiving element (IEEE Electron Device Letters (IEEE. Electron. Device. Let)
ters), 1986, Vol. 7, pp. 257-258). Particularly, the latter is practically used for long-distance communication because it has an internal gain effect and a high-speed response due to avalanche multiplication.

【0003】図8に、典型的なInGaAs−APDの
構造図(アバランシェ増倍型半導体受光素子は以下AP
Dと略す。)を示す。動作原理は、InGaAs光吸収
層3で発生した光キャリアの中で、正孔キャリアが電界
によりInPアバランシェ層4に注入される。InPア
バランシェ層は4は、高電界が印加されているのでイオ
ン化衝突が生じ、増倍特性に至る。この場合、素子特性
上重要な雑音・高速応答特性は、増倍過程でのキャリア
のランダムなイオン化プロセスに支配されていることが
知られている。具体的には、増倍層であるInP層の電
子と正孔のイオン化率に差がある程、イオン化率比が大
きくとれ(電子及び正孔のイオン化率をそれぞれα、β
とすると、α/β>1の時には電子、β/α>1の時に
は正孔が、イオン化衝突を起こす主キャリアとなるべき
である。)、素子特性上望ましい。ところが、イオン化
率比(α/βまたはβ/α)は、材料物性的に決定され
ており、InPでは高々β/α=2程度である。これ
は、低雑音特性を有するSiのα/β=20と大きな違
いがあり、より低雑音及び高速応答特性を実現するため
に、画期的な材料技術が要求されている。
FIG. 8 is a structural diagram of a typical InGaAs-APD (the avalanche multiplication type semiconductor light receiving element is hereinafter referred to as an AP).
Abbreviated as D. ). The operating principle is that, among the optical carriers generated in the InGaAs light absorbing layer 3, hole carriers are injected into the InP avalanche layer 4 by an electric field. Since a high electric field is applied to the InP avalanche layer 4, ionization collision occurs, leading to multiplication characteristics. In this case, it is known that noise and high-speed response characteristics which are important in device characteristics are controlled by a random ionization process of carriers in a multiplication process. Specifically, the greater the difference between the electron and hole ionization rates of the InP layer, which is the multiplication layer, the greater the ionization rate ratio can be obtained (the electron and hole ionization rates are α and β, respectively).
Then, when α / β> 1, electrons should be the main carriers that cause ionization collision, and when β / α> 1, the holes should be. ), Desirable in device characteristics. However, the ionization rate ratio (α / β or β / α) is determined based on the material properties. In InP, β / α = 2 at most. This is significantly different from α / β = 20 of Si having low noise characteristics, and an innovative material technology is required to realize lower noise and higher speed response characteristics.

【0004】これに対し、カパッソ(F.Capass
o)らは、伝導帯のバンド不連続エネルギー(△EC
を電子イオン化促進に利用し、イオン化率比α/βの増
大による高感度・広帯域を目的とした超格子APDを提
案している。その例は、アプライド・フィジックス・レ
ターズ(Applied Physics Lette
rs)、1982年、40巻、p38に記載されてい
る。
On the other hand, Capasso (F. Capass)
o) are the band discontinuous energies of the conduction band (伝 導 E C )
Have been proposed for super-lattice APDs aiming at high sensitivity and wide band by increasing the ionization ratio α / β. An example is the Applied Physics Letters
rs), 1982, 40, p38.

【0005】一方、半導体超格子構造において歪応力を
負荷することにより、バンド構造が変化すること、特に
価電子帯エネルギーバンドにおいてヘビーホールバンド
とライトホールバンドの縮退が解けること等が知られて
いる。その例は、ジャーナル・オブ・アプライド・フィ
ジックス(Journal of AppliedPh
ysics)、1990年、67巻、p344に記載さ
れている。
On the other hand, it is known that the band structure is changed by applying a strain stress in the semiconductor superlattice structure, and that the degeneracy of the heavy hole band and the light hole band is particularly resolved in the valence band energy band. . An example is the Journal of Applied Physics (Journal of Applied Ph.
ysics), 1990, 67, p344.

【0006】[0006]

【発明が解決しようとする課題】従来の技術の欄で述べ
たように、超格子APDでは、伝導帯のバンド不連続エ
ネルギー(△EC )の値がイオン化率比の改善に大きく
寄与する。しかしながら、価電子帯のバンド不連続エネ
ルギー(△EV )においてホールがパイルアップされ、
帯域が抑圧されるという弊害も同時に生ずる。
As described in the section of the prior art, in the superlattice APD, the value of the band discontinuity energy (△ E C ) of the conduction band greatly contributes to the improvement of the ionization ratio. However, holes are piled up at the band discontinuity energy (△ E V ) of the valence band,
The disadvantage that the band is suppressed also occurs at the same time.

【0007】本発明の目的は、上述の課題を解決し、低
雑音かつ高速応答を有するアバランシェ増倍型半導体受
光素子を提供することにある。
An object of the present invention is to solve the above-mentioned problems and to provide an avalanche multiplication type semiconductor light receiving element having low noise and high speed response.

【0008】[0008]

【0009】[0009]

【課題を解決するための手段】本発明の半導体受光素子
は、 半導体基板上に、少なくとも、光吸収層、ヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造半導体層を構成する障壁
層が電子透過防止層及び多重量子障壁の2領域で形成さ
れ、且つ、該電子透過防止層及び2つの半導体層からな
る多重量子障壁の障壁層のIII族原子の平均イオン化エ
ネルギーをEA、禁制帯幅をEgA、またアバランシェ増
倍層を構成する井戸層のIII族原子の平均イオン化エネ
ルギーをEB、禁制帯幅をEgB、とした場合、 EA<EB および EA+EgA>EB+EgB が成り立ち、且つ、該アバランシェ増倍層の井戸層に引
っ張り応力が負荷され、正孔の質量が軽くなっているこ
とを特徴とする。
A semiconductor light receiving device according to the present invention.
In a semiconductor light receiving element having at least a light absorption layer and a hetero periodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, a barrier layer constituting the hetero periodic structure semiconductor layer has an electron transmission preventing layer and a multiple quantum barrier. The average ionization energy of group III atoms in the barrier layer of the multiple quantum barrier formed of the region and having the electron transmission preventing layer and the two semiconductor layers is E A , the forbidden band width is E gA , and the avalanche multiplication layer is Assuming that the average ionization energy of the group III atoms of the well layer to be formed is E B and the forbidden band width is E gB , E A <E B and E A + E gA > E B + E gB hold, and the avalanche increase occurs. Tensile stress is applied to the double well layer, and the mass of holes is reduced.

【0010】[0010]

【0011】[0011]

【作用】図1は、本発明の請求項1の受光素子のバンド
構造である。アバランシェ増倍層ヘテロ周期構造からな
り、上述のバンド構造を満たす具体例として、一例とし
て、第一の半導体にInx Ga1 - x As(0≦X≦
1)、第2の半導体層にIny Al1 - y As(0≦y
≦1)を用いている。走行する電子は、伝導帯の不連続
エネルギー△EC を感じ、そのエネルギー分のイオン化
エネルギーを得ることが出来るので、α/β比を大きく
することが出来る。一方、第一の半導体層(井戸層)に
は、引っ張り応力が負荷されているので、層方向に垂直
に走行する正孔の質量は、バルク結晶の正孔の質量より
軽くなる。(このことについては、カオらが、ジャーナ
ル・オブ・アプライド・フィジックス(J.Appl.
Phys.)57(1985)p.5428に報告して
いる。)これより、価電子帯エネルギー差△EV による
正孔のパイルアップが緩和されるので、広帯域・低雑音
の受光素子を得ることが出来る。
FIG. 1 shows a band structure of a light receiving element according to claim 1 of the present invention. As a specific example which is composed of an avalanche multiplication layer hetero-periodic structure and satisfies the above-mentioned band structure, as an example, as the first semiconductor, In x Ga 1 -x As (0 ≦ X ≦
1) In y Al 1 -y As (0 ≦ y) in the second semiconductor layer
≦ 1). The traveling electron senses the discontinuous energy ΔE C of the conduction band and can obtain the ionization energy corresponding to the energy, so that the α / β ratio can be increased. On the other hand, since a tensile stress is applied to the first semiconductor layer (well layer), the mass of holes traveling perpendicular to the layer direction is smaller than the mass of holes in the bulk crystal. (In this regard, Khao et al., In Journal of Applied Physics (J. Appl.
Phys. ) 57 (1985) p. 5428. As a result, the pile-up of holes due to the valence band energy difference ΔE V is alleviated, so that a light-receiving element having a wide band and low noise can be obtained.

【0012】図2は、本発明の第2の受光素子のバンド
構造である。アバランシェ増倍層はヘテロ周期構造から
なり、請求項2のバンド構造を満たす具体例として、一
例として、アバランシェ増倍層を構成する障壁層にIn
x Al1 - x As(0≦x≦1)、井戸層にIny Ga
1 - y As(0≦y≦1)を用いている。該ヘテロ周期
構造の障壁層は、InAlAs電子透過防止層及びIn
AlAs/InGaAs多重量子障壁層の2つの領域か
ら構成されている。これより、走行する電子は、多重量
子障壁で得たエネルギー△EM O B 及びInAlAsと
InGaAsの伝導帯エネルギー差△EC を一度に感じ
るので、大きなイオン化エネルギーを得ることが出来
る。
FIG. 2 shows a band structure of a second light receiving element according to the present invention. The avalanche multiplication layer has a hetero-periodic structure, and as a specific example satisfying the band structure of claim 2, as an example, the barrier layer constituting the avalanche multiplication layer has In
x Al 1 -x As (0 ≦ x ≦ 1), In y Ga
1-y As (0 ≦ y ≦ 1) is used. The barrier layer having the hetero-periodic structure includes an InAlAs electron transmission preventing layer and In
It is composed of two regions of an AlAs / InGaAs multiple quantum barrier layer. As a result, the traveling electron senses the energy ΔE MOB obtained by the multiple quantum barrier and the conduction band energy difference ΔE C between InAlAs and InGaAs at a time, so that a large ionization energy can be obtained.

【0013】図3には、その多重量子障壁およびバルク
界面における電子反射率の計算例を示す。多重量子障壁
に入射した電子は、干渉効果により多重量子障壁を構成
する半導体のヘテロ障壁以上のエネルギーを有している
場合も、有限の反射率を感じる。つまり、実効的なヘテ
ロ障壁の増大を図ることができる。図3は、InAlA
s/InGaAsの多重量子障壁の計算例の一例であ
る。この図3から、電子の反射率は、古典障壁の1.7
倍まで増大することが分かる。加えて、井戸層には、引
っ張り応力が負荷されているので、層方向に垂直に走行
する正孔の質量は、バルク結晶の正孔の質量より軽くな
る。これより、価電子帯エネルギー差△EV による正孔
のパイルアップが緩和されるので、広帯域・低雑音の受
光素子を得ることが出来る。
FIG. 3 shows a calculation example of the electron reflectivity at the multiple quantum barrier and the bulk interface. Electrons that have entered the multiquantum barrier feel a finite reflectance even when they have energy equal to or higher than the heterobarrier of the semiconductor forming the multiquantum barrier due to the interference effect. That is, the effective hetero barrier can be increased. FIG. 3 shows InAlA
It is an example of the calculation example of the multiple quantum barrier of s / InGaAs. From FIG. 3, it can be seen that the reflectivity of the electrons is 1.7, which is the value of the classical barrier.
It can be seen that it increases by a factor of two. In addition, since a tensile stress is applied to the well layer, the mass of holes traveling perpendicular to the layer direction is smaller than the mass of holes in the bulk crystal. Thereby, the pile-up of holes due to the valence band energy difference ΔE V is alleviated, so that a light-receiving element having a wide band and low noise can be obtained.

【0014】動作原理は、図2において、まずInGa
As光吸収層で発生した光キャリアの中で、電子キャリ
アのみが逆電界によりヘテロ構造アバランシェ増倍層に
注入される。このとき、通常の超格子APDの場合、注
入された電子は、該ヘテロ周期構造の伝導帯の不連続エ
ネルギー(△EC )を感じて、イオン化が促進される。
しかしながら、本発明の請求項2による多重量子障壁を
備えた障壁層を有するアバランシェ増倍層においては、
上述したように実効的なヘテロ障壁の増大△EM O B
得られるので、更に大きなエネルギー差を感じて、イオ
ン化率の促進が図れる。しかも、価電子帯を走行する正
孔は、その質量が電子に比べ大きいので、該多量量子障
壁を感じず、即ち一方的な電子の増倍を促進することが
できる。一方、井戸層には、引っ張り応力が負荷されて
いるので、通常の超格子APDにみられる価電子帯エネ
ルギー差△EVでの正孔パイロアップ現象は緩和され、
広帯域特性を得ることが出来る。これより、図8の従来
例のAPDより、広帯域低雑音特性を有するAPDを得
ることができる。
The principle of operation is as shown in FIG.
Of the photocarriers generated in the As light absorption layer, only electron carriers are injected into the heterostructure avalanche multiplication layer by the reverse electric field. At this time, in the case of a normal superlattice APD, the injected electrons sense the discontinuous energy (ΔE C ) of the conduction band of the hetero-periodic structure, and the ionization is promoted.
However, in an avalanche multiplication layer having a barrier layer with a multiple quantum barrier according to claim 2 of the present invention,
As described above, an effective increase in the hetero barrier ΔE MOB can be obtained, so that a larger energy difference can be felt and the ionization rate can be promoted. Moreover, since the holes traveling in the valence band have a larger mass than the electrons, they do not feel the large quantum barrier, that is, can promote unilateral electron multiplication. On the other hand, since a tensile stress is applied to the well layer, the hole pyroup phenomenon at the valence band energy difference ΔE V observed in a normal superlattice APD is alleviated.
Broadband characteristics can be obtained. As a result, an APD having a broadband low-noise characteristic can be obtained as compared with the conventional APD shown in FIG.

【0015】図4は、本発明の請求項3の受光素子のバ
ンド構造を説明するための図である。左側は(a)無歪
の場合で、右側は本発明の(b)井戸層に圧縮応力の歪
がかかる場合である。アバランシェ増倍層はヘテロ周期
構造からなり、上述のバンド構造を満たす具体例とし
て、一例として、第1の半導体層にInx Ga1 - x
s(0≦x≦1)、第2の半導体層にIny Al1 - y
As(0≦y≦1)を用いている。走行する電子は、伝
導帯の不連続エネルギー△EC を感じ、そのエネルギー
分のイオン化エネルギーを得ることが出来るので、α/
β比を大きくとることが出来る。ここで、第一の半導体
層(井戸層)をIn0 . 6 1 Ga0 . 3 9 Asとし、
0.5%の圧縮応力を負荷した場合、該伝導帯不連続エ
ネルギー△EC は、無歪に比べて更に39meV大きく
なる。これにより一層イオン化率比を増大させることが
出来る。(このバンド変化については、カオらが、ジャ
ーナル・アプライド・オブ・フィジックス(J.of.
Appl.Phys.)57(1985)p.542
8、あるいは、ワンらが、ジャーナル・アプライド・フ
ィジックス(J.of.Appl.phys.)67
(1990)p.344に報告している。)更に、In
GaAs井戸層に0.5%の圧縮応力を負荷した場合、
組成がInリッチにずれるので正孔質量は、無歪に比べ
て1.4%軽くなる。この結果、該井戸層における正孔
走行時間を低減でき、APDの帯域を改善することがで
きる。
FIG. 4 is a view for explaining the band structure of the light receiving element according to claim 3 of the present invention. The left side shows (a) the case without strain, and the right side shows (b) the case where compressive stress is applied to the well layer of the present invention. The avalanche multiplication layer has a hetero-periodic structure, and as a specific example that satisfies the above-described band structure, as an example, the first semiconductor layer includes In x Ga 1 -xA.
s (0 ≦ x ≦ 1), and the second semiconductor layer has In y Al 1 -y
As (0 ≦ y ≦ 1) is used. The traveling electron senses the discontinuous energy ΔE C of the conduction band and can obtain the ionization energy corresponding to the energy.
β ratio can be increased. Here, the first semiconductor layer (well layer) and In 0. 6 1 Ga 0. 3 9 As,
When a compressive stress of 0.5% is applied, the conduction band discontinuous energy ΔE C is further increased by 39 meV as compared with the non-strain state. Thereby, the ionization ratio can be further increased. (Kao et al. Described this band change in the Journal Applied of Physics (J. of.
Appl. Phys. ) 57 (1985) p. 542
8, or Wang et al., Journal Applied Physics (J. of Appl. Phys.) 67
(1990) p. 344. ) In addition, In
When a compressive stress of 0.5% is applied to the GaAs well layer,
Since the composition shifts to In-rich, the hole mass is reduced by 1.4% as compared with the case of no distortion. As a result, the hole transit time in the well layer can be reduced, and the band of the APD can be improved.

【0016】[0016]

【実施例】本発明の第1の一実施例について、図面を用
いて詳細に説明する。図5は、請求項1の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
造方法としては、p型InP基板12上に、p型InP
バッファ層13を厚さ0.5μm、p型InGaAs光
吸収層14を1.5μm、InAlAs500A(オン
グストローム)/InGaAs250Aの16周期ヘテ
ロ周期構造アバランシェ増倍層15を1.0μm積層す
る。ここで、該アバランシェ増倍層の井戸層(第1層)
であるInx Ga1 - x As層の組成は、x=0.33
とし、1.5%の引っ張り応力が負荷されている。その
後、キャップ層16を0.5μm順次積層する。その
後、p- 型ガードリング領域17形成のため、100k
Vの加速電圧でSiを1×101 3 cm- 2 、3000
Aの深さまでイオン注入し、5×101 6 cm- 3 の濃
度領域を得る。同様に、n+ 受光領域18形成のため、
200kVの加速電圧でSiを1×101 4 cm- 2
0.5μmの深さまでイオン注入し、1×101 8 cm
- 3 の濃度領域を得る。更に、パッシベーション膜8を
1500A形成し、n側電極9として、AuGe/Ni
を1500A、TiPtAuを500A堆積する。ま
た、p側電極10として、AuZnを1500A堆積す
ることにより、図5の素子構造を完成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 5 is a sectional view of an avalanche multiplication type light receiving element according to an embodiment of the present invention. As a manufacturing method, a p-type InP
The buffer layer 13 is 0.5 μm thick, the p-type InGaAs light absorbing layer 14 is 1.5 μm, and the 16-period hetero-periodic avalanche multiplication layer 15 of InAlAs500A (angstrom) / InGaAs250A is laminated 1.0 μm. Here, the well layer (first layer) of the avalanche multiplication layer
The composition of the In x Ga 1 -x As layer is x = 0.33
And a tensile stress of 1.5% is applied. Thereafter, the cap layer 16 is sequentially laminated by 0.5 μm. Then, 100 k is formed to form the p -type guard ring region 17.
1 × 10 1 to Si at an acceleration voltage of V 3 cm - 2, 3000
Ion implantation is performed to a depth of A to obtain a concentration region of 5 × 10 16 cm −3 . Similarly, to form the n + light receiving region 18,
Acceleration voltage 1 Si at × 10 of 200kV 1 4 cm - 2,
Ion implantation to a depth of 0.5 μm, 1 × 10 18 cm
-Get a density range of 3 . Further, a passivation film 8 is formed at 1500 A, and AuGe / Ni is used as an n-side electrode 9.
Is deposited at 1500 A, and TiPtAu is deposited at 500 A. Further, the element structure of FIG. 5 is completed by depositing 1500 nm of AuZn as the p-side electrode 10.

【0017】上述した素子構造のもとで、作用に述べた
原理により、電子のイオン化が誇張され、実効イオン化
率比(α/β比)50、最大帯域が8GHz、また量子
効率80%の低雑音、高速応答特性を有するアバランシ
ェ増倍型半導体受光素子を実現した。本発明による素子
の半導体構造は、具体的には、MOVPE、MBE、ガ
スソースMBE等の成長技術により、作製することがで
きる。
Under the above-described device structure, the ionization of electrons is exaggerated by the principle described in the operation, the effective ionization rate ratio (α / β ratio) is 50, the maximum band is 8 GHz, and the quantum efficiency is as low as 80%. We have realized an avalanche multiplication semiconductor photodetector with noise and high-speed response characteristics. Specifically, the semiconductor structure of the device according to the present invention can be manufactured by a growth technique such as MOVPE, MBE, or gas source MBE.

【0018】また、本発明の第2の実施例について、図
面を用いて詳細に説明する。図6(a)は、請求項2の
本発明の一実施例のアバランシェ増倍型受光素子の断面
図である。製造方法としては、p型InP基板12上
に、p型InPバッファ層13を厚さ0.5μm、p型
InGaAs光吸収層14を1.5μm、InAlAs
500A/InGaAs250Aの16周期ヘテロ周期
構造アバランシェ増倍層20を1.0μm積層する。こ
こで、このアバランシェ増倍層の井戸層であるInx
1 - x As組成はx=0.33であり、且つ、障壁層
であるInAlAs層は、多重量子障壁を含んでいる。
このアバランシェ増倍層の障壁層の構造は、電子透過防
止層21及び多重量子障壁層22からなり、この構造の
バンド図を図6(b)に示す。電子透過防止層は、10
0AのInAlAs層及び多重量子障壁層はInAlA
s30A/InGaAa20Aの5層からなる。その
後、p型InPキャップ層16を0.5μm順次積層す
る。
A second embodiment of the present invention will be described in detail with reference to the drawings. FIG. 6A is a sectional view of an avalanche multiplication type light receiving element according to an embodiment of the present invention. As a manufacturing method, a p-type InP buffer layer 13 having a thickness of 0.5 μm, a p-type InGaAs light absorbing layer 14 having a thickness of 1.5 μm, and an InAlAs
The avalanche multiplication layer 20 of 16-period hetero-periodic structure of 500 A / InGaAs 250 A is laminated by 1.0 μm. Here, In x G, which is a well layer of the avalanche multiplication layer, is used.
The composition of a 1 -xAs is x = 0.33, and the InAlAs layer serving as a barrier layer includes a multiple quantum barrier.
The structure of the barrier layer of the avalanche multiplication layer includes an electron transmission preventing layer 21 and a multiple quantum barrier layer 22, and the band diagram of this structure is shown in FIG. The electron transmission preventing layer is 10
The 0A InAlAs layer and the multiple quantum barrier layer are made of InAlA.
It is composed of five layers of s30A / InGaAs20A. After that, a p-type InP cap layer 16 is sequentially laminated by 0.5 μm.

【0019】その後、n- 型ガードリング領域17形成
のため、100kVの加速電圧でSiを1×101 3
- 2 、3000Aの深さまでイオン注入し、5×10
1 6 cm- 3 の濃度領域を得る。同様に、n+ 受光領域
18形成のため、200kVの加速電圧でSiを1×1
1 4 cm- 2 、0.5μmの深さまでイオン注入し、
1×101 8 cm- 3 の濃度領域を得る。更に、パッシ
ベーション膜8を1500A形成し、n側電極9とし
て、AuGe/Niを1500A、TiPtAuを50
0A堆積する。また、p型電極10として、AuZnを
1500A堆積することにより、図6(a)の素子構造
を完成する。
After that, to form the n -type guard ring region 17, Si is applied at 1 × 10 13 c at an acceleration voltage of 100 kV.
m -2 , ion implantation to a depth of 3000A, 5 × 10
A density region of 16 cm -3 is obtained. Similarly, in order to form the n + light receiving region 18, 1 × 1 Si is applied at an acceleration voltage of 200 kV.
0 1 4 cm - 2, and ion implantation to a depth of 0.5 [mu] m,
A concentration region of 1 × 10 18 cm −3 is obtained. Further, a passivation film 8 is formed at 1500A, and as an n-side electrode 9, AuGe / Ni is 1500A and TiPtAu is 50A.
0A is deposited. 6A is completed by depositing 1500 nm of AuZn as the p-type electrode 10.

【0020】上述した素子構造のもとで、作用に述べた
原理により、電子イオン化が誇張され、実効イオン化率
比(α/β比)110、最大帯域8GHz、また量子効
率80%の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現した。本発明による素子の
半導体構造は、具体的には、MOVPE、MBE、ガス
ソースMBE等の成長技術により、作製することができ
る。
Under the above-described device structure, the electron ionization is exaggerated by the principle described in the operation, the effective ionization rate ratio (α / β ratio) is 110, the maximum band is 8 GHz, and the quantum efficiency is 80%. An avalanche multiplication type semiconductor photodetector with high-speed response characteristics has been realized. Specifically, the semiconductor structure of the device according to the present invention can be manufactured by a growth technique such as MOVPE, MBE, or gas source MBE.

【0021】本発明の第3の実施例について、図面を用
いて詳細に説明する。図7は、請求項3の本発明の一実
施例のアバランシェ増倍型受光素子の断面図である。製
造方法としては、p型InP基板12上に、p型InP
バッファ層13を0.5μm、p型InGaAs光吸収
層14を1.5μm、InAlAs(In組成比0.5
2)400A(オングストローム)/InGaAs20
0Aの16周期ヘテロ周期構造アバランシェ増倍層15
を1.0μm積層する。ここで、該アバランシェ増倍層
の井戸層(第1の半導体層)であるInx Ga1 - x
s層の組成は、x=0.61とし、0.5%の圧縮応力
が負荷されている。その後、キャップ層16を0.5μ
m順次積層する。その後、n- 型ガードリンク領域17
形成のため、100kVの加速電圧でSiを1×10
1 3 cm- 2 、3000Aの深さまでイオン注入し、5
×101 6 cm- 3 の濃度領域を得る。同様に、n+
光領域18形成のため、200kVの加速電圧でSiを
1×101 4 cm- 2 、0.5μmの深さまでイオン注
入し、1×101 8 cm- 3 の濃度領域を得る。更に、
パッシベーション膜8を1500A形成し、n側電極9
として、AuGe/Niを1500A、TiPtAuを
500A堆積する。また、p側電極10として、AuZ
nを1500A堆積することにより、図7の素子構造を
完成する。
A third embodiment of the present invention will be described in detail with reference to the drawings. FIG. 7 is a sectional view of an avalanche multiplication type light receiving element according to an embodiment of the present invention. As a manufacturing method, a p-type InP
The buffer layer 13 is 0.5 μm, the p-type InGaAs light absorbing layer 14 is 1.5 μm, and InAlAs (In composition ratio 0.5
2) 400A (Angstrom) / InGaAs20
Avalanche multiplication layer 15 with 16-period hetero-periodic structure of 0A
Are laminated by 1.0 μm. Here, In x Ga 1 -x A, which is a well layer (first semiconductor layer) of the avalanche multiplication layer.
The composition of the s layer is x = 0.61, and a compressive stress of 0.5% is applied. After that, the cap layer 16 is
m are sequentially laminated. Thereafter, the n -type guard link area 17
For the formation, 1 × 10 Si was applied at an acceleration voltage of 100 kV.
1 3 cm - 2, and ion implantation to a depth of 3000A, 5
A concentration region of × 10 16 cm −3 is obtained. Similarly, for the n + light receiving region 18 formed, 1 × the Si at an acceleration voltage of 200kV 10 1 4 cm - 2, and ion implantation to a depth of 0.5μm, 1 × 10 1 8 cm - the density region 3 obtain. Furthermore,
A passivation film 8 is formed at 1500 A, and an n-side electrode 9 is formed.
Then, AuGe / Ni is deposited at 1500 A and TiPtAu is deposited at 500 A. AuZ is used as the p-side electrode 10.
By depositing n at 1500 A, the device structure of FIG. 7 is completed.

【0022】上述した素子構造のもとで、作用に述べた
原理により、電子のイオン化が誇張され、実効イオン化
率比(α/β比)45、且つ、正孔走行時間が短縮され
最大帯域が12GHz、また量子効率75%の低雑音、
高速応答特性を有するアバランシェ増倍型半導体受光素
子を実現した。本発明による素子の半導体構造は、具体
的には、MOVPE、MBE、ガスソースMBE等の成
長技術により、作製することができる。
Under the above-described element structure, the ionization of electrons is exaggerated by the principle described in the operation, the effective ionization ratio (α / β ratio) 45, the hole transit time is shortened, and the maximum band is reduced. 12GHz, low noise of 75% quantum efficiency,
An avalanche multiplication type semiconductor photodetector with high-speed response characteristics has been realized. Specifically, the semiconductor structure of the device according to the present invention can be manufactured by a growth technique such as MOVPE, MBE, or gas source MBE.

【0023】[0023]

【発明の効果】本発明による半導体受光素子は、井戸層
内の正孔質量が軽くなることにより、増倍時の帯域を向
上されることができる。更に請求項2の発明では、ヘテ
ロ周期アバランシェ増倍層の障壁層が多重量子障壁層を
含むことにより、実効的な伝導帯エネルギー差を増加さ
せ、よりイオン化率比を大きくすることができる。この
ように広帯域高感度低雑音特性を有する半導体受光素子
を実現できる。
According to the semiconductor light receiving device of the present invention, the band at the time of multiplication can be improved by reducing the mass of holes in the well layer. Further, according to the second aspect of the present invention, since the barrier layer of the hetero-periodic avalanche multiplication layer includes a multiple quantum barrier layer, the effective conduction band energy difference can be increased, and the ionization rate ratio can be further increased. As described above, a semiconductor light receiving element having a wide band, high sensitivity and low noise characteristics can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による受光素子のバンド構造図である。FIG. 1 is a band structure diagram of a light receiving element according to the present invention.

【図2】本発明による受光素子のバンド構造図である。FIG. 2 is a band structure diagram of a light receiving element according to the present invention.

【図3】InAlAs/InGaAs多重量子井戸の場
合の計算例を説明する図である。
FIG. 3 is a diagram illustrating a calculation example in the case of an InAlAs / InGaAs multiple quantum well.

【図4】本発明による受光素子のバンド構造を説明する
ための図である 。
FIG. 4 is a diagram for explaining a band structure of a light receiving element according to the present invention.

【図5】本発明の第1の実施例の受光素子を説明するた
めの図である。
FIG. 5 is a diagram for explaining a light receiving element according to the first embodiment of the present invention.

【図6】本発明の第2の実施例の受光素子を説明するた
めの図である。
FIG. 6 is a diagram for explaining a light receiving element according to a second embodiment of the present invention.

【図7】本発明の第3の実施例の受光素子を説明するた
めの図である。
FIG. 7 is a diagram for explaining a light receiving element according to a third embodiment of the present invention.

【図8】従来例のAPDの構造図である。FIG. 8 is a structural diagram of a conventional APD.

【符号の説明】[Explanation of symbols]

1 n型InP基板 2 n型InPバッファ層 3 n型InGaAs光吸収層 4 n型InP層(アバランシェ増倍層) 5 n型InPキャップ層 6 p型受光領域 7 p型ガードリング領域 8 パッシベーション膜 9 n側オーミック電極 10 p側オーミック電極 11 入射光 12 p型InP基板 13 p型InPバッファ層 14 p型InGaAs光吸収層 15 p型InAlAs/InGaAsヘテロ周期構造
アバランシェ増倍層 16 p型InPキャップ層 17 n型ガードリング層 18 n型受光領域 20 p型多重量子障壁を含むInAlAs/InGa
Asヘテロ周期構造アバランシェ増倍層 21 InAlAs電子透過防止層 22 InAlAs/InGaAs多重量子障壁層
Reference Signs List 1 n-type InP substrate 2 n-type InP buffer layer 3 n-type InGaAs light absorption layer 4 n-type InP layer (avalanche multiplication layer) 5 n-type InP cap layer 6 p-type light receiving region 7 p-type guard ring region 8 passivation film 9 n-side ohmic electrode 10 p-side ohmic electrode 11 incident light 12 p-type InP substrate 13 p-type InP buffer layer 14 p-type InGaAs light absorption layer 15 p-type InAlAs / InGaAs heterocyclic periodic structure avalanche multiplication layer 16 p-type InP cap layer 17 n-type guard ring layer 18 n-type light receiving region 20 InAlAs / InGa including p-type multiple quantum barrier
As hetero periodic structure avalanche multiplication layer 21 InAlAs electron transmission preventing layer 22 InAlAs / InGaAs multiple quantum barrier layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に、少なくとも、光吸収
層、ヘテロ周期構造アバランシェ増倍半導体層を備える
半導体受光素子において、該ヘテロ周期構造半導体層を
構成する障壁層が電子透過防止層及び多重量子障壁の2
領域で形成され、且つ、該電子透過防止層及び2つの半
導体層からなる多重量子障壁の障壁層のIII族原子の平
均イオン化エネルギーをEA、禁制帯幅をEgA、またア
バランシェ増倍層を構成する井戸層のIII族原子の平均
イオン化エネルギーをEB、禁制帯幅をEgB、とした場
合、 EA<EB および EA+EgA>EB+EgB が成り立ち、且つ、該アバランシェ増倍層の井戸層に引
っ張り応力が負荷され、正孔の質量が軽くなっているこ
とを特徴とする半導体受光素子。
1. A semiconductor light receiving device comprising at least a light absorption layer and a hetero periodic structure avalanche multiplication semiconductor layer on a semiconductor substrate, wherein the barrier layer forming the hetero periodic structure semiconductor layer comprises an electron transmission preventing layer and a multiple quantum well. Barrier 2
The average ionization energy of group III atoms in the barrier layer of the multiple quantum barrier formed of the region and having the electron transmission preventing layer and the two semiconductor layers is E A , the forbidden band width is E gA , and the avalanche multiplication layer is Assuming that the average ionization energy of the group III atoms of the well layer to be formed is E B and the forbidden band width is E gB , E A <E B and E A + E gA > E B + E gB hold, and the avalanche increase occurs. A semiconductor photodetector, wherein a tensile stress is applied to a double well layer to reduce the mass of holes.
JP3149123A 1991-03-28 1991-06-21 Semiconductor light receiving element Expired - Fee Related JP3018589B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3149123A JP3018589B2 (en) 1991-03-28 1991-06-21 Semiconductor light receiving element
EP92105384A EP0506127B1 (en) 1991-03-28 1992-03-27 Semiconductor photodetector using avalanche multiplication
DE69229369T DE69229369T2 (en) 1991-03-28 1992-03-27 Semiconductor photodetector with avalanche multiplication
US08/203,869 US5471068A (en) 1991-03-28 1994-02-28 Semiconductor photodetector using avalanche multiplication and strained layers

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6426791 1991-03-28
JP3-64267 1991-03-28
JP3149123A JP3018589B2 (en) 1991-03-28 1991-06-21 Semiconductor light receiving element

Publications (2)

Publication Number Publication Date
JPH04355976A JPH04355976A (en) 1992-12-09
JP3018589B2 true JP3018589B2 (en) 2000-03-13

Family

ID=26405388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3149123A Expired - Fee Related JP3018589B2 (en) 1991-03-28 1991-06-21 Semiconductor light receiving element

Country Status (1)

Country Link
JP (1) JP3018589B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739824B2 (en) * 1994-06-21 1998-04-15 日本電気株式会社 Semiconductor light receiving element

Also Published As

Publication number Publication date
JPH04355976A (en) 1992-12-09

Similar Documents

Publication Publication Date Title
JP2937404B2 (en) Semiconductor light receiving element
EP0506127B1 (en) Semiconductor photodetector using avalanche multiplication
JP7224560B1 (en) Semiconductor light-receiving element and method for manufacturing semiconductor light-receiving element
JP2998375B2 (en) Avalanche photodiode
JPH0661570A (en) Strained multiple quantum well semiconductor laser
US5324959A (en) Semiconductor optical device having a heterointerface therein
JP2001332759A (en) Avalanche photodiode
US6078602A (en) Separate confinement heterostructured semiconductor laser device having high speed characteristics
JP3018589B2 (en) Semiconductor light receiving element
JP2745826B2 (en) Avalanche photodiode
JPH02119274A (en) avalanche photodiode
JP2936770B2 (en) Semiconductor light receiving element
JP3001291B2 (en) Semiconductor light receiving element
JP2730297B2 (en) Semiconductor light receiving element
Umezawa et al. Waveguide avalanche photodetector using quantum-dot superlattice for optical fiber communications
JP2671569B2 (en) Avalanche photodiode
JP2998471B2 (en) Semiconductor light receiving element
JP7422955B1 (en) Semiconductor photodetector and method for manufacturing semiconductor photodetector
JPH06188449A (en) Msm type photodetector
JPH04372178A (en) Semiconductor photodetector element
JP2669040B2 (en) Avalanche photodiode
JP2661548B2 (en) Semiconductor light receiving element
JPH03291978A (en) Avalanche photodiode
JPH088455A (en) Semiconductor photodetector
JP2671555B2 (en) Superlattice avalanche photodiode

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991130

LAPS Cancellation because of no payment of annual fees