JP3006075B2 - Lead length variation detecting method and solder tip appearance inspection method - Google Patents
Lead length variation detecting method and solder tip appearance inspection methodInfo
- Publication number
- JP3006075B2 JP3006075B2 JP2307426A JP30742690A JP3006075B2 JP 3006075 B2 JP3006075 B2 JP 3006075B2 JP 2307426 A JP2307426 A JP 2307426A JP 30742690 A JP30742690 A JP 30742690A JP 3006075 B2 JP3006075 B2 JP 3006075B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead
- tip
- area
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Image Analysis (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Closed-Circuit Television Systems (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、リードの長さばらつき検出方法およびリー
ド先端部の半田の外観検査方法に関するものである。Description: TECHNICAL FIELD The present invention relates to a method for detecting lead length variation and a method for inspecting the appearance of solder at the tip of a lead.
（従来の技術） QFPやSOPなどのリード付チップは、マウンターにより
基板に搭載した後、リフロー装置により半田を加熱処理
し、基板に固着される。(Prior art) A chip with a lead, such as QFP or SOP, is mounted on a substrate by a mounter, and then soldered by a reflow device to be fixed to the substrate.
上記のようにしてチップを基板に実装する工程におい
て、カメラなどの光学手段により、チップの位置ずれ検
査や、半田の外観検査が行われる。このような検査は、
一般にカメラに取り込まれた画像の輝度分布を解析する
ことにより行われる。In the step of mounting the chip on the substrate as described above, an inspection of the position of the chip and an inspection of the appearance of the solder are performed by optical means such as a camera. Such an inspection is
Generally, this is performed by analyzing the luminance distribution of an image captured by a camera.
（発明が解決しようとする課題） ところが従来、チップのθ方向（回転方向）の位置ず
れや、リードの長短のばらつきを精度よく検出する手段
や、リード先端部の半田をカメラの検査エリアの内部に
確実に取り込む手段は十分に確立されていなかったた
め、検査精度があがらない問題があった。(Problems to be Solved by the Invention) However, conventionally, means for accurately detecting the chip position shift in the θ direction (rotation direction) and the variation in the length of the lead, and soldering the tip of the lead to the inside of the inspection area of the camera. There has been a problem that the accuracy of the inspection is not improved because the means for reliably capturing the data has not been sufficiently established.
（課題を解決するための手段） 請求項１記載の発明は、チップのモールド体の一辺か
ら延出する複数本のリードの先端部が基板の回路パター
ンに半田により接着されており、且つこの半田がリード
の先端部へ向かって吸いあげられるような緩やかな斜面
を有しており、この半田を上方のカメラにより観察する
と前記緩やかな斜面が暗く観察されることを利用したリ
ードの長さばらつき検出方法であって、リードと半田の
境界部の輝度分布のマスターパターンをコンピュータに
登録するステップと、リードの先端部を含むサーチエリ
アを設定するステップと、前記サーチエリア内にチェッ
クエリアを設定し、このチェックエリアをスキャンニン
グさせながら、このチェックエリアの画像と前記マスタ
ーパターンをマッチングさせることにより、リードの先
端部の位置を求めるステップと、前記ステップを繰り返
すことにより、他のリードの先端部の位置を求めるステ
ップと、前記先端部を結ぶ仮想線を求めるステップと、
前記仮想線に対する各リードの先端部の変位量を求め、
この変位量から各リードの過長・過短を判定するステッ
プと、を含むものである。(Means for Solving the Problems) The invention according to claim 1 is characterized in that tips of a plurality of leads extending from one side of a chip molding are bonded to a circuit pattern of a substrate by soldering, and Has a gentle slope so that it can be sucked up toward the tip of the lead, and when the solder is observed by an upper camera, the gentle slope is observed to be dark. A method comprising: registering a master pattern of a luminance distribution at a boundary between a lead and a solder in a computer; setting a search area including a tip of the lead; and setting a check area within the search area; By scanning the check area and matching the image of the check area with the master pattern, Determining the position of the tip of the lead, repeating the above steps, determining the position of the tip of another lead, and determining the virtual line connecting the tips,
Determine the displacement of the tip of each lead with respect to the virtual line,
Determining whether each lead is too long or too short based on the displacement amount.
請求項２記載の発明は、リード先端部の半田の外観検
査方法であって、リードと半田の境界線の輝度分布のマ
スターパターンをコンピュータに登録するステップと、
リードの先端部を含むサーチエリアを設定するステップ
と、前記サーチエリア内にチェックエリアを設定し、こ
のチェックエリアをスキャンニングさせながら、このチ
ェックエリアの画像と前記マスターパターンをマッチン
グさせることにより、リードの先端部の位置を求めるス
テップと、求められたリードの先端部の位置に基づいて
半田を包含する検査エリアを設定し、この検査エリア内
の輝度分布から半田の外観検査を行うステップと、を含
むものである。The invention according to claim 2 is a method for inspecting the appearance of solder at the tip of a lead, wherein a master pattern of a luminance distribution of a boundary between the lead and the solder is registered in a computer,
Setting a search area including the leading end of the lead, setting a check area in the search area, and scanning the check area while matching the image of the check area with the master pattern, thereby obtaining a lead. Determining the position of the tip of the lead, and setting an inspection area containing the solder based on the determined position of the tip of the lead, and performing a solder appearance inspection from the luminance distribution in the inspection area. Including.
（作用） 上記構成において、緩やかな斜面を有する半田の光反
射特性を利用し、まずパターンマッチングによりリード
の先端部の位置を検出し、これに基づいてリードの先端
部を結ぶ仮想線を求め、更にこれからリードの長短のば
らつきを検出する。あるいは、リードの先端部を包含す
る検査エリアを設定し、この検査エリア内の輝度分布か
ら半田の外観検査を行う。(Operation) In the above configuration, the position of the tip of the lead is first detected by pattern matching using the light reflection characteristic of solder having a gentle slope, and a virtual line connecting the tip of the lead is obtained based on this. Further, variations in the length of the leads are detected from this. Alternatively, an inspection area including the tip of the lead is set, and the appearance of the solder is inspected from the luminance distribution in the inspection area.
（実施例） 次に、図面を参照しながら本発明の実施例を説明す
る。Example Next, an example of the present invention will be described with reference to the drawings.
第１図は観察装置の全体図である。１は基板であり、
チップ２が実装されている。３はモールド体、Ｌはモー
ルド体３の各辺から多数本延出するリード、５はこのリ
ードＬを基板１の回路パターン６に接着する半田であ
る。７はカメラ、８はリング状の光源であり、上方から
光を照射し、カメラ７に取り込まれた画像の輝度分布を
解析する。FIG. 1 is an overall view of the observation device. 1 is a substrate,
Chip 2 is mounted. Reference numeral 3 denotes a molded body, L denotes a plurality of leads extending from each side of the molded body 3, and 5 denotes solder for bonding the leads L to the circuit pattern 6 of the substrate 1. Reference numeral 7 denotes a camera, and 8 denotes a ring-shaped light source, which emits light from above and analyzes the luminance distribution of an image captured by the camera 7.
第２図に示すように、半田５は、リードＬの先端部へ
向って吸いあげられるような緩やかな斜面を有してお
り、このような形状を有する半田５は良品と判断され
る。図示するように、上方から半田５へ照射された光ａ
は斜上方へ反射され、上方のカメラ７には入射しないこ
とから、半田５の斜面は、第３図に示すように暗く観察
される。そこで、良品の半田５の画像を基にして、第４
図に示すようなリードと半田の境界部の輝度分布のマス
ターパターンMPを予めコンピュータに登録する。また明
暗の境界部の中点Ａも登録しておく。As shown in FIG. 2, the solder 5 has a gentle slope that can be sucked up toward the tip of the lead L, and the solder 5 having such a shape is determined to be good. As shown in the figure, the light a irradiated to the solder 5 from above
Since the light is reflected obliquely upward and does not enter the camera 7 above, the slope of the solder 5 is observed dark as shown in FIG. Therefore, based on the image of the good solder 5, the fourth
A master pattern MP of the luminance distribution at the boundary between the lead and the solder as shown in the figure is registered in the computer in advance. The midpoint A of the boundary between light and dark is also registered.
第５図はチップ２の平面図であり、モールド体３の一
辺からは、４本のリードL1〜L4が延出している。第３図
に示すように、リードL1の先端部を包含する広いエリア
に、サーチエリアＳを設定する。次いでこのサーチエリ
アＳの内部にチェックエリアＣを設定し、このチェック
エリアＣをXY方向にスキャンニングさせながら、このチ
ェックエリアＣの画像と、上記マスターパターンMPをマ
ッチングさせ、最もマッチング率の良いチェックエリア
Cxを抽出し、リードL1の先端部の中点A1の座標（x1,y
1）の位置を求める。以下、同様のパターンマッチング
を繰り返すことにより、他の各リードL2〜L4の先端部の
中点A2（x2,y2）、A3（x3,y3）、A4（x4,y4）の座標の
位置を求める（第５図参照）。FIG. 5 is a plan view of the chip 2, and four leads L 1 to L 4 extend from one side of the mold body 3. As shown in FIG. 3, a search area S is set in a wide area including the leading end of the lead L1. Next, a check area C is set inside the search area S, and the image of the check area C is matched with the master pattern MP while scanning the check area C in the X and Y directions. area
Cx is extracted, and coordinates (x1, y
Find the position in 1). Hereinafter, by repeating the same pattern matching, the positions of the coordinates of the middle points A2 (x2, y2), A3 (x3, y3), and A4 (x4, y4) of the tips of the other leads L2 to L4 are obtained. (See FIG. 5).
次いでこれらの中点A1〜A4を結ぶ仮想線Ｋを求める。
この仮想線Ｋは、中点A1〜A4の座標を基に、最小自乗法
により簡単に求められる。次に、この仮想線Ｋの利用方
法を説明する。Next, a virtual line K connecting these midpoints A1 to A4 is obtained.
This virtual line K can be easily obtained by the least square method based on the coordinates of the midpoints A1 to A4. Next, a method of using the virtual line K will be described.
まず第１の利用方法について説明する。チップ２はマ
ウンターにより基板１に実装されるが、チップ２は、XY
θ方向の位置ずれを有している。このうち、XY方向の位
置ずれは、リードの位置を周知の光学的手法により求め
ることにより、簡単に検出できる。またθ方向の位置ず
れ△θは、上記仮想線Ｋの基準線Ｎに対する角度を求め
ることにより検出できる。リード付チップ２の場合、回
路パターン６に接着されたリードＬの先端部の位置ずれ
が最も問題とされるが、本手段によれば、リードＬの先
端部のθ方向の位置ずれ△θを正確に検出できる利点が
ある。First, a first usage method will be described. The chip 2 is mounted on the substrate 1 by a mounter.
It has a displacement in the θ direction. Of these, the displacement in the XY direction can be easily detected by determining the position of the lead by a known optical method. Further, the positional deviation Δθ in the θ direction can be detected by obtaining the angle of the virtual line K with respect to the reference line N. In the case of the chip 2 with leads, displacement of the tip of the lead L adhered to the circuit pattern 6 is the most problematic, but according to this means, displacement of the tip of the lead L in the θ direction is Δθ. There is an advantage that it can be detected accurately.
次に第２の利用方法について説明する。リードL1〜L4
の長短はばらついており、過長なリードＬや、過短なリ
ードＬが存在すると、そのチップは不良品として選別す
ることが望ましい。そこで上記仮想線Ｋに対する各中点
A1〜A4の変位量を求め、この変位量が許容範囲以上であ
れば、不良品と判定すればよい。第５図において、ｅは
この許容範囲であり、リードL3の中点A3は許容範囲ｅ外
に変位しているので、不良と判定される。Next, a second usage method will be described. Lead L1 ~ L4
The length of the chip varies, and if an excessively long lead L or an excessively short lead L is present, it is desirable that the chip be sorted out as a defective product. Therefore, each midpoint with respect to the virtual line K
The amount of displacement of A1 to A4 is determined, and if the amount of displacement is equal to or larger than the allowable range, it is determined that the product is defective. In FIG. 5, e is the allowable range, and the midpoint A3 of the lead L3 is displaced out of the allowable range e, so that it is determined to be defective.
次に第３の利用方法について説明する。半田５の外観
検査は、上述したように明暗輝度の分布状態から判断さ
れる。したがって第３図に示すように、半田５を包含す
る検査エリアＱを設定し、この検査エリアＱの輝度分布
を検査するが、半田５が検査エリアＱからはみ出してい
ると、誤判断をするので、検査エリアＱは、半田５を確
実に包含できる位置に設定しなければらない。そこで上
記仮想線Ｋや、中点A1〜A4の位置を基準にして、検査エ
リアＱを設定すれば、その内部に半田５を確実に包含し
て、外観検査を行うことができる。以上のように仮想線
Ｋはチップの位置ずれ検査や半田の外観検査に利用する
ことができる。Next, a third usage method will be described. The appearance inspection of the solder 5 is determined from the distribution state of the brightness as described above. Therefore, as shown in FIG. 3, an inspection area Q including the solder 5 is set and the luminance distribution of the inspection area Q is inspected. However, if the solder 5 protrudes from the inspection area Q, an erroneous determination is made. The inspection area Q must be set at a position where the solder 5 can be reliably included. Therefore, if the inspection area Q is set based on the virtual line K and the positions of the midpoints A1 to A4, the appearance inspection can be performed by reliably including the solder 5 therein. As described above, the imaginary line K can be used for inspection of chip misalignment and inspection of solder appearance.
（発明の効果） 請求項１記載の発明によれば、半田の光反射特性を利
用したパターンマッチングによりリードの先端部を結ぶ
仮想線を求め、この仮想線に基づいて各リードの長短の
ばらつきを的確に検出することができる。(Effects of the Invention) According to the first aspect of the present invention, a virtual line connecting the leading ends of the leads is obtained by pattern matching using the light reflection characteristics of the solder, and variations in the length of each lead are determined based on the virtual line. It can be detected accurately.
また請求項２記載の発明によれば、半田の光反射特性
を利用して、リードの先端部を確実に包含するように検
査エリアを設定することができるので、この検査エリア
内に半田を確実に取り込んで、その輝度分布から半田の
外観検査を行うことができる。According to the second aspect of the present invention, the inspection area can be set so as to securely cover the tip of the lead by utilizing the light reflection characteristics of the solder. Then, the appearance of the solder can be inspected from the luminance distribution.
図は本発明の実施例を示すものであって、第１図は全体
斜視図、第２図は観察中の側面図、第３図は観察図、第
４図はマスターパターン図、第５図は観察中の平面図で
ある。 １……基板 ２……チップ ３……モールド体 ５……半田 ７……カメラ Ｌ……リード Ｋ……仮想線1 shows an embodiment of the present invention. FIG. 1 is an overall perspective view, FIG. 2 is a side view during observation, FIG. 3 is an observation view, FIG. 4 is a master pattern view, FIG. Is a plan view during observation. DESCRIPTION OF SYMBOLS 1 ... Board 2 ... Chip 3 ... Mold body 5 ... Solder 7 ... Camera L ... Lead K ... Virtual wire
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 13/08 Ｇ０６Ｆ 15/62 ４０５Ｃ (58)調査した分野(Int.Cl.7，ＤＢ名) G01B 11/00 - 11/30 102 G01N 21/84 - 21/91 G06T 1/00 - 7/00 H04N 7/18 H05K 3/32,3/34,13/08 ──────────────────────────────────────────────────の Continuation of the front page (51) Int.Cl. 7 identification code FI H05K 13/08 G06F 15/62 405C (58) Investigated field (Int.Cl. 7 , DB name) G01B 11/00-11 / 30 102 G01N 21/84-21/91 G06T 1/00-7/00 H04N 7/18 H05K 3 / 32,3 / 34,13 / 08
Claims (2)
数本のリードの先端部が基板の回路パターンに半田によ
り接着されており、且つこの半田がリードの先端部へ向
かって吸い上げられるような緩やかな斜面を有してお
り、この半田を上方のカメラにより観察すると前記緩や
かな斜面が暗く観察される半田の光反射特性を利用した
リードの長さばらつき検出方法であって、 リードと半田の境界部の輝度分布のマスターパターンを
コンピュータに登録するステップと、 リードの先端部を含むサーチエリアを設定するステップ
と、 前記サーチエリア内にチェックエリアを設定し、このチ
ェックエリアをスキャンニングさせながら、このチェッ
クエリアの画像と前記マスターパターンをマッチングさ
せることにより、リードの先端部の位置を求めるステッ
プと、 前記ステップを繰り返すことにより、他のリードの先端
部の位置を求めるステップと、 前記先端部を結ぶ仮想線を求めるステップと、 前記仮想線に対する各リードの先端部の変位量を求め、
この変位量から各リードの過長・過短を判定するステッ
プと、 を含むことを特徴とするリードの長さばらつき検出方
法。An end of a plurality of leads extending from one side of a molded body of a chip is bonded to a circuit pattern of a substrate by solder, and the solder is sucked up toward the end of the lead. A method for detecting a variation in the length of a lead using light reflection characteristics of a solder in which the gentle slope is observed dark when the solder is observed by an upper camera, wherein the solder has a gentle slope. Registering the master pattern of the luminance distribution at the boundary with the computer, setting a search area including the tip of the lead, setting a check area within the search area, and scanning this check area, By matching the image of the check area with the master pattern, the position of the tip of the lead is obtained. Determining the position of the tip of another lead by repeating the above steps; determining a virtual line connecting the tip; determining the displacement of the tip of each lead with respect to the virtual line. ,
Determining the excessive length or shortness of each lead from the displacement amount.
数本のリードの先端部が基板の回路パターンに半田によ
り接着されており、且つこの半田がリードの先端部へ向
かって吸い上げられるような緩やかな斜面を有してお
り、この半田を上方のカメラにより観察すると前記緩や
かな斜面が暗く観察される半田の光反射特性を利用した
リード先端部の半田の外観検査方法であって、 リードと半田の境界部の輝度分布のマスターパターンを
コンピュータに登録するステップと、 リードの先端部を含むサーチエリアを設定するステップ
と、 前記サーチエリア内にチェックエリアを設定し、このチ
ェックエリアをスキャンニングさせながら、このチェッ
クエリアの画像と前記マスターパターンをマッチングさ
せることにより、リードの先端部の位置を求めるステッ
プと、求められたリードの先端部の位置に基づいて半田
を包含する検査エリアを設定し、この検査エリア内の輝
度分布から半田の外観検査を行うステップと、 を含むことを特徴とするリード先端部の半田の外観検査
方法。2. The method according to claim 1, wherein the tips of a plurality of leads extending from one side of the chip mold are adhered to the circuit pattern of the substrate by solder, and the solder is sucked up toward the tips of the leads. A method for inspecting the appearance of solder at the tip of a lead utilizing the light reflection characteristics of solder, wherein the solder has a gentle slope, and when the solder is observed by an upper camera, the gentle slope is observed to be dark. Registering the master pattern of the brightness distribution at the boundary of the solder in the computer; setting a search area including the tip of the lead; setting a check area in the search area; and scanning the check area. By matching the image of the check area with the master pattern, the position of the tip of the lead Determining an inspection area including the solder based on the determined position of the tip of the lead, and performing an appearance inspection of the solder from the luminance distribution in the inspection area. A method for inspecting the appearance of solder at the tip of a lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307426A JP3006075B2 (en) | 1990-11-13 | 1990-11-13 | Lead length variation detecting method and solder tip appearance inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307426A JP3006075B2 (en) | 1990-11-13 | 1990-11-13 | Lead length variation detecting method and solder tip appearance inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04178543A JPH04178543A (en) | 1992-06-25 |
| JP3006075B2 true JP3006075B2 (en) | 2000-02-07 |
Family
ID=17968921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2307426A Expired - Fee Related JP3006075B2 (en) | 1990-11-13 | 1990-11-13 | Lead length variation detecting method and solder tip appearance inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006075B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3392227B2 (en) * | 1994-08-19 | 2003-03-31 | 株式会社日立製作所 | Appearance inspection method and apparatus for J-bend type semiconductor package |
-
1990
- 1990-11-13 JP JP2307426A patent/JP3006075B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04178543A (en) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283834B1 (en) | Bonding method of semiconductor chip and its device | |
| JP2003509668A (en) | Inspection equipment for three-dimensional surface structure | |
| US5114229A (en) | Apparatus for measuring leads of electrical component and method of measuring leads of electrical component | |
| JP5045591B2 (en) | Method for creating area setting data for inspection area and board appearance inspection apparatus | |
| JP3006075B2 (en) | Lead length variation detecting method and solder tip appearance inspection method | |
| JP4119039B2 (en) | Surface mount component mounting machine | |
| JP2000013097A (en) | Component mounting equipment | |
| US6437355B1 (en) | Apparatus for judging whether bump height is proper or not | |
| JPH0653694A (en) | Electronic component mounting machine | |
| JP3189642B2 (en) | Lead tip position detection method | |
| US20060023935A1 (en) | Printed circuit substrate appearance inspection method, printed circuit substrate appearance inspection program and printed circuit substrate appearance inspection apparatus | |
| JP3225067B2 (en) | Lead measurement method | |
| KR100291780B1 (en) | Bond wire inspection device and its inspection method | |
| JP2000101298A (en) | Part position matching device and part position matching method using the same | |
| JP2009152450A (en) | Method of manufacturing semiconductor device | |
| US5940681A (en) | Method and apparatus for automatically checking position data of J-leads | |
| JPH07294450A (en) | Soldering inspection method for high density surface mounting substrate | |
| JP3385916B2 (en) | Wire detection method in wire bonding | |
| JP2954498B2 (en) | Method for estimating joint position of electronic components | |
| JP2940213B2 (en) | Check area setting method for solder appearance inspection | |
| JPH0372203A (en) | Checking method of outer appearance of soldering part | |
| JP2969986B2 (en) | Laser equipment for electronic component observation | |
| JPH1187452A (en) | Inspection apparatus and method of inspecting positional deviation | |
| JPH10170224A (en) | Visual checking method for soldering joint and its device | |
| JPH07104136B2 (en) | Terminal tilt detection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |