JP3002341B2 - ロジックアナライザ - Google Patents
ロジックアナライザInfo
- Publication number
- JP3002341B2 JP3002341B2 JP4284833A JP28483392A JP3002341B2 JP 3002341 B2 JP3002341 B2 JP 3002341B2 JP 4284833 A JP4284833 A JP 4284833A JP 28483392 A JP28483392 A JP 28483392A JP 3002341 B2 JP3002341 B2 JP 3002341B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- malfunction
- logic analyzer
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイコンシステムにおい
て誤動作の原因等を解析する場合に使用するロジックア
ナライザに関するものであり、特にパターンジェネレー
タ機能を内蔵しパターンジェネレータから発生するパタ
ーンとしてロジックアナライザで取り込んだパターンを
使用するロジックアナライザに関する。
て誤動作の原因等を解析する場合に使用するロジックア
ナライザに関するものであり、特にパターンジェネレー
タ機能を内蔵しパターンジェネレータから発生するパタ
ーンとしてロジックアナライザで取り込んだパターンを
使用するロジックアナライザに関する。
【０００２】
【従来の技術】従来、ロジックアナライザにパターンジ
ェネレータ機能を搭載した装置があるが、そのパターン
はある周波数のクロックを発生することやプログラムに
よりパターンを定義するものであり、実使用状態と同じ
ようなパターンを作るのは至難の技である。
ェネレータ機能を搭載した装置があるが、そのパターン
はある周波数のクロックを発生することやプログラムに
よりパターンを定義するものであり、実使用状態と同じ
ようなパターンを作るのは至難の技である。
【０００３】そして、マイコンシステムにおいて周辺Ｉ
Ｃの誤動作の原因等を解析する場合には、誤動作が発生
する場合と発生しない場合とのタイミングの差を解析す
るために、ロジックアナライザで取ったタイミングをそ
のままその回路上に実行したい場合がある。又ある信号
に発生している数十ｎＳのパルス信号を取り除きたい場
合もある。
Ｃの誤動作の原因等を解析する場合には、誤動作が発生
する場合と発生しない場合とのタイミングの差を解析す
るために、ロジックアナライザで取ったタイミングをそ
のままその回路上に実行したい場合がある。又ある信号
に発生している数十ｎＳのパルス信号を取り除きたい場
合もある。
【０００４】
【発明が解決しようとする課題】上記のような場合、従
来のロジックアナライザでは取り込んだデータを回路上
に出力することはできないので、マイコンをもう一度動
作させて誤動作が発生するのを待ち、誤動作が発生する
場合としない場合との違いを見付けるために信号線に遅
延回路を入れたりしてタイミング変更して、誤動作の原
因を解析している。
来のロジックアナライザでは取り込んだデータを回路上
に出力することはできないので、マイコンをもう一度動
作させて誤動作が発生するのを待ち、誤動作が発生する
場合としない場合との違いを見付けるために信号線に遅
延回路を入れたりしてタイミング変更して、誤動作の原
因を解析している。
【０００５】そのためにマイコンシステムにおける周辺
ＩＣの誤動作等の原因を解析するの手間取り、しかも精
確に解析することができない欠点があった。
ＩＣの誤動作等の原因を解析するの手間取り、しかも精
確に解析することができない欠点があった。
【０００６】
【課題を解決するための手段】本発明は上記従来の欠点
を除去するために発明されたものであり、ロジックアナ
ライザで取り込んだパターンをそのままパターンジェネ
レータのパターンとして出力することができ、そのパタ
ーンも編集プログラムによって各信号単位で入力や出力
に設定したり又タイミングをずらしたりすることがで
き、且つ、パターンジェネレータとしてパターンを出力
する場合、出力に設定した信号以外の入力信号をモニタ
ーしながら、ある条件が成立したらパターンを出力する
というトリガー機能を有している。
を除去するために発明されたものであり、ロジックアナ
ライザで取り込んだパターンをそのままパターンジェネ
レータのパターンとして出力することができ、そのパタ
ーンも編集プログラムによって各信号単位で入力や出力
に設定したり又タイミングをずらしたりすることがで
き、且つ、パターンジェネレータとしてパターンを出力
する場合、出力に設定した信号以外の入力信号をモニタ
ーしながら、ある条件が成立したらパターンを出力する
というトリガー機能を有している。
【０００７】
【作用】ロジックアナライザとして取り込んだタイミナ
グをパターンジェネレータとして出力し、さらにそのタ
イミングを編集することによりマイコンシステムにおけ
る周辺ＩＣの誤動作等の原因を解析する。
グをパターンジェネレータとして出力し、さらにそのタ
イミングを編集することによりマイコンシステムにおけ
る周辺ＩＣの誤動作等の原因を解析する。
【０００８】
【実施例】以下、本発明のロジックアナライザの一実施
例を図面とともに説明する。
例を図面とともに説明する。
【０００９】本発明のロジックアナライザは図１に示す
ように構成するものであり、図１は本発明におけるロジ
ックアナライザの内部回路を示すブロック図である。
ように構成するものであり、図１は本発明におけるロジ
ックアナライザの内部回路を示すブロック図である。
【００１０】図１において、１はＣＰＵであり、キー入
力部２のキーによって入力されたキー信号にて各種の制
御を実行するものであり、どのような制御をするかとい
う内容はＲＯＭ３に書かれている。そしてデータ入力部
４はプローブを通して入力される信号データをサンプリ
ングクロックに同期してメモリー５に書き込み、取り込
まれたデータは表示回路６に出力されてＣＲＴ装置７で
表示される。
力部２のキーによって入力されたキー信号にて各種の制
御を実行するものであり、どのような制御をするかとい
う内容はＲＯＭ３に書かれている。そしてデータ入力部
４はプローブを通して入力される信号データをサンプリ
ングクロックに同期してメモリー５に書き込み、取り込
まれたデータは表示回路６に出力されてＣＲＴ装置７で
表示される。
【００１１】上記までの内容は通常のロジックアナライ
ザとしての機能であり、本発明のロジックアナライザで
は、パターンジェネレータとしての機能としてメモリー
５に取り込まれたデータをサンプリングクロックに同期
してプローブに出力するためデータ出力部８を持ってい
る。
ザとしての機能であり、本発明のロジックアナライザで
は、パターンジェネレータとしての機能としてメモリー
５に取り込まれたデータをサンプリングクロックに同期
してプローブに出力するためデータ出力部８を持ってい
る。
【００１２】又、パターンジェネレータとして使用する
信号は各信号毎に入力または出力に設定でき、各信号の
タイミングも編集できる。
信号は各信号毎に入力または出力に設定でき、各信号の
タイミングも編集できる。
【００１３】そのためのプログラムがＲＯＭ３に入って
おり、キー入力部２からキー入力して指示を与えること
により編集ができる。
おり、キー入力部２からキー入力して指示を与えること
により編集ができる。
【００１４】図２に本発明におけるロジックアナライザ
を利用して周辺ＩＣの誤動作タイミングを解析する場合
の使用例を示し、又図３及び図４に本発明におけるロジ
ックアナライザを利用して誤動作の原因解析を行う場合
の信号タイミング例を示し、図３は誤動作が発生せず正
常な場合の信号タイミング例であり、図４は誤動作が発
生した時の信号タイミング例を示す。
を利用して周辺ＩＣの誤動作タイミングを解析する場合
の使用例を示し、又図３及び図４に本発明におけるロジ
ックアナライザを利用して誤動作の原因解析を行う場合
の信号タイミング例を示し、図３は誤動作が発生せず正
常な場合の信号タイミング例であり、図４は誤動作が発
生した時の信号タイミング例を示す。
【００１５】次に上記図２乃至図４を用いて本発明のロ
ジックアナライザによる誤動作解析動作の詳細を説明す
る。
ジックアナライザによる誤動作解析動作の詳細を説明す
る。
【００１６】まず、解析に必要とする信号線に本発明に
おける装置（ロジックアナライザ）１０のプローブを接
続する。この場合、ＣＰＵ９にとって信号線Ａ，Ｂは出
力で信号線Ｃは入力とする。但し、誤動作解析にはもっ
と多くの信号線を必要とするが、ここでは３本の信号線
のみを記している。
おける装置（ロジックアナライザ）１０のプローブを接
続する。この場合、ＣＰＵ９にとって信号線Ａ，Ｂは出
力で信号線Ｃは入力とする。但し、誤動作解析にはもっ
と多くの信号線を必要とするが、ここでは３本の信号線
のみを記している。
【００１７】そして、誤動作が発生したことを知らせる
信号（信号Ｃがハイからローに変わるのが誤動作を示
す）をトリガとして誤動作が発生する前のタイミングを
本発明のロジックアナライザ１０に取り込む（図４に示
す）。誤動作が発生する場合と発生しない場合（図３に
示す）とでタイミングの差を解析してどの信号が誤動作
に影響しているかを予測する。図４の例では信号Ｂが信
号Ａのロー期間に立ち下がっているのが誤動作の原因で
あると予測する。
信号（信号Ｃがハイからローに変わるのが誤動作を示
す）をトリガとして誤動作が発生する前のタイミングを
本発明のロジックアナライザ１０に取り込む（図４に示
す）。誤動作が発生する場合と発生しない場合（図３に
示す）とでタイミングの差を解析してどの信号が誤動作
に影響しているかを予測する。図４の例では信号Ｂが信
号Ａのロー期間に立ち下がっているのが誤動作の原因で
あると予測する。
【００１８】本発明のロジックアナライザ１０のタイミ
ング編集機能を利用して信号Ｂの立ち下がりを信号Ａの
ハイ期間に変化するように変更する（図４の実線Ｅで囲
んだ部分）。尚、このＥの部分は編集機能により破線で
示すタイミングに修正する。
ング編集機能を利用して信号Ｂの立ち下がりを信号Ａの
ハイ期間に変化するように変更する（図４の実線Ｅで囲
んだ部分）。尚、このＥの部分は編集機能により破線で
示すタイミングに修正する。
【００１９】このようにしてできたタイミング信号Ｂを
今度は本発明のロジックアナライザ１０から周辺ＩＣ１
１に供給するわけであるが、本発明のロジックアナライ
ザ１０からの出力信号とＣＰＵ９からの出力信号Ｂをカ
ットする（図２のａ点）。パターンジェネレータのトリ
ガー機能を利用してＣＰＵバスがある条件になったら出
力に設定された信号（この場合パターンジェネレータに
とっては信号Ｂのみが出力で残りの信号は入力である）
を出力する。この結果誤動作が発生しなくなったら誤動
作の原因は修正した信号であったとすることができる。
今度は本発明のロジックアナライザ１０から周辺ＩＣ１
１に供給するわけであるが、本発明のロジックアナライ
ザ１０からの出力信号とＣＰＵ９からの出力信号Ｂをカ
ットする（図２のａ点）。パターンジェネレータのトリ
ガー機能を利用してＣＰＵバスがある条件になったら出
力に設定された信号（この場合パターンジェネレータに
とっては信号Ｂのみが出力で残りの信号は入力である）
を出力する。この結果誤動作が発生しなくなったら誤動
作の原因は修正した信号であったとすることができる。
【００２０】
【発明の効果】本発明のロジックアナライザは上記のよ
うな構成であるから、ロジックアナライザとして取り込
んだタイミングをパターンジェネレータとして出力で
き、さらにそのタイミングを編集でき、マイコンシステ
ムにおける周辺ＩＣの誤動作等の原因を解析する場合に
非常に有効な機能であり、マイコンシステムにおける周
辺ＩＣの誤動作等の原因の解析を迅速且つ精確に行なう
ことができる。
うな構成であるから、ロジックアナライザとして取り込
んだタイミングをパターンジェネレータとして出力で
き、さらにそのタイミングを編集でき、マイコンシステ
ムにおける周辺ＩＣの誤動作等の原因を解析する場合に
非常に有効な機能であり、マイコンシステムにおける周
辺ＩＣの誤動作等の原因の解析を迅速且つ精確に行なう
ことができる。
【図１】本発明のロジックアナライザの一実施例を示す
内部回路のブロック図である。
内部回路のブロック図である。
【図２】本発明のロジックアナライザの使用例を示すブ
ロック図である。
ロック図である。
【図３】本発明のロジックアナライザによる誤動作の原
因解析を行う場合の正常な場合の信号タイミング図であ
る。
因解析を行う場合の正常な場合の信号タイミング図であ
る。
【図４】本発明のロジックアナライザによる誤動作の原
因解析を行う場合の誤動作が発生した時の信号タイミン
グ図である。
因解析を行う場合の誤動作が発生した時の信号タイミン
グ図である。
１ ＣＰＵ ２ キー入力部 ３ ＲＯＭ ４ データ入力部 ５ メモリ ６ 表示回路 ７ ＣＲＴ装置 ８ データ出力部
Claims (1)
- 【請求項１】 マイコン装置のタイミング解析等に用い
られ、プローブ等の入力手段により外部から信号を入力
し、解析するための汎用のロジックアナライズ機能を有
するロジックアナライザにおいて、 外部から取り込んだ入力信号を記憶するための記憶手段
と、 前記記憶手段に記憶された任意の入力信号を外部に出力
あうるための出力手段と、 前記入力手段及び出力手段にサンプリングクロックを供
給するためのサンプリングクロック供給手段とを備え、 前記記憶手段に記憶された信号を出力手段に供給するこ
とによりパターンジェネレータとして機能するように構
成され、 パターンジェネレータとして機能させる場合には、予め
出力すべき信号として設定された信号以外の入力信号は
モニターし、予め出力すべき信号として設定された信号
は出力手段より出力し、誤動作が発生した場合は、誤動
作が発生したこを知らせる信号をトリガとして誤動作が
発生する前のタイミングを取り込み、誤動作が発生する
場合と発生しない場合とでタイミングの差を解析して、
どの信号が誤動作に影響しているかを予測し、タイミン
グ編集機能を利用して出力信号が適正タイミングとなる
ように修正することを特徴とするロジックアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284833A JP3002341B2 (ja) | 1992-10-23 | 1992-10-23 | ロジックアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284833A JP3002341B2 (ja) | 1992-10-23 | 1992-10-23 | ロジックアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06139095A JPH06139095A (ja) | 1994-05-20 |
| JP3002341B2 true JP3002341B2 (ja) | 2000-01-24 |
Family
ID=17683606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284833A Expired - Fee Related JP3002341B2 (ja) | 1992-10-23 | 1992-10-23 | ロジックアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3002341B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099663A (en) | 1997-09-16 | 2000-08-08 | Waterbury Rolling Mills, Inc. | Copper alloy and process for obtaining same |
| US6436206B1 (en) | 1999-04-01 | 2002-08-20 | Waterbury Rolling Mills, Inc. | Copper alloy and process for obtaining same |
| US6679956B2 (en) | 1997-09-16 | 2004-01-20 | Waterbury Rolling Mills, Inc. | Process for making copper-tin-zinc alloys |
-
1992
- 1992-10-23 JP JP4284833A patent/JP3002341B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099663A (en) | 1997-09-16 | 2000-08-08 | Waterbury Rolling Mills, Inc. | Copper alloy and process for obtaining same |
| US6679956B2 (en) | 1997-09-16 | 2004-01-20 | Waterbury Rolling Mills, Inc. | Process for making copper-tin-zinc alloys |
| US6436206B1 (en) | 1999-04-01 | 2002-08-20 | Waterbury Rolling Mills, Inc. | Copper alloy and process for obtaining same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06139095A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752928A (en) | Transaction analyzer | |
| JP2000112783A (ja) | プログラム検査方法、プログラム検査装置及びプログラム検査プログラムを記憶した記憶媒体 | |
| JP2003076578A (ja) | マイクロコンピュータ及びデバッグシステム並びにトレース情報収集方法 | |
| US6158023A (en) | Debug apparatus | |
| JP3002341B2 (ja) | ロジックアナライザ | |
| JP2001142733A (ja) | 内部信号観測装置 | |
| JP2001305197A (ja) | 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置 | |
| JP2737645B2 (ja) | プログラム・デバッグ装置 | |
| JP2005165825A (ja) | トレース情報記録装置 | |
| JPH05313946A (ja) | マルチプロセッサシステムのデバグ支援装置 | |
| US6687863B1 (en) | Integrated circuit internal signal monitoring apparatus | |
| JPH10260864A (ja) | トレース装置 | |
| JPH05189277A (ja) | プログラマブルコントローラのプログラム実行時間測定装置 | |
| JPH01131934A (ja) | 動的シングルクロツクトレース方式 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JP2005227958A (ja) | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 | |
| JPH05312834A (ja) | 信号記憶表示装置 | |
| KR19990063187A (ko) | 프로그램 제어 유니트 | |
| JPH04265872A (ja) | Ｉｃテスターのタイミング発生回路 | |
| JPH05134901A (ja) | 解析器 | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPH01193669A (ja) | ロジックアナライザ | |
| JPH0756777A (ja) | プログラム開発支援装置 | |
| JP2003131903A (ja) | 半導体集積回路 | |
| KR20000002434A (ko) | 타이머를 이용하여 신호를 감시하는 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |