JP2998726B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2998726B2 JP2998726B2 JP9322026A JP32202697A JP2998726B2 JP 2998726 B2 JP2998726 B2 JP 2998726B2 JP 9322026 A JP9322026 A JP 9322026A JP 32202697 A JP32202697 A JP 32202697A JP 2998726 B2 JP2998726 B2 JP 2998726B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- pellet
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型の半導
体装置及びその製造方法に関し、特に高密度実装を目的
としたデイスクリート型半導体装置及びその製造方法の
技術に関する。
体装置及びその製造方法に関し、特に高密度実装を目的
としたデイスクリート型半導体装置及びその製造方法の
技術に関する。
【０００２】
【従来の技術】パッケージ底部で外部との電気的接続を
取る構造の半導体装置は、リードパッケージと呼ばれ、
図２に示すように、パッケージ側面１から取り出したリ
ード２をパッケージ底面３方向に折り曲げ、更にパッケ
ージ底面３に設けられた凸起４部分と同じ高さになる
様、再度パッケージ底面３に添わせてリードを曲げた構
造を有する。
取る構造の半導体装置は、リードパッケージと呼ばれ、
図２に示すように、パッケージ側面１から取り出したリ
ード２をパッケージ底面３方向に折り曲げ、更にパッケ
ージ底面３に設けられた凸起４部分と同じ高さになる
様、再度パッケージ底面３に添わせてリードを曲げた構
造を有する。
【０００３】
【発明が解決しようとする課題】第１の問題点は、半田
接続の信頼性が低下することである。特に、２ｐｉｎの
小型パッケージの場合、安定に半田付けを行なうリード
面積を確保出来ないという問題点がある。
接続の信頼性が低下することである。特に、２ｐｉｎの
小型パッケージの場合、安定に半田付けを行なうリード
面積を確保出来ないという問題点がある。
【０００４】その理由は、パッケージの薄型化に伴い側
面１に添うリード２部分の寸法が短くなり、パッケージ
底面３に添うリード２部分は、リード２、２間の絶縁の
為に一定の間隔が必要なため、短くする必要が有ること
による。
面１に添うリード２部分の寸法が短くなり、パッケージ
底面３に添うリード２部分は、リード２、２間の絶縁の
為に一定の間隔が必要なため、短くする必要が有ること
による。
【０００５】本発明の目的は、半田接続の信頼性を向上
させて実装密度を高くできる半導体装置を提供する事に
ある。本発明の他の目的は、チップコンデンサやチップ
抵抗と同様に取り扱う事ができる半導体装置を提供する
事にある。
させて実装密度を高くできる半導体装置を提供する事に
ある。本発明の他の目的は、チップコンデンサやチップ
抵抗と同様に取り扱う事ができる半導体装置を提供する
事にある。
【０００６】
【課題を解決するための手段】前記問題を解決するた
め、本発明の請求項１に記載の半導体装置は、ペレット
と、このペレットと外部回路との接続を行なうためのリ
ードを備えた複数のリードフレームとからなり、前記ペ
レットおよびリードフレームの基部とを樹脂封止してパ
ッケージとしてなる半導体装置において、前記複数のリ
ードフレームのそれぞれの基部を、前記ペレットの上下
面に対向させて電気的に接続し、前記一方のリードフレ
ームのリードを、前記パッケージの上面側から取り出す
とともに、 前記パッケージの一方の側面から底面へかけ
て沿わせるように屈曲させ、前記他方のリードフレーム
のリードを、前記パッケージの底面から取り出すととも
に、前記パッケージの他の側面から上面へかけて沿わせ
るように屈曲させてなることを特徴とする。また、本発
明の請求項２に記載の半導体装置の製造方法は、外部回
路との接続を行なうためのリードを備えた複数のリード
フレームを予め所定形状にフォーミングする工程と、こ
れらのリードフレームの基部を、前記ペレットの上下面
のそれぞれに接続する工程と、リードフレームをリード
の形成に必要な部分を残して前記ペレット部分と共に樹
脂封止してパッケージ部分を形成する工程と、前記一方
のリードを前記パッケージの上面から一側面を経て底面
に沿うように屈曲させる工程と、前記他方のリードを前
記パッケージの底面から他側面を経て上面に沿うように
屈曲させる工程とを含み、前記各リードフレームのフォ
ーミング時において、前記ペレットの上面に接続される
リードフレームのリードが、前記パッケージの上面から
取り出されるように曲げ加工し、前記ペレットの下面に
接続されるリードフレームのリードが、前記パッケージ
の底面から取り出されるように曲げ加工しておくことを
特徴とする。
め、本発明の請求項１に記載の半導体装置は、ペレット
と、このペレットと外部回路との接続を行なうためのリ
ードを備えた複数のリードフレームとからなり、前記ペ
レットおよびリードフレームの基部とを樹脂封止してパ
ッケージとしてなる半導体装置において、前記複数のリ
ードフレームのそれぞれの基部を、前記ペレットの上下
面に対向させて電気的に接続し、前記一方のリードフレ
ームのリードを、前記パッケージの上面側から取り出す
とともに、 前記パッケージの一方の側面から底面へかけ
て沿わせるように屈曲させ、前記他方のリードフレーム
のリードを、前記パッケージの底面から取り出すととも
に、前記パッケージの他の側面から上面へかけて沿わせ
るように屈曲させてなることを特徴とする。また、本発
明の請求項２に記載の半導体装置の製造方法は、外部回
路との接続を行なうためのリードを備えた複数のリード
フレームを予め所定形状にフォーミングする工程と、こ
れらのリードフレームの基部を、前記ペレットの上下面
のそれぞれに接続する工程と、リードフレームをリード
の形成に必要な部分を残して前記ペレット部分と共に樹
脂封止してパッケージ部分を形成する工程と、前記一方
のリードを前記パッケージの上面から一側面を経て底面
に沿うように屈曲させる工程と、前記他方のリードを前
記パッケージの底面から他側面を経て上面に沿うように
屈曲させる工程とを含み、前記各リードフレームのフォ
ーミング時において、前記ペレットの上面に接続される
リードフレームのリードが、前記パッケージの上面から
取り出されるように曲げ加工し、前記ペレットの下面に
接続されるリードフレームのリードが、前記パッケージ
の底面から取り出されるように曲げ加工しておくことを
特徴とする。
【０００７】従来に比べ本発明は、パッケージの側面全
長及びパッケージの底面に対向する面にまでリードを有
している。このため、半田付け時にパッケージの底面に
対向する面にまで半田付けできるので、従来に比べ半田
付け面積が広くなる。
長及びパッケージの底面に対向する面にまでリードを有
している。このため、半田付け時にパッケージの底面に
対向する面にまで半田付けできるので、従来に比べ半田
付け面積が広くなる。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１に示すように、
本発明ではパッケージからリードを取り出す位置をパッ
ケージの底面（以下、底面と呼ぶ）又は、パッケージの
底面と対向する面（以下、上面と呼ぶ）として定義す
る。
て図面を参照して詳細に説明する。図１に示すように、
本発明ではパッケージからリードを取り出す位置をパッ
ケージの底面（以下、底面と呼ぶ）又は、パッケージの
底面と対向する面（以下、上面と呼ぶ）として定義す
る。
【０００９】本発明の半導体装置は、パッケージの底面
５又は、底面５に対向する上面６からリード７１を取り
出す様に予めフォーミングしたリードフレーム７と、ペ
レットＰの電気的接続８を取った後、樹脂封止にてパッ
ケージ９を形成し、パッケージ９の側面９１に沿ってリ
ード７１を折り曲げ、リード７１を取り出した面と対向
する面にまでリードを有する構造を含む。
５又は、底面５に対向する上面６からリード７１を取り
出す様に予めフォーミングしたリードフレーム７と、ペ
レットＰの電気的接続８を取った後、樹脂封止にてパッ
ケージ９を形成し、パッケージ９の側面９１に沿ってリ
ード７１を折り曲げ、リード７１を取り出した面と対向
する面にまでリードを有する構造を含む。
【００１０】パッケージ９内部のペレットＰとリードフ
レーム７の電気的接続方法は、各リードフレーム７の基
部のそれぞれを、前記ペレットＰの上下面に対向させる
ようにして接続することにより、このペレットＰを前記
両リードフレーム７によって挟み込むようにして行って
いる。 そして、樹脂封止時に、前記一方のリードフレー
ム７のリード７１が、前記パッケージＰの上面から取り
出されるように、また、他方のリードフレーム７のリー
ド７１が、前記パッケージＰの底面から取り出されるよ
うに、前記各リードフレーム７がフォーミングされてい
ることが重要である。
レーム７の電気的接続方法は、各リードフレーム７の基
部のそれぞれを、前記ペレットＰの上下面に対向させる
ようにして接続することにより、このペレットＰを前記
両リードフレーム７によって挟み込むようにして行って
いる。 そして、樹脂封止時に、前記一方のリードフレー
ム７のリード７１が、前記パッケージＰの上面から取り
出されるように、また、他方のリードフレーム７のリー
ド７１が、前記パッケージＰの底面から取り出されるよ
うに、前記各リードフレーム７がフォーミングされてい
ることが重要である。
【００１１】樹脂封止後は、パッケージ９から取り出し
た各リード７１を所定の長さに切断し、図１に示すよう
に、パッケージＰの上面から取り出したリード７１を、
パッケージＰの一側面９１から底面５に沿うように屈曲
させ、また、パッケージＰの底面から取り出したリード
７１を、パッケージＰの他側面９１から上面６に沿うよ
うに屈曲させる。
た各リード７１を所定の長さに切断し、図１に示すよう
に、パッケージＰの上面から取り出したリード７１を、
パッケージＰの一側面９１から底面５に沿うように屈曲
させ、また、パッケージＰの底面から取り出したリード
７１を、パッケージＰの他側面９１から上面６に沿うよ
うに屈曲させる。
【００１２】前記リードフレーム７は、厚さ０．１１ｍ
ｍ、幅０．３ｍのリード７１を有する複数のリードフレ
ーム７をプレスし、その基部とリード７１部分とによっ
て略クランク形状を有するように成形する。 一対のリー
ドフレーム７の基部を前記ペレットＰの表裏面に当接さ
せた状態で所定の温度で加熱しながらペレットＰに各リ
ードフレーム７を接続する。
ｍ、幅０．３ｍのリード７１を有する複数のリードフレ
ーム７をプレスし、その基部とリード７１部分とによっ
て略クランク形状を有するように成形する。 一対のリー
ドフレーム７の基部を前記ペレットＰの表裏面に当接さ
せた状態で所定の温度で加熱しながらペレットＰに各リ
ードフレーム７を接続する。
【００１３】次に、縦１．２５ｍｍ、長さ１．７ｍｍ、
厚さ０．９ｍｍのパッケージ９の形状に樹脂封止する。
厚さ０．９ｍｍのパッケージ９の形状に樹脂封止する。
【００１４】最後に、一方のリード７１をパッケージＰ
の一側面９１部分から底面５部分に 沿うように屈曲させ
るように２回に分けてフォーミングし、また、他方のリ
ード７１を、パッケージＰの他側面９１部分から上面６
部分に沿うように屈曲させるように２回に分けてフォー
ミングする。 製品はこの後、選別・捺印・テーピングさ
れ完成する。
の一側面９１部分から底面５部分に 沿うように屈曲させ
るように２回に分けてフォーミングし、また、他方のリ
ード７１を、パッケージＰの他側面９１部分から上面６
部分に沿うように屈曲させるように２回に分けてフォー
ミングする。 製品はこの後、選別・捺印・テーピングさ
れ完成する。
【００１５】この実施例では、半田付時に半田で接続さ
れるリードの面積が約０．１２ｍｍ（約４５％）広くな
り、小型パッケージの半導体装置でありながら高い接続
信頼性を有する効果が得られる。
れるリードの面積が約０．１２ｍｍ（約４５％）広くな
り、小型パッケージの半導体装置でありながら高い接続
信頼性を有する効果が得られる。
【００１６】そして、本実施形態においては、ペレット
Ｐをリードフレーム７で挟み付ける形態として、電気的
接続を図っている。このような構成とした場合、ワイヤ
ボンディング工程を省くことができる利点がある。
Ｐをリードフレーム７で挟み付ける形態として、電気的
接続を図っている。このような構成とした場合、ワイヤ
ボンディング工程を省くことができる利点がある。
【００１７】
【発明の効果】第１の効果は、半田付時に半田で接続さ
れるリードの面積が十分に広くなり、小型パッケージの
半導体装置でありながら高い接続信頼性を有する。
れるリードの面積が十分に広くなり、小型パッケージの
半導体装置でありながら高い接続信頼性を有する。
【００１８】その理由は、リードをパッケージの側面で
はなく底面又は底面に対向する面から取り出し、側面の
全長及びリード取り出し面と対向する面にまでリードを
形成したので、リード長をより長く取れるようになった
からである。
はなく底面又は底面に対向する面から取り出し、側面の
全長及びリード取り出し面と対向する面にまでリードを
形成したので、リード長をより長く取れるようになった
からである。
【００１９】第２の効果は、チップコンデンサやチップ
抵抗のように取り出しリードを有さない部品と同様に小
型パッケージの半導体製品を扱えるようになった。
抵抗のように取り出しリードを有さない部品と同様に小
型パッケージの半導体製品を扱えるようになった。
【図１】本発明の実施の形態を示す断面図である。
【図２】従来の技術例を示す断面図である。
１ パッケージ側面 ２ リード ３ パッケージ底面 ４ 突起 ５ パッケージ底面 ６ パッケージ底面と対向する面（上面） ７ リードフレーム ７１ リード ９ パッケージ ９１ パッケージ側面
Claims (2)
- 【請求項１】 ペレットと、このペレットと外部回路と
の接続を行なうためのリードを備えた複数のリードフレ
ームとからなり、前記ペレットおよびリードフレームの
基部とを樹脂封止してパッケージとしてなる半導体装置
において、前記複数のリードフレームのそれぞれの基部
を、前記ペレットの上下面に対向させて電気的に接続
し、前記一方のリードフレームのリードを、前記パッケ
ージの上面側から取り出すとともに、前記パッケージの
一方の側面から底面へかけて沿わせるように屈曲させ、
前記他方のリードフレームのリードを、前記パッケージ
の底面から取り出すとともに、前記パッケージの他の側
面から上面へかけて沿わせるように屈曲させてなること
を特徴とする半導体装置。 - 【請求項２】 外部回路との接続を行なうためのリード
を備えた複数のリードフレームを予め所定形状にフォー
ミングする工程と、これらのリードフレームの基部を、
前記ペレットの上下面のそれぞれに接続する工程と、リ
ードフレームをリードの形成に必要な部分を残して前記
ペレット部分と共に樹脂封止してパッケージ部分を形成
する工程と、前記一方のリードを前記パッケージの上面
から一側面を経て底面に沿うように屈曲させる工程と、
前記他方のリードを前記パッケージの底面から他側面を
経て上面に沿うように屈曲させる工程とを含み、前記各
リードフレームのフォーミング時において、前記ペレッ
トの上面に接続されるリードフレームのリードが、前記
パッケージの上面から取り出されるように曲げ加工し、
前記ペレットの下面に接続されるリードフレームのリー
ドが、前記パッケージの底面から取り出されるように曲
げ加工しておくことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322026A JP2998726B2 (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322026A JP2998726B2 (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145356A JPH11145356A (ja) | 1999-05-28 |
| JP2998726B2 true JP2998726B2 (ja) | 2000-01-11 |
Family
ID=18139102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322026A Expired - Lifetime JP2998726B2 (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998726B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10025774A1 (de) | 2000-05-26 | 2001-12-06 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement mit Oberflächenmetallisierung |
| JP7238277B2 (ja) * | 2018-06-14 | 2023-03-14 | 富士電機株式会社 | 半導体装置、リードフレーム及び半導体装置の製造方法 |
-
1997
- 1997-11-10 JP JP9322026A patent/JP2998726B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145356A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834691A (en) | Lead frame, its use in the fabrication of resin-encapsulated semiconductor device | |
| JP2599748Y2 (ja) | リード露出型半導体パッケージ | |
| US6703696B2 (en) | Semiconductor package | |
| US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
| JP2907802B2 (ja) | ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ | |
| JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3680092B2 (ja) | スタックパッケージ | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US5471088A (en) | Semiconductor package and method for manufacturing the same | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH0546045U (ja) | 半導体パツケージ | |
| JP2000188366A (ja) | 半導体装置 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0722568A (ja) | 半導体装置およびその製造方法 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| KR19980055817A (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| CA2350057A1 (en) | Planarized plastic modules for integrated circuits | |
| JP2998726B2 (ja) | 半導体装置及びその製造方法 | |
| JP2981194B2 (ja) | 半導体チップパッケージ | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JPH0332048A (ja) | 半導体装置 |