JP2995833B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP2995833B2 JP2995833B2 JP2257653A JP25765390A JP2995833B2 JP 2995833 B2 JP2995833 B2 JP 2995833B2 JP 2257653 A JP2257653 A JP 2257653A JP 25765390 A JP25765390 A JP 25765390A JP 2995833 B2 JP2995833 B2 JP 2995833B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- temperature
- oxidation
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜半導体装置の製造方法に関わり、特
に、絶縁ゲート型電界効果トランジスタあるいはTFT（T
hin Film Transistor）のゲート絶縁膜の形成方法に
関する。
に、絶縁ゲート型電界効果トランジスタあるいはTFT（T
hin Film Transistor）のゲート絶縁膜の形成方法に
関する。
［従来の技術］ 近年、SOI（Silicon On Insulator）あるいは、三
次元ICや、大型液晶表示パネルや、高速で高解像度の密
着型イメージセンサ等へのニーズが高まるにつれて、絶
縁性非晶質材料上に、高性能な薄膜半導体装置を実現す
る技術が重要になってきた。さらに、低温で良質のゲー
ト絶縁膜を形成する技術も重要となってきている。ゲー
ト絶縁膜としては酸化膜（SiO2）が一般的に用いられて
いる。酸化膜形成方法としては、熱酸化法や、CVD法
や、光CVD法や、プラズマCVD法や、陽極酸化法や、高圧
酸化法等の方法がある。以上の方法の中で、熱酸化法に
よって形成されたシリコン酸化膜界面の電気的特性が最
も優れている。熱酸化法は、900〜1200℃程度の高温プ
ロセスであるため、（１）安価なガラス基板上に素子を
形成できない。（２）不純物の横拡散。（３）三次元IC
では下層部の素子に悪影響（不純物の拡散など）を与え
る。（４）poly−Siの熱酸化膜は絶縁耐圧が不十分で界
面準位密度が大きい。（５）Si/SiO2界面に大きな応力
がかかる等の問題がある。
次元ICや、大型液晶表示パネルや、高速で高解像度の密
着型イメージセンサ等へのニーズが高まるにつれて、絶
縁性非晶質材料上に、高性能な薄膜半導体装置を実現す
る技術が重要になってきた。さらに、低温で良質のゲー
ト絶縁膜を形成する技術も重要となってきている。ゲー
ト絶縁膜としては酸化膜（SiO2）が一般的に用いられて
いる。酸化膜形成方法としては、熱酸化法や、CVD法
や、光CVD法や、プラズマCVD法や、陽極酸化法や、高圧
酸化法等の方法がある。以上の方法の中で、熱酸化法に
よって形成されたシリコン酸化膜界面の電気的特性が最
も優れている。熱酸化法は、900〜1200℃程度の高温プ
ロセスであるため、（１）安価なガラス基板上に素子を
形成できない。（２）不純物の横拡散。（３）三次元IC
では下層部の素子に悪影響（不純物の拡散など）を与え
る。（４）poly−Siの熱酸化膜は絶縁耐圧が不十分で界
面準位密度が大きい。（５）Si/SiO2界面に大きな応力
がかかる等の問題がある。
［発明が解決しようとする課題］ 従来の熱酸化法では、基板を酸化炉に挿入するとき
に、該基板の昇温速度の制御はされていなかった。所定
の酸化温度例えば1000℃の熱酸化を行なう場合には、基
板は室温から1000℃に設定された酸化炉の中にいきなり
挿入されていた。そのため、酸化膜は急激に成長してい
た。酸化の初期は特に酸化速度が増速されることが知ら
れている。従って、従来の熱酸化法で形成された酸化膜
は、非常に大きな歪を有し、界面準位密度が高いという
ような問題点がある。さらに、ゲート絶縁耐圧が低く信
頼性にも悪影響を与えるという問題点がある。この様な
ゲート酸化膜を用いて薄膜トランジスタ等の半導体装置
を作製した場合、そのオン電流や易動度は小さくなり、
スレッシュホルド電圧（Vth）やオフ電流は大きくなる
という問題点がある。
に、該基板の昇温速度の制御はされていなかった。所定
の酸化温度例えば1000℃の熱酸化を行なう場合には、基
板は室温から1000℃に設定された酸化炉の中にいきなり
挿入されていた。そのため、酸化膜は急激に成長してい
た。酸化の初期は特に酸化速度が増速されることが知ら
れている。従って、従来の熱酸化法で形成された酸化膜
は、非常に大きな歪を有し、界面準位密度が高いという
ような問題点がある。さらに、ゲート絶縁耐圧が低く信
頼性にも悪影響を与えるという問題点がある。この様な
ゲート酸化膜を用いて薄膜トランジスタ等の半導体装置
を作製した場合、そのオン電流や易動度は小さくなり、
スレッシュホルド電圧（Vth）やオフ電流は大きくなる
という問題点がある。
本発明は、この様な問題点を解決し、熱酸化法によ
り、優れたゲート酸化膜を形成して良好なトランジスタ
特性を有する薄膜トランジスタ等の薄膜半導体装置を実
現することを目的としている。
り、優れたゲート酸化膜を形成して良好なトランジスタ
特性を有する薄膜トランジスタ等の薄膜半導体装置を実
現することを目的としている。
［課題を解決するための手段］ 本発明は、熱酸化法により形成されたゲート絶縁膜を
有する薄膜半導体装置の製造方法において、シリコン薄
膜が形成された基板を酸化炉に挿入し、前記酸化炉を20
℃／分以下の昇温速度で昇温させて、前記シリコン薄膜
を酸化させてゲート絶縁膜を形成する工程を有すること
を特徴とする。
有する薄膜半導体装置の製造方法において、シリコン薄
膜が形成された基板を酸化炉に挿入し、前記酸化炉を20
℃／分以下の昇温速度で昇温させて、前記シリコン薄膜
を酸化させてゲート絶縁膜を形成する工程を有すること
を特徴とする。
［実施例］ 薄膜トランジスタに本発明を応用した場合を例として
実施例を説明する。第１図は、本発明の実施例における
薄膜トランジスタの製造方法を示す工程断面図である。
実施例を説明する。第１図は、本発明の実施例における
薄膜トランジスタの製造方法を示す工程断面図である。
絶縁性非晶質材料上に、非単結晶半導体薄膜を成膜す
る。前記絶縁性非晶質材料としては、石英基板、ガラス
基板、窒化膜あるいはSiO2膜等が用いられる。石英基板
を用いる場合はプロセス温度は1200℃程度まで許容され
るが、ガラス基板を用いる場合は、600℃以下の低温プ
ロセスに制限される。また、不純物の放出拡散を抑える
ために酸化膜あるいは窒素化膜を堆積させた石英基板や
ガラス基板を用いる場合もある。本発明は、石英基板を
用い、前記非単結晶半導体薄膜としてSi薄膜を用いた場
合を実施例として説明する。プラズマCVD装置を用い、
第１図（ａ）に示すように石英基板１−１上に、SiH4と
H2の混合ガスを、13.56MHzの高周波グロー放電により分
解させて非晶質Si膜１−２を堆積させる。前記混合ガス
のSiH4分圧は10〜20％、デポ中の内圧は0.5〜1.5torr程
度である。基板温度は250℃以下、180℃程度が適してい
る。赤外吸収測定より結合水素量を求めたところ約8ato
mic％であった。
る。前記絶縁性非晶質材料としては、石英基板、ガラス
基板、窒化膜あるいはSiO2膜等が用いられる。石英基板
を用いる場合はプロセス温度は1200℃程度まで許容され
るが、ガラス基板を用いる場合は、600℃以下の低温プ
ロセスに制限される。また、不純物の放出拡散を抑える
ために酸化膜あるいは窒素化膜を堆積させた石英基板や
ガラス基板を用いる場合もある。本発明は、石英基板を
用い、前記非単結晶半導体薄膜としてSi薄膜を用いた場
合を実施例として説明する。プラズマCVD装置を用い、
第１図（ａ）に示すように石英基板１−１上に、SiH4と
H2の混合ガスを、13.56MHzの高周波グロー放電により分
解させて非晶質Si膜１−２を堆積させる。前記混合ガス
のSiH4分圧は10〜20％、デポ中の内圧は0.5〜1.5torr程
度である。基板温度は250℃以下、180℃程度が適してい
る。赤外吸収測定より結合水素量を求めたところ約8ato
mic％であった。
続いて、該非晶質Si膜を、400℃〜500℃で熱処理して
水素を放出させる。この工程は、水素の爆発的な脱離を
防ぐことを目的としている。
水素を放出させる。この工程は、水素の爆発的な脱離を
防ぐことを目的としている。
次に、前記非晶質薄膜１−２を固相成長させる。固相
成長方法は、石英管による炉アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる。１×10-6から１×10
-10Torrの高真空雰囲気でアニールを行ってもよい。固
相成長アニール温度は500℃〜700℃とする。この様な低
温アニールでは選択的に、結晶成長の活性化エネルギー
の小さな結晶方位を持つ結晶粒のみが成長し、しかもゆ
っくりと大きく成長する。発明者の実験において、アニ
ール温度600℃、アニール時間16時間の固相成長により
２μｍ以上の大粒径シリコン薄膜が得られている。第１
図（ｂ）において、１−３は固相成長シリコン薄膜を示
している。固相成長法の変わりにレーザーアニール法を
用いてもなんら問題はない。
成長方法は、石英管による炉アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる。１×10-6から１×10
-10Torrの高真空雰囲気でアニールを行ってもよい。固
相成長アニール温度は500℃〜700℃とする。この様な低
温アニールでは選択的に、結晶成長の活性化エネルギー
の小さな結晶方位を持つ結晶粒のみが成長し、しかもゆ
っくりと大きく成長する。発明者の実験において、アニ
ール温度600℃、アニール時間16時間の固相成長により
２μｍ以上の大粒径シリコン薄膜が得られている。第１
図（ｂ）において、１−３は固相成長シリコン薄膜を示
している。固相成長法の変わりにレーザーアニール法を
用いてもなんら問題はない。
次に前記固相成長シリコン薄膜１−３をフォトリソグ
ラフィ法によりパターニングして第１図（ｃ）に示すよ
うに島状にする。
ラフィ法によりパターニングして第１図（ｃ）に示すよ
うに島状にする。
次に熱酸化法によって第１図（ｄ）に示されているよ
うに、ゲート酸化膜１−４を形成する。該熱酸化法には
乾燥酸素雰囲気中で行なわれるdry酸化法と水蒸気等を
混入して行なわれるwet酸化法とがある。dry酸化法は酸
化温度は1000℃以上と高いが膜質が優れている。wet酸
化法は800℃以下の低温でも大きな酸化速度で酸化する
ことができる。本発明では両方法とも問題なく用いるこ
とができる。ここではdry酸化法を用いて実施例を説明
する。
うに、ゲート酸化膜１−４を形成する。該熱酸化法には
乾燥酸素雰囲気中で行なわれるdry酸化法と水蒸気等を
混入して行なわれるwet酸化法とがある。dry酸化法は酸
化温度は1000℃以上と高いが膜質が優れている。wet酸
化法は800℃以下の低温でも大きな酸化速度で酸化する
ことができる。本発明では両方法とも問題なく用いるこ
とができる。ここではdry酸化法を用いて実施例を説明
する。
本発明による酸化方法の第１の実施例を第２図に示
す。これは酸化炉の昇温カーブを示す図である。縦軸は
酸化炉温度、横軸はプロセス時間を示している。試料で
あるシリコン薄膜１−３の付いた基板の挿入を時間t0か
ら開始する。酸化炉中には高純度の乾燥酸素ガスが導入
されている。Taは挿入酸化炉温度を示している。例えば
Taを600℃という低温に設定する。時間t1に前記基板が
酸化炉中央に到着する。このとき、基板表面の昇温速度
が20℃／分と成るように前記基板の挿入速度を設定す
る。酸化炉の入口から中央までの距離が43cmの場合には
前記挿入速度を100mm/分以下に設定すると基板表面の昇
温速度は20℃／分以下となった。。熱電対で調べてみた
ところ、充分追従していた。次に、酸化炉温度を20℃／
分以下の昇温速度で所定の酸化温度Tbまで昇温させる。
dry酸化の場合、Tbは通常900℃以上に設定されるが、そ
れよりも低い温度でもよい。酸化の初期には酸化速度が
増速されるので600℃という低温で挿入されてもシリコ
ン薄膜はゆっくりと酸化される。酸化炉温度を昇温させ
ることによって、基板表面は時間t2に所定の酸化温度Tb
に達している。Tb＝1150℃では非常に優れたゲート酸化
膜が形成された。本発明の主旨とするところは、前記酸
化温度よりも前記挿入酸化炉温度のほうが低いと言うこ
とである。つまり、Tb＞Taである。基板温度がTbに達し
たところで、酸化炉温度を一定に保ち、所定の酸化膜厚
を形成するために時間t3を設定して酸化処理をする。時
間t3において、酸化炉内に導入するガスを酸素ガスから
窒素ガスに切り換える。時間t4までは窒素アニールであ
るが、これは必ずしも必要ではない。最後に基板を取り
出す際に、基板の急冷による欠陥の発生を防ぐために時
間t5までかけてゆっくりと降温させる。このときの降温
速度は前記昇温速度よりも小さくすることが望ましい。
す。これは酸化炉の昇温カーブを示す図である。縦軸は
酸化炉温度、横軸はプロセス時間を示している。試料で
あるシリコン薄膜１−３の付いた基板の挿入を時間t0か
ら開始する。酸化炉中には高純度の乾燥酸素ガスが導入
されている。Taは挿入酸化炉温度を示している。例えば
Taを600℃という低温に設定する。時間t1に前記基板が
酸化炉中央に到着する。このとき、基板表面の昇温速度
が20℃／分と成るように前記基板の挿入速度を設定す
る。酸化炉の入口から中央までの距離が43cmの場合には
前記挿入速度を100mm/分以下に設定すると基板表面の昇
温速度は20℃／分以下となった。。熱電対で調べてみた
ところ、充分追従していた。次に、酸化炉温度を20℃／
分以下の昇温速度で所定の酸化温度Tbまで昇温させる。
dry酸化の場合、Tbは通常900℃以上に設定されるが、そ
れよりも低い温度でもよい。酸化の初期には酸化速度が
増速されるので600℃という低温で挿入されてもシリコ
ン薄膜はゆっくりと酸化される。酸化炉温度を昇温させ
ることによって、基板表面は時間t2に所定の酸化温度Tb
に達している。Tb＝1150℃では非常に優れたゲート酸化
膜が形成された。本発明の主旨とするところは、前記酸
化温度よりも前記挿入酸化炉温度のほうが低いと言うこ
とである。つまり、Tb＞Taである。基板温度がTbに達し
たところで、酸化炉温度を一定に保ち、所定の酸化膜厚
を形成するために時間t3を設定して酸化処理をする。時
間t3において、酸化炉内に導入するガスを酸素ガスから
窒素ガスに切り換える。時間t4までは窒素アニールであ
るが、これは必ずしも必要ではない。最後に基板を取り
出す際に、基板の急冷による欠陥の発生を防ぐために時
間t5までかけてゆっくりと降温させる。このときの降温
速度は前記昇温速度よりも小さくすることが望ましい。
本発明による第２の酸化方法の実施例を第３図に示
す。これは、第２図で説明した方法において挿入酸化炉
温度をTaからTcに高くした実施例である（Ta＜Tc）。例
えば、挿入酸化炉温度を600℃から900℃に高めることに
よって、初期的な酸化が進むことになる。
す。これは、第２図で説明した方法において挿入酸化炉
温度をTaからTcに高くした実施例である（Ta＜Tc）。例
えば、挿入酸化炉温度を600℃から900℃に高めることに
よって、初期的な酸化が進むことになる。
本発明による第３の酸化方法の実施例を第４図に示
す。これは第３図で説明した方法において酸化炉の昇温
速度を小さくした実施例である。昇温速度を20℃／分か
ら２℃／分にすることにより昇温に要する時間は10倍に
増加する。従って、比較的低温での処理時間が長くなる
ので固相成長の効果が現われシリコンの結晶粒径が大き
くなる。
す。これは第３図で説明した方法において酸化炉の昇温
速度を小さくした実施例である。昇温速度を20℃／分か
ら２℃／分にすることにより昇温に要する時間は10倍に
増加する。従って、比較的低温での処理時間が長くなる
ので固相成長の効果が現われシリコンの結晶粒径が大き
くなる。
従来の酸化方法を第５図に示す。酸化炉温度は常に所
定の酸化温度Tbに設定されていた。そしてこの酸化炉の
中にシリコン薄膜を一気に挿入していた。従って、基板
表面の温度は基板の挿入速度でしか制御できなかった。
この時のシリコン薄膜表面の昇温速度を測定したとこ
ろ、約36℃／分であった。この従来の酸化方法によって
形成されたゲート酸化膜を有する薄膜トランジスタの電
界効果易動度は10cm2/V・ｓ以下という小さな値であっ
た。またオフ電流はドレイン電圧５ボルトで約50pAと大
きかった。つまり、36℃／分の昇温速度による酸化方法
では充分な特性が得られない。
定の酸化温度Tbに設定されていた。そしてこの酸化炉の
中にシリコン薄膜を一気に挿入していた。従って、基板
表面の温度は基板の挿入速度でしか制御できなかった。
この時のシリコン薄膜表面の昇温速度を測定したとこ
ろ、約36℃／分であった。この従来の酸化方法によって
形成されたゲート酸化膜を有する薄膜トランジスタの電
界効果易動度は10cm2/V・ｓ以下という小さな値であっ
た。またオフ電流はドレイン電圧５ボルトで約50pAと大
きかった。つまり、36℃／分の昇温速度による酸化方法
では充分な特性が得られない。
この様にして酸化工程が終了する。薄膜トランジスタ
の作製工程を説明するために再び第１図に戻って説明す
る。第１図（ｅ）に示されるように、ゲート電極１−５
を形成する。該ゲート電極材料としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニュウムやクロムなどのような金属膜、あるいはITOやS
nO2などのような透明性導電膜などを用いることができ
る。成膜方法としては、CVD法、スパッタ法、真空蒸着
法、プラズマCVD法等の方法がある。ドープａ−Si:Hの
固相成長による低抵抗シリコン薄膜も利用できる。ここ
での詳しい説明は省略する。
の作製工程を説明するために再び第１図に戻って説明す
る。第１図（ｅ）に示されるように、ゲート電極１−５
を形成する。該ゲート電極材料としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニュウムやクロムなどのような金属膜、あるいはITOやS
nO2などのような透明性導電膜などを用いることができ
る。成膜方法としては、CVD法、スパッタ法、真空蒸着
法、プラズマCVD法等の方法がある。ドープａ−Si:Hの
固相成長による低抵抗シリコン薄膜も利用できる。ここ
での詳しい説明は省略する。
続いて第１図（ｆ）に示すように、前記ゲート電極１
−５をマスクとして不純物をイオン注入し、自己整合的
にソース領域１−６およびドレイン領域１−７を形成す
る。前記不純物としては、Nchトランジスタを作製する
場合はP+あるいはAs+を用い、Pchトランジスタを作製す
る場合はB+等を用いる。不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法あるいはプラズ
マドーピング法あるいはイオンシャワー法などの方法が
ある。１−８で示される矢印は不純物のイオンビームを
表している。前記絶縁性非晶質材料１−１として石英基
板を用いた場合には熱拡散法を使うことができる。不純
物濃度は、１×1015から１×20cm-3程度とする。前記ゲ
ート酸化膜１−４の膜厚が例えば1200Åの場合、リンイ
オンは80〜120keV程度、ボロンイオンは30〜80keV程度
の加速電圧でイオン注入する。
−５をマスクとして不純物をイオン注入し、自己整合的
にソース領域１−６およびドレイン領域１−７を形成す
る。前記不純物としては、Nchトランジスタを作製する
場合はP+あるいはAs+を用い、Pchトランジスタを作製す
る場合はB+等を用いる。不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法あるいはプラズ
マドーピング法あるいはイオンシャワー法などの方法が
ある。１−８で示される矢印は不純物のイオンビームを
表している。前記絶縁性非晶質材料１−１として石英基
板を用いた場合には熱拡散法を使うことができる。不純
物濃度は、１×1015から１×20cm-3程度とする。前記ゲ
ート酸化膜１−４の膜厚が例えば1200Åの場合、リンイ
オンは80〜120keV程度、ボロンイオンは30〜80keV程度
の加速電圧でイオン注入する。
続いて第１図（ｇ）に示されるように、層間絶縁膜１
−９を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
−９を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
ここで、水素プラズマ法、あるいは水素イオン注入
後、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面ある
いはシリコン膜中の結晶粒界に存在するダングリングボ
ンドなどの欠陥が不活性化され、電気的特性が飛躍的に
改善される。この様な水素化工程は、層間絶縁膜１−９
を積層する前におこなってもよい。
後、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面ある
いはシリコン膜中の結晶粒界に存在するダングリングボ
ンドなどの欠陥が不活性化され、電気的特性が飛躍的に
改善される。この様な水素化工程は、層間絶縁膜１−９
を積層する前におこなってもよい。
次に第１図（ｈ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極１−10およびドレイン電極１−
11とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極１−10およびドレイン電極１−
11とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
本発明の酸化方法によって作製された薄膜トランジス
タの電界効果易動度は20〜30cm2/V・ｓとなり従来方法
に比べて２〜３倍に改善された。さらに、ドレイン電圧
５ボルトの時のオフ電流は約5pAと１桁小さくなった。
タの電界効果易動度は20〜30cm2/V・ｓとなり従来方法
に比べて２〜３倍に改善された。さらに、ドレイン電圧
５ボルトの時のオフ電流は約5pAと１桁小さくなった。
従来、固相成長法により、２μｍ以上という大きな結
晶粒径を有するシリコン薄膜を用いていたが、酸化工程
において、1000℃以上の酸化炉に一気に挿入していたの
で形成されたゲート酸化膜は非常に大きな歪を有し、Si
/SiO2界面の界面準位は非常に大きかった。そのため、
従来方法で作製された薄膜トランジスタは大粒径のシリ
コン薄膜を用いているにもかかわらず、そのオフ電流は
大きく、オン電流は小さかった。さらに、Vthも大きか
った。界面特性も悪いので信頼性が低かった。電界効果
易動度は大きくても10cm2/V・ｓ程度と小さかった。さ
らにオフ電流はドレイン電圧５ボルトの時に約50pAと大
きかった。
晶粒径を有するシリコン薄膜を用いていたが、酸化工程
において、1000℃以上の酸化炉に一気に挿入していたの
で形成されたゲート酸化膜は非常に大きな歪を有し、Si
/SiO2界面の界面準位は非常に大きかった。そのため、
従来方法で作製された薄膜トランジスタは大粒径のシリ
コン薄膜を用いているにもかかわらず、そのオフ電流は
大きく、オン電流は小さかった。さらに、Vthも大きか
った。界面特性も悪いので信頼性が低かった。電界効果
易動度は大きくても10cm2/V・ｓ程度と小さかった。さ
らにオフ電流はドレイン電圧５ボルトの時に約50pAと大
きかった。
本発明においては、所定の酸化温度よりも低い温度に
設定しておいた酸化炉に基板をある挿入速度で挿入す
る。そして、炉内に基板がセットされたところから所定
の酸化温度に、ある昇温速度で昇温させる。さらに、基
板表面の昇温速度が20℃／分以下になるように前記挿入
速度及び昇温速度を制御する。従って、酸化反応はゆっ
くり進み、歪が非常に少なく、Si/SiO2界面特性の優れ
たゲート酸化膜が形成される。酸化膜及び界面特性を制
御するパラメーターとして、従来の条件に加えて、酸化
炉の昇温速度というパラメーターが新たに加わったの
で、従来に比べてより緻密にゲート酸化膜の特性を制御
することが可能になった。さらに600℃程度の低温から
の処理ができるので、シリコン薄膜は酸化されると同時
に固相成長の効果により、欠陥が少なく結晶粒径の大き
なシリコン薄膜となる。はじめから多結晶薄膜として堆
積させられたシリコン膜の場合には固相成長の効果はあ
まり期待できないが、実施例で述べたようにはじめは非
晶質薄膜として堆積させられたシリコン膜を用いれば固
相成長の大きな効果が期待される。もちろん多結晶シリ
コン薄膜を本発明に応用してもなんら問題はない。
設定しておいた酸化炉に基板をある挿入速度で挿入す
る。そして、炉内に基板がセットされたところから所定
の酸化温度に、ある昇温速度で昇温させる。さらに、基
板表面の昇温速度が20℃／分以下になるように前記挿入
速度及び昇温速度を制御する。従って、酸化反応はゆっ
くり進み、歪が非常に少なく、Si/SiO2界面特性の優れ
たゲート酸化膜が形成される。酸化膜及び界面特性を制
御するパラメーターとして、従来の条件に加えて、酸化
炉の昇温速度というパラメーターが新たに加わったの
で、従来に比べてより緻密にゲート酸化膜の特性を制御
することが可能になった。さらに600℃程度の低温から
の処理ができるので、シリコン薄膜は酸化されると同時
に固相成長の効果により、欠陥が少なく結晶粒径の大き
なシリコン薄膜となる。はじめから多結晶薄膜として堆
積させられたシリコン膜の場合には固相成長の効果はあ
まり期待できないが、実施例で述べたようにはじめは非
晶質薄膜として堆積させられたシリコン膜を用いれば固
相成長の大きな効果が期待される。もちろん多結晶シリ
コン薄膜を本発明に応用してもなんら問題はない。
非晶質絶縁基板上に結晶性の優れたシリコン薄膜を作
製することが可能になり、さらに優れたゲート酸化膜の
形成が可能になった。従って、薄膜トランジスタやSOI
技術の発展に大きく寄与するものである。フォト工程数
はまったく増えない。優れたシリコン薄膜が得られるの
にかかわらずコストアップとはならない。
製することが可能になり、さらに優れたゲート酸化膜の
形成が可能になった。従って、薄膜トランジスタやSOI
技術の発展に大きく寄与するものである。フォト工程数
はまったく増えない。優れたシリコン薄膜が得られるの
にかかわらずコストアップとはならない。
本発明によって得られたゲート酸化膜と大粒径多結晶
シリコン薄膜を用いて薄膜トランジスタを作成すると、
優れた特性が得られる。従来に比べて、薄膜トランジス
タのON電流は増大しOFF電流は小さくなる。またスレッ
シュホルド電圧も小さくなりトランジスタ特性が大きく
改善される。ＮチャネルとＰチャネルとの特性の不釣合
いさも改善される。電界効果易動度は、従来の10cm2/V
・ｓから約20〜30cm2/V・ｓに改善される。さらに、ド
レイン電圧５ボルトの時なオフ電流は、従来の50pAから
5pAに低減された。
シリコン薄膜を用いて薄膜トランジスタを作成すると、
優れた特性が得られる。従来に比べて、薄膜トランジス
タのON電流は増大しOFF電流は小さくなる。またスレッ
シュホルド電圧も小さくなりトランジスタ特性が大きく
改善される。ＮチャネルとＰチャネルとの特性の不釣合
いさも改善される。電界効果易動度は、従来の10cm2/V
・ｓから約20〜30cm2/V・ｓに改善される。さらに、ド
レイン電圧５ボルトの時なオフ電流は、従来の50pAから
5pAに低減された。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4サイズあるいはA3サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従っ
て、センサーチップの二本継ぎのような手数がかかり信
頼性の悪い技術を回避することができ、実装歩留りも向
上される。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4サイズあるいはA3サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従っ
て、センサーチップの二本継ぎのような手数がかかり信
頼性の悪い技術を回避することができ、実装歩留りも向
上される。
石英基板やガラス基板だけではなく、サファイア基板
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
以上薄膜トランジスタを例として説明したが、バイポ
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
本発明によれば、20℃／分以下の昇温速度に制御する
ことにより、酸化反応はゆっくり進み、歪みが非常に少
なく、Si/SiO2界面特性の優れたゲート酸化膜を形成す
ることができる。
ことにより、酸化反応はゆっくり進み、歪みが非常に少
なく、Si/SiO2界面特性の優れたゲート酸化膜を形成す
ることができる。
第１図（ａ）から（ｈ）は、本発明の実施例を示す薄膜
トランジスタの工程断面図である。 第２図は、本発明の第１の酸化方法における酸化炉の昇
温曲線を示す図である。縦軸は酸化炉温度、横軸はプロ
セス温度を示している。 第３図は、本発明の第２の酸化方法における酸化炉の昇
温曲線を示す図である。 縦軸は酸化炉温度、横軸はプロセス温度を示している。 第４図は、本発明の第３の酸化方法における酸化炉の昇
温曲線を示す図である。 縦軸は酸化炉温度、横軸はプロセス温度を示している。 第５図は、従来の酸化方法における酸化炉の昇温曲線を
示す図である。 縦軸は酸化炉温度、横軸はプロセス温度を示している。 １−1;絶縁性非晶質材料 １−2;非晶質Si膜 １−3;固相成長させたSi膜 １−4;ゲート酸化膜
トランジスタの工程断面図である。 第２図は、本発明の第１の酸化方法における酸化炉の昇
温曲線を示す図である。縦軸は酸化炉温度、横軸はプロ
セス温度を示している。 第３図は、本発明の第２の酸化方法における酸化炉の昇
温曲線を示す図である。 縦軸は酸化炉温度、横軸はプロセス温度を示している。 第４図は、本発明の第３の酸化方法における酸化炉の昇
温曲線を示す図である。 縦軸は酸化炉温度、横軸はプロセス温度を示している。 第５図は、従来の酸化方法における酸化炉の昇温曲線を
示す図である。 縦軸は酸化炉温度、横軸はプロセス温度を示している。 １−1;絶縁性非晶質材料 １−2;非晶質Si膜 １−3;固相成長させたSi膜 １−4;ゲート酸化膜
Claims (1)
- 【請求項１】熱酸化法により形成されたゲート絶縁膜を
有する薄膜半導体装置の製造方法において、 シリコン薄膜が形成された基板を酸化炉に挿入し、前記
酸化炉を20℃／分以下の昇温速度で昇温させて、前記シ
リコン薄膜を酸化させてゲート絶縁膜を形成する工程を
有することを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257653A JP2995833B2 (ja) | 1990-09-27 | 1990-09-27 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257653A JP2995833B2 (ja) | 1990-09-27 | 1990-09-27 | 薄膜半導体装置の製造方法 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18664199A Division JP3185790B2 (ja) | 1999-06-30 | 1999-06-30 | 薄膜半導体装置の製造方法 |
| JP18664099A Division JP3185789B2 (ja) | 1999-06-30 | 1999-06-30 | 薄膜半導体装置の製造方法 |
| JP18663999A Division JP2988483B1 (ja) | 1999-06-30 | 1999-06-30 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134869A JPH04134869A (ja) | 1992-05-08 |
| JP2995833B2 true JP2995833B2 (ja) | 1999-12-27 |
Family
ID=17309240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257653A Expired - Lifetime JP2995833B2 (ja) | 1990-09-27 | 1990-09-27 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995833B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3637069B2 (ja) | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8528202B2 (en) | 2004-03-04 | 2013-09-10 | Sankyo Kasei Co., Ltd. | Method for manufacturing a three dimensional circuit board |
-
1990
- 1990-09-27 JP JP2257653A patent/JP2995833B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134869A (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0598410B1 (en) | A method of manufacturing a semiconductor device | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
| JP3362467B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3185790B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2988483B1 (ja) | 薄膜半導体装置の製造方法 | |
| JP3185789B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0845867A (ja) | 半導体装置の製造方法および表示装置 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| KR0178489B1 (ko) | 반도체 장치 제작에서의 도펀트 활성화 방법 | |
| JP2003115498A (ja) | 薄膜半導体装置の製造方法及びアクティブマトリクス型液晶表示装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2805830B2 (ja) | 半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |