JP2992158B2 - ２端子サージ防護素子及び多線防護方法 - Google Patents
２端子サージ防護素子及び多線防護方法Info
- Publication number
- JP2992158B2 JP2992158B2 JP4023382A JP2338292A JP2992158B2 JP 2992158 B2 JP2992158 B2 JP 2992158B2 JP 4023382 A JP4023382 A JP 4023382A JP 2338292 A JP2338292 A JP 2338292A JP 2992158 B2 JP2992158 B2 JP 2992158B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- surge
- surge protection
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は通信回路などの弱電回路
のサージ防護に好適な２端子サージ防護素子に関するも
のである。
のサージ防護に好適な２端子サージ防護素子に関するも
のである。
【０００２】
【従来の技術】通信回路などの弱電回路をサージから防
護する手段として、小型安価で高速動作のサイリスタ型
２端子サージ防護素子、例えば図６（ａ）の断面図に示
すＰ1Ｎ2 Ｐ3 Ｎ4 の４層構造よりなる素子、或いは図
６（ｂ）の断面図に示す図６（ａ）の構成においてＮ2
層の一部をＰ1 層を貫通して表面に露呈させ、かつＰ1
層と短絡された構造をもつ、図６（ｃ）に示すような電
圧−電流特性をもつ、ＶBO点弧の片方向サージ素子がよ
く用いられ知られている。このサージ防護素子によるサ
ージ防護は、図７（ａ）に示す回路図のように素子Ｚを
被防護回路Ｇと並列に線路ＬＩ1 ，ＬＩ2 に接続して行
われる。また両方向サージＳに対しては図７（ｂ）に示
す回路図のように、ダイオードブリッジ回路ＤＢを介し
て被防護機器Ｇが接続された線路ＬＩ1 ，ＬＩ2 間に接
続して行われる。また更にＬＩ1 〜ＬＩN のＮ個の線路
を持つ回路における正負両方向サージに対しては、図７
（ｃ）に示す回路図のように、線路ＬＩ1 〜ＬＩN にそ
れぞれダイオードＤ1 ，Ｄ2 を介して１個のサージ防護
素子Ｚを共通に接続して保護が行われる。即ち線路に侵
入したサージ電圧Ｓが素子Ｚの耐圧ＶBOを越えたときサ
ージ防護素子Ｚがターンオンし、これにより素子Ｚに電
流を流して、被防護回路Ｇに耐圧ＶBO以上の電圧が侵入
しないように働いて保護を行うものである。なお実際に
はサージ電圧Ｓの立上り速度ｄＶ／ｄｔが大きいとき
は、後述するように耐圧ＶBOより大きい動作電圧ＶCLに
おいてターンオンする。そしてサージが通過してサージ
防護素子Ｚを流れる電流が減少して保持電流ＩH を下廻
ると、線路インピーダンスＲとバイアス電圧Ｅによる続
流を遮断して通常状態に復帰して次のサージに備える動
作を行う。
護する手段として、小型安価で高速動作のサイリスタ型
２端子サージ防護素子、例えば図６（ａ）の断面図に示
すＰ1Ｎ2 Ｐ3 Ｎ4 の４層構造よりなる素子、或いは図
６（ｂ）の断面図に示す図６（ａ）の構成においてＮ2
層の一部をＰ1 層を貫通して表面に露呈させ、かつＰ1
層と短絡された構造をもつ、図６（ｃ）に示すような電
圧−電流特性をもつ、ＶBO点弧の片方向サージ素子がよ
く用いられ知られている。このサージ防護素子によるサ
ージ防護は、図７（ａ）に示す回路図のように素子Ｚを
被防護回路Ｇと並列に線路ＬＩ1 ，ＬＩ2 に接続して行
われる。また両方向サージＳに対しては図７（ｂ）に示
す回路図のように、ダイオードブリッジ回路ＤＢを介し
て被防護機器Ｇが接続された線路ＬＩ1 ，ＬＩ2 間に接
続して行われる。また更にＬＩ1 〜ＬＩN のＮ個の線路
を持つ回路における正負両方向サージに対しては、図７
（ｃ）に示す回路図のように、線路ＬＩ1 〜ＬＩN にそ
れぞれダイオードＤ1 ，Ｄ2 を介して１個のサージ防護
素子Ｚを共通に接続して保護が行われる。即ち線路に侵
入したサージ電圧Ｓが素子Ｚの耐圧ＶBOを越えたときサ
ージ防護素子Ｚがターンオンし、これにより素子Ｚに電
流を流して、被防護回路Ｇに耐圧ＶBO以上の電圧が侵入
しないように働いて保護を行うものである。なお実際に
はサージ電圧Ｓの立上り速度ｄＶ／ｄｔが大きいとき
は、後述するように耐圧ＶBOより大きい動作電圧ＶCLに
おいてターンオンする。そしてサージが通過してサージ
防護素子Ｚを流れる電流が減少して保持電流ＩH を下廻
ると、線路インピーダンスＲとバイアス電圧Ｅによる続
流を遮断して通常状態に復帰して次のサージに備える動
作を行う。
【０００３】ところでこのような２端子サージ防護素子
により、よりよい防護を行うためには、次の条件を満足
させることが要求される。 遮断能力の向上のため、
保持電流ＩH と、回路インピーダンスＲとバイアス電圧
Ｅにより流れる電流Ｅ／Ｒの関係がＩH ＞Ｅ／Ｒを満足
するように保持電流ＩH を大にする。 サージ電流耐
量を大にする。 線路間に接続されるサージ防護素子
の静電容量を極力小として、線路に接続される静電容量
を極力小とし、これによる伝送信号の減衰による通信性
能の劣化を防ぐ。 サージ電圧の立上り速度が大きく
なることにより生ずる、耐圧（直流阻止電圧）ＶBOより
大となるサージ動作電圧ＶCLを小として、被防護回路Ｇ
に侵入するサージ電圧を極力小とする。即ち、耐圧ＶBO
は例えば前記図６（ａ）の構造において、構成トランジ
スタＮ4 Ｐ3 Ｎ2 及びＰ1 Ｎ2 Ｐ3 の電流増幅率をそれ
ぞれα1 ，α2 とし、接合Ｎ2，Ｐ3 単独の耐圧（ブレ
ークダウンボルテージ）をＶB とする。 ＶBO〜ＶB ｛１−（α1 ＋α2 ）｝1/n 但し、ｎ〜２〜６ また前記図６（ｂ）の構造では、 ＶBO〜ＶB （１−α1 ）1/n で近似される。そのためＶBO＜ＶB になっている。一方
例えば通常のサージ電圧の立上り速度であるｄＶ／ｄｔ
が１００Ｖμｓ程度になると、サージ動作電圧ＶCLはＶ
B に等しくなる。従って ＶCL（≒ＶB ）＞ＶB となり、よりよいサージ防護能力をもたせるためには、
極力ＶCL＝ＶBOとするのが望まれる。
により、よりよい防護を行うためには、次の条件を満足
させることが要求される。 遮断能力の向上のため、
保持電流ＩH と、回路インピーダンスＲとバイアス電圧
Ｅにより流れる電流Ｅ／Ｒの関係がＩH ＞Ｅ／Ｒを満足
するように保持電流ＩH を大にする。 サージ電流耐
量を大にする。 線路間に接続されるサージ防護素子
の静電容量を極力小として、線路に接続される静電容量
を極力小とし、これによる伝送信号の減衰による通信性
能の劣化を防ぐ。 サージ電圧の立上り速度が大きく
なることにより生ずる、耐圧（直流阻止電圧）ＶBOより
大となるサージ動作電圧ＶCLを小として、被防護回路Ｇ
に侵入するサージ電圧を極力小とする。即ち、耐圧ＶBO
は例えば前記図６（ａ）の構造において、構成トランジ
スタＮ4 Ｐ3 Ｎ2 及びＰ1 Ｎ2 Ｐ3 の電流増幅率をそれ
ぞれα1 ，α2 とし、接合Ｎ2，Ｐ3 単独の耐圧（ブレ
ークダウンボルテージ）をＶB とする。 ＶBO〜ＶB ｛１−（α1 ＋α2 ）｝1/n 但し、ｎ〜２〜６ また前記図６（ｂ）の構造では、 ＶBO〜ＶB （１−α1 ）1/n で近似される。そのためＶBO＜ＶB になっている。一方
例えば通常のサージ電圧の立上り速度であるｄＶ／ｄｔ
が１００Ｖμｓ程度になると、サージ動作電圧ＶCLはＶ
B に等しくなる。従って ＶCL（≒ＶB ）＞ＶB となり、よりよいサージ防護能力をもたせるためには、
極力ＶCL＝ＶBOとするのが望まれる。
【０００４】
【発明が解決しようとする課題】しかし以上のような諸
要求条件相互には、素子の設計上互いに酷しいトレード
オフの関係がある。例えば公知のように素子の縦構造、
即ちＰ1 Ｎ2 Ｐ3 Ｎ4 層の不純物濃度，厚さ等の選定に
より、構成トランジスタのα1 ，α2 等を小さくして、
耐圧ＶBOのＶB からの低下を減少させることができる
が、このようにするとサージ電流耐量の低下を招く。ま
た例えば通信性能の劣化防止のため、素子のもつ静電容
量を小にすると、ＶBOが高くなるなどのトレードオフ関
係を有し、従来の構造ではこれらのトレードオフ関係を
解消して前記条件のすべてを満足させることは容易では
ない。
要求条件相互には、素子の設計上互いに酷しいトレード
オフの関係がある。例えば公知のように素子の縦構造、
即ちＰ1 Ｎ2 Ｐ3 Ｎ4 層の不純物濃度，厚さ等の選定に
より、構成トランジスタのα1 ，α2 等を小さくして、
耐圧ＶBOのＶB からの低下を減少させることができる
が、このようにするとサージ電流耐量の低下を招く。ま
た例えば通信性能の劣化防止のため、素子のもつ静電容
量を小にすると、ＶBOが高くなるなどのトレードオフ関
係を有し、従来の構造ではこれらのトレードオフ関係を
解消して前記条件のすべてを満足させることは容易では
ない。
【０００５】
【発明の目的】本発明の目的は以上の諸要求のうち、特
にＶCL＝ＶBOの実現と保持電流ＩH の増大の実現を、他
の要求を犠牲にすることなく実現して、サージ防護性能
と、遮断性能を従来のものより向上できるようにした一
方向サージを対象とする２端子サージ防護素子の提示に
ある。
にＶCL＝ＶBOの実現と保持電流ＩH の増大の実現を、他
の要求を犠牲にすることなく実現して、サージ防護性能
と、遮断性能を従来のものより向上できるようにした一
方向サージを対象とする２端子サージ防護素子の提示に
ある。
【０００６】
【課題を解決するための本発明の手段】前記図７（ａ）
の回路は一方向のサージ対応であり、図７（ｂ）及び
（ｃ）の回路は両方向サージ対応であるが、ダイオード
によってサージ防護素子Ｚには一方向サージのみ印加さ
れる。従ってサージ防護素子Ｚの特性としては図６
（ｃ）の逆方向耐圧は不必要であるので、サージ防護素
子は逆導通型でよい。本発明はこのことを利用してなさ
れたもので、本発明の目的は図１（ａ）に示すようにＰ
1 Ｎ2 Ｐ3 Ｎ4 の４層構造からなり、Ｎ2 領域とＰ3 領
域の一部がそれぞれＰ1 領域とＮ4 領域を貫通して表裏
面に露呈し、かつこれらの露呈部分がそれぞれＰ1 領域
のＮ4 領域と金属電極Ｔ1 ，Ｔ2 により短絡された構造
Ｆ，Ｈをもつ構成とすると共に、貫通して表面と裏面に
露呈されたＦ，Ｈは、表面から裏面方向に透視した状態
で重なり合うことなく、かつＦとＨ相互間の距離が等し
くなるように配置することにより達成される。
の回路は一方向のサージ対応であり、図７（ｂ）及び
（ｃ）の回路は両方向サージ対応であるが、ダイオード
によってサージ防護素子Ｚには一方向サージのみ印加さ
れる。従ってサージ防護素子Ｚの特性としては図６
（ｃ）の逆方向耐圧は不必要であるので、サージ防護素
子は逆導通型でよい。本発明はこのことを利用してなさ
れたもので、本発明の目的は図１（ａ）に示すようにＰ
1 Ｎ2 Ｐ3 Ｎ4 の４層構造からなり、Ｎ2 領域とＰ3 領
域の一部がそれぞれＰ1 領域とＮ4 領域を貫通して表裏
面に露呈し、かつこれらの露呈部分がそれぞれＰ1 領域
のＮ4 領域と金属電極Ｔ1 ，Ｔ2 により短絡された構造
Ｆ，Ｈをもつ構成とすると共に、貫通して表面と裏面に
露呈されたＦ，Ｈは、表面から裏面方向に透視した状態
で重なり合うことなく、かつＦとＨ相互間の距離が等し
くなるように配置することにより達成される。
【０００７】
【作用】以上の構成とすることにより、以下の動作説明
が明らかなように、サージ防護素子の降伏がＰ1 領域と
Ｎ2 領域の接合Ｊ2 単独の降伏電圧ＶB できまる。従っ
て前記ＶBO＜ＶB ＝ＶCLの関係をなくして、耐圧ＶBOと
サージ動作電圧ＶCLの関係をＶBO＝ＶCLとすることがで
き、本発明の目的を達成できる。また表面の短絡構造Ｆ
と裏面の短絡構造Ｈを利用することにより、本発明の他
の目的である保持電流ＩH の増大を図ることができる。
以下その詳細を図１を用いて説明する。図１（ａ）にお
いて電圧印加の方向を金属電極Ｔ1 からＴ2 の方向とす
る。接合Ｊ2 が逆バイアスとなり、サージ電圧が接合Ｊ
2 の降伏電圧を越えると、電流Ｉが流れ始める。このＩ
の成分Ｉ1 ，Ｉ2 はそれぞれＮ2 領域とＰ3 領域の横方
向実効抵抗ＲN ，ＲP によって電圧降下を生じ、この電
圧降下が短絡構造Ｆ，Ｈより離れる程大になるように接
合Ｊ1 及びＪ3 を逆バイアスする。この順方向バイアス
電圧が電流の増加と共に増加し、接合Ｊ1 とＪ3 の順方
向立上り電圧を越えると、接合Ｊ1 とＪ3 を通って電流
が流れ始め、それぞれ正孔ｉｈ及び電子ｉｅの注入が生
じる。このため電流Ｉが大となると、サージ防護素子は
ターンオンして導通状態に移行する。このオン状態は正
孔ｉｈと電子ｉｅにより維持され、このオン状態は短絡
構造Ｆ，Ｈを除く全面積において行われる。このとき短
絡構造Ｆ，Ｈの近傍では注入キャリアの再結合を生じて
いるが、大電流（通常サージ電流の波高値は数１０〜数
１００Ａである）では再結合の影響は無視できる。続い
てオン電流が減少すると、再結合の影響が支配的とな
る。このためオン状態を維持できなくなって、ターンオ
フ動作が始まり、電流Ｉと保持電流ＩH がＩ＝ＩH にな
るとオフ状態に移行する。また金属電極Ｔ 2 からＴ 1 の
方向への電圧印加の場合には、単に接合Ｊ2 の順方向特
性を示すのみであるので、本発明サージ防護素子の電
圧，電流特性は図１（ｂ）に示すものとなる。
が明らかなように、サージ防護素子の降伏がＰ1 領域と
Ｎ2 領域の接合Ｊ2 単独の降伏電圧ＶB できまる。従っ
て前記ＶBO＜ＶB ＝ＶCLの関係をなくして、耐圧ＶBOと
サージ動作電圧ＶCLの関係をＶBO＝ＶCLとすることがで
き、本発明の目的を達成できる。また表面の短絡構造Ｆ
と裏面の短絡構造Ｈを利用することにより、本発明の他
の目的である保持電流ＩH の増大を図ることができる。
以下その詳細を図１を用いて説明する。図１（ａ）にお
いて電圧印加の方向を金属電極Ｔ1 からＴ2 の方向とす
る。接合Ｊ2 が逆バイアスとなり、サージ電圧が接合Ｊ
2 の降伏電圧を越えると、電流Ｉが流れ始める。このＩ
の成分Ｉ1 ，Ｉ2 はそれぞれＮ2 領域とＰ3 領域の横方
向実効抵抗ＲN ，ＲP によって電圧降下を生じ、この電
圧降下が短絡構造Ｆ，Ｈより離れる程大になるように接
合Ｊ1 及びＪ3 を逆バイアスする。この順方向バイアス
電圧が電流の増加と共に増加し、接合Ｊ1 とＪ3 の順方
向立上り電圧を越えると、接合Ｊ1 とＪ3 を通って電流
が流れ始め、それぞれ正孔ｉｈ及び電子ｉｅの注入が生
じる。このため電流Ｉが大となると、サージ防護素子は
ターンオンして導通状態に移行する。このオン状態は正
孔ｉｈと電子ｉｅにより維持され、このオン状態は短絡
構造Ｆ，Ｈを除く全面積において行われる。このとき短
絡構造Ｆ，Ｈの近傍では注入キャリアの再結合を生じて
いるが、大電流（通常サージ電流の波高値は数１０〜数
１００Ａである）では再結合の影響は無視できる。続い
てオン電流が減少すると、再結合の影響が支配的とな
る。このためオン状態を維持できなくなって、ターンオ
フ動作が始まり、電流Ｉと保持電流ＩH がＩ＝ＩH にな
るとオフ状態に移行する。また金属電極Ｔ 2 からＴ 1 の
方向への電圧印加の場合には、単に接合Ｊ2 の順方向特
性を示すのみであるので、本発明サージ防護素子の電
圧，電流特性は図１（ｂ）に示すものとなる。
【０００８】以上の説明から、本発明によれば 接合
Ｊ2 が降伏して電流Ｉが流れ出すとき、電流は短絡構造
ＦからＨへ単に接合Ｊ2 を通って流れるのみであって、
キャリアの注入がないためサージ防護素子の降伏電圧Ｖ
BOは単なる接合Ｊ2 の耐圧ＶB 、即ちＶBO＝ＶB ＝ＶCL
となり、前記要求条件が達成される。 本発明では表
面の短絡構造Ｆの他に、裏面にも短絡構造Ｈを設けてお
り、この短絡構造Ｈが注入電子に対する再結合効果を増
大させることになるので、保持電流ＩH を従来の構造の
ものに比べて大にする。また前記したようにターンオフ
動作は短絡構造Ｆ，Ｈの周辺から開始されるから、Ｆ，
Ｈの距離が小さい程（同一チップ面積では数が多い程）
保持電流ＩH の増大効果を大にすることができる。なお
複数個の短絡構造Ｆ，Ｈを設けた場合、他面の短絡構造
からの距離Ｌ（図１参照）を等距離にするのが有効であ
ることは云うまでもない。なおサージ電流耐量は短絡構
造以外の部分の有効面積できまるから、短絡構造Ｆ，Ｈ
の総面積を小さくすれば、サージ電流耐量に対する影響
はない。この場合この素子は金属電極Ｔ2 →Ｔ1 の方向
では使用されないため、短絡構造Ｆの面積を大にするこ
とを要しない。次に本発明の実施例を図面を参照して説
明する。
Ｊ2 が降伏して電流Ｉが流れ出すとき、電流は短絡構造
ＦからＨへ単に接合Ｊ2 を通って流れるのみであって、
キャリアの注入がないためサージ防護素子の降伏電圧Ｖ
BOは単なる接合Ｊ2 の耐圧ＶB 、即ちＶBO＝ＶB ＝ＶCL
となり、前記要求条件が達成される。 本発明では表
面の短絡構造Ｆの他に、裏面にも短絡構造Ｈを設けてお
り、この短絡構造Ｈが注入電子に対する再結合効果を増
大させることになるので、保持電流ＩH を従来の構造の
ものに比べて大にする。また前記したようにターンオフ
動作は短絡構造Ｆ，Ｈの周辺から開始されるから、Ｆ，
Ｈの距離が小さい程（同一チップ面積では数が多い程）
保持電流ＩH の増大効果を大にすることができる。なお
複数個の短絡構造Ｆ，Ｈを設けた場合、他面の短絡構造
からの距離Ｌ（図１参照）を等距離にするのが有効であ
ることは云うまでもない。なおサージ電流耐量は短絡構
造以外の部分の有効面積できまるから、短絡構造Ｆ，Ｈ
の総面積を小さくすれば、サージ電流耐量に対する影響
はない。この場合この素子は金属電極Ｔ2 →Ｔ1 の方向
では使用されないため、短絡構造Ｆの面積を大にするこ
とを要しない。次に本発明の実施例を図面を参照して説
明する。
【０００９】
【実施例】〔Ａ〕図２（ａ）（ｂ）は基板半導体Ｐ3 を
もとにして例えば拡散法により製造された、本発明サー
ジ防護素子の一実施例図を示す金属電極の図示を省略し
た上面図、及びＡ−Ａ′部矢視断面図であって、この例
は表面の５箇所に短絡構造Ｆ（平面図の実線表示）を設
け、裏面の４箇所に短絡構造Ｈを設けた例である。この
例では図１を用いて前記した動作説明における、電流成
分Ｉ1 ，Ｉ2 が均等に分布し、その結果としてターンオ
ンをもたらす場合、Ｊ1 ，Ｊ3 からのキャリア注入が各
部において均等に分布するように、各短絡構造ＦとＨ間
の距離Ｌ2を等しく配置している。またこの例ではター
ンオンが中央部で始まり、次第に周辺に拡がるようにす
るため、素子周辺と短絡構造Ｆ，Ｈの距離Ｌ1 に対して
短絡構造相互間の距離Ｌ2を２Ｌ1 ≦Ｌ2 としている。 〔Ｂ〕図３（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図であって、この例は短絡構造Ｆ，Ｈのうちの一部を、
接合Ｊ1 ，Ｊ3 の周辺部に設けた例である。 〔Ｃ〕図４（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図で、この例では短絡構造ＨをＮ 4 の周辺に一体の領域
として設けた例である。 〔Ｄ〕図５（ａ）（ｂ）（ｃ）は短絡構造Ｆ，Ｈの他の
配置例を示す電極を除いた上面図である。以上本発明を
説明したが、目的に応じて短絡構造の数，形状，配置な
どを変更できる。また以上ではＰ1 Ｎ2 Ｐ3 Ｎ4 の構成
を用いた場合について説明したが、電導型を逆にしたＮ
1 Ｐ2 Ｎ3 Ｐ4 の構成においても同様に成立する。
もとにして例えば拡散法により製造された、本発明サー
ジ防護素子の一実施例図を示す金属電極の図示を省略し
た上面図、及びＡ−Ａ′部矢視断面図であって、この例
は表面の５箇所に短絡構造Ｆ（平面図の実線表示）を設
け、裏面の４箇所に短絡構造Ｈを設けた例である。この
例では図１を用いて前記した動作説明における、電流成
分Ｉ1 ，Ｉ2 が均等に分布し、その結果としてターンオ
ンをもたらす場合、Ｊ1 ，Ｊ3 からのキャリア注入が各
部において均等に分布するように、各短絡構造ＦとＨ間
の距離Ｌ2を等しく配置している。またこの例ではター
ンオンが中央部で始まり、次第に周辺に拡がるようにす
るため、素子周辺と短絡構造Ｆ，Ｈの距離Ｌ1 に対して
短絡構造相互間の距離Ｌ2を２Ｌ1 ≦Ｌ2 としている。 〔Ｂ〕図３（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図であって、この例は短絡構造Ｆ，Ｈのうちの一部を、
接合Ｊ1 ，Ｊ3 の周辺部に設けた例である。 〔Ｃ〕図４（ａ）（ｂ）は本発明の他の実施例を示す電
極を除いた上面図と、そのＡ−Ａ′部における矢視断面
図で、この例では短絡構造ＨをＮ 4 の周辺に一体の領域
として設けた例である。 〔Ｄ〕図５（ａ）（ｂ）（ｃ）は短絡構造Ｆ，Ｈの他の
配置例を示す電極を除いた上面図である。以上本発明を
説明したが、目的に応じて短絡構造の数，形状，配置な
どを変更できる。また以上ではＰ1 Ｎ2 Ｐ3 Ｎ4 の構成
を用いた場合について説明したが、電導型を逆にしたＮ
1 Ｐ2 Ｎ3 Ｐ4 の構成においても同様に成立する。
【００１０】
【発明の効果】以上の説明から明らかなように本発明に
よれば、一方向サージを保護の対象とする素子またはダ
イオード回路により両方向サージのうちの片方向のサー
ジを保護の対象とする素子の保持電流ＩH の増大と、耐
圧ＶBOとサージ動作電圧ＶCLの差を小さくして、遮断性
能の向上とサージ防護能力の向上を図りうるすぐれた利
点をを有するもので通信回路その他この種回路のサージ
防護に用いて大きな効果を発揮する。
よれば、一方向サージを保護の対象とする素子またはダ
イオード回路により両方向サージのうちの片方向のサー
ジを保護の対象とする素子の保持電流ＩH の増大と、耐
圧ＶBOとサージ動作電圧ＶCLの差を小さくして、遮断性
能の向上とサージ防護能力の向上を図りうるすぐれた利
点をを有するもので通信回路その他この種回路のサージ
防護に用いて大きな効果を発揮する。
【図１】本発明サージ防護素子の説明図である。
【図２】本発明の一実施例の説明図である。
【図３】本発明の他の実施例の説明図である。
【図４】本発明の他の実施例の説明図である。
【図５】本発明の他の実施例の説明図である。
【図６】従来の２端子サージ防護素子の説明図である。
【図７】その動作を説明するための回路図である。
Ｚ サージ防護素子 ＬＩ1 〜ＬＩN 線路 Ｇ 被防護機器 Ｅ バイアス電圧 Ｓ サージ電圧 Ｒ 回路インピーダンス ＶBO 耐圧 ＶCL サージ動作電圧 ＶB 接合Ｎ2 とＰ3 層の耐圧 Ｆ 短絡構造 Ｈ 短絡構造 Ｌ 短絡構造ＦとＨ間の距離
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/861 H01L 27/06 H02H 9/04
Claims (2)
- 【請求項１】 Ｐ1 Ｎ2 Ｐ3 Ｎ4 の各領域からなる４層
構造を有し、前記Ｎ2 領域と前記Ｐ3 領域の一部はそれ
ぞれ１ないし複数箇所において前記Ｐ1 領域と前記Ｎ4
領域をそれぞれ貫通して表面と裏面に露呈されると共
に、前記Ｎ2 領域の表面露呈部と前記Ｐ3 領域の裏面露
呈部は表面から裏面方向に透視した状態で重なり合うこ
となく、かつ前記Ｎ2 領域の表面露呈部と前記Ｐ3 領域
の裏面露呈部相互間の距離が等しくなるように配置さ
れ、前記Ｐ1 領域と前記Ｎ2 領域の各表面露呈部及び前
記Ｎ4 領域と前記Ｐ3 領域の各裏面露呈部はそれぞれ金
属電極により短絡されている２端子サージ防護素子。 - 【請求項２】 請求項１に記載の２端子サージ防護素子
１個を用い、該２端子サージ防護素子のカソードに正端
子が接続され、アノードに負端子が接続された直列接続
の２個のダイオードを１組とするダイオード回路を入出
力線路数に対応して複数個設け、該各ダイオード回路の
２個のダイオードの直列接続点を接続端子として前記各
入出力線路に接続してサージ防護を行うようにした多線
防護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023382A JP2992158B2 (ja) | 1992-01-14 | 1992-01-14 | ２端子サージ防護素子及び多線防護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023382A JP2992158B2 (ja) | 1992-01-14 | 1992-01-14 | ２端子サージ防護素子及び多線防護方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677505A JPH0677505A (ja) | 1994-03-18 |
| JP2992158B2 true JP2992158B2 (ja) | 1999-12-20 |
Family
ID=12108979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023382A Expired - Fee Related JP2992158B2 (ja) | 1992-01-14 | 1992-01-14 | ２端子サージ防護素子及び多線防護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2992158B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002054559A1 (fr) * | 2000-12-28 | 2002-07-11 | Takayasu Kanemura | Dispositif anti-surintensité et son circuit correspondant |
| JP2003051591A (ja) * | 2001-08-06 | 2003-02-21 | Shindengen Electric Mfg Co Ltd | 二端子サイリスタ |
| KR100559938B1 (ko) * | 2004-01-28 | 2006-03-13 | 광전자 주식회사 | 순간 전압 억제 다이오드 |
| EP2870611B1 (en) * | 2012-07-05 | 2020-12-16 | Littelfuse, Inc. | Crowbar device for voltage transient circuit protection |
-
1992
- 1992-01-14 JP JP4023382A patent/JP2992158B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677505A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4282555A (en) | Overvoltage protection means for protecting low power semiconductor components | |
| US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
| US7750439B2 (en) | ESD protection device | |
| US5903424A (en) | Method for protecting an integrated circuit against electro-static discharges | |
| CN101512685B (zh) | 给低压线路提供过电压保护的集成电路 | |
| JP3074736B2 (ja) | 半導体装置 | |
| JPH02119169A (ja) | 保護回路 | |
| JPS6358380B2 (ja) | ||
| US5338964A (en) | Integrated circuit comprising a protection diode array | |
| US5502329A (en) | Protection component for automobile circuit | |
| US7030447B2 (en) | Low voltage transient voltage suppressor | |
| JP3185262B2 (ja) | 低いピーク−オン効果をもったｐｉｎダイオード | |
| US5563525A (en) | ESD protection device with FET circuit | |
| JP2992158B2 (ja) | ２端子サージ防護素子及び多線防護方法 | |
| US6862162B2 (en) | Thyristor circuit providing overcurrent protection to a low impedance load | |
| US5352905A (en) | Semiconductor surge suppressor | |
| JP3083881B2 (ja) | サージ防護素子 | |
| US5483086A (en) | Four layer semiconductor surge protector having plural short-circuited junctions | |
| JP3158534B2 (ja) | 半導体集積回路 | |
| JPH06236965A (ja) | 半導体装置 | |
| US6525388B1 (en) | Compound semiconductor device having diode connected between emitter and collector of bipolar transistor | |
| JP2784458B2 (ja) | サージ防護素子 | |
| US6781804B1 (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| US20040031969A1 (en) | Overvoltage protection | |
| JPH07226486A (ja) | 半導体装置の保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |