[go: up one dir, main page]

JP2980704B2 - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JP2980704B2
JP2980704B2 JP3014330A JP1433091A JP2980704B2 JP 2980704 B2 JP2980704 B2 JP 2980704B2 JP 3014330 A JP3014330 A JP 3014330A JP 1433091 A JP1433091 A JP 1433091A JP 2980704 B2 JP2980704 B2 JP 2980704B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
main power
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3014330A
Other languages
Japanese (ja)
Other versions
JPH04248608A (en
Inventor
英夫 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3014330A priority Critical patent/JP2980704B2/en
Publication of JPH04248608A publication Critical patent/JPH04248608A/en
Application granted granted Critical
Publication of JP2980704B2 publication Critical patent/JP2980704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[発明の目的][Object of the Invention]

【0002】[0002]

【産業上の利用分野】本発明は、プログラマブルコント
ローラのうち、特に、電源断発生時のデータの破損を防
止して、システムの信頼性を向上するプログラマブルコ
ントローラに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable controller and, more particularly, to a programmable controller which prevents data from being damaged when power is cut off and improves system reliability.

【0003】[0003]

【従来の技術】従来のプログラマブルコントローラを図
5を用いて説明する。
2. Description of the Related Art A conventional programmable controller will be described with reference to FIG.

【0004】上記プログラマブルコントローラは、プロ
グラム又はデータの設定の省力化のため、および主電源
部5の電源断が発生した場合のデータの保持のため、不
揮発性メモリを備えている。上記不揮発性メモリとして
は、プロセッサ1の制御プログラムを記憶している読出
し専用のROMからなるプログラム用メモリ部3があ
る。また、書換え可能なメモリであるRAMを不揮発性
メモリとして用いる方法は、書換え可能なデータ用メモ
リ部17を主電源部5の電源断が発生したときに主電源
部5から補助電源部7に切り換えることである。
The programmable controller has a non-volatile memory for saving the setting of the program or data and for holding the data when the power of the main power supply unit 5 is cut off. As the non-volatile memory, there is a program memory unit 3 composed of a read-only ROM storing a control program of the processor 1. The method of using the rewritable RAM as the non-volatile memory is to switch the rewritable data memory unit 17 from the main power supply unit 5 to the auxiliary power supply unit 7 when the power of the main power supply unit 5 is cut off. That is.

【0005】すなわち、主電源部5の電圧が低下すると
電源断検出器29は、検出信号lをプロセッサ1、電源
切換部13に出力する。検出信号lが入力されると電源
切換部13は、データ用メモリ部17に供給する電源を
主電源部5から補助電源部7に切り換える。同時にプロ
セッサ1は、電源断処理のプログラムを起動させて、当
該電源処理のプログラムにより主電源部5の電源復旧時
に制御処理に必要なデータをデータ用メモリ部17の所
定にアドレスに記憶させる。上記電源断処理は、プロセ
ッサ1の動作が不能になる電圧のレベルに達するまでに
終了するものであったが、電源断時のデータ用メモリ部
17等に記憶されるデータを保護するのが容易ではなか
った。
That is, when the voltage of the main power supply unit 5 decreases, the power-off detector 29 outputs a detection signal 1 to the processor 1 and the power supply switching unit 13. When the detection signal 1 is input, the power supply switching unit 13 switches the power supply to the data memory unit 17 from the main power supply unit 5 to the auxiliary power supply unit 7. At the same time, the processor 1 activates the power-off processing program, and stores the data necessary for the control processing at a predetermined address of the data memory unit 17 when the power of the main power supply unit 5 is restored by the power-supply processing program. The above-described power-off process ends before reaching the voltage level at which the operation of the processor 1 becomes inoperable. However, it is easy to protect data stored in the data memory unit 17 or the like when the power is turned off. Was not.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
プログラマブルコントローラは、主電源部5の電圧の低
下を検出すると電源切換部13によりデータ用メモリ部
17への電源の供給を主電源部5から補助電源7に切り
換える。上記データ用メモリ部17は、切り換えられた
補助電源7の消費電力を抑えるためにデータの読出し又
は書込みができないスタンバイモードに移行される。こ
のため、データの書込み動作中にスタンバイモードに移
行されると、データの保護が保証されず、データの破損
を招来するおそれがあり、データの信頼性で問題があっ
た。
However, when the conventional programmable controller detects a drop in the voltage of the main power supply unit 5, the power supply switching unit 13 assists the supply of power to the data memory unit 17 from the main power supply unit 5. Switch to power supply 7. The data memory unit 17 is shifted to a standby mode in which data cannot be read or written in order to suppress the power consumption of the switched auxiliary power supply 7. For this reason, if the mode is shifted to the standby mode during the data write operation, the protection of the data is not guaranteed, and the data may be damaged, and there is a problem in the reliability of the data.

【0007】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、主電源の電源断
が発生した場合でも当該主電源の復旧時に必要なデータ
の破損を防止することにより、システムの信頼性を向上
するプログラマブルコントローラを提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and an object of the present invention is to prevent data corruption required when the main power supply is restored even when the main power supply is cut off. Accordingly, an object of the present invention is to provide a programmable controller that improves the reliability of the system.

【0008】[発明の構成][Structure of the Invention]

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、主電源を駆動源とし、この主電源の電源
断が発生したときには、この主電源の復旧時のために必
要な所定の電源断処理を実行する機能を具備するプロセ
ッサと、このプロセッサにより読み出しおよび書き込み
が制御される揮発性メモリと、この揮発性メモリのデー
タのバックアップに十分な電圧を供給し得る補助電源と
を有するプログラマブルコントローラにおいて、前記主
電源の電圧が電源断により第1の基準電圧に低下したこ
とを検出したときには、前記プロセッサに通報して前記
所定の電源断処理を実行させる第1の電源断検出手段
と、前記主電源の電圧が電源断により第1の基準電圧よ
り低い第2の基準電圧に低下したことを検出したときに
は、前記揮発性メモリへの給電を主電源から補助電源に
切り換える第2の電源断検出手段とを有することを要旨
とする。
In order to achieve the above-mentioned object, the present invention uses a main power supply as a drive source, and when a power supply of the main power supply is cut off, a predetermined power supply required for restoration of the main power supply is provided. A processor having a function of executing a power-off process, a volatile memory whose reading and writing are controlled by the processor, and an auxiliary power supply capable of supplying a voltage sufficient for backing up data in the volatile memory. When the programmable controller detects that the voltage of the main power supply has dropped to a first reference voltage due to a power-off, a first power-off detection unit that notifies the processor and executes the predetermined power-off processing. When detecting that the voltage of the main power supply has dropped to a second reference voltage lower than the first reference voltage due to power cut-off, And summarized in that with a power supply from the main power supply and the second power-off detecting means for switching the auxiliary power supply.

【0010】[0010]

【作用】本発明にあっては、主電源の電源断の発生によ
り主電源の電圧が第1の基準電圧に低下すると、プロセ
ッサが主電源の復旧のために必要な例えば演算処理の完
結あるいは揮発性メモリへのデータの退避といった所定
の電源断処理を実行する。
According to the present invention, when the voltage of the main power supply drops to the first reference voltage due to the occurrence of the power supply cutoff of the main power supply, the processor completes or volatilizes the operation necessary for restoring the main power supply. A predetermined power-off process such as saving data to the volatile memory is executed.

【0011】そして、更に主電源の電圧が第2の基準電
圧にまで低下すると、揮発性メモリへの給電を補助電源
に切り換えることで、主電源の復旧時に必要なデータを
保護している。
Then, when the voltage of the main power supply further decreases to the second reference voltage, the power supply to the volatile memory is switched to the auxiliary power supply, thereby protecting data necessary when the main power supply is restored.

【0012】[0012]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0013】図1は本発明のプログラマブルコントロー
ラに係る一実施例の制御を示すブロック図である。
FIG. 1 is a block diagram showing control of an embodiment according to the programmable controller of the present invention.

【0014】上記プログラマブルコントローラは、プロ
セッサ1,プログラム用メモリ部3,主電源部5および
補助電源部7を備えている。
The programmable controller includes a processor 1, a program memory unit 3, a main power supply unit 5, and an auxiliary power supply unit 7.

【0015】上記プロセッサ1は、プログラマブルコン
トローラを後述するプログラム用メモリ部3に記憶され
ているプログラムに基づいて演算処理および入出力部1
5にデータの読み書きを実行する。通常時、プロセッサ
1は制御処理を実行し、後述する主電源部5の電源断が
発生して割込みにより電源断の通報を受けると電源断処
理のプログラムを起動する。
The processor 1 operates a programmable controller on the basis of a program stored in a program memory unit 3 to be described later and executes an input / output unit 1
5 to read and write data. Normally, the processor 1 executes a control process, and activates a power-off processing program when a power-off of a main power supply unit 5 described later occurs and a power-off notification is received by an interrupt.

【0016】プログラム用メモリ部3は読出し専用メモ
リ(ROM)により構成されており、プロセッサ1の通
常の制御処理のプログラムおよび電源断処理のプログラ
ムを記憶している。
The program memory unit 3 is constituted by a read-only memory (ROM), and stores a program for a normal control process of the processor 1 and a program for a power-off process.

【0017】主電源部5は、プログラマブルコントロー
ラの通常時に動作するために十分な容量を有する直流電
源であり、正極性主電源線aおよび負極性共通電源線b
を介して、プロセッサ1等に電源を供給する。上記主電
源部5の電源断が発生すると主電源部5の電圧は、数百
ミリ秒かけて0ボルトに徐々に低下するように調整され
ている。
The main power supply section 5 is a DC power supply having a capacity sufficient to operate the programmable controller at normal times, and includes a main power supply line a having a positive polarity and a common power supply line b having a negative polarity.
The power is supplied to the processor 1 and the like via the. When the power supply of the main power supply unit 5 is cut off, the voltage of the main power supply unit 5 is adjusted so as to gradually decrease to 0 volt over several hundred milliseconds.

【0018】補助電源部7は、後述するデータ用メモリ
部17に記憶されているデータ保持のための十分な容量
を有するバッテリである。
The auxiliary power supply 7 is a battery having a sufficient capacity for holding data stored in a data memory 17 described later.

【0019】すなわち、補助電源部7は、上記主電源部
5の電源断の発生時に負極性共通電源線bおよび正極性
補助電源線c並びに後述する電源切換部13および電源
線dを介してデータ用メモリ部17に電源を供給するも
のである。なお、補助電源部7の電圧は、主電源部5の
電圧より低いがデータ用メモリ部17のデータの保持
(スタンバイモード)には十分な電圧に設定されてい
る。
That is, when the main power supply unit 5 is turned off, the auxiliary power supply unit 7 supplies data via the negative common power supply line b and the positive auxiliary power supply line c and a power supply switching unit 13 and a power supply line d to be described later. The power is supplied to the memory unit 17. The voltage of the auxiliary power supply unit 7 is set to a voltage lower than the voltage of the main power supply unit 5 but sufficient to hold data in the data memory unit 17 (standby mode).

【0020】また、プログラマブルコントローラは、電
源断検出器9,電源断検出器11を備えている。
The programmable controller has a power-off detector 9 and a power-off detector 11.

【0021】上記電源断検出器9は、主電源部5の電圧
がプログラマブルコントローラの動作を保証する下限電
圧より高く設定された定格電圧に対し、高く設定された
電源断検出信号検出電圧まで低下すると当該主電源部5
の電源断を検出し、更に、この定格電圧まで主電源部5
の電圧が低下すると検出信号eをプロセッサ1に出力す
る。プロセッサ1に検出信号eが入力されると割込みが
発生することによりプロセッサ1に主電源部5の電源断
が通報される。
When the voltage of the main power supply unit 5 decreases from the rated voltage set higher than the lower limit voltage for guaranteeing the operation of the programmable controller to the set power cut-off detection signal detection voltage, the power cut-off detector 9 operates. The main power supply unit 5
Of the main power supply 5 up to this rated voltage.
, The detection signal e is output to the processor 1. When the detection signal e is input to the processor 1, an interrupt is generated, and the processor 1 is notified of the power-off of the main power supply unit 5.

【0022】なお、上記定格電圧は、第1の基準電圧を
構成するもので、検出信号eが出力されてからプログラ
マブルコントローラの動作を保証する下限電圧まで主電
源部5の電圧が低下する時間が後述する電源断処理に要
する時間より長くなるような電圧に設定されている。
The above-mentioned rated voltage constitutes a first reference voltage, and the time during which the voltage of the main power supply unit 5 decreases from the output of the detection signal e to the lower limit voltage at which the operation of the programmable controller is guaranteed. The voltage is set so as to be longer than the time required for a power-off process described later.

【0023】電源断検出器11は、上記下限電圧より低
く設定された電源切換え電圧より主電源部5の電圧が低
下したときに検出信号fを電源切換部13およびデータ
用メモリ部17に出力する。
The power-off detector 11 outputs a detection signal f to the power-supply switching unit 13 and the data memory unit 17 when the voltage of the main power-supply unit 5 falls below the power-supply switching voltage set lower than the lower limit voltage. .

【0024】なお、電源切換え電圧は、第2の基準電圧
を構成するもので、電源切換部13により主電源部5か
ら補助電源部7に切り換えられた場合に流れる補助電源
部7の突入電流を抑制するために当該補助電源部7の電
圧に近い電圧に設定されている。
The power supply switching voltage constitutes a second reference voltage, and indicates a rush current of the auxiliary power supply section 7 flowing when the power supply switching section 13 switches from the main power supply section 5 to the auxiliary power supply section 7. The voltage is set to a voltage close to the voltage of the auxiliary power supply unit 7 for suppression.

【0025】電源切換部13は、共に第2の電源断検出
手段を構成する電源断検出器11から検出信号fが入力
されるとデータ用メモリ部17に供給する電源を主電源
部5から補助電源部7に切り換えて、負極性共通電源線
bおよびデータ用メモリ部17用正極性電源線dを介し
て当該データ用メモリ部17に電源を供給する。
The power supply switching section 13 assists the power supply to the data memory section 17 from the main power supply section 5 when the detection signal f is input from the power supply cutoff detector 11 which also constitutes the second power supply cutoff detecting means. Switching to the power supply unit 7, power is supplied to the data memory unit 17 via the negative common power line b and the positive power line d for the data memory unit 17.

【0026】更に、プログラマブルコントローラは、入
出力部15,データ用メモリ部17およびデータ用メモ
リ部19を備えている。また、入出力部15等は、内部
データ信号線gを介して受信されるプロセッサ1からの
制御信号により制御される。
Further, the programmable controller includes an input / output unit 15, a data memory unit 17, and a data memory unit 19. The input / output unit 15 and the like are controlled by a control signal from the processor 1 received via the internal data signal line g.

【0027】上記入出力部15は、外部入出力信号線h
を介してプログラマブルコントローラの外部の制御対象
21に対するデータの入出力の制御を行なう。
The input / output unit 15 includes an external input / output signal line h.
Control of data input / output to / from a control target 21 outside the programmable controller via the CPU.

【0028】データ用メモリ部17およびデータ用メモ
リ部19は、書換え可能ないわゆる揮発性メモリであ
る。上記データの保持を保証する電圧は、消費電力を抑
えるためにデータの読出し書込みが実行される電圧より
低く設定されている。また、データ用メモリ部17は、
電源断からデータを保証するため、主電源部5の電源断
が発生すると電源切換部13により主電源部5から補助
電源部7に切り換えられて電源が供給される。
The data memory section 17 and the data memory section 19 are rewritable so-called volatile memories. The voltage that guarantees the data retention is set lower than the voltage at which data is read and written to reduce power consumption. Also, the data memory unit 17
In order to guarantee data from power-off, when power-off of the main power-supply unit 5 occurs, power is switched from the main power-supply unit 5 to the auxiliary power-supply unit 7 by the power-supply switching unit 13 and power is supplied.

【0029】データ用メモリ部19は、制御対象21等
の各種のデータを記憶するが、主電源部5の電源断が発
生するとデータ用メモリ部17の如く補助電源部7への
切り換えが実行されないため、それまで記憶していたデ
ータが消える。
The data memory unit 19 stores various data of the control object 21 and the like. However, when the main power supply unit 5 is turned off, the switching to the auxiliary power supply unit 7 is not executed as in the data memory unit 17. Therefore, the data stored up to that point will disappear.

【0030】図2は主電源部5の電圧と時間との関係を
示す図である。
FIG. 2 is a diagram showing the relationship between the voltage of the main power supply unit 5 and time.

【0031】プログラマブルコントローラの処理が主電
源部5の通常時の電圧V1 で実行されている状態で、時
間t1 のとき主電源部5において電源断が発生したとす
る。主電源部5の電圧は徐々に低下していき、時間t2
のとき主電源部5の電圧が電源断検出信号検出電圧V2
まで低下すると電源断検出器9は、主電源部5の電源断
を検出する。上記主電源部5の電圧が定格電圧V3 (時
間t3 )まで低下すると電源断検出器9は、プロセッサ
1に検出信号eを出力して当該プロセッサ1の電源断処
理が起動される。更に、主電源部5の電圧が低下し続け
て電源切換電圧V4 に達すると電源切換部13は、電源
断検出器11から入力される検出信号fに応答して主電
源部5から補助電源部7に切り換える。
It is assumed that the power supply of the main power supply unit 5 is cut off at time t 1 in a state where the processing of the programmable controller is executed at the normal voltage V 1 of the main power supply unit 5. The voltage of the main power supply 5 gradually decreases, and the time t 2
The voltage of the main power supply unit 5 is equal to the power-off detection signal detection voltage V 2
When the power supply drops, the power-off detector 9 detects power-off of the main power supply unit 5. When the voltage of the main power supply unit 5 decreases to the rated voltage V 3 (time t 3 ), the power-off detector 9 outputs a detection signal e to the processor 1 and the power-off process of the processor 1 is started. Further, when the voltage of the main power supply unit 5 continues to decrease and reaches the power supply switching voltage V 4 , the power supply switching unit 13 responds to the detection signal f input from the power supply cutoff detector 11 to output the auxiliary power supply from the main power supply unit 5. Switch to section 7.

【0032】次に本実施例の作用を図3のフローチャー
トを用いて説明する。
Next, the operation of this embodiment will be described with reference to the flowchart of FIG.

【0033】プログラマブルコントローラの稼働中に主
電源部5の電源断が発生して当該主電源部5の電圧は低
下する。上記主電源部5の電圧が電源断検出信号検出電
圧V2 まで低下すると電源断検出器9は、主電源部5の
電源断を検出する。主電源部5の電圧が定格電圧V3
で低下すると電源断検出器9は、プロセッサ1に検出信
号eを出力して当該プロセッサ1の割込み発生により電
源断が通報される。電源断が通報されるとプロセッサ1
は、電源断処理のプログラムを起動させる。電源断処理
のプログラムは、割込み発生時のデータ用メモリ部1
7,19のデータの読出し又は書込みを実行するととも
に、入出力部15の制御対象21に対するデータ等の読
出し又は書込みを実行する(ステップ100〜12
0)。
During the operation of the programmable controller, the power of the main power supply unit 5 is cut off, and the voltage of the main power supply unit 5 decreases. Power failure detector 9 when the voltage of the main power source unit 5 is reduced to the power-off detection signal detected voltage V 2 detects the power-off of the main power supply unit 5. The main power supply unit power failure detector 9 when the voltage drops to the rated voltage V 3 of 5, power failure is notified by the interrupt generation of the processor 1 outputs a detection signal e to the processor 1. Processor 1 when power interruption is notified
Starts the power-off processing program. The power-off processing program is stored in the data memory unit 1 when an interrupt occurs.
7 and 19, and read or write data or the like to / from the control target 21 of the input / output unit 15 (steps 100 to 12).
0).

【0034】上記電源断処理のプログラムは、主電源部
5が電源断から復旧したときにプロセッサ1の制御処理
を速やかに実行可能にするため、当該制御処理に必要な
データをデータ用メモリ部17に記憶したり、当該デー
タの演算を実行する。また、電源断処理のプログラム
は、入出力部15の制御動作が途中の場合に、当該制御
動作を終了させる。更に、電源断処理のプログラムは、
入出力部15の状態が制御対象21に対して安全である
ように設定し、データ用メモリ部17へのデータの読出
し又書込みを終了する(ステップ130〜160)。
The power-off processing program stores data necessary for the control processing in the data memory section 17 so that the control processing of the processor 1 can be executed immediately when the main power supply section 5 recovers from the power-off state. Or execute an operation on the data. The power-off processing program terminates the control operation of the input / output unit 15 when the control operation is in progress. In addition, the power-off processing program
The state of the input / output unit 15 is set to be safe for the control target 21, and the reading or writing of data to the data memory unit 17 is completed (steps 130 to 160).

【0035】電源断処理の終了後、主電源部5の電圧が
低下し続けて電源切換電圧V4 に達すると電源断検出器
11は、検出信号fを電源切換部13およびデータ用メ
モリ部17に出力する。検出信号fが入力されると電源
切換部13は、データ用メモリ部17の電源の供給を主
電源部5から補助電源部7に切り換える。上記検出信号
fが入力されるとデータ用メモリ部17は、消費電力の
少なくなるスタンバイモードに移行する。そして、主電
源部5の電源断の主電源部5が復旧するとプログラマブ
ルコントローラが通常時の制御に切り換わり、プロセッ
サ1はデータ用メモリ部17に記憶されている制御処理
に必要なデータを読出して処理を実行する(ステップ1
60〜200)。
After the power-off processing is completed, when the voltage of the main power-supply unit 5 continues to decrease and reaches the power-supply switching voltage V 4 , the power-off detector 11 outputs the detection signal f to the power-supply switching unit 13 and the data memory unit 17. Output to When the detection signal f is input, the power supply switching unit 13 switches the power supply of the data memory unit 17 from the main power supply unit 5 to the auxiliary power supply unit 7. When the detection signal f is input, the data memory unit 17 shifts to a standby mode in which power consumption is reduced. When the main power supply unit 5 is turned off and the main power supply unit 5 is restored, the programmable controller switches to the normal control, and the processor 1 reads out data necessary for control processing stored in the data memory unit 17. Execute the process (Step 1
60-200).

【0036】これにより、主電源部5の電源断が発生し
ても、データ用メモリ部17に主電源部5の復旧後にプ
ロセッサ1の制御処理に必要なデータを記憶するので、
電源断によるデータの破損等を防止できる。
Thus, even if the power supply of the main power supply unit 5 is cut off, data necessary for control processing of the processor 1 is stored in the data memory unit 17 after the main power supply unit 5 is restored.
It is possible to prevent data from being damaged due to a power cut.

【0037】また電源切換電圧を補助電源部7の電圧付
近に設定しているためデータ用メモリ部17に供給され
る電源電圧の変化は電源の切り換えに際してソフトであ
り過大な突入電流による補助電源の劣化などの悪影響を
極力廃している。なお、上記実施例では、電源断検出信
号検出電圧V2 および定格電圧V3 を設定して、主電源
部5の電源断の発生時における検出および検出信号の出
力を個別に行なうようにしたが、電圧V2 またはV3
おいて検出および検出信号の出力をまとめて行なうよう
にしてもよいことは言うまでもない。
Further, since the power supply switching voltage is set near the voltage of the auxiliary power supply section 7, the change of the power supply voltage supplied to the data memory section 17 is soft at the time of power supply switching, and the change of the auxiliary power supply due to an excessive rush current is caused. Adverse effects such as deterioration are eliminated as much as possible. In the above embodiment, by setting the power-off detection signal detected voltage V 2 and the rated voltage V 3, while the output of the detection and the detection signal at the time of occurrence of the power failure of the main power supply unit 5 to perform individually , it may be performed collectively output of the detection and the detection signal at the voltage V 2 or V 3 course.

【0038】次に、本発明の他の実施例を図4を用いて
説明する。
Next, another embodiment of the present invention will be described with reference to FIG.

【0039】前述した実施例は、1のプログラマブルコ
ントローラにおける処理であったが、他の実施例は、2
以上のプログラマブルコントローラを用いて電源断のバ
ックアップシステムを実行するものである。
In the above-described embodiment, the processing is performed by one programmable controller.
The power-off backup system is executed by using the above-described programmable controller.

【0040】上記バックアップシステムは、通常時に制
御処理を実行する稼働系のプログラマブルコントローラ
23および当該プログラマブルコントローラ23の電源
断等の異常発生時に制御処理を実行する待機系のプログ
ラマブルコントローラ25を備えて、制御対象21を制
御するものである。
The backup system includes an active programmable controller 23 that normally executes control processing and a standby programmable controller 25 that executes control processing when an abnormality such as a power failure of the programmable controller 23 occurs. The object 21 is controlled.

【0041】上記稼働系のプログラマブルコントローラ
23および待機系のプログラマブルコントローラ25は
データ回線27により結ばれ、例えば、電源断時のバッ
クアップ体制を円滑に行なうためにデータの送受信を行
なう。上記稼働系のプログラマブルコントローラ23の
主電源部5の電圧が定格電圧より下回ると当該プログラ
マブルコントローラ23は、電源断検出器信号iを出力
する。上記電源断検出信号iが入力されると待機系のプ
ログラマブルコントローラ25は、途中であるデータ通
信等の処理を終了させる。上記稼働系のプログラマブル
コントローラ23の主電源部5の電圧が更に低下してデ
ータ通信の維持が不可能になると当該プログラマブルコ
ントローラ23は、電源断検出信号jを待機系のプログ
ラマブルコントローラ25に出力する。上記電源断検出
信号jが入力されると待機系のプログラマブルコントロ
ーラ25は、データ回線27を介して稼働系のプログラ
マブルコントローラ23から制御処理のデータを受信し
て処理を実行する。
The active system programmable controller 23 and the standby system programmable controller 25 are connected by a data line 27, and transmit and receive data in order to smoothly carry out a backup system at the time of power-off, for example. When the voltage of the main power supply unit 5 of the operating system programmable controller 23 falls below the rated voltage, the programmable controller 23 outputs a power-off detector signal i. When the power-off detection signal i is input, the standby programmable controller 25 terminates processing such as data communication in the middle. When the voltage of the main power supply unit 5 of the active programmable controller 23 further decreases and the data communication cannot be maintained, the programmable controller 23 outputs a power-off detection signal j to the standby programmable controller 25. When the power-off detection signal j is input, the standby programmable controller 25 receives control processing data from the active programmable controller 23 via the data line 27 and executes the processing.

【0042】これにより、2以上のプログラマブルコン
トローラを備えたシステムにおいて、電源断の発生した
場合でも、バックアップシステムによりデータの破損を
防止できる。
Thus, in a system having two or more programmable controllers, even if a power failure occurs, data corruption can be prevented by the backup system.

【0043】[0043]

【発明の効果】以上説明したように、本発明では、主電
源の電源断の発生により主電源の電圧が第1の基準電圧
に低下すると、プロセッサが主電源の復旧のために必要
な例えば演算処理の完結あるいは揮発性メモリへのデー
タの退避といった所定の電源断処理を実行し、更に主電
源の電圧が第2の基準電圧にまで低下すると、揮発性メ
モリへの給電を補助電源に切り換えることで、主電源の
復旧時に必要なデータを保護するようにしたので、主電
源の電源断が発生した場合でも当該主電源の復旧時に必
要なデータの破損を防止することができる。
As described above, according to the present invention, when the voltage of the main power supply drops to the first reference voltage due to the occurrence of the power supply cutoff of the main power supply, the processor performs, for example, an operation necessary for restoring the main power supply. When a predetermined power-off process such as completion of the process or saving of data to the volatile memory is executed, and when the voltage of the main power supply drops to the second reference voltage, the power supply to the volatile memory is switched to the auxiliary power supply. Thus, necessary data is protected when the main power supply is restored, so that even if the main power supply is cut off, it is possible to prevent data corruption required when the main power supply is restored.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプログラマブルコントローラの制御を
示すブロック図である。
FIG. 1 is a block diagram illustrating control of a programmable controller according to the present invention.

【図2】主電源の電圧の低下と時間との関係を示す図で
ある。
FIG. 2 is a diagram illustrating a relationship between a decrease in voltage of a main power supply and time.

【図3】本発明の動作を示すフローチャートである。FIG. 3 is a flowchart showing the operation of the present invention.

【図4】本発明の他の実施例を示すブロック図である。FIG. 4 is a block diagram showing another embodiment of the present invention.

【図5】従来のプログラマブルコントローラの制御を示
すブロック図である。
FIG. 5 is a block diagram showing control of a conventional programmable controller.

【符号の説明】[Explanation of symbols]

1 プロセッサ 5 主電源部 7 補助電源部 9,11 電源断検出部 13 電源切換部 17 データ用メモリ部 e,f 検出信号 DESCRIPTION OF SYMBOLS 1 Processor 5 Main power supply unit 7 Auxiliary power supply unit 9, 11 Power supply cutoff detection unit 13 Power supply switching unit 17 Data memory unit e, f Detection signal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 主電源を駆動源とし、この主電源の電源
断が発生したときには、この主電源の復旧時のために必
要な所定の電源断処理を実行する機能を具備するプロセ
ッサと、このプロセッサにより読み出しおよび書き込み
が制御される揮発性メモリと、この揮発性メモリのデー
タのバックアップに十分な電圧を供給し得る補助電源と
を有するプログラマブルコントローラにおいて、 前記主電源の電圧が電源断により第1の基準電圧に低下
したことを検出したときには、前記プロセッサに通報し
て前記所定の電源断処理を実行させる第1の電源断検出
手段と、 前記主電源の電圧が電源断により第1の基準電圧より低
い第2の基準電圧に低下したことを検出したときには、
前記揮発性メモリへの給電を主電源から補助電源に切り
換える第2の電源断検出手段と、 を有することを特徴とするプログラマブルコントロー
ラ。
A processor having a main power supply as a drive source and having a function of executing a predetermined power-off processing required for restoration of the main power supply when the main power supply is cut off, In a programmable controller having a volatile memory whose reading and writing are controlled by a processor, and an auxiliary power supply capable of supplying a voltage sufficient for backing up the data in the volatile memory, a voltage of the main power supply is changed to a first voltage by a power failure. A first power-off detecting means for notifying the processor to execute the predetermined power-off process when detecting that the voltage of the main power supply has dropped to a first reference voltage due to the power-off. When detecting that the voltage has dropped to the lower second reference voltage,
And a second power-off detecting means for switching power supply to the volatile memory from a main power supply to an auxiliary power supply.
JP3014330A 1991-02-05 1991-02-05 Programmable controller Expired - Fee Related JP2980704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3014330A JP2980704B2 (en) 1991-02-05 1991-02-05 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3014330A JP2980704B2 (en) 1991-02-05 1991-02-05 Programmable controller

Publications (2)

Publication Number Publication Date
JPH04248608A JPH04248608A (en) 1992-09-04
JP2980704B2 true JP2980704B2 (en) 1999-11-22

Family

ID=11858062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3014330A Expired - Fee Related JP2980704B2 (en) 1991-02-05 1991-02-05 Programmable controller

Country Status (1)

Country Link
JP (1) JP2980704B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293923A (en) 1999-04-08 2000-10-20 Denso Corp Power supply device for information processor, and information processor
JP3576931B2 (en) * 2000-06-16 2004-10-13 Necフィールディング株式会社 Failure reporting method and method
CN113442781B (en) * 2021-06-25 2023-04-28 杭州海康机器人股份有限公司 Battery replacement method, battery replacement station, readable storage medium, and electronic device

Also Published As

Publication number Publication date
JPH04248608A (en) 1992-09-04

Similar Documents

Publication Publication Date Title
JP3224153B2 (en) Improved data protection system and data protection method
JP4111890B2 (en) Uninterruptible power system
JP2980704B2 (en) Programmable controller
JPH11289102A (en) Power controller for solar generator system
JP2005327210A (en) Electronic device
JPH10187302A (en) Data storage system and method for saving power applied to the same system
JP2000020182A (en) Power management method
JPH0728572A (en) Automatic data storage device at power failure
JP2009025926A (en) Data backup method, data backup program, and data backup device
JP4098400B2 (en) Semiconductor disk device
JP3087650B2 (en) Automatic power recovery method
JPH0628267A (en) Information processor
JP2778299B2 (en) Programmable controller
JP3451489B2 (en) RAM content destruction handling method and programmable controller
JPS63280357A (en) Data save/restore system
JPS63156214A (en) Power control method for semiconductor disk devices
JPS63131213A (en) power control device
JPH05233474A (en) Storage contents protection system
JPH09204366A (en) Backup device
JPH04170619A (en) Controller for semiconductor manufacture equipment
JPH0448312A (en) Recovery system for electronic computer system
JP2597552B2 (en) Power-up system for electronic exchanges
CN119045636A (en) Magnetic disk device, method for controlling magnetic disk device, and program
JPH10187555A (en) Power circuit of storage device
JP2004145584A (en) Disk array device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees