JP2970633B2 - Ａｔｍ制御装置 - Google Patents
Ａｔｍ制御装置Info
- Publication number
- JP2970633B2 JP2970633B2 JP33655497A JP33655497A JP2970633B2 JP 2970633 B2 JP2970633 B2 JP 2970633B2 JP 33655497 A JP33655497 A JP 33655497A JP 33655497 A JP33655497 A JP 33655497A JP 2970633 B2 JP2970633 B2 JP 2970633B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- atm
- storage means
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 122
- 238000013500 data storage Methods 0.000 claims description 71
- 238000013144 data compression Methods 0.000 claims description 44
- 239000000872 buffer Substances 0.000 claims description 25
- 230000006837 decompression Effects 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 7
- 230000015654 memory Effects 0.000 claims description 4
- 238000007906 compression Methods 0.000 description 16
- 230000006835 compression Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5671—Support of voice
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5673—Coding or scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、上位装置とＡＴＭ
インタフェースとの間に介在し、該上位装置と該ＡＴＭ
インタフェースとの間のデータ転送を制御するＡＴＭ制
御装置に関し、特にデータ圧縮伸張機能の付加されたＡ
ＴＭ制御装置に関するものである。
インタフェースとの間に介在し、該上位装置と該ＡＴＭ
インタフェースとの間のデータ転送を制御するＡＴＭ制
御装置に関し、特にデータ圧縮伸張機能の付加されたＡ
ＴＭ制御装置に関するものである。
【０００２】
【従来の技術】本発明の先行技術としては、例えば特開
平０９−０５５７５３号公報で開示された「ＡＴＭにお
ける圧縮音声中継交換方式」（以下、先行文献という）
がある。この先行文献では、所定の低速ビットレートに
圧縮されたディジタル音声データを中継交換する際に、
音声劣化を押さえ、遅延時間（中継機内での処理に必要
な時間）を削減できる装置を提案している。
平０９−０５５７５３号公報で開示された「ＡＴＭにお
ける圧縮音声中継交換方式」（以下、先行文献という）
がある。この先行文献では、所定の低速ビットレートに
圧縮されたディジタル音声データを中継交換する際に、
音声劣化を押さえ、遅延時間（中継機内での処理に必要
な時間）を削減できる装置を提案している。
【０００３】図８はこの先行文献に開示された装置の構
成を示すブロック図であり、以下、図８について従来の
装置の一例を説明する。図８において、音声端末（電話
機等）３０がデジタル交換機２０を介しＡＴＭ網に接続
されており、デジタル交換機２０とＡＴＭ網との間には
は、セル組立・分解装置１０が設けられ、ここでセルの
組立、分解、音声データの圧縮・伸張が行われる。
成を示すブロック図であり、以下、図８について従来の
装置の一例を説明する。図８において、音声端末（電話
機等）３０がデジタル交換機２０を介しＡＴＭ網に接続
されており、デジタル交換機２０とＡＴＭ網との間には
は、セル組立・分解装置１０が設けられ、ここでセルの
組立、分解、音声データの圧縮・伸張が行われる。
【０００４】セル組立・分解装置１０は、ＡＴＭ網から
受信したセルを蓄積する揺らぎ吸収バッファ１１１と、
揺らぎ吸収制御部１１２と、セル分解部１１３と、伸張
部１１４と、セレクタ１１５とを備えている。セル分解
部１１３は揺らぎ吸収バッフア１１１から読み出された
セルを分解しデジタル圧縮音声データに再生する。伸張
部１１４は再生されたデジタル圧縮音声データをデジタ
ル音声データに伸張する。セレクタ１１５はデジタル交
換機２０に出力するデータとして揺らぎ吸収バッファ１
１１から読み出されたデータを選ぶか、伸張部１１４の
出力を選ぶかの切り換えを行う。
受信したセルを蓄積する揺らぎ吸収バッファ１１１と、
揺らぎ吸収制御部１１２と、セル分解部１１３と、伸張
部１１４と、セレクタ１１５とを備えている。セル分解
部１１３は揺らぎ吸収バッフア１１１から読み出された
セルを分解しデジタル圧縮音声データに再生する。伸張
部１１４は再生されたデジタル圧縮音声データをデジタ
ル音声データに伸張する。セレクタ１１５はデジタル交
換機２０に出力するデータとして揺らぎ吸収バッファ１
１１から読み出されたデータを選ぶか、伸張部１１４の
出力を選ぶかの切り換えを行う。
【０００５】また、圧縮部１２１、セル組立部１２２、
セレクタ１２３を備え、圧縮部１２１はデジタル交換機
２０から入力されるデジタル音声データを低速ビットレ
ートのデジタル圧縮音声データへ圧縮し、セル組立部１
２２はデジタル圧縮音声データをＡＴＭセルに組立て、
セレクタ１２３はＡＴＭ網へ出力するセルとしてセル組
立部１２２からの出力を選ぶか、デジタル交換機２０の
出力を選ぶかの切り換えを行う。また、中継交換検出部
１３１が備えられ、ＡＴＭ網から受信したセルがデジタ
ル交換機２０を介して中継交換されたか否かを検出す
る。その検出結果に基づいてセレクタ１１５とセレクタ
１２３とを切り換える。
セレクタ１２３を備え、圧縮部１２１はデジタル交換機
２０から入力されるデジタル音声データを低速ビットレ
ートのデジタル圧縮音声データへ圧縮し、セル組立部１
２２はデジタル圧縮音声データをＡＴＭセルに組立て、
セレクタ１２３はＡＴＭ網へ出力するセルとしてセル組
立部１２２からの出力を選ぶか、デジタル交換機２０の
出力を選ぶかの切り換えを行う。また、中継交換検出部
１３１が備えられ、ＡＴＭ網から受信したセルがデジタ
ル交換機２０を介して中継交換されたか否かを検出す
る。その検出結果に基づいてセレクタ１１５とセレクタ
１２３とを切り換える。
【０００６】圧縮部１２１は、通常ＩＴＵ−Ｔ標準勧告
Ｇ．７２８に準拠したＬＤ−ＣＥＬＰ圧縮技術に従って
入力データを圧縮する。従来この種の中継装置は、ＩＴ
Ｕ−Ｔ標準勧告Ｇ．７２８に準拠したＬＤ−ＣＥＬＰ圧
縮技術を用いて圧縮されたデジタル音声データをＡＴＭ
網より受信したセルを、次の中継機に転送するまでに必
要とする時間を最小限に留めるように工夫されていた。
Ｇ．７２８に準拠したＬＤ−ＣＥＬＰ圧縮技術に従って
入力データを圧縮する。従来この種の中継装置は、ＩＴ
Ｕ−Ｔ標準勧告Ｇ．７２８に準拠したＬＤ−ＣＥＬＰ圧
縮技術を用いて圧縮されたデジタル音声データをＡＴＭ
網より受信したセルを、次の中継機に転送するまでに必
要とする時間を最小限に留めるように工夫されていた。
【０００７】
【発明が解決しようとする課題】図８に示す従来の装置
では以下のような問題点がある。第１の問題点は、ＡＴ
Ｍ網へ出力する回路には揺らぎ防止用のバッファが無い
ため、ＡＴＭ網の運用効率が悪い点である。圧縮したデ
ータをセルに変換し、ＡＴＭ網に送信し、次のセルを送
信する迄に圧縮の時間分の時間が空白となり、ＡＴＭ網
の運用効率が悪くなる。第２の問題点はＣＰＵの負荷が
大きくなることである。その理由は本体装置（上位装
置）との間でデータの送受信を行うＡＴＭ制御装置にお
いては、転送データの圧縮を行う場合、その圧縮処理は
従来は殆どＣＰＵによるプログラム制御で行われていた
ため、圧縮処理に多大の時間を必要とし、そのＣＰＵで
他のＩ／Ｏ装置のサポートが充分に出来なくなる。第３
の問題点は、音声データ以外のデータに関しては、ＡＴ
Ｍ転送レート以上の性能の実現が出来ないことである。
その理由はＡＴＭ網中のデータに関して、セルの形を変
更しないで圧縮データを転送する技術が無いためであ
る。
では以下のような問題点がある。第１の問題点は、ＡＴ
Ｍ網へ出力する回路には揺らぎ防止用のバッファが無い
ため、ＡＴＭ網の運用効率が悪い点である。圧縮したデ
ータをセルに変換し、ＡＴＭ網に送信し、次のセルを送
信する迄に圧縮の時間分の時間が空白となり、ＡＴＭ網
の運用効率が悪くなる。第２の問題点はＣＰＵの負荷が
大きくなることである。その理由は本体装置（上位装
置）との間でデータの送受信を行うＡＴＭ制御装置にお
いては、転送データの圧縮を行う場合、その圧縮処理は
従来は殆どＣＰＵによるプログラム制御で行われていた
ため、圧縮処理に多大の時間を必要とし、そのＣＰＵで
他のＩ／Ｏ装置のサポートが充分に出来なくなる。第３
の問題点は、音声データ以外のデータに関しては、ＡＴ
Ｍ転送レート以上の性能の実現が出来ないことである。
その理由はＡＴＭ網中のデータに関して、セルの形を変
更しないで圧縮データを転送する技術が無いためであ
る。
【０００８】本発明はかかる問題点を解決するためにな
されたものであり、またＡＴＭ網への送信データが数字
データである場合に、簡単な方法でデータの圧縮伸張が
できるＡＴＭ制御装置を提供することを目的としてい
る。
されたものであり、またＡＴＭ網への送信データが数字
データである場合に、簡単な方法でデータの圧縮伸張が
できるＡＴＭ制御装置を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】本発明のＡＴＭ制御装置
は、ＡＴＭ制御装置内に３段のデータバッファ（第１，
第２，第３の送受信データ記憶手段）を設けて送受信デ
ータ転送の揺らぎを充分に吸収し、また制御部，データ
圧縮伸張手段，ＡＴＭインタフェース制御部を設けて、
送受信データの転送処理の大部分はＡＴＭ制御装置内で
処理し、上位装置のＣＰＵの負荷を軽減する構成とし
た。また数値データを転送するような場合、１桁の１０
進数、０〜９は４ビットの２進数で表され、これが数値
データであることを表す４ビット「００１１」（１０進
数の３）が前半部に付加されて１バイトの数値データを
構成しているので、各バイトの前半部を除去し、連続す
る２バイトの後半部を連結して１バイトに圧縮して転送
し、ＡＴＭヘッダ部に圧縮済みデータであることを示す
フラグを設定しておけば、受信側で容易にこれを伸張す
ることができる。
は、ＡＴＭ制御装置内に３段のデータバッファ（第１，
第２，第３の送受信データ記憶手段）を設けて送受信デ
ータ転送の揺らぎを充分に吸収し、また制御部，データ
圧縮伸張手段，ＡＴＭインタフェース制御部を設けて、
送受信データの転送処理の大部分はＡＴＭ制御装置内で
処理し、上位装置のＣＰＵの負荷を軽減する構成とし
た。また数値データを転送するような場合、１桁の１０
進数、０〜９は４ビットの２進数で表され、これが数値
データであることを表す４ビット「００１１」（１０進
数の３）が前半部に付加されて１バイトの数値データを
構成しているので、各バイトの前半部を除去し、連続す
る２バイトの後半部を連結して１バイトに圧縮して転送
し、ＡＴＭヘッダ部に圧縮済みデータであることを示す
フラグを設定しておけば、受信側で容易にこれを伸張す
ることができる。
【００１０】すなわち、上位装置とＡＴＭインタフェー
スとの間に介在し、この上位装置とこのＡＴＭインタフ
ェース間のデータ送受信を制御する本発明のＡＴＭ制御
装置は、前記上位装置との間で送受信するデータを一時
記憶する第１の送受信データ記憶手段、前記ＡＴＭイン
タフェースとの間で送受信するデータを一時記憶する第
３の送受信データ記憶手段、前記上位装置から前記ＡＴ
Ｍインタフェースへ送信するデータのうち、圧縮を指示
されたデータはこれを圧縮し、前記ＡＴＭインタフェー
スから圧縮済みのデータを受信した場合はこの圧縮済み
の受信データを伸張するデータ圧縮伸張手段、前記第１
の送受信データ記憶手段と前記第３の送受信データ記憶
手段との間に介在し、前記第１の送受信データ記憶手段
又は前記第３の送受信データ記憶手段からのデータ或は
前記データ圧縮伸張手段により圧縮又は伸張された送受
信データを一時記憶する第２の送受信データ記憶手段、
送信データの圧縮を行うか否かの決定により、前記第１
の送受信データ記憶手段内のデータを前記データ圧縮伸
張手段に送り、このデータ圧縮伸張手段で圧縮したデー
タを前記第２の送受信データ記憶手段に送るか、又は前
記第１の送受信データ記憶手段内のデータを直接前記第
２の送受信データ記憶手段に送るかを制御する制御部、
前記第２の送受信データ記憶手段内のデータにＡＴＭヘ
ッダ部を付加して前記第３の送受信データ記憶手段に送
り、前記ＡＴＭインタフェースから前記第３の送受信デ
ータ記憶手段が受信したデータのＡＴＭヘッダ部を検査
し、当該データが圧縮済みのデータであるか否かを判定
した上で該ＡＴＭヘッダ部を除去したデータを前記第２
の送受信データ記憶手段に送り、前記判定結果に従って
当該データを前記データ圧縮伸張手段で伸張して前記第
１の送受信データ記憶手段に送るか、直接前記第１の送
受信データ記憶手段に送るかを制御するＡＴＭインタフ
ェース制御部を備えることとした。
スとの間に介在し、この上位装置とこのＡＴＭインタフ
ェース間のデータ送受信を制御する本発明のＡＴＭ制御
装置は、前記上位装置との間で送受信するデータを一時
記憶する第１の送受信データ記憶手段、前記ＡＴＭイン
タフェースとの間で送受信するデータを一時記憶する第
３の送受信データ記憶手段、前記上位装置から前記ＡＴ
Ｍインタフェースへ送信するデータのうち、圧縮を指示
されたデータはこれを圧縮し、前記ＡＴＭインタフェー
スから圧縮済みのデータを受信した場合はこの圧縮済み
の受信データを伸張するデータ圧縮伸張手段、前記第１
の送受信データ記憶手段と前記第３の送受信データ記憶
手段との間に介在し、前記第１の送受信データ記憶手段
又は前記第３の送受信データ記憶手段からのデータ或は
前記データ圧縮伸張手段により圧縮又は伸張された送受
信データを一時記憶する第２の送受信データ記憶手段、
送信データの圧縮を行うか否かの決定により、前記第１
の送受信データ記憶手段内のデータを前記データ圧縮伸
張手段に送り、このデータ圧縮伸張手段で圧縮したデー
タを前記第２の送受信データ記憶手段に送るか、又は前
記第１の送受信データ記憶手段内のデータを直接前記第
２の送受信データ記憶手段に送るかを制御する制御部、
前記第２の送受信データ記憶手段内のデータにＡＴＭヘ
ッダ部を付加して前記第３の送受信データ記憶手段に送
り、前記ＡＴＭインタフェースから前記第３の送受信デ
ータ記憶手段が受信したデータのＡＴＭヘッダ部を検査
し、当該データが圧縮済みのデータであるか否かを判定
した上で該ＡＴＭヘッダ部を除去したデータを前記第２
の送受信データ記憶手段に送り、前記判定結果に従って
当該データを前記データ圧縮伸張手段で伸張して前記第
１の送受信データ記憶手段に送るか、直接前記第１の送
受信データ記憶手段に送るかを制御するＡＴＭインタフ
ェース制御部を備えることとした。
【００１１】また前記制御部での送信データの圧縮を行
うか否かの決定は、前記上位装置からの指示によること
を特徴とする。
うか否かの決定は、前記上位装置からの指示によること
を特徴とする。
【００１２】また前記制御部は数値データ検出部を備
え、この数値データ検出部の検出結果に基づき送信デー
タの圧縮を行うか否かを決定することを特徴とする。
え、この数値データ検出部の検出結果に基づき送信デー
タの圧縮を行うか否かを決定することを特徴とする。
【００１３】また前記数値データ検出部は、データセル
内の全てのバイトの前半のビットパターンが「００１
１」であることを検出することを特徴とする。
内の全てのバイトの前半のビットパターンが「００１
１」であることを検出することを特徴とする。
【００１４】また前記第１の送受信データ記憶手段及び
前記第３の送受信データ記憶手段は共にＦＩＦＯによっ
て構成され、前記第２の送受信データ記憶手段はセレク
タ付きデータバッファにより構成されることを特徴とす
る。
前記第３の送受信データ記憶手段は共にＦＩＦＯによっ
て構成され、前記第２の送受信データ記憶手段はセレク
タ付きデータバッファにより構成されることを特徴とす
る。
【００１５】また前記第１の送受信データ記憶手段は９
６バイト単位のバッファメモリであり、前記第２の送受
信データ記憶手段は４８バイト単位のバッファメモリで
あることを特徴とする。
６バイト単位のバッファメモリであり、前記第２の送受
信データ記憶手段は４８バイト単位のバッファメモリで
あることを特徴とする。
【００１６】また前記データ圧縮伸張手段は、データの
圧縮を指示された時は、１バイトのデータの前半の４ビ
ットを削除し、隣接する２バイトの後半の４ビットを連
結して１バイトのデータとすることにより１／２のデー
タ長に圧縮し、圧縮済みのデータの伸張を指示された時
は、圧縮済みのデータの１バイトを前半の４ビットと後
半の４ビットに分離し、分離した４ビットをそれぞれ新
しい１バイトの後半の４ビットとし、これに所定のビッ
トパターンを有する前半の４ビットを付加して２倍のデ
ータ長に伸張することを特徴とする。
圧縮を指示された時は、１バイトのデータの前半の４ビ
ットを削除し、隣接する２バイトの後半の４ビットを連
結して１バイトのデータとすることにより１／２のデー
タ長に圧縮し、圧縮済みのデータの伸張を指示された時
は、圧縮済みのデータの１バイトを前半の４ビットと後
半の４ビットに分離し、分離した４ビットをそれぞれ新
しい１バイトの後半の４ビットとし、これに所定のビッ
トパターンを有する前半の４ビットを付加して２倍のデ
ータ長に伸張することを特徴とする。
【００１７】また前記データ圧縮伸長手段が付加する所
定のビットパターンを有する前記前半の４ビットのビッ
トパターンは「００１１」であることを特徴とする。
定のビットパターンを有する前記前半の４ビットのビッ
トパターンは「００１１」であることを特徴とする。
【００１８】さらに前記ＡＴＭインタフェース制御部
は、送信データに前記ＡＴＭヘッダ部を付加するに際
し、当該データが圧縮済みデータである場合、該ＡＴＭ
ヘッダ部に圧縮済みデータであることを示すフラグをセ
ットし、受信データのＡＴＭヘッダ部を検査するに際
し、該ＡＴＭヘッダ部内の圧縮済みデータであることを
示すフラグの論理を検査することを特徴とする。
は、送信データに前記ＡＴＭヘッダ部を付加するに際
し、当該データが圧縮済みデータである場合、該ＡＴＭ
ヘッダ部に圧縮済みデータであることを示すフラグをセ
ットし、受信データのＡＴＭヘッダ部を検査するに際
し、該ＡＴＭヘッダ部内の圧縮済みデータであることを
示すフラグの論理を検査することを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の一実施形態を示
すブロック図である。図１において、１はＡＴＭ制御装
置であり、ＡＴＭ制御装置１内の制御部２はデータ圧縮
伸張手段４及びＡＴＭインタフェース制御部６を制御す
ることによりＡＴＭインタフェースとの通信を実現す
る。第１の送受信データ記憶手段３は上位装置とＡＴＭ
インタフェースとの間の転送データを一時記憶する。こ
の記憶手段３は９６バイト単位でデータを記憶し、デー
タ圧縮伸張手段４、第２の送受信データ記憶手段５との
間にデータを転送する機能がある。
を参照して説明する。図１は、本発明の一実施形態を示
すブロック図である。図１において、１はＡＴＭ制御装
置であり、ＡＴＭ制御装置１内の制御部２はデータ圧縮
伸張手段４及びＡＴＭインタフェース制御部６を制御す
ることによりＡＴＭインタフェースとの通信を実現す
る。第１の送受信データ記憶手段３は上位装置とＡＴＭ
インタフェースとの間の転送データを一時記憶する。こ
の記憶手段３は９６バイト単位でデータを記憶し、デー
タ圧縮伸張手段４、第２の送受信データ記憶手段５との
間にデータを転送する機能がある。
【００２０】データ圧縮伸張手段４は制御部２から制御
線５１を介して圧縮指示を受け、ＡＴＭインタフェース
にデータ送信の場合には第１の送受信データ記憶手段３
のデータを圧縮し、第２の送受信データ記憶手段５に格
納する。一方、ＡＴＭインタフェースからデータを受信
した場合にはＡＴＭインタフェース制御部６の指示を受
け送受信データ記憶手段５内のデータを伸張し、送受信
データ記憶手段３に格納する。送受信データ記憶手段５
は、ＡＴＭインタフェースとのデータ転送中に圧縮済み
データ又は非圧縮データを４８バイト単位（ＡＴＭヘッ
ダを除く１セル毎のデータ）に一時的に格納する送受信
データ記憶手段である。
線５１を介して圧縮指示を受け、ＡＴＭインタフェース
にデータ送信の場合には第１の送受信データ記憶手段３
のデータを圧縮し、第２の送受信データ記憶手段５に格
納する。一方、ＡＴＭインタフェースからデータを受信
した場合にはＡＴＭインタフェース制御部６の指示を受
け送受信データ記憶手段５内のデータを伸張し、送受信
データ記憶手段３に格納する。送受信データ記憶手段５
は、ＡＴＭインタフェースとのデータ転送中に圧縮済み
データ又は非圧縮データを４８バイト単位（ＡＴＭヘッ
ダを除く１セル毎のデータ）に一時的に格納する送受信
データ記憶手段である。
【００２１】ＡＴＭインタフェース制御部６は、ＡＴＭ
インタフェースにデータを送信する時は制御部２の指示
（制御線５３）を受け、送受信データ記憶手段５内のデ
ータが圧縮済み（制御線５３上の信号論理が″１″）又
は非圧縮（制御線５３上の信号論理が″０″）であるこ
とを認識し、圧縮済みデータの場合のみＡＴＭセル内ヘ
ッダのＰＴＩ部に圧縮済みフラグをセットし、第３の送
受信データ記憶手段７及びドライバ／レシーバ８を介し
てＡＴＭインタフェースにデータを送信する。ＡＴＭイ
ンタフェース制御部６は又、ＡＴＭインタフェースから
受信したセルデータのヘッダ部に圧縮済フラグを検出し
た場合は、送受信データ記憶手段５及びデータ圧縮伸張
手段４に、制御線１００を介して伸張を指示する。
インタフェースにデータを送信する時は制御部２の指示
（制御線５３）を受け、送受信データ記憶手段５内のデ
ータが圧縮済み（制御線５３上の信号論理が″１″）又
は非圧縮（制御線５３上の信号論理が″０″）であるこ
とを認識し、圧縮済みデータの場合のみＡＴＭセル内ヘ
ッダのＰＴＩ部に圧縮済みフラグをセットし、第３の送
受信データ記憶手段７及びドライバ／レシーバ８を介し
てＡＴＭインタフェースにデータを送信する。ＡＴＭイ
ンタフェース制御部６は又、ＡＴＭインタフェースから
受信したセルデータのヘッダ部に圧縮済フラグを検出し
た場合は、送受信データ記憶手段５及びデータ圧縮伸張
手段４に、制御線１００を介して伸張を指示する。
【００２２】送受信データ記憶手段７はＡＴＭインテフ
ェースとの間で送受信する送受信セータをセル単位（４
８＋５＝５３バイト単位）に一時記憶する。この一時記
憶によって、ＡＴＭインタフェースとのデータ転送にお
ける揺らぎが防止される。
ェースとの間で送受信する送受信セータをセル単位（４
８＋５＝５３バイト単位）に一時記憶する。この一時記
憶によって、ＡＴＭインタフェースとのデータ転送にお
ける揺らぎが防止される。
【００２３】以下、図１に示すＡＴＭ制御装置１の動作
を説明する。上位装置から制御線５０を介してＡＴＭイ
ンタフェースへの送信要求及び送信データの圧縮許可指
示を受けた制御部２は、データ圧縮伸張手段４に制御線
５１を介して送受信データ記憶手段３からデータ線１１
−ｂを経て送られる送信データの圧縮を指示すと共に、
ＡＴＭインタフェース制御部６に送受信データ記憶手段
５から制御線１３を介して送られるデータに、ＰＴＩ部
に圧縮済みフラグをセットしたＡＴＭヘッダ部（図５参
照）を付加するよう指示する。
を説明する。上位装置から制御線５０を介してＡＴＭイ
ンタフェースへの送信要求及び送信データの圧縮許可指
示を受けた制御部２は、データ圧縮伸張手段４に制御線
５１を介して送受信データ記憶手段３からデータ線１１
−ｂを経て送られる送信データの圧縮を指示すと共に、
ＡＴＭインタフェース制御部６に送受信データ記憶手段
５から制御線１３を介して送られるデータに、ＰＴＩ部
に圧縮済みフラグをセットしたＡＴＭヘッダ部（図５参
照）を付加するよう指示する。
【００２４】制御部２からの指示を受けたデータ圧縮伸
張手段４は、上位装置から送られた送信データを送受信
データ記憶手段３を介してデータ線１１−ｂから入手
し、各バイトの頭４ビットを削除し、かつ下４ビット毎
に送受信データ記憶手段５内に順次左に詰め、送信デー
タ９６バイトのデータを４８バイトのデータに圧縮す
る。このようにして圧縮された送信データは送受信デー
タ記憶手段５に保持され、１セル分のデータが揃った
後、ＡＴＭインタフェース制御部６は通常のＡＴＭヘッ
ダを作成すると共に、圧縮済みデータを示す圧縮済みフ
ラグを該ＡＴＭヘッダ部にセットし、このＡＴＭヘッダ
と共に圧縮済みデータを送受信データ記憶手段７に格納
し、順次ドライバ／レシーバ８を介してＡＴＭ規格に従
ってデータの送信を繰り返す。
張手段４は、上位装置から送られた送信データを送受信
データ記憶手段３を介してデータ線１１−ｂから入手
し、各バイトの頭４ビットを削除し、かつ下４ビット毎
に送受信データ記憶手段５内に順次左に詰め、送信デー
タ９６バイトのデータを４８バイトのデータに圧縮す
る。このようにして圧縮された送信データは送受信デー
タ記憶手段５に保持され、１セル分のデータが揃った
後、ＡＴＭインタフェース制御部６は通常のＡＴＭヘッ
ダを作成すると共に、圧縮済みデータを示す圧縮済みフ
ラグを該ＡＴＭヘッダ部にセットし、このＡＴＭヘッダ
と共に圧縮済みデータを送受信データ記憶手段７に格納
し、順次ドライバ／レシーバ８を介してＡＴＭ規格に従
ってデータの送信を繰り返す。
【００２５】次に、上位装置から送られたデータが非圧
縮データの場合の動作について説明する。制御部２は、
上位装置から制御線５０を介して送られた指示を解析
し、データ線１１を経由して到来するデータが非圧縮デ
ータ（数値データ以外）と解釈した後、制御線５１及び
５３上の信号を論理″０″（非圧縮モードを表す）に設
定する。これにより、データ圧縮伸張手段４及びＡＴＭ
インタフェース制御部６はデータ圧縮動作をしないよう
になる。この場合送受信データ記憶手段３内の９８バイ
ト単位の送信データはデータ線１１−ａを介して送受信
データ記憶手段５に４８バイト単位に分割されて記憶さ
れ、ＡＴＭインタフェース制御部６によりＡＴＭヘッダ
５バイトが付加され、送受信データ記憶手段７に記憶さ
れ、順次ＡＴＭ規格に基づいてドライバ／レシーバ８を
介してＡＴＭインタフェースに送信される。
縮データの場合の動作について説明する。制御部２は、
上位装置から制御線５０を介して送られた指示を解析
し、データ線１１を経由して到来するデータが非圧縮デ
ータ（数値データ以外）と解釈した後、制御線５１及び
５３上の信号を論理″０″（非圧縮モードを表す）に設
定する。これにより、データ圧縮伸張手段４及びＡＴＭ
インタフェース制御部６はデータ圧縮動作をしないよう
になる。この場合送受信データ記憶手段３内の９８バイ
ト単位の送信データはデータ線１１−ａを介して送受信
データ記憶手段５に４８バイト単位に分割されて記憶さ
れ、ＡＴＭインタフェース制御部６によりＡＴＭヘッダ
５バイトが付加され、送受信データ記憶手段７に記憶さ
れ、順次ＡＴＭ規格に基づいてドライバ／レシーバ８を
介してＡＴＭインタフェースに送信される。
【００２６】次に、ＡＴＭインタフェースから受信した
データが圧縮済みデータの場合の動作について説明す
る。ＡＴＭインタフェースから受信したデータは、送受
信データ記憶手段７を介してＡＴＭインタフェース制御
部６に送られデータ内ＡＴＭヘッダ部の解析が行われ
る。この解析の結果、圧縮済みデータと判明した場合、
ＡＴＭインタフェース制御部６は送受信データ記憶手段
５のセレクタをデータ線１２が有効となるように制御線
１００上の信号を制御する。これと同時にデータ圧縮伸
張手段４にも制御線１００上の信号を介して受信データ
の伸張を指示する。
データが圧縮済みデータの場合の動作について説明す
る。ＡＴＭインタフェースから受信したデータは、送受
信データ記憶手段７を介してＡＴＭインタフェース制御
部６に送られデータ内ＡＴＭヘッダ部の解析が行われ
る。この解析の結果、圧縮済みデータと判明した場合、
ＡＴＭインタフェース制御部６は送受信データ記憶手段
５のセレクタをデータ線１２が有効となるように制御線
１００上の信号を制御する。これと同時にデータ圧縮伸
張手段４にも制御線１００上の信号を介して受信データ
の伸張を指示する。
【００２７】ＡＴＭヘッダ部の５バイトを除かれた受信
データは、データ線１３を介して送受信データ記憶手段
５に送られ、更にデータ線１２を介してデータ圧縮伸張
手段４に送られる。データ圧縮伸張手段４は、送られた
このデータを圧縮時とは逆に、４ビット毎に１バイトの
データに伸張し、送受信データ記憶手段３へ格納し、こ
れを受信データ１セル単位に繰り返し行う。
データは、データ線１３を介して送受信データ記憶手段
５に送られ、更にデータ線１２を介してデータ圧縮伸張
手段４に送られる。データ圧縮伸張手段４は、送られた
このデータを圧縮時とは逆に、４ビット毎に１バイトの
データに伸張し、送受信データ記憶手段３へ格納し、こ
れを受信データ１セル単位に繰り返し行う。
【００２８】このようにして、上位装置から送られた送
信データが数値データの場合、本体装置のＣＰＵを使用
しないで送信データを９６バイト毎に４８バイトに圧縮
しＡＴＭインタフェースに圧縮済みデータの送信を行う
ことにより、データの圧縮に伴うＣＰＵ負荷の増大を防
止し、かつＡＴＭインタフェースとの間に第３の送受信
用データ記憶手段７を設けたことにより、ＡＴＭインタ
フェースへのデータ転送の揺らぎを押さえて安定して送
受信を行うことができるようになる。また、ＡＴＭイン
タフェースに送信するデータが数値データの場合、実際
にＡＴＭインタフェースにデータ転送する量が約半分
（９６バイトが４８バイト＋５バイト＝５３バイト）で
あるため、ＡＴＭインタフェースの見掛けの転送能力を
約２倍に向上することができるようになる。
信データが数値データの場合、本体装置のＣＰＵを使用
しないで送信データを９６バイト毎に４８バイトに圧縮
しＡＴＭインタフェースに圧縮済みデータの送信を行う
ことにより、データの圧縮に伴うＣＰＵ負荷の増大を防
止し、かつＡＴＭインタフェースとの間に第３の送受信
用データ記憶手段７を設けたことにより、ＡＴＭインタ
フェースへのデータ転送の揺らぎを押さえて安定して送
受信を行うことができるようになる。また、ＡＴＭイン
タフェースに送信するデータが数値データの場合、実際
にＡＴＭインタフェースにデータ転送する量が約半分
（９６バイトが４８バイト＋５バイト＝５３バイト）で
あるため、ＡＴＭインタフェースの見掛けの転送能力を
約２倍に向上することができるようになる。
【００２９】［実施例］図２は、本発明の一実施例を示
すブロック図である。図２において、図１と同一符号は
同一又は相当部分を示し、同様な動作をするので重複し
た説明は省略する。第１の送受信データ記憶手段３と第
３の送受信データ記憶手段７はＦＩＦＯ（先入れ先出し
型のメモリ）で構成されているので、ＦＩＦＯ３、ＦＩ
ＦＯ７として表す。また第２の送受信データ記憶手段５
にはセレクタが付属されているのでセレクタ付き送受信
データバッファ５と称することにする。このセレクタに
よりデータバッファ５は、圧縮データを取り扱う場合
は、データ圧縮伸張手段４、又はＡＴＭインタフェース
制御部６から、それぞれ制御線５２及び１００を介して
の指示を受け、データ線１２側に切り換えてデータ圧縮
伸張手段４とデータの送受信を行い、非圧縮データを取
り扱う場合は、データ圧縮伸張手段４、又はＡＴＭイン
タフェース制御部６から、それぞれ制御線５２及び１０
０を介しての指示を受け、データ線１１−ａ側に切り換
えてＦＩＦＯ３とデータの送受信を行う。
すブロック図である。図２において、図１と同一符号は
同一又は相当部分を示し、同様な動作をするので重複し
た説明は省略する。第１の送受信データ記憶手段３と第
３の送受信データ記憶手段７はＦＩＦＯ（先入れ先出し
型のメモリ）で構成されているので、ＦＩＦＯ３、ＦＩ
ＦＯ７として表す。また第２の送受信データ記憶手段５
にはセレクタが付属されているのでセレクタ付き送受信
データバッファ５と称することにする。このセレクタに
よりデータバッファ５は、圧縮データを取り扱う場合
は、データ圧縮伸張手段４、又はＡＴＭインタフェース
制御部６から、それぞれ制御線５２及び１００を介して
の指示を受け、データ線１２側に切り換えてデータ圧縮
伸張手段４とデータの送受信を行い、非圧縮データを取
り扱う場合は、データ圧縮伸張手段４、又はＡＴＭイン
タフェース制御部６から、それぞれ制御線５２及び１０
０を介しての指示を受け、データ線１１−ａ側に切り換
えてＦＩＦＯ３とデータの送受信を行う。
【００３０】次に、図２に示す実施例の動作を説明す
る。図３，図４，図６は、それぞれＦＩＦＯ３、セレク
タ付き送受信データバッファ５、ＦＩＦＯ７内でのデー
タのフォーマットの変化を示す図であり、図３は送信デ
ータの圧縮を行った場合の送信データのフォーマットの
変化を、図４は送信データの非圧縮時の送信データのフ
ォーマットの変化を、図６はＡＴＭインタフェースから
受信したデータをデータ圧縮伸張手段４で伸張した場合
のデータのフォーマットを示す。また図５は、図３，図
４，図６に示すＡＴＭヘッダ部のフォーマットを示すフ
ォーマット図である。
る。図３，図４，図６は、それぞれＦＩＦＯ３、セレク
タ付き送受信データバッファ５、ＦＩＦＯ７内でのデー
タのフォーマットの変化を示す図であり、図３は送信デ
ータの圧縮を行った場合の送信データのフォーマットの
変化を、図４は送信データの非圧縮時の送信データのフ
ォーマットの変化を、図６はＡＴＭインタフェースから
受信したデータをデータ圧縮伸張手段４で伸張した場合
のデータのフォーマットを示す。また図５は、図３，図
４，図６に示すＡＴＭヘッダ部のフォーマットを示すフ
ォーマット図である。
【００３１】上位装置からＡＴＭインタフェースへのデ
ータの送信要求及び送信データの圧縮許可指示を受けた
制御部２は、データ圧縮伸張手段４に、ＦＩＦＯ３から
データ線１１ｂを介して送られるデータの圧縮を指示す
る。この指示は制御線５１上の信号の論理により行う。
図３に示すように、信号論理が″１″のときは圧縮指示
となる。制御部２は同時にＡＴＭインタフェース制御部
６に指示して、セレクタ付き送受信データバッファ５か
らデータ線１３を介して送られる送信データに、図５に
示すＡＴＭヘッダ部を付加し、そのＰＴＩ部に圧縮済み
フラグをセットするよう指示する。
ータの送信要求及び送信データの圧縮許可指示を受けた
制御部２は、データ圧縮伸張手段４に、ＦＩＦＯ３から
データ線１１ｂを介して送られるデータの圧縮を指示す
る。この指示は制御線５１上の信号の論理により行う。
図３に示すように、信号論理が″１″のときは圧縮指示
となる。制御部２は同時にＡＴＭインタフェース制御部
６に指示して、セレクタ付き送受信データバッファ５か
らデータ線１３を介して送られる送信データに、図５に
示すＡＴＭヘッダ部を付加し、そのＰＴＩ部に圧縮済み
フラグをセットするよう指示する。
【００３２】制御部２から制御線５１を介して圧縮指示
を受けたデータ圧縮伸張手段４は、上位装置から送られ
た送信データをＦＩＦＯ３を介してデータ線１１−ｂか
ら入手し、各バイトの頭４ビットを削除し、かつ下４ビ
ット毎にセレクタ付き送受信データバッファ５内に順次
左に詰め、送信データ９６バイトのデータを４８バイト
のデータに圧縮する。
を受けたデータ圧縮伸張手段４は、上位装置から送られ
た送信データをＦＩＦＯ３を介してデータ線１１−ｂか
ら入手し、各バイトの頭４ビットを削除し、かつ下４ビ
ット毎にセレクタ付き送受信データバッファ５内に順次
左に詰め、送信データ９６バイトのデータを４８バイト
のデータに圧縮する。
【００３３】図３において、制御線５１、５３（５２）
上の信号論理は″１″であり、ＦＩＦＯ３には１〜９６
の番号が付けられている９６バイトのデータが格納され
ている。各バイト内の数字は１６進２桁で表した０〜９
の数値である。数値データは、それが数値データである
ことを示すため１６進数の最初の桁に３（ビットパター
ン「００１１」）を付加してある。従ってこの最初の桁
の３は省略して（圧縮して）伝送し、ＡＴＭヘッダ部に
圧縮済みフラグを入れておくだけで、データ受信後、容
易にこれを再生（伸張）することができる。
上の信号論理は″１″であり、ＦＩＦＯ３には１〜９６
の番号が付けられている９６バイトのデータが格納され
ている。各バイト内の数字は１６進２桁で表した０〜９
の数値である。数値データは、それが数値データである
ことを示すため１６進数の最初の桁に３（ビットパター
ン「００１１」）を付加してある。従ってこの最初の桁
の３は省略して（圧縮して）伝送し、ＡＴＭヘッダ部に
圧縮済みフラグを入れておくだけで、データ受信後、容
易にこれを再生（伸張）することができる。
【００３４】ＦＩＦＯ３の第１〜第４バイトに３０、３
１、３２、３３があった場合、最初の桁の３を省略し、
省略後の第１、第２バイトの０と１を連結してセレクタ
付き送受信データバッファ５の第１バイトの内容０１と
し、省略後の第３、第４バイトの２と３を連結してセレ
クタ付き送受信データバッファ５の第２バイトの内容２
３とする。
１、３２、３３があった場合、最初の桁の３を省略し、
省略後の第１、第２バイトの０と１を連結してセレクタ
付き送受信データバッファ５の第１バイトの内容０１と
し、省略後の第３、第４バイトの２と３を連結してセレ
クタ付き送受信データバッファ５の第２バイトの内容２
３とする。
【００３５】以上のようにして圧縮された送信データが
セレクタ付き送受信データバッファ５に保持され１セル
分のデータが揃った後、ＡＴＭインタフェース制御部６
は通常のＡＴＭヘッダを作成すると共に、圧縮済みデー
タを示す圧縮済みフラグを該ヘッダ部のＰＴＩ部にセッ
トし、ＦＩＦＯ７に格納し、順次ドライバ／レシーバ８
を介し、ＡＴＭ規格に従ってデータの送信を繰り返す。
セレクタ付き送受信データバッファ５に保持され１セル
分のデータが揃った後、ＡＴＭインタフェース制御部６
は通常のＡＴＭヘッダを作成すると共に、圧縮済みデー
タを示す圧縮済みフラグを該ヘッダ部のＰＴＩ部にセッ
トし、ＦＩＦＯ７に格納し、順次ドライバ／レシーバ８
を介し、ＡＴＭ規格に従ってデータの送信を繰り返す。
【００３６】上位装置から送られたデータが非圧縮デー
タの場合、制御部２は制御線５０を介して上位装置から
送られた指示を解析し、データ線１０を経由してＡＴＭ
インタフェースに送信するデータが非圧縮データ（数値
データ以外のデータ）と解釈した後、制御線５１及び５
３上の信号を非圧縮モード（論理値″０″）に設定す
る。これによりデータ圧縮伸張手段４及びＡＴＭインタ
フェース制御部６は圧縮動作をしないように制御され
る。この場合図４に示すように、ＦＩＦＯ３内の９６バ
イト単位の送信データは、データ線１１−ａを介してセ
レクタ付き送受信データバッファ５に４８バイト単位に
分割されて記憶され、ＡＴＭインタフェース制御部６に
よりＡＴＭヘッダ５バイトが付加され、ＦＩＦＯ７に記
憶され、ＡＴＭ規格に基づいて順次ドライバ／レシーバ
８を介してＡＴＭインタフェースに送信される。
タの場合、制御部２は制御線５０を介して上位装置から
送られた指示を解析し、データ線１０を経由してＡＴＭ
インタフェースに送信するデータが非圧縮データ（数値
データ以外のデータ）と解釈した後、制御線５１及び５
３上の信号を非圧縮モード（論理値″０″）に設定す
る。これによりデータ圧縮伸張手段４及びＡＴＭインタ
フェース制御部６は圧縮動作をしないように制御され
る。この場合図４に示すように、ＦＩＦＯ３内の９６バ
イト単位の送信データは、データ線１１−ａを介してセ
レクタ付き送受信データバッファ５に４８バイト単位に
分割されて記憶され、ＡＴＭインタフェース制御部６に
よりＡＴＭヘッダ５バイトが付加され、ＦＩＦＯ７に記
憶され、ＡＴＭ規格に基づいて順次ドライバ／レシーバ
８を介してＡＴＭインタフェースに送信される。
【００３７】次にＡＴＭインタフェースから受信したデ
ータが圧縮データである場合の動作について図６を参照
して説明する。ＡＴＭインタフェースから受信したデー
タはＦＩＦＯ７を介してＡＴＭインタフェース制御部６
に送られ、データ内ヘッダ部の解析が行われる。この結
果、圧縮済みデータと判定した場合、ＡＴＭインタフェ
ース制御部６は信号線１００上の信号の論理を″１″と
し、セレクタ付き送受信データバッファ５のセレクタを
データ線１２が有効になるように制御する。これと同時
にデータ圧縮伸張手段４にも信号線１００上の制御信号
を介してデータの伸張を指示する。ＡＴＭヘッダ部の５
バイトを除かれた受信データは、データ線１３を介して
セレクタ付き送受信データバッファ５に送られ、更にデ
ータ線１２を介してデータ圧縮伸張手段４に送られる。
ータが圧縮データである場合の動作について図６を参照
して説明する。ＡＴＭインタフェースから受信したデー
タはＦＩＦＯ７を介してＡＴＭインタフェース制御部６
に送られ、データ内ヘッダ部の解析が行われる。この結
果、圧縮済みデータと判定した場合、ＡＴＭインタフェ
ース制御部６は信号線１００上の信号の論理を″１″と
し、セレクタ付き送受信データバッファ５のセレクタを
データ線１２が有効になるように制御する。これと同時
にデータ圧縮伸張手段４にも信号線１００上の制御信号
を介してデータの伸張を指示する。ＡＴＭヘッダ部の５
バイトを除かれた受信データは、データ線１３を介して
セレクタ付き送受信データバッファ５に送られ、更にデ
ータ線１２を介してデータ圧縮伸張手段４に送られる。
【００３８】データ圧縮伸張手段４は、送られたこのデ
ータを圧縮時とは逆に、４ビットごとにその前に１６進
数の３を表す４ビット「００１１」を付加して１バイト
のデータに伸張し、ＦＩＦＯ３へ格納し、これを受信デ
ータ１セル単位に繰り返し行う。図６の例で言えば、セ
レクタ付きデータバッファ５内の第１バイトの「０１」
は「０」と「１」とに分解され「０」、「１」の前にそ
れぞれ「３」が付加されて「３０」、「３１」の２バイ
トとなり、ＦＩＦＯ３の第１及び第２バイトになる。同
様に、セレクタ付きデータバッファ５内の第２バイトの
「２３」は「２」と「３」とに分解され「２」、「３」
の前にそれぞれ「３」が付加されて「３２」、「３３」
の２バイトとなり、ＦＩＦＯ３の第３及び第４バイトに
なる。
ータを圧縮時とは逆に、４ビットごとにその前に１６進
数の３を表す４ビット「００１１」を付加して１バイト
のデータに伸張し、ＦＩＦＯ３へ格納し、これを受信デ
ータ１セル単位に繰り返し行う。図６の例で言えば、セ
レクタ付きデータバッファ５内の第１バイトの「０１」
は「０」と「１」とに分解され「０」、「１」の前にそ
れぞれ「３」が付加されて「３０」、「３１」の２バイ
トとなり、ＦＩＦＯ３の第１及び第２バイトになる。同
様に、セレクタ付きデータバッファ５内の第２バイトの
「２３」は「２」と「３」とに分解され「２」、「３」
の前にそれぞれ「３」が付加されて「３２」、「３３」
の２バイトとなり、ＦＩＦＯ３の第３及び第４バイトに
なる。
【００３９】以上のようにして、５３バイトの受信デー
タはＡＴＭヘッダ部の５バイトが除去され４８バイトの
データとなり、この４８バイトのデータは９６バイトに
伸張されＦＩＦＯ３に格納され、上位装置へ送出され
る。以上の説明から明らかなようにデータの圧縮，伸張
には、上位装置のＣＰＵが使用されることがないので、
ＣＰＵに大きな負荷がかかることがない。また、ＦＩＦ
Ｏ７を設けたことにより、ＡＴＭインタフェースへのデ
ータ転送の揺らぎを充分に吸収することが出来る。更
に、転送すべきデータが数値データである場合は、９６
バイトのデータを４８バイトのデータに圧縮し、これに
５バイトのＡＴＭヘッダを付加するだけで伝送すること
ができるので、ＡＴＭインタフェースの見掛けの転送能
力を著しく向上させることができる。
タはＡＴＭヘッダ部の５バイトが除去され４８バイトの
データとなり、この４８バイトのデータは９６バイトに
伸張されＦＩＦＯ３に格納され、上位装置へ送出され
る。以上の説明から明らかなようにデータの圧縮，伸張
には、上位装置のＣＰＵが使用されることがないので、
ＣＰＵに大きな負荷がかかることがない。また、ＦＩＦ
Ｏ７を設けたことにより、ＡＴＭインタフェースへのデ
ータ転送の揺らぎを充分に吸収することが出来る。更
に、転送すべきデータが数値データである場合は、９６
バイトのデータを４８バイトのデータに圧縮し、これに
５バイトのＡＴＭヘッダを付加するだけで伝送すること
ができるので、ＡＴＭインタフェースの見掛けの転送能
力を著しく向上させることができる。
【００４０】図７は、本発明の他の実施例を示すブロッ
ク図である。図７において、図２と同一符号は同一又は
相当部分を示し、同一の動作をするので、重複した説明
は省略する。図７に示すＡＴＭ制御装置２００が図２に
示すＡＴＭ制御装置１と異なる点は、図７に示す装置が
数値データ検出部２０１を内蔵している点である。数値
データ検出部２０１は上位装置から送られる送信データ
を４８バイト単位に常に監視し、全データが数値データ
である場合に数値データ検出信号を制御部２に送出す
る。数値データ検出部２０１は、例えば１セルに相当す
る４８バイトの各バイトの前半の４ビットが、何れも１
６進数の「３」（ビットパターン「００１１」）を示す
ものであれば、このセルは数値データから構成されるセ
ルであると判定する。
ク図である。図７において、図２と同一符号は同一又は
相当部分を示し、同一の動作をするので、重複した説明
は省略する。図７に示すＡＴＭ制御装置２００が図２に
示すＡＴＭ制御装置１と異なる点は、図７に示す装置が
数値データ検出部２０１を内蔵している点である。数値
データ検出部２０１は上位装置から送られる送信データ
を４８バイト単位に常に監視し、全データが数値データ
である場合に数値データ検出信号を制御部２に送出す
る。数値データ検出部２０１は、例えば１セルに相当す
る４８バイトの各バイトの前半の４ビットが、何れも１
６進数の「３」（ビットパターン「００１１」）を示す
ものであれば、このセルは数値データから構成されるセ
ルであると判定する。
【００４１】この数値データ検出信号は図２に示すＡＴ
Ｍ制御装置１において制御線５０を介し上部装置から与
えられる圧縮指示に相当するもので、それ以外の動作
は、図７のＡＴＭ制御装置２００と図２のＡＴＭ制御装
置１とは同様である。上位装置のＣＰＵは、制御線５０
への信号送出処理をしなくても良くなるので、その負荷
は更に軽減される。
Ｍ制御装置１において制御線５０を介し上部装置から与
えられる圧縮指示に相当するもので、それ以外の動作
は、図７のＡＴＭ制御装置２００と図２のＡＴＭ制御装
置１とは同様である。上位装置のＣＰＵは、制御線５０
への信号送出処理をしなくても良くなるので、その負荷
は更に軽減される。
【００４２】
【発明の効果】以上説明したように本発明のＡＴＭ制御
装置は、送受信データ記憶手段７を備えることにより、
ＡＴＭ網への送信時、送信の揺らぎを吸収できるという
効果がある。また、制御部２、データ圧縮伸張手段４、
ＡＴＭインタフェース制御部６等を備えることにより、
ＡＴＭ制御装置内での処理作業の大部分を実行できるよ
うになり、上位装置のＣＰＵの負荷を軽減することがで
きるという効果がある。さらに数値データ等はこれを圧
縮して伝送することができ、ＡＴＭ網の伝送能率を実効
的に向上させることができる等の効果がある。
装置は、送受信データ記憶手段７を備えることにより、
ＡＴＭ網への送信時、送信の揺らぎを吸収できるという
効果がある。また、制御部２、データ圧縮伸張手段４、
ＡＴＭインタフェース制御部６等を備えることにより、
ＡＴＭ制御装置内での処理作業の大部分を実行できるよ
うになり、上位装置のＣＰＵの負荷を軽減することがで
きるという効果がある。さらに数値データ等はこれを圧
縮して伝送することができ、ＡＴＭ網の伝送能率を実効
的に向上させることができる等の効果がある。
【図１】本発明の一実施形態を示すブロック図である。
【図２】本発明の一実施例を示すブロック図である。
【図３】図２のＦＩＦＯ３，セレクタ付き送受信データ
バッファ５，ＦＩＦＯ７におけるデータフォーマットの
変化を示す図（送信データ圧縮の場合を示す）である。
バッファ５，ＦＩＦＯ７におけるデータフォーマットの
変化を示す図（送信データ圧縮の場合を示す）である。
【図４】同じく送信データ非圧縮の場合を示す図であ
る。
る。
【図５】図３，図４のＡＴＭヘッダ部のフォーマットを
示すフォーマット図である。
示すフォーマット図である。
【図６】図２のＦＩＦＯ３，セレクタ付き送受信データ
バッファ５，ＦＩＦＯ７におけるデータフォーマットの
変化を示す図（受信データを伸張する場合を示す）であ
る。
バッファ５，ＦＩＦＯ７におけるデータフォーマットの
変化を示す図（受信データを伸張する場合を示す）であ
る。
【図７】本発明の他の実施例を示すブロック図である。
【図８】従来の装置を示すブロック図である。
１ ＡＴＭ制御装置 ２ 制御部 ３ 第１の送受信データ記憶手段（ＦＩＦＯ） ４ データ圧縮伸張手段 ５ 第２の送受信データ記憶手段（セレクタ付き送受信
データバッファ） ６ ＡＴＭインタフェース制御部 ７ 第３の送受信データ記憶手段（ＦＩＦＯ） １１〜１４ データ線 ５０〜５４、１００ 制御線 ２００ ＡＴＭ制御装置 ２０１ 数値データ検出部
データバッファ） ６ ＡＴＭインタフェース制御部 ７ 第３の送受信データ記憶手段（ＦＩＦＯ） １１〜１４ データ線 ５０〜５４、１００ 制御線 ２００ ＡＴＭ制御装置 ２０１ 数値データ検出部
Claims (5)
- 【請求項１】 上位装置とＡＴＭインタフェースとの間
に介在し、この上位装置とこのＡＴＭインタフェース間
のデータ送受信を制御するＡＴＭ制御装置であって、 前記上位装置との間で送受信するデータを一時記憶する
第１の送受信データ記憶手段、 前記ＡＴＭインタフェースとの間で送受信するデータを
一時記憶する第３の送受信データ記憶手段、 前記上位装置から前記ＡＴＭインタフェースへ送信する
データのうち、圧縮を指示されたデータはこれを圧縮
し、前記ＡＴＭインタフェースから圧縮済みのデータを
受信した場合はこの圧縮済みの受信データを伸張するデ
ータ圧縮伸張手段、 前記第１の送受信データ記憶手段と前記第３の送受信デ
ータ記憶手段との間に介在し、前記第１の送受信データ
記憶手段又は前記第３の送受信データ記憶手段からのデ
ータ或は前記データ圧縮伸張手段により圧縮又は伸張さ
れた送受信データを一時記憶する第２の送受信データ記
憶手段、 送信データの圧縮を行うか否かの決定により、前記第１
の送受信データ記憶手段内のデータを前記データ圧縮伸
張手段に送り、このデータ圧縮伸張手段で圧縮したデー
タを前記第２の送受信データ記憶手段に送るか、又は前
記第１の送受信データ記憶手段内のデータを直接前記第
２の送受信データ記憶手段に送るかを制御する制御部、 前記第２の送受信データ記憶手段内のデータにＡＴＭヘ
ッダ部を付加して前記第３の送受信データ記憶手段に送
り、前記ＡＴＭインタフェースから前記第３の送受信デ
ータ記憶手段が受信したデータのＡＴＭヘッダ部を検査
し、当該データが圧縮済みのデータであるか否かを判定
した上で該ＡＴＭヘッダ部を除去したデータを前記第２
の送受信データ記憶手段に送り、前記判定結果に従って
当該データを前記データ圧縮伸張手段で伸張して前記第
１の送受信データ記憶手段に送るか、直接前記第１の送
受信データ記憶手段に送るかを制御するＡＴＭインタフ
ェース制御部を有するＡＴＭ制御装置において、 前記制御部は数値データ検出部を備え、この数値データ
検出部の検出結果に基づき送信データの圧縮を行うか否
かを決定することを特徴とするＡＴＭ制御装置。 - 【請求項２】 請求項１記載のＡＴＭ制御装置におい
て、前記数値データ検出部はデータセル内の全てのバイ
トの前半のビットパターンが「００１１」であることを
検出することを特徴とするＡＴＭ制御装置。 - 【請求項３】 請求項１記載のＡＴＭ制御装置におい
て、前記第１の送受信データ記憶手段は９６バイト単位
のバッファメモリであり、前記第２の送受信データ記憶
手段は４８バイト単位のバッファメモリであることを特
徴とするＡＴＭ制御装置。 - 【請求項４】 請求項１記載のＡＴＭ制御装置におい
て、前記データ圧縮伸張手段は、データの圧縮を指示さ
れた時は、１バイトのデータの前半の４ビットを削除
し、隣接する２バイトの後半の４ビットを連結して１バ
イトのデータとすることにより１／２のデータ長に圧縮
し、圧縮済みのデータの伸張を指示された時は、圧縮済
みのデータの１バイトを前半の４ビットと後半の４ビッ
トに分離し、分離した４ビットをそれぞれ新しい１バイ
トの後半の４ビットとし、これに所定のビットパターン
を有する前半の４ビットを付加して２倍のデータ長に伸
張することを特徴とするＡＴＭ制御装置。 - 【請求項５】 請求項４記載のＡＴＭ制御装置におい
て、前記データ圧縮伸長手段が付加する所定のビットパ
ターンを有する前記前半の４ビットのビットパターンは
「００１１」であることを特徴とするＡＴＭ制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33655497A JP2970633B2 (ja) | 1997-11-21 | 1997-11-21 | Ａｔｍ制御装置 |
| US09/196,738 US6289020B1 (en) | 1997-11-21 | 1998-11-20 | ATM data controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33655497A JP2970633B2 (ja) | 1997-11-21 | 1997-11-21 | Ａｔｍ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154951A JPH11154951A (ja) | 1999-06-08 |
| JP2970633B2 true JP2970633B2 (ja) | 1999-11-02 |
Family
ID=18300348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33655497A Expired - Fee Related JP2970633B2 (ja) | 1997-11-21 | 1997-11-21 | Ａｔｍ制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6289020B1 (ja) |
| JP (1) | JP2970633B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077849A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electric Ind Co Ltd | 音声帯域信号伝送システム及び、その音声帯域信号伝送方法 |
| FR2841076A1 (fr) * | 2002-06-13 | 2003-12-19 | Thomson Licensing Sa | Methode et dispositif de transfert de paquets de donnees |
| US7400627B2 (en) * | 2003-06-05 | 2008-07-15 | Brooktree Broadband Holding, Inc. | ATM header compression using hash tables |
| US20050207418A1 (en) * | 2004-03-16 | 2005-09-22 | Zhicheng Tang | Communication using abbreviated ATM header, especially suitable for use in DSL scenario |
| US20080170574A1 (en) * | 2007-01-12 | 2008-07-17 | Infineon Technologies Ag | Methods and apparatuses for data compression |
| US9160361B2 (en) | 2009-06-30 | 2015-10-13 | Nec Corporation | Compressed data transceiver apparatus, data compressor device, compressed data receiver device and data compression method |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2973675B2 (ja) * | 1991-07-22 | 1999-11-08 | 日本電気株式会社 | 可変レート伝送に適した符号化復号方式及び装置 |
| US5420858A (en) * | 1993-05-05 | 1995-05-30 | Synoptics Communications, Inc. | Method and apparatus for communications from a non-ATM communication medium to an ATM communication medium |
| JP2546505B2 (ja) * | 1993-06-23 | 1996-10-23 | 日本電気株式会社 | Ｃｌａｄにおけるアドレス学習装置 |
| JPH07202983A (ja) | 1993-12-29 | 1995-08-04 | Nec Corp | データ送受信装置 |
| JP3062059B2 (ja) | 1995-08-11 | 2000-07-10 | 日本電気株式会社 | Ａｔｍにおける圧縮音声中継交換方式 |
| JP2978752B2 (ja) * | 1995-12-13 | 1999-11-15 | 日本電気株式会社 | Ａｔｍ無音圧縮方式 |
| JP2869034B2 (ja) * | 1996-03-26 | 1999-03-10 | 三菱電機株式会社 | 音声多段中継装置 |
| JPH09321777A (ja) * | 1996-05-31 | 1997-12-12 | Mitsubishi Electric Corp | 非同期転送モードのための音声帯域信号セル化装置 |
| US6111871A (en) * | 1996-08-07 | 2000-08-29 | Lucent Technologies Inc. | Network design for both compressed and uncompressed ATM cells |
-
1997
- 1997-11-21 JP JP33655497A patent/JP2970633B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-20 US US09/196,738 patent/US6289020B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11154951A (ja) | 1999-06-08 |
| US6289020B1 (en) | 2001-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541930A (en) | Byte aligned communication system for transferring data from one memory to another memory over an ISDN | |
| US6625671B1 (en) | Compression of buffered data | |
| JP2970633B2 (ja) | Ａｔｍ制御装置 | |
| JP2005516466A (ja) | データ通信用セル・ヘッダの圧縮 | |
| US5566176A (en) | Parameter setting method for PLC communication system | |
| US6763031B1 (en) | Network device incorporating selective compression of stored data packets | |
| JP2699430B2 (ja) | データ転送方式 | |
| GB2320846A (en) | A method for controlling the transfer of cells into an ATM buffer | |
| US20050041606A1 (en) | Data communication apparatus, data communication method, data communication program and recording medium in which data communication program was recorded | |
| US5282208A (en) | Data transfer system and method | |
| JP3296040B2 (ja) | フレーム交換機 | |
| JP3159243B2 (ja) | データ圧縮装置 | |
| JP3062059B2 (ja) | Ａｔｍにおける圧縮音声中継交換方式 | |
| JP3216612B2 (ja) | Ａｔｍ通信装置及びａｔｍ通信装置のセル分解方法 | |
| US5805826A (en) | Method for transmitting compressed video data and apparatus for performing the same | |
| US6958975B1 (en) | Congestion information setting system | |
| KR100257346B1 (ko) | 엔아이유 모듈과 에스티유 모듈간의 인터페이스 장치 | |
| JP2793480B2 (ja) | Ｌａｎデータ送出方式 | |
| JP3159244B2 (ja) | データ圧縮装置 | |
| KR100258564B1 (ko) | 비동기 전송 모드 시스템의 데이터 처리 방법 | |
| JPH10276219A (ja) | 可変長フレーム・固定長セル変換回路 | |
| JPH08255072A (ja) | データ転送装置 | |
| JP2521655B2 (ja) | 通信装置 | |
| JPH104415A (ja) | データ伝送装置 | |
| JP2000101595A (ja) | セル組み立て分解装置およびセル組み立て分解方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |