JP2961101B1 - 位相調整回路 - Google Patents

Abstract

【要約】 【課題】データ信号とクロック信号との相対的な位相調
整を高速且つ安価にできるようにすること。 【解決手段】識別器４は、入力データ信号を参照電圧発
生器２からの参照電圧と比較し波形整形して出力する波
形整形回路１５から出力されたデータ信号を、入力クロ
ック信号を遅延させる可変遅延器３から出力されたクロ
ック信号のタイミングで符号判定して出力する。ＤＥＭ
ＵＸ１００は、この識別器の出力を１／Ｎの周波数のＮ
個の信号にデマルチプレクスして、そのうちの一つを直
流平均値検出器１８に与えて、その直流平均値を検出す
る。制御回路２０は直流平均値検出器の出力を受けて可
変遅延器の遅延量を変化させる。入力データ信号と入力
クロック信号との相対的な位相の調整は、参照電圧を変
化させることと、直流平均値検出器からの出力に基づい
て入力クロック信号を遅延させることにより行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ信号とクロ
ック信号との相対的な位相を調整する位相調整回路に関
し、特に数ＧＨｚの超高周波帯において位相調整の高速
化を図った位相調整回路に関する。

【０００２】本発明は、データ通信等の分野において、
クロック信号とそれに同期して入力されるデータ信号を
解析する符号誤り測定装置やロジックアナライザ等のデ
ィジタル信号解析装置、またデータ信号とクロック信号
とを同期して出力しなければならないパターン発生器等
に用いられる。

【０００３】

【従来の技術】符号誤り測定装置やロジックアナライザ
等のディジタル信号解析装置は、外部から入力されたデ
ータ信号をコンパレータで波形整形して振幅のゆらぎ成
分を取り除き、そしてその波形整形されたディジタル信
号を識別器でクロック信号に基づいて識別（すなわち２
値レベルの符号判定）して位相のゆらぎ成分を取り除い
た後に、そのデータ信号の符号誤り測定、ロジック解析
等の解析を行うようにしている。

【０００４】上記のように、データ信号をクロック信号
に基づいて識別する場合には、データ信号の２値レベル
が最も安定しているタイミングで識別されるように、識
別器に入力されるデータ信号とクロック信号との相対的
な位相（タイミング）を調整する必要がある。即ち、図
７中に波形（ａ）及び波形（ｂ）の（ロ）に示すよう
に、データ信号のアイパターンの状態遷移点，のほ
ぼ中間点（位相余裕が最も大きい点）にクロック信号
の立上りタイミングが位置するようにする。

【０００５】そこで、本発明の出願人は、識別器の出力
の直流平均値が、（イ）波形整形回路（コンパレータ）
において、入力データ信号を波形整形するための参照電
圧を入力データ信号のレベルのどの位置に設定するか、
（ロ）識別器において、クロック信号がデータ信号を識
別するタイミングを識別器に入力されるデータ信号の時
間方向のどの位置に設定するか、の条件によって変化す
ること、そして、このことを利用して、データ信号のア
イパターンの状態遷移点（前述の図７中の波形（ａ）に
対して，で示す）を特異点として検出し、この結果
から設定したい可変遅延器の遅延量を特定できることに
着目して、図８に示すように、入力データ信号を参照電
圧と比較し波形整形して出力する波形整形回路１５と、
前記参照電圧を変化させるための参照電圧発生器２と、
入力クロック信号を受けて遅延させる可変遅延器２と、
前記波形整形回路から出力されたデータ信号を前記可変
遅延器から出力されたクロック信号のタイミングで符号
判定して出力する識別器４と、該識別器で符号判定され
た前記波形整形回路からのデータ信号の直流平均値を検
出する直流平均値検出器１８と、該直流平均値検出器の
出力を受けて前記可変遅延器の遅延量を変化させる制御
回路２０とを備えた位相調整回路を、特開平８−８８６
２５号公報として提案している。

【０００６】ここで、上記（イ）及び（ロ）に示した内
容、即ち識別器の出力の直流平均値がどのように変化す
るかを、図８及び図９を用いて説明する。波形整形回路
１５へ入力される入力データ信号が、図９に波形（ａ）
のアイパターンで示されるように、ハイレベルとロウレ
ベルの割合が同じ（即ちマーク率が１／２）であり、ま
た、波形整形回路１５へ入力される参照電圧が、この波
形（ａ）に関して示されるように、入力データ信号の
の位置（ハイレベルとロウレベルとの中間の電圧），
の位置（中間の電圧より高い電圧）及びの位置（中間
の電圧より低い電圧）に可変されて設定されたとする
と、波形整形回路１５から出力されるデータ信号は、参
照電圧，，に対応して、それぞれ図９に波形
（ｂ）の（イ），（ロ），（ハ）で示すようになる。

【０００７】波形整形回路１５からのデータ信号は、そ
れぞれ識別器４に入力されて、可変遅延器３からのクロ
ック信号（入力クロック信号が図９中の波形（ｃ）で示
すように遅延されたもの）によって識別される。

【０００８】そして、識別器４からの識別出力は、それ
ぞれ直流平均値検出器１８に入力されて、直流平均値が
検出される。検出された直流平均値は、参照電圧，
，に対応して、それぞれ図９中に波形（ｄ）の
（イ），（ロ），（ハ）で示すようになる。即ち、参照
電圧がの場合には、図９中に波形（ｄ）の（イ）で示
すように、直流平均値は状態遷移点を除いて理想的には
入力クロック信号の遅延量に関わらず識別出力の中間値
となる。の場合には、波形（ｄ）の（ロ）に示すよう
に、入力データ信号の状態遷移点においては上記中間値
より低い電圧となる。また、の場合には、波形（ｄ）
の（ハ）に示すように、の場合とは逆に、入力データ
信号の状態遷移点においては上記中間値より高い電圧と
なる。

【０００９】以上から、波形整形回路１５に入力される
参照電圧を入力データ信号のハイレベルとロウレベルと
の中間の電圧から少しずらした電圧に設定し、かつ、識
別器４へ入力されるクロック信号の位相を入力データ信
号の状態遷移点を検出できる程度に可変することによっ
て、識別出力の直流平均値の変動で上記状態遷移点を特
異点（図９中の波形（ｄ）参照）として認識できること
が分かる。

【００１０】したがって、上記のようにして特異点を認
識し、かつ、認識したその特異点に基づいて上記状態遷
移点間のほぼ中間点を求め、この中間点に可変遅延器３
の遅延量を設定することによって、入力データ信号と入
力クロック信号との相対的な位相を最適に調整できるよ
うにしたということが、上記公報に開示された位相調整
回路の特徴である。

【００１１】ここで、識別器４の出力の直流平均値が図
９中に波形（ｄ）で示すように変動する理由を、図８及
び図１０を用いて説明する。なお、図１０に示す各波形
は、図９のアイパターンで示したものとは違って、デー
タ周期に同期して変化する様子を示している。

【００１２】図１０中に波形（ａ）で示す入力データ信
号が波形整形回路１５へ入力されて、この波形（ａ）に
おける，，の位置に示される参照電圧によって波
形整形されると、波形整形回路１５から出力されるデー
タ信号は、参照電圧，，に対応して、それぞれ図
１０中に波形（ｂ）の（イ），（ロ），（ハ）で示すよ
うに変化する。

【００１３】これらのデータ信号が識別器４へ入力され
て識別される場合において、まず、識別器４へ入力され
るクロック信号の遅延量が入力データ信号の状態遷移点
間の中央にくるように可変遅延器３によって設定される
（即ち、図１０中に波形（ｃ）の（イ）に示すようにク
ロック信号の立上りのタイミングが状態遷移点間の中央
にくるように調整される）と、識別器４からの出力は、
図１０における波形（ｃ）の( ロ) の実線に示すよう
に、入力データ信号に対して遅延されるだけでマーク率
には変化が生じない。そのため直流平均値検出器１８で
検出される直流平均値は、図１０における波形（ｃ）の
（ロ）の点線に示すように、識別出力のハイレベル及び
ロウレベル電圧の中間値となる。

【００１４】次に、識別器４へ入力されるクロック信号
の遅延量が入力データ信号の状態遷移点に可変遅延器３
によって設定される（即ち、図１０における波形（ｄ）
の（イ）に示すようにクロック信号の立上りのタイミン
グが状態遷移点にくるように調整される）と、識別器４
の出力は、参照電圧，，に対応して次のように変
化する。即ち、参照電圧がの場合には、識別出力は状
態が特定されず、直流平均値は不定の電圧となる。の
場合には、図１０における波形（ｄ）の（ロ）に示すよ
うに、識別出力のハイレベルの割合が少なくなり、直流
平均値は識別出力の上記中間値より小さくなる。また、
の場合には、図１０における波形（ｄ）の（ハ）に示
すように、の場合とは逆に、識別出力のハイレベルの
割合が多くなり、直流平均値は識別出力の上記中間値よ
り大きくなる。

【００１５】したがって、以上のことから、図１０にお
ける波形（ｃ）及び（ｄ）に示した直流平均値をアイパ
ターンの形で示すと、図９中に波形（ｄ）で示したよう
な直流平均値の変動となる。

【００１６】なお、以上マーク率が１／２の場合につい
て、参照電圧とクロック信号の位相とを変化させること
によって、識別器４の出力の直流平均値を変動させるこ
とができることを説明したが、これは、ハイレベルとロ
ウレベルの割合が同率でない（すなわちマーク率が１／
２でない）場合にも適用することができる。その場合、
マーク率の変化に応じて、識別器の出力の直流平均値も
ハイレベル側又はロウレベル側に片寄るので、クロック
信号の遅延量を変化させた場合の直流平均値の変動量は
小さくなる。しかしながら、この場合でも、直流平均値
の変動が認識できることはもちろんである。

【００１７】以上のように、特開平８−８８６２５号公
報に開示された位相調整回路は、波形整形回路へ入力さ
れる参照電圧を変化させることと、識別器から出力され
る識別出力の直流平均値を検出をすることとによって、
入力データ信号の状態遷移点を検出して、入力データ信
号と入力クロック信号との相対的な位相を調整するよう
にしたことにより、 誤り率に基づいて位相調整を行っていないので、同
期引き込み動作に要する時間が不要となり、位相調整の
時間が短縮できる、 入力データ信号のパターンの周期長に依存しないの
で、例え、パターンの周期長が数Ｍビット以上になった
としても、位相調整に要する時間は一定で短い、 波形整形回路から出力されるデータ信号を分岐する
必要がないので、データ信号のファンアウトを増加させ
て、データ信号の波形を劣化させることもない、 回路規模も非常に小さなもので実現でき、かつコス
ト低減もできる、 という優れた効果を奏するものである。

【００１８】

【発明が解決しようとする課題】しかし、このような特
開平８−８８６２５号公報に開示された位相調整回路
は、数ＧＨｚの超高周波帯の信号に適用されるため、識
別器４の出力を処理する直流平均値検出器１８等におい
て、そのような高周波数での使用に適した高価な部品を
用いることが必要であり、その点を解消して、よりコス
ト低減を図ることが望まれている。

【００１９】本発明は、上記の点に鑑みてなされたもの
で、上記特開平８−８８６２５号公報に開示された位相
調整回路が有する効果を損ねることなく、高周波用の高
価な部品を使用しないで、より安価な位相調整回路を提
供できるようにすることである。

【００２０】

【課題を解決するための手段】本発明の発明者は、上記
特開平８−８８６２５号公報に開示された位相調整回路
が例えば符号誤り測定装置等に適用される場合、上記識
別器４の識別出力をデマルチプレクサにより１／Ｎの周
期のＮ個のデータとしてデマルチプレクスした後、符号
誤り測定等を行っていることから、このデマルチプレク
サの出力に着目したところ、このデマルチプレクサの出
力が、そのデマルチプレクス前の識別器４の識別信号に
おける状態遷移点の関係をそのまま保持しているという
ことを発見した。

【００２１】したがって、本発明の位相調整回路は、図
１の基本構成図に示すように、入力データ信号を参照電
圧と比較し波形整形して出力する波形整形回路１５と、
前記参照電圧を変化させるための参照電圧発生器２と、
入力クロック信号を受けて遅延させる可変遅延器３と、
前記波形整形回路から出力されたデータ信号を前記可変
遅延器から出力されたクロック信号のタイミングで符号
判定して出力する識別器４と、該識別器で符号判定され
た前記波形整形回路からのデータ信号を、前記可変遅延
器からのクロック信号に同期して１／Ｎの周波数のＮ個
のデータ信号にデマルチプレクスするデマルチプレクサ
１００と、該デマルチプレクサのＮ個の出力データ信号
のうちの少なくとも一個のデータ信号の直流平均値を検
出する直流平均値検出器１８と、該直流平均値検出器の
出力を受けて前記可変遅延器の遅延量を、前記識別器が
データ信号の２値レベルが最も安定しているタイミング
で符号判定するよう変化させる制御回路２０とを備えて
いる。

【００２２】ここで、デマルチプレクサの出力が、その
デマルチプレクス前の信号における状態遷移の関係をそ
のまま保持する理由を、図２を参照して説明する。な
お、この図は、デマルチプレクサが１：４のデマルチプ
レクスを行う場合を示している。

【００２３】図２中に波形（ａ）で示すようなハイレベ
ルの割合が多いデータ信号を１：４のデマルチプレクス
した場合、図２中に波形（ｃ）の（イ），（ロ），
（ハ），（ニ）として示すような４個のデマルチプレク
サ出力信号（ＤＥＭＵＸ信号）が得られる。

【００２４】ここで、図２における波形（ａ）で示すよ
うなハイレベルの割合が多いデータ信号に対して、図２
中に波形（ｂ）で示すようにクロック信号を遅延させい
ていった場合を考える。

【００２５】図２中に波形（ａ）で示すデータ信号の値
は、のタイミングにクロック信号の立ち上がりがあっ
たとき、「１」（ハイレベル）の確率は例えば８０％、
「０」（ロウレベル）の確率は２０％である。よって、
図２中に波形（ｃ）で示すようなＤＥＭＵＸ信号の値
も、こののタイミングでは、「１」の確率は８０％、
「０」の確率は２０％となる。

【００２６】以下同様に、のタイミングにクロック信
号の立ち上がりがあったとき、図２中に波形（ａ）で示
すデータ信号の値は「１」の確率が例えば９０％、
「０」の確率が１０％であり、よって、図２中に波形
（ｃ）で示すようなＤＥＭＵＸ信号の値も、こののタ
イミングでは、「１」の確率は９０％、「０」の確率は
１０％となり、のタイミングにクロック信号の立ち上
がりがあったときには、図２中に波形（ａ）で示すデー
タ信号の値は「１」の確率が８０％、「０」の確率が２
０％であり、よって、図２中に波形（ｃ）で示すような
ＤＥＭＵＸ信号の値も、こののタイミングでは、
「１」の確率は８０％、「０」の確率は２０％となる。
のタイミングにクロック信号の立ち上がりがあったと
きには、図２中に波形（ａ）で示すデータ信号の値は
「１」，「０」の確率が両方とも５０％であり、よっ
て、図２中に波形（ｃ）で示すようなＤＥＭＵＸ信号の
値も、こののタイミングでは、「１」，「０」共２０
％の確率となる。

【００２７】そして、のタイミングにクロック信号の
立ち上がりがあったときには、図２中に波形（ａ）で示
すデータ信号の値は「１」の確率が８０％、「０」の確
率が２０％であり、このとき、図２中に波形（ｃ）で示
すようなＤＥＭＵＸ信号の値も、確率的にはそれと同
じ、つまり「１」は８０％、「０」は２０％の確率とな
る。以下同様に、のタイミングにクロック信号の立ち
上がりがあったときには、図２中に波形（ａ）で示すデ
ータ信号の値は「１」の確率が９０％、「０」の確率が
１０％であり、よって、図２中に波形（ｃ）で示すよう
なＤＥＭＵＸ信号の値も、こののタイミングでは、
「１」の確率は９０％、「０」の確率は１０％となる。
そして、のタイミングにクロック信号の立ち上がりが
あったときには、図２中に波形（ａ）で示すデータ信号
の値は「１」の確率が８０％、「０」の確率が２０％で
あり、よって、図２中に波形（ｃ）で示すようなＤＥＭ
ＵＸ信号の値も、こののタイミングでは、「１」の確
率は８０％、「０」の確率は２０％となる。

【００２８】このように、デマルチプリクス前のデータ
信号の値が「１」，「０」となる確率がそのまま、マル
チプレクス後のＤＥＭＵＸ信号の「１」，「０」の値の
確率となる。従って、このでマルチプレクス後のＤＥＭ
ＵＸ信号の直流平均値の変動は、そのままデマルチプリ
クス前のデータ信号の直流平均値の変動を表すこととな
る。

【００２９】以上から、デマルチプレクスされた信号の
直流平均の変動で、デマルチプレクス前の識別出力の直
流平均の変動と同様に、状態遷移点を特異点として認識
できるので、この認識したその特異点に基づいて、上記
特開平８−８８６２５号公報に開示したようにして、入
力データ信号と入力クロック信号との相対的な位相を最
適に調整できる。従って、デマルチプレクス前の高い周
波数である識別出力ではなくて、符号誤り測定装置２０
０等のためにデマルチプレクスした低い周波数の信号に
対して直流平均値を求めれば良いので、高周波数での使
用に適した高価な部品を用いる必要がなくなり、結果と
して、位相調整回路のコスト低減を達成できる。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 （第１の実施の形態）図３は、特開平８−８８６２５号
公報における第１実施例に本発明を適用した場合の位相
調整回路のブロック構成図である。

【００３１】ここで、波形整形回路を構成するコンパレ
ータ１は、超高周波用の半導体素子（例えばガリウムヒ
素型ＦＥＴ）等で構成されており、入力データ信号を可
変直流電源２ａからの参照電圧と比較して、即ち波形整
形して出力する。なお、可変直流電源２ａは、図９中の
波形（ａ）に関して示す，，等の参照電圧を出力
できる参照電圧発生器である。

【００３２】可変遅延器３は、入力クロック信号を制御
回路２０からの制御信号に応じて遅延し、入力データ信
号に対する入力クロック信号の位相を相対的に可変す
る。なお、超高周波用の可変遅延器３としては、信号線
路長をスラグ可変することによって、その遅延量を可変
する可変長スラブライン構造のものが用いられる。信号
線路長は、サーボモータ等の駆動装置で摺動される。

【００３３】識別器４は、例えばＤタイプのフリップフ
ロップで構成されており、コンパレータ１から出力され
てＤ端子に入力されるデータ信号のレベルを、可変遅延
器３から出力されてＣＰ端子に入力されるクロック信号
の立上り（又は立下り）のタイミングで符号判定し、そ
の識別出力をＤＥＭＵＸ１０１に出力する。

【００３４】ＤＥＭＵＸ１０１は、入力信号を１／４の
周波数の信号４個にデマルチプレクスする１：４デマル
チプレクサである。このＤＥＭＵＸ１０１の４個の出力
信号及び上記可変遅延器３から出力されたクロック信号
を１／４の周波数に分周したクロックＣＫを符号誤り測
定装置２００に供給する。また、上記４個のデマルチプ
レクス出力信号のうちの一つを直流平均値検出器１８へ
出力する。

【００３５】直流平均値検出器１８は、抵抗Ｒ１とコン
デンサＣ１によって積分回路を構成しており、上記一つ
のデマルチプレクス出力信号の平均直流電圧（直流平均
値）を検出して制御回路２０へ出力する。

【００３６】制御回路２０は、Ａ／Ｄ変換器２１，第１
のメモリ２２，特異点検出手段２３，第１の遅延量設定
手段２４及びＤ／Ａ変換器２５で構成されており、主に
可変遅延器３の遅延量を順次可変しつつ直流平均値検出
器１８からの直流平均値を記憶して特異点を検出し、そ
の特異点に基づいて可変遅延器３の遅延量を最適値に設
定する。なお、特異点検出手段２３及び第１の遅延量設
定手段２４は、主にマイクロプロセッサ（ＣＰＵ）によ
って実現される。

【００３７】直流平均値検出器１８から出力された直流
平均値は、Ａ／Ｄ変換器２１でディジタルデータに変換
された後に、第１の遅延量設定手段２４から出力される
アドレス値に対応して第１のメモリ２２に順次記憶され
る。

【００３８】特異点検出手段２３は、第１のメモリ２２
からデータを読出して、直流平均値検出器１８から出力
された直流平均値の電圧の特異点（即ち、図９中の波形
（ｄ）における（ロ）又は（ハ）に示す特異点）をメモ
リのアドレス値の情報として検出し、第１の遅延量設定
手段２４へ出力する。

【００３９】この第１の遅延量設定手段２４は、次の二
つの処理を行う。第一の処理は、可変遅延器３の遅延量
を入力クロック信号の一周期分の時間範囲にわたって所
定時間間隔、例えば一周期分の時間（Ｔ）を２０分割し
た時間（Ｔ／２０）間隔で順次設定するための信号を出
力すると共に、その順次設定される遅延量に対応するよ
うに第１のメモリ２２のアドレス値を発生させて出力す
る。第１のメモリ２２は、このアドレス値を受けて、前
述のように、Ａ／Ｄ変換された直流平均値を順次記憶す
る。

【００４０】第二の処理は、特異点検出手段２３から前
述の特異点に対応するアドレス値の情報を受けて、この
アドレス値の情報から特異点に対応する可変遅延器３の
遅延量を特定すると共に、その遅延量に入力クロック信
号のほぼ半周期分の時間（Ｔ／２）を加減した遅延量
（即ち、図９中の波形（ａ）に関して示す状態遷移点の
ほぼ中間点に対応する遅延量）を求めて、可変遅延器３
をその遅延量に設定するための信号を出力する。なお、
第１の遅延量設定手段２４は、このように遅延量が特定
できるように、第１のメモリ２２のアドレス値と可変遅
延器３の遅延量との関係（図４参照）を把握し記憶して
いる。

【００４１】第１の遅延量設定手段２４から出力された
可変遅延器３の遅延量を設定するための信号は、Ｄ／Ａ
変換器２５でアナログ信号に変換された後に、可変遅延
器３の駆動装置（サーボモータ等）に制御信号として供
給される。

【００４２】ここで、入力データ信号と入力クロック信
号との位相調整を行う手順を説明する。 ステップ１： 入力データ信号をオシロスコープでモニ
タして、図９中の波形（ａ）に示すハイレベル及びロウ
レベルの電圧を予め測定する。そして、ハイレベルとロ
ウレベルとの中間の電圧（波形（ａ）におけるに対
応）をコンパレータ１にとっての最適値として算出し、
さらにこの最適値から４５％位ずれた電圧（波形（ａ）
における又はに対応）を算出する。

【００４３】ステップ２： 参照電圧が、上記最適値か
ら４５％位ずれた電圧（波形（ａ）におけるに対応）
になるように可変直流電源２ａを調整する。これは、前
述したように、直流平均値検出器１８の出力から特異点
を検出できるようにするためである。

【００４４】なお、この参照電圧としては、波形（ａ）
におけるに対応する電圧でもよいが、以下を例に説
明する。 ステップ３： 可変遅延器３の遅延量を０にし、この状
態から、遅延量をＴ／２０間隔でＴになるまで順次増加
させると共に、この遅延量の増加に対応して発生される
アドレス値にしたがって、直流平均値のディジタルデー
タを第１のメモリ２２に順次記憶する。なお、Ｔは前述
の入力クロック信号の一周期分の時間である。

【００４５】ステップ４： 第１のメモリ２２からデー
タを読出して、直流平均値の最大の電圧（図９中の波形
（ｄ）の（ハ）において示す特異点）をメモリのアドレ
ス値の情報として検出する。

【００４６】ステップ５： このアドレス値の情報から
特異点における可変遅延器３の遅延量を特定し、その遅
延量からＴ／２増加した遅延量を求めて、可変遅延器３
に設定する。すなわち、上記波形（ｄ）の（ハ）におい
て示す遅延量τ0 を特定し、次にτi を求めて可変遅延
器３に設定する。なお、この場合、Ｔ／２増加した遅延
量を求める代わりに、相隣合う特異点の中間の遅延量を
求めるようにしてもよい。

【００４７】ステップ６： 参照電圧を上記中間の電圧
（最適値）に設定する。即ち、位相調整が済んだ後は、
コンパレータ１の参照電圧を最適な状態にする。なお、
上記において、特異点を検出するために、参照電圧を
「最適値から４５％ずれた電圧」とし、また可変する遅
延量の間隔を「Ｔ／２０」としたが、これらの値は、入
力データ信号の振幅が０．２５Ｖでマーク率が１／８〜
７／８の場合、特異点の電圧として最大値５ｍＶ〜２０
０ｍＶが検出できる値であり、経験的に求めたものであ
る。

【００４８】なお、符号誤り測定装置２００において
は、ＤＥＭＵＸ１０１から供給されたクロック信号ＣＫ
に応じて基準データを発生し、その基準データとＤＥＭ
ＵＸ１０１からの４個のデマルチプレクサ出力信号との
符号比較を行うものである。

【００４９】このように、識別器４の識別出力をＤＥＭ
ＵＸ１０１によりデマルチプレクスして得られる４個の
デマルチプレクス出力の内の一つを直流平均値検出器１
８に与える構成は、特開平８−８８６２５号公報におけ
る第２乃至第４の実施例、即ち、その公報における図
３，図４，及び図５の構成にも同様に適用できる。 （第２の実施の形態）次に、本発明の第２の実施の形態
を説明する。

【００５０】上記第１の実施の形態は、４個のデマルチ
プレクス出力の内の一つを直流平均値検出器１８に与え
る構成としているが、本実施の形態は、それら４個のデ
マルチプレクス出力を全て直流平均値検出器１８に与え
るものである。

【００５１】即ち、図５に示すように、ＤＥＭＵＸ１０
１の４個のデマルチプレクス出力信号それぞれの直流平
均値を直流平均値検出器１８−１〜１８−４により検出
し、それを加算器１０２により加算して制御回路２０へ
与えるようにする。

【００５２】このような構成とする理由は、上記第１の
実施の形態のように、何れか１個を検出するようにした
場合、タイミングによってはそれがロウレベルのままと
して検出されることがあるため、そのような場合に他の
デマルチプレクス出力により補えるようにするためであ
る。従って、このような構成とすることにより、より確
実に位相調整を行えるようになる。

【００５３】図６は、この第２の実施の形態の変形例を
示す図である。即ち、ＤＥＭＵＸ１０１の４個のデマル
チプレクス出力信号それぞれを抵抗Ｒ１乃至Ｒ４を介し
てオペアンプ１０３の−入力端に与えると共に、該オペ
アンプ１０３の出力を抵抗Ｒ５を介して該−入力端に帰
還させ、該オペアンプの＋端には接地電位を与えること
で、該オペアンプの出力として上記ＤＥＭＵＸ１０１の
４個のデマルチプレクス出力信号を加算した直流値平均
値を得る。これは、オペアンプの動作速度が遅いため、
「１」，「０」の判定を行うことができず、その
「１」，「０」の割合に応じたハイレベルとロウレベル
の間の出力となるという特性を利用して、上記直流平均
値検出器１８−１〜１８−４及び加算器１０２を置き換
えたものである。

【００５４】このように、識別器４の識別出力をＤＥＭ
ＵＸ１０１によりデマルチプレクスして得られる４個の
デマルチプレクス出力の直流平均値の合計を制御回路２
０に与える構成は、特開平８−８８６２５号公報におけ
る第１乃至第４の実施例、即ち、その公報における図
２，図３，図４，及び図５の構成に同様に適用できるも
のである。

【００５５】

【発明の効果】以上のように、本発明によれば、特開平
８−８８６２５号公報に開示された位相調整回路が有す
る、誤り率に基づいて位相調整を行っていないので、
同期引き込み動作に要する時間が不要となり、位相調整
の時間が短縮できるという効果、入力データ信号のパ
ターンの周期長に依存しないので、例え、パターンの周
期長が数Ｍビット以上になったとしても、位相調整に要
する時間は一定で短いという効果、波形整形回路から
出力されるデータ信号を分岐する必要がないので、デー
タ信号のファンアウトを増加させて、データ信号の波形
を劣化させることもないという効果、及び回路規模も
非常に小さなもので実現でき、かつコスト低減もできる
という効果を損ねることなく、しかも、高周波用の高価
な部品を使用しないで、より安価な位相調整回路を提供
することができる。

【図面の簡単な説明】

【図１】本発明の位相調整回路の基本構成を示すブロッ
ク図である。

【図２】デマルチプレクサの出力が、そのデマルチプレ
クス前の信号における状態遷移の関係をそのまま保持す
る理由を説明するための図である。

【図３】本発明の第１の実施の形態にかかる位相調整回
路のブロック構成図である。

【図４】図３中の第１の遅延量設定手段を説明するため
の図である。

【図５】本発明の第２の実施の形態にかかる位相調整回
路の特徴部分の構成を示す図である。

【図６】本発明の第２の実施の形態にかかる位相調整回
路の特徴部分の別の構成を示す図である。

【図７】従来の位相調整回路の動作を説明するための図
である。

【図８】従来の位相調整回路の構成を示すブロック図で
ある。

【図９】識別器の出力の直流平均値の変化を説明するた
めの図である。

【図１０】識別器の出力の直流平均値が変化する理由を
説明するための図である。

【符号の説明】

１ コンパレータ ２ 参照電圧発生器 ３ 可変遅延器 ４ 識別器 １５ 波形整形回路 １８，１８- １，１８- ２，１８- ３，１８−４ 直流
平均値検出器 ２０ 制御回路 ２２ 第１のメモリ ２３ 特異点検出手段 ２４ 第１の遅延量設定手段 １００，１０１ デマルチプレクサ（ＤＥＭＵＸ） １０２ 加算器 １０３ オペアンプ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力データ信号を参照電圧と比較し波形
   整形して出力する波形整形回路（１５）と、 前記参照電圧を変化させるための参照電圧発生器（２）
   と、 入力クロック信号を受けて遅延させる可変遅延器（３）
   と、 前記波形整形回路から出力されたデータ信号を前記可変
   遅延器から出力されたクロック信号のタイミングで符号
   判定して出力する識別器（４）と、 該識別器で符号判定された前記波形整形回路からのデー
   タ信号を、前記可変遅延器からのクロック信号に同期し
   て１／Ｎの周波数のＮ個のデータ信号にデマルチプレク
   スするデマルチプレクサ（１００）と、 該デマルチプレクサのＮ個の出力データ信号のうちの少
   なくとも一個のデータ信号の直流平均値を検出する直流
   平均値検出器（１８）と、 該直流平均値検出器の出力を受けて前記可変遅延器の遅
   延量を、前記識別器がデータ信号の２値レベルが最も安
   定しているタイミングで符号判定するよう変化させる制
   御回路（２０）とを備え、 前記参照電圧を変化させることと、前記直流平均値検出
   器からの出力に基づいて入力クロック信号を遅延させる
   こととによって、入力データ信号と入力クロック信号と
   の相対的な位相を調整するようにしたことを特徴とする
   位相調整回路。
2. 【請求項２】 入力データ信号を参照電圧と比較し波形
   整形して出力する波形整形回路（１５）と、 前記参照電圧を変化させるための参照電圧発生器（２）
   と、 入力クロック信号を受けて遅延させる可変遅延器（３）
   と、 前記波形整形回路から出力されたデータ信号を前記可変
   遅延器から出力されたクロック信号のタイミングで符号
   判定して出力する識別器（４）と、 該識別器で符号判定された前記波形整形回路からのデー
   タ信号を、前記可変遅延器からのクロック信号に同期し
   て１／Ｎの周波数のＮ個のデータ信号にデマルチプレク
   スするデマルチプレクサ（１００）と、 該デマルチプレクサのＮ個の出力データ信号の直流平均
   値を検出するＮ個の直流平均値検出器（１８−１，１８
   −２，…）と、 これらＮ個の直流平均値検出器の出力を加算する加算器
   （１０２）と、 該加算器の出力を受けて前記可変遅延器の遅延量を、前
   記識別器がデータ信号の２値レベルが最も安定している
   タイミングで符号判定するよう変化させる制御回路（２
   ０）とを備え、 前記参照電圧を変化させることと、前記Ｎ個の直流平均
   値検出器からの出力に基づいて入力クロック信号を遅延
   させることとによって、入力データ信号と入力クロック
   信号との相対的な位相を調整するようにしたことを特徴
   とする位相調整回路。