JP2959682B2 - フォトダイオード - Google Patents
フォトダイオードInfo
- Publication number
- JP2959682B2 JP2959682B2 JP3080573A JP8057391A JP2959682B2 JP 2959682 B2 JP2959682 B2 JP 2959682B2 JP 3080573 A JP3080573 A JP 3080573A JP 8057391 A JP8057391 A JP 8057391A JP 2959682 B2 JP2959682 B2 JP 2959682B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- junction
- gate electrode
- type semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光通信，光情報処理，
イメージセンサ等の分野における受光素子に関するもの
である。
イメージセンサ等の分野における受光素子に関するもの
である。
【０００２】
【従来の技術】従来アモルファスシリコンを用いた受光
素子がある。このアモルファスシリコンのｐ−ｉ−ｎダ
イオードは、ガラス基板上に安価にしかも大面積で形成
可能であることから、ファクシミリ，コピー等の機器に
おけるイメージセンサ素子として幅広く使用されてい
る。
素子がある。このアモルファスシリコンのｐ−ｉ−ｎダ
イオードは、ガラス基板上に安価にしかも大面積で形成
可能であることから、ファクシミリ，コピー等の機器に
おけるイメージセンサ素子として幅広く使用されてい
る。
【０００３】
【発明が解決しようとする課題】また、従来の多結晶シ
リコンのｐ−ｎあるいはｐ−ｉ−ｎ接合においては、接
合界面の結晶粒界における不純物の偏析や接合界面への
欠陥の集中が原因となって、接合界面近傍の捕獲中心密
度が著しく高くなるという重大な欠点があった。このた
め、文献（例えば、Ｊｏｕｒｎａｌ ｏｆｔｈｅ Ｅｌ
ｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ，ｖｏ
ｌ．１２５．No．１０ １９７８年の１６４８頁）に示
されてあるように、多結晶シリコンのｐ−ｎあるいはｐ
−ｉ−ｎダイオードに逆方向電界を加えると、接合界面
近傍の捕獲中心を経由して、トンネル電流やＰｏｏｌｅ
−Ｆｒｅｎｋｅｌ電流などが流れ、ダイオードの逆方向
リーク電流は大きくなる。そのため、ダイオードに光を
照射しても、光電流がリーク電流に埋もれてしまい、受
光素子として使用することができなかった。
リコンのｐ−ｎあるいはｐ−ｉ−ｎ接合においては、接
合界面の結晶粒界における不純物の偏析や接合界面への
欠陥の集中が原因となって、接合界面近傍の捕獲中心密
度が著しく高くなるという重大な欠点があった。このた
め、文献（例えば、Ｊｏｕｒｎａｌ ｏｆｔｈｅ Ｅｌ
ｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ，ｖｏ
ｌ．１２５．No．１０ １９７８年の１６４８頁）に示
されてあるように、多結晶シリコンのｐ−ｎあるいはｐ
−ｉ−ｎダイオードに逆方向電界を加えると、接合界面
近傍の捕獲中心を経由して、トンネル電流やＰｏｏｌｅ
−Ｆｒｅｎｋｅｌ電流などが流れ、ダイオードの逆方向
リーク電流は大きくなる。そのため、ダイオードに光を
照射しても、光電流がリーク電流に埋もれてしまい、受
光素子として使用することができなかった。
【０００４】また、アモルファスシリコンを用いたｐ−
ｉ−ｎダイオードの場合には、アモルファスシリコンの
みでｐ−ｉ−ｎダイオードを形成した場合には逆方向の
暗電流は必ずしも低くはなく、１μＷ／cm2 程度の入射
パワーの光が検出限界であった。さらに０．１μＷ／cm
2 程度の光の検出が可能な高感度のフォトダイオードを
作製するためには、ｐまたはｎ層をアモルファスＳｉＣ
で形成したり、オーミック電極とｐまたはｎ層の間にア
モルファスＳｉＮの薄い層をはさむことなどの改善によ
って、逆方向の暗電流を減少させる必要があった。
ｉ−ｎダイオードの場合には、アモルファスシリコンの
みでｐ−ｉ−ｎダイオードを形成した場合には逆方向の
暗電流は必ずしも低くはなく、１μＷ／cm2 程度の入射
パワーの光が検出限界であった。さらに０．１μＷ／cm
2 程度の光の検出が可能な高感度のフォトダイオードを
作製するためには、ｐまたはｎ層をアモルファスＳｉＣ
で形成したり、オーミック電極とｐまたはｎ層の間にア
モルファスＳｉＮの薄い層をはさむことなどの改善によ
って、逆方向の暗電流を減少させる必要があった。
【０００５】本発明の目的は、多結晶シリコンダイオー
ドにおいては逆方向リーク電流を著しく減少させて受光
素子として使用することができ、アモルファスシリコン
のダイオードにおいては逆方向暗電流を減少させたフォ
トダイオードを提供することにある。
ドにおいては逆方向リーク電流を著しく減少させて受光
素子として使用することができ、アモルファスシリコン
のダイオードにおいては逆方向暗電流を減少させたフォ
トダイオードを提供することにある。
【０００６】
【課題を解決するための手段】この目的を達成するため
に第１の発明は基板上に形成した不純物をドープしてな
いｉ型半導体薄膜の両側にｐ型半導体薄膜とｎ型半導体
薄膜とをそれぞれ配した平面型ｐ−ｉ−ｎ構造におい
て、該ｐ−ｉ−ｎ構造内に形成されるｐ−ｉ接合部とｎ
−ｉ接合部の片方あるいは両方の、上または下、あるい
は上下に、絶縁膜を介して、所要のゲート電極を設けた
ことを特徴とするフォトダイオードである。第２の発明
は基板上に形成した不純物をドープしてないｉ型半導体
薄膜の両側にｐ型半導体薄膜ならびにｎ型半導体薄膜を
配した平面型ｐ−ｉ−ｎ構造において、該平面型ｐ−ｉ
−ｎ構造内に形成されるｐ−ｉ接合部の上または下、あ
るいは上下に、膜中に負の固定電荷を有する絶縁膜を設
け、さらに前記平面型ｐ−ｉ−ｎ構造内に形成されるｎ
−ｉ接合部の上または下、あるいは上下に、正の固定電
荷を有する絶縁膜を設けたことを特徴とするフォトダイ
オードである。第３の発明は基板上に形成した不純物を
ドープしてないｉ型半導体薄膜の両端にそれぞれ電極を
配した構造において、前記電極の片方と前記ｉ型半導体
薄膜の接合部の上または下、あるいは上下に、膜中に負
の固定電荷を有する絶縁膜を設けるとともに、前記電極
の他方と前記ｉ型半導体の接合部の上または下、あるい
は上下に、膜中に正の固定電荷を有する絶縁膜を設けた
ことを特徴とするフォトダイオードである。
に第１の発明は基板上に形成した不純物をドープしてな
いｉ型半導体薄膜の両側にｐ型半導体薄膜とｎ型半導体
薄膜とをそれぞれ配した平面型ｐ−ｉ−ｎ構造におい
て、該ｐ−ｉ−ｎ構造内に形成されるｐ−ｉ接合部とｎ
−ｉ接合部の片方あるいは両方の、上または下、あるい
は上下に、絶縁膜を介して、所要のゲート電極を設けた
ことを特徴とするフォトダイオードである。第２の発明
は基板上に形成した不純物をドープしてないｉ型半導体
薄膜の両側にｐ型半導体薄膜ならびにｎ型半導体薄膜を
配した平面型ｐ−ｉ−ｎ構造において、該平面型ｐ−ｉ
−ｎ構造内に形成されるｐ−ｉ接合部の上または下、あ
るいは上下に、膜中に負の固定電荷を有する絶縁膜を設
け、さらに前記平面型ｐ−ｉ−ｎ構造内に形成されるｎ
−ｉ接合部の上または下、あるいは上下に、正の固定電
荷を有する絶縁膜を設けたことを特徴とするフォトダイ
オードである。第３の発明は基板上に形成した不純物を
ドープしてないｉ型半導体薄膜の両端にそれぞれ電極を
配した構造において、前記電極の片方と前記ｉ型半導体
薄膜の接合部の上または下、あるいは上下に、膜中に負
の固定電荷を有する絶縁膜を設けるとともに、前記電極
の他方と前記ｉ型半導体の接合部の上または下、あるい
は上下に、膜中に正の固定電荷を有する絶縁膜を設けた
ことを特徴とするフォトダイオードである。
【０００７】
【作用】このゲート電極に適当な電圧を加えて、ｐ−ｉ
接合部のｉ領域側にｐチャネルを、また、ｎ−ｉ接合部
のｉ領域側にｎチャネルを誘起し、接合の界面を捕獲中
心密度の低いｉ領域内に形成することができる。これに
よって、捕獲中心を経由するトンネル電流やＰｏｏｌｅ
−Ｆｒｅｎｋｅｌ電流などを減少させることが可能とな
り、ダイオードの逆方向リーク電流が著しく減少する。
このため、多結晶シリコンではフォトダイオードとして
の使用が初めて可能となり、また、アモルファスシリコ
ンでは入射パワーの低い光に対するＳ／Ｎ比が向上す
る。さらに、ｐ−ｉ接合部の、あるいは片方の電極−ｉ
型接合部の上または下、あるいは上下に膜中に負の固定
電荷を有する絶縁膜を設けるとともに、ｎ−ｉ接合部
の、あるいはもう片方の電極−ｉ型接合部の上または
下、あるいは上下に膜中に正の固定電荷を有する絶縁膜
を設けることにより、素子構造を簡略化することができ
る。
接合部のｉ領域側にｐチャネルを、また、ｎ−ｉ接合部
のｉ領域側にｎチャネルを誘起し、接合の界面を捕獲中
心密度の低いｉ領域内に形成することができる。これに
よって、捕獲中心を経由するトンネル電流やＰｏｏｌｅ
−Ｆｒｅｎｋｅｌ電流などを減少させることが可能とな
り、ダイオードの逆方向リーク電流が著しく減少する。
このため、多結晶シリコンではフォトダイオードとして
の使用が初めて可能となり、また、アモルファスシリコ
ンでは入射パワーの低い光に対するＳ／Ｎ比が向上す
る。さらに、ｐ−ｉ接合部の、あるいは片方の電極−ｉ
型接合部の上または下、あるいは上下に膜中に負の固定
電荷を有する絶縁膜を設けるとともに、ｎ−ｉ接合部
の、あるいはもう片方の電極−ｉ型接合部の上または
下、あるいは上下に膜中に正の固定電荷を有する絶縁膜
を設けることにより、素子構造を簡略化することができ
る。
【０００８】
【実施例１】以下、実施例１から実施例４までは、多結
晶シリコンを用いた実施例について説明する。図１は、
本発明の第１の実施例のフォトダイオードの断面図であ
る。ガラス基板１の上に、例えばノンドープのｉ型多結
晶シリコン薄膜２を約３０ｎｍの膜厚で形成し、その両
側に例えばイオン注入法によってボロンドープのｐ型多
結晶シリコン領域３ならびにリンドープのｎ型多結晶シ
リコン領域４を設けた。その上に、スパッタリングによ
ってＳｉＯ2 絶縁膜５を約１００ｎｍの膜厚で形成し、
次に、アルミニウムを用いてｐ−ｉ接合部１７上に第１
ゲート電極６を、また、ｎ−ｉ接合部１８上に第２のゲ
ート電極７を設けた。さらに、ｐ型領域３へのオーミッ
ク電極８ならびにｎ型領域４へのオーミック電極９を設
けた。
晶シリコンを用いた実施例について説明する。図１は、
本発明の第１の実施例のフォトダイオードの断面図であ
る。ガラス基板１の上に、例えばノンドープのｉ型多結
晶シリコン薄膜２を約３０ｎｍの膜厚で形成し、その両
側に例えばイオン注入法によってボロンドープのｐ型多
結晶シリコン領域３ならびにリンドープのｎ型多結晶シ
リコン領域４を設けた。その上に、スパッタリングによ
ってＳｉＯ2 絶縁膜５を約１００ｎｍの膜厚で形成し、
次に、アルミニウムを用いてｐ−ｉ接合部１７上に第１
ゲート電極６を、また、ｎ−ｉ接合部１８上に第２のゲ
ート電極７を設けた。さらに、ｐ型領域３へのオーミッ
ク電極８ならびにｎ型領域４へのオーミック電極９を設
けた。
【０００９】一般に、イオン注入によって形成されたｐ
−ｉならびにｎ−ｉ接合の界面は、イオン注入によって
生じた欠陥の残留や不純物の偏析のために、捕獲中心が
多結晶シリコン膜中よりもはるかに多い。このため、接
合に逆バイアスを加えると、界面の捕獲中心を介したト
ンネル電流やＰｏｏｌｅ−Ｆｒｅｎｋｅｌ電流などによ
って、逆方向のリーク電流が非常に大きくなってしま
う。イオン注入に限らず、ｐ型あるいはｎ型の多結晶シ
リコン膜を堆積して接合を形成した場合でも状況は同じ
である。本実施例の図１に示した構造のフォトダイオー
ドにおいても、第１のゲート電極６ならびに第２のゲー
ト電極７に電圧を加えずに、電圧−電流特性を測定した
ところ、図２（ａ）に示すように、逆方向のリーク電流
が非常に大きかった。
−ｉならびにｎ−ｉ接合の界面は、イオン注入によって
生じた欠陥の残留や不純物の偏析のために、捕獲中心が
多結晶シリコン膜中よりもはるかに多い。このため、接
合に逆バイアスを加えると、界面の捕獲中心を介したト
ンネル電流やＰｏｏｌｅ−Ｆｒｅｎｋｅｌ電流などによ
って、逆方向のリーク電流が非常に大きくなってしま
う。イオン注入に限らず、ｐ型あるいはｎ型の多結晶シ
リコン膜を堆積して接合を形成した場合でも状況は同じ
である。本実施例の図１に示した構造のフォトダイオー
ドにおいても、第１のゲート電極６ならびに第２のゲー
ト電極７に電圧を加えずに、電圧−電流特性を測定した
ところ、図２（ａ）に示すように、逆方向のリーク電流
が非常に大きかった。
【００１０】図１の構造において第１のゲート電極６に
負電圧を、第２のゲート電極７に正電圧を加えると、図
３に示すように、第１のゲート電極６下のｉ型多結晶シ
リコン層２中にｐチャネル１０が、第２のゲート電極７
下のｉ型多結晶シリコン層２中にｎチャネル１１が形成
される。これによって、ｐ−ｉ接合１７ならびにｎ−ｉ
接合１８の界面が、捕獲中心の多い場所から、捕獲中心
の少ないｉ型多結晶シリコン中に移動する。この状態
で、ダイオードの電圧−電流特性を測定したところ、図
２（ｂ）に示すように、逆方向リーク電流が著しく減少
し、正常なダイオード特性が得られた。また、図１また
は図３に示す絶縁膜５側あるいはガラス基板１側から、
ｉ型多結晶シリコン層２へ光を照射したところ、図２
（ｂ）に示すように、光電流を観測することができ、暗
時の電流と比較して、逆方向バイアス時に十分なオン・
オフ比がとれた。
負電圧を、第２のゲート電極７に正電圧を加えると、図
３に示すように、第１のゲート電極６下のｉ型多結晶シ
リコン層２中にｐチャネル１０が、第２のゲート電極７
下のｉ型多結晶シリコン層２中にｎチャネル１１が形成
される。これによって、ｐ−ｉ接合１７ならびにｎ−ｉ
接合１８の界面が、捕獲中心の多い場所から、捕獲中心
の少ないｉ型多結晶シリコン中に移動する。この状態
で、ダイオードの電圧−電流特性を測定したところ、図
２（ｂ）に示すように、逆方向リーク電流が著しく減少
し、正常なダイオード特性が得られた。また、図１また
は図３に示す絶縁膜５側あるいはガラス基板１側から、
ｉ型多結晶シリコン層２へ光を照射したところ、図２
（ｂ）に示すように、光電流を観測することができ、暗
時の電流と比較して、逆方向バイアス時に十分なオン・
オフ比がとれた。
【００１１】なお、本実施例では、第１のゲート電極６
ならびに第２のゲート電極７を、絶縁膜５をはさんで多
結晶シリコン層２の上に形成したが、多結晶シリコン層
２の下に形成してもよい。あるいは、第１のゲート電極
６および第２のゲート電極７の片方を上に、他方を下に
形成してもよい。また、第１のゲート電極６および第２
のゲート電極７の両方を設けなくとも、どちらか片方だ
けでも逆方向リーク電流をある程度低減することが可能
である。
ならびに第２のゲート電極７を、絶縁膜５をはさんで多
結晶シリコン層２の上に形成したが、多結晶シリコン層
２の下に形成してもよい。あるいは、第１のゲート電極
６および第２のゲート電極７の片方を上に、他方を下に
形成してもよい。また、第１のゲート電極６および第２
のゲート電極７の両方を設けなくとも、どちらか片方だ
けでも逆方向リーク電流をある程度低減することが可能
である。
【００１２】さらに、本実施例では、第１ゲート電極６
と，第２ゲート電極７，ｐ型領域３へのオーミック電極
８ならびにｎ型領域４へのオーミック電極９のそれぞれ
に、別々に電圧を加えた４端子動作としたが、動作電圧
によっては、第１のゲート電極６とｐ型領域３へのオー
ミック電極８を相互接続し、また第２のゲート電極７と
ｎ型領域（４）へのオーミック電極９を相互接続して、
２端子動作とすることも可能である。
と，第２ゲート電極７，ｐ型領域３へのオーミック電極
８ならびにｎ型領域４へのオーミック電極９のそれぞれ
に、別々に電圧を加えた４端子動作としたが、動作電圧
によっては、第１のゲート電極６とｐ型領域３へのオー
ミック電極８を相互接続し、また第２のゲート電極７と
ｎ型領域（４）へのオーミック電極９を相互接続して、
２端子動作とすることも可能である。
【００１３】
【実施例２】図４に、本発明の第２の実施例を示す。図
１との相違は、第１のゲート電極６の下のｉ型多結晶シ
リコン層２の下に、ＳｉＯ2 絶縁膜１２をはさんで第１
のゲート電極６と同電位の第３のゲート電極１３を、ま
た、第２のゲート電極７の下のｉ型多結晶シリコン層２
の下にＳｉＯ2 絶縁膜１２をはさんで第２のゲート電極
７と同電位の第４のゲート電極１４を設けたことであ
る。ｉ型多結晶シリコン層２の上下両側からｐチャネル
１０，ｎチャネル１１を形成するので、実施例１に比べ
てｉ型多結晶シリコン層２を厚くすることができる。即
ち光吸収層を厚くすることができるので、実施例１に比
べ光電流が多くとれるという利点がある。
１との相違は、第１のゲート電極６の下のｉ型多結晶シ
リコン層２の下に、ＳｉＯ2 絶縁膜１２をはさんで第１
のゲート電極６と同電位の第３のゲート電極１３を、ま
た、第２のゲート電極７の下のｉ型多結晶シリコン層２
の下にＳｉＯ2 絶縁膜１２をはさんで第２のゲート電極
７と同電位の第４のゲート電極１４を設けたことであ
る。ｉ型多結晶シリコン層２の上下両側からｐチャネル
１０，ｎチャネル１１を形成するので、実施例１に比べ
てｉ型多結晶シリコン層２を厚くすることができる。即
ち光吸収層を厚くすることができるので、実施例１に比
べ光電流が多くとれるという利点がある。
【００１４】
【実施例３】図５は、本発明の第３の実施例である。第
１の実施例との相違は、第１のゲート電極を設ける代わ
りに、膜中に負の固定電極を有することでバイアスの無
い状態で直下のｉ型多結晶シリコン層２中にｐチャネル
１０を誘起することが可能である絶縁膜１５と、第２の
ゲート電極を設けるかわりに、膜中に正の固定電極を有
することでバイアスの無い状態での直下のｉ型多結晶シ
リコン層２中にｎチャネルを誘起することが可能である
絶縁膜１６を設けたことである。絶縁膜の種類や形成条
件によって、絶縁膜−ｉ型多結晶シリコン界面を制御し
なければならない難しさが生ずるものの、素子構造が簡
単になる長所がある。
１の実施例との相違は、第１のゲート電極を設ける代わ
りに、膜中に負の固定電極を有することでバイアスの無
い状態で直下のｉ型多結晶シリコン層２中にｐチャネル
１０を誘起することが可能である絶縁膜１５と、第２の
ゲート電極を設けるかわりに、膜中に正の固定電極を有
することでバイアスの無い状態での直下のｉ型多結晶シ
リコン層２中にｎチャネルを誘起することが可能である
絶縁膜１６を設けたことである。絶縁膜の種類や形成条
件によって、絶縁膜−ｉ型多結晶シリコン界面を制御し
なければならない難しさが生ずるものの、素子構造が簡
単になる長所がある。
【００１５】
【実施例４】図６は、本発明の第４の実施例を説明する
ために参考として示す断面図である。第１の実施例との
相違は、ｉ型多結晶シリコン層２の両側にｐ型ならびｎ
型多結晶シリコンを配する代わりに、ｉ型多結晶シリコ
ン層２の両側にｐ型領域へのオーミック電極８ならびに
ｎ型領域へのオーミック電極９を直接形成したことであ
る。素子構造ならびに素子作製工程が簡単になる長所が
ある。
ために参考として示す断面図である。第１の実施例との
相違は、ｉ型多結晶シリコン層２の両側にｐ型ならびｎ
型多結晶シリコンを配する代わりに、ｉ型多結晶シリコ
ン層２の両側にｐ型領域へのオーミック電極８ならびに
ｎ型領域へのオーミック電極９を直接形成したことであ
る。素子構造ならびに素子作製工程が簡単になる長所が
ある。
【００１６】図６に示す構造において、第１のゲート電
極６に負電圧を、第２のゲート電極７に正電圧を加える
と、図７に示すように、第１のゲート電極６下のｉ型多
結晶シリコン層２中にｐチャネル１０が、第２のゲート
電極７下のｉ型多結晶シリコン層２中にｎチャネル１１
が形成されて、ｐ−ｉ−ｎ構造となり、第１の実施例と
同じように動作させることができた。
極６に負電圧を、第２のゲート電極７に正電圧を加える
と、図７に示すように、第１のゲート電極６下のｉ型多
結晶シリコン層２中にｐチャネル１０が、第２のゲート
電極７下のｉ型多結晶シリコン層２中にｎチャネル１１
が形成されて、ｐ−ｉ−ｎ構造となり、第１の実施例と
同じように動作させることができた。
【００１７】図６に示す構造においても、第１のゲート
電極６ならびに第２のゲート電極７を、絶縁膜を挟んで
多結晶シリコン層２の下に形成してもよいし、第１なら
びに第２のゲート電極の片方を上に、他方を下に形成し
てもよい。また、第１のゲート電極と第２のゲート電極
の両方を設けなくとも、どちらか片方だけでも逆方向リ
ーク電流をある程度低減することが可能である。さら
に、動作電圧によっては、第１のゲート電極６とｐ型領
域へのオーミック電極８を相互接続し、また第２のゲー
ト電極７とｎ型領域へのオーミック電極９を相互接続し
て、２端子動作とすることも可能である。
電極６ならびに第２のゲート電極７を、絶縁膜を挟んで
多結晶シリコン層２の下に形成してもよいし、第１なら
びに第２のゲート電極の片方を上に、他方を下に形成し
てもよい。また、第１のゲート電極と第２のゲート電極
の両方を設けなくとも、どちらか片方だけでも逆方向リ
ーク電流をある程度低減することが可能である。さら
に、動作電圧によっては、第１のゲート電極６とｐ型領
域へのオーミック電極８を相互接続し、また第２のゲー
ト電極７とｎ型領域へのオーミック電極９を相互接続し
て、２端子動作とすることも可能である。
【００１８】また、第３の実施例と同様に、図６に参考
として示す構造において、第１のゲート電極を設けるか
わりに、膜中に負の固定電荷を有する絶縁膜１５を、ま
た、第２のゲート電極を設ける代わりに、膜中に正の固
定電荷を有する絶縁膜１６を設けても良い。この場合の
実施例４が図８に示されている。
として示す構造において、第１のゲート電極を設けるか
わりに、膜中に負の固定電荷を有する絶縁膜１５を、ま
た、第２のゲート電極を設ける代わりに、膜中に正の固
定電荷を有する絶縁膜１６を設けても良い。この場合の
実施例４が図８に示されている。
【００１９】以上、実施例１から実施例４まで、多結晶
シリコンについて説明したが、多結晶シリコンをアモル
ファスシリコンに置き換えても、同じように、ダイオー
ドの逆方向暗電流の低減効果が得られる。図１に示した
構造において、多結晶シリコンをアモルファスシリコン
に置き換えたダイオードを作製し、その特性を測定した
ところ、逆方向暗電流が従来のｐ−ｉ−ｎダイオードよ
りも２桁低くなり、入射パワーが０．１μＷ／cm2 以下
の光の受光が可能になった。また、多結晶シリコン，ア
モルファスシリコンの代わりに、アモルファスＧｅ，多
結晶Ｇｅ，アモルファスＳｉＧｅ，多結晶ＳｉＧｅ，ア
モルファスＳｉＣ，多結晶ＳｉＣを用いても良い。
シリコンについて説明したが、多結晶シリコンをアモル
ファスシリコンに置き換えても、同じように、ダイオー
ドの逆方向暗電流の低減効果が得られる。図１に示した
構造において、多結晶シリコンをアモルファスシリコン
に置き換えたダイオードを作製し、その特性を測定した
ところ、逆方向暗電流が従来のｐ−ｉ−ｎダイオードよ
りも２桁低くなり、入射パワーが０．１μＷ／cm2 以下
の光の受光が可能になった。また、多結晶シリコン，ア
モルファスシリコンの代わりに、アモルファスＧｅ，多
結晶Ｇｅ，アモルファスＳｉＧｅ，多結晶ＳｉＧｅ，ア
モルファスＳｉＣ，多結晶ＳｉＣを用いても良い。
【００２０】
【発明の効果】以上説明したように、本発明よって、ｐ
−ｉならびにｎ−ｉ接合の界面を捕獲中心密度の低いｉ
領域内に形成することで、捕獲中心を経由するトンネル
電流あるはＰｏｏｌｅ−Ｆｒｅｎｋｅｌ電流を減少させ
ることが可能となった。このため、従来はフォトダイオ
ードとして使用できなかった多結晶シリコンにおいて、
ダイオードの逆方向リーク電流が著しく減少し、フォト
ダイオードとしての使用が可能となった。また、アモル
ファスシリコンにおいては、従来に比べてダイオードの
逆方向リーク電流が著しく減少し、低い入射パワーの光
に対するフォトダイオードのＳ／Ｎが飛躍的に向上し
た。
−ｉならびにｎ−ｉ接合の界面を捕獲中心密度の低いｉ
領域内に形成することで、捕獲中心を経由するトンネル
電流あるはＰｏｏｌｅ−Ｆｒｅｎｋｅｌ電流を減少させ
ることが可能となった。このため、従来はフォトダイオ
ードとして使用できなかった多結晶シリコンにおいて、
ダイオードの逆方向リーク電流が著しく減少し、フォト
ダイオードとしての使用が可能となった。また、アモル
ファスシリコンにおいては、従来に比べてダイオードの
逆方向リーク電流が著しく減少し、低い入射パワーの光
に対するフォトダイオードのＳ／Ｎが飛躍的に向上し
た。
【図１】本発明の第１の実施例を説明するための断面図
である。
である。
【図２】（ａ）は従来のダイオードの電流−電圧特性、
（ｂ）は本発明のダイオードの暗時ならびに光を照射し
たときの電流−電圧特性である。
（ｂ）は本発明のダイオードの暗時ならびに光を照射し
たときの電流−電圧特性である。
【図３】本発明の第１の実施例の動作を説明するための
断面図である。
断面図である。
【図４】本発明の第２の実施例を説明するための断面図
である。
である。
【図５】本発明の第３の実施例の構造を説明するための
断面図である。
断面図である。
【図６】本発明の第４の実施例の構造を説明するために
参考として示す断面図である。
参考として示す断面図である。
【図７】本発明の第４の実施例の動作を説明するために
参考として示す断面図である。
参考として示す断面図である。
【図８】本発明の第４の実施例を説明するための断面図
である。
である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−145866（ＪＰ，Ａ) 特開 平２−215168（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/00 - 31/119
Claims (5)
- 【請求項１】 基板上に形成した不純物をドープしてな
いｉ型半導体薄膜の両側にｐ型半導体薄膜とｎ型半導体
薄膜とをそれぞれ配した平面型ｐ−ｉ−ｎ構造におい
て、該ｐ−ｉ−ｎ構造内に形成されるｐ−ｉ接合部とｎ
−ｉ接合部の片方あるいは両方の、上または下、あるい
は上下に、絶縁膜を介して、所要のゲート電極を設けた
ことを特徴とするフォトダイオード。 - 【請求項２】 基板上に形成した不純物をドープしてな
いｉ型半導体薄膜の両側にｐ型半導体薄膜ならびにｎ型
半導体薄膜を配した平面型ｐ−ｉ−ｎ構造において、該
平面型ｐ−ｉ−ｎ構造内に形成されるｐ−ｉ接合部の上
または下、あるいは上下に、膜中に負の固定電荷を有す
る絶縁膜を設け、さらに前記平面型ｐ−ｉ−ｎ構造内に
形成されるｎ−ｉ接合部の上または下、あるいは上下
に、正の固定電荷を有する絶縁膜を設けたことを特徴と
するフォトダイオード。 - 【請求項３】 基板上に形成した不純物をドープしてな
いｉ型半導体薄膜の両端にそれぞれ電極を配した構造に
おいて、前記電極の片方と前記ｉ型半導体薄膜の接合部
の上または下、あるいは上下に、膜中に負の固定電荷を
有する絶縁膜を設けるとともに、前記電極の他方と前記
ｉ型半導体の接合部の上または下、あるいは上下に、膜
中に正の固定電荷を有する絶縁膜を設けたことを特徴と
するフォトダイオード。 - 【請求項４】 前記半導体に多結晶シリコン薄膜を用い
たことを特徴とする請求項１から請求項３のいずれかに
記載のフォトダイオード。 - 【請求項５】 前記半導体にアモルファスシリコン薄膜
を用いたことを特徴とする請求項１から請求項３のいず
れかに記載のフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080573A JP2959682B2 (ja) | 1991-03-20 | 1991-03-20 | フォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080573A JP2959682B2 (ja) | 1991-03-20 | 1991-03-20 | フォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291968A JPH04291968A (ja) | 1992-10-16 |
| JP2959682B2 true JP2959682B2 (ja) | 1999-10-06 |
Family
ID=13722083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080573A Expired - Fee Related JP2959682B2 (ja) | 1991-03-20 | 1991-03-20 | フォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959682B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061019B2 (en) | 2003-07-22 | 2006-06-13 | Toshiba Matsushita Display Technology Co., Ltd. | Semiconductor circuit array substrate with a photo-electric sensor portion |
| US7164164B2 (en) | 2003-08-25 | 2007-01-16 | Toshiba Matsushita Display Technology Co., Ltd. | Display device and photoelectric conversion device |
| US7265740B2 (en) | 2002-08-30 | 2007-09-04 | Toshiba Matsushita Display Technology Co., Ltd. | Suppression of leakage current in image acquisition |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5068149B2 (ja) * | 2007-11-29 | 2012-11-07 | 株式会社ジャパンディスプレイウェスト | 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法 |
| JP4811397B2 (ja) * | 2007-12-25 | 2011-11-09 | ソニー株式会社 | 受光素子および表示装置 |
| JP5285365B2 (ja) * | 2007-12-25 | 2013-09-11 | 株式会社ジャパンディスプレイウェスト | 受光素子および表示装置 |
| JP2009238940A (ja) * | 2008-03-26 | 2009-10-15 | National Univ Corp Shizuoka Univ | フォトダイオード及びそれを含む撮像素子 |
| JP5032442B2 (ja) * | 2008-11-06 | 2012-09-26 | 株式会社ジャパンディスプレイセントラル | 光センサ用ダイオード |
| US8848126B2 (en) * | 2010-10-06 | 2014-09-30 | Sharp Kabushiki Kaisha | Optical sensor comprising a photodiode having a p-type semiconductor region, an intrinsic semiconductor region, and an n-type semiconductor region |
| US9224768B2 (en) * | 2013-08-05 | 2015-12-29 | Raytheon Company | Pin diode structure having surface charge suppression |
| DE112016004224T5 (de) * | 2015-09-17 | 2018-06-14 | Sony Semiconductor Solutions Corp. | Festkörperbildgebungsvorrichtung, elektronische Vorrichtung und Verfahren zum Herstellen der Festkörperbildgebungsvorrichtung |
-
1991
- 1991-03-20 JP JP3080573A patent/JP2959682B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265740B2 (en) | 2002-08-30 | 2007-09-04 | Toshiba Matsushita Display Technology Co., Ltd. | Suppression of leakage current in image acquisition |
| US7061019B2 (en) | 2003-07-22 | 2006-06-13 | Toshiba Matsushita Display Technology Co., Ltd. | Semiconductor circuit array substrate with a photo-electric sensor portion |
| US7164164B2 (en) | 2003-08-25 | 2007-01-16 | Toshiba Matsushita Display Technology Co., Ltd. | Display device and photoelectric conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04291968A (ja) | 1992-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862237A (en) | Solid state image sensor | |
| JP4127416B2 (ja) | 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ | |
| JP2959682B2 (ja) | フォトダイオード | |
| US4866499A (en) | Photosensitive diode element and array | |
| US5101255A (en) | Amorphous photoelectric conversion device with avalanche | |
| US5828091A (en) | Interline charge coupled device solid state image sensor | |
| US4553152A (en) | Monolithic infrared ray charge transfer element | |
| JP3236624B2 (ja) | 光感応性電子素子、その素子を使用したカラーセンサー、及びその素子の製造方法 | |
| JPH11121783A (ja) | 光検出装置およびその製造方法 | |
| US5663576A (en) | Photoelectic conversion element with islands | |
| JP3581502B2 (ja) | 光検出装置の製造方法 | |
| JP3189550B2 (ja) | 固体撮像装置およびその製造方法 | |
| US4714950A (en) | Solid-state photo sensor device | |
| JP2905307B2 (ja) | フォトダイオード | |
| JP2921821B2 (ja) | 光電変換装置 | |
| US5976906A (en) | Method for manufacturing a solid state image sensing device | |
| JPH0449787B2 (ja) | ||
| EP0276683B1 (en) | Photoelectric conversion device | |
| JPH05167097A (ja) | 受光素子 | |
| JPH11261047A (ja) | イメージセンサ | |
| JPS59167075A (ja) | フオトセンサ | |
| JPS60227467A (ja) | イメ−ジセンサ | |
| JP3407917B2 (ja) | 光センサ | |
| JP2782984B2 (ja) | 増幅型光電変換素子 | |
| JPS61251068A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |