[go: up one dir, main page]

JP2959681B2 - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JP2959681B2
JP2959681B2 JP3057662A JP5766291A JP2959681B2 JP 2959681 B2 JP2959681 B2 JP 2959681B2 JP 3057662 A JP3057662 A JP 3057662A JP 5766291 A JP5766291 A JP 5766291A JP 2959681 B2 JP2959681 B2 JP 2959681B2
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
light
conversion device
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3057662A
Other languages
Japanese (ja)
Other versions
JPH04211181A (en
Inventor
正人 山野辺
成利 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3057662A priority Critical patent/JP2959681B2/en
Publication of JPH04211181A publication Critical patent/JPH04211181A/en
Application granted granted Critical
Publication of JP2959681B2 publication Critical patent/JP2959681B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は光電変換装置に係り、特
に光生成されたキャリアを衝突電離により増幅するアバ
ランシェ(Avalanche )効果を利用した光電変換装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device, and more particularly to a photoelectric conversion device utilizing an avalanche effect for amplifying photogenerated carriers by impact ionization.

【0002】また、本発明は、とりわけカメラの測光用
センサ、或いはファクシミリ、複写機等の画像読取装置
用イメージセンサ、又は、光通信装置等の受光センサ等
に好適に用いられる低雑音の光電変換装置に関するもの
である。
The present invention also relates to a low-noise photoelectric conversion device which is suitably used especially for a photometric sensor of a camera, an image sensor for an image reading device such as a facsimile, a copying machine, or a light receiving sensor of an optical communication device. It concerns the device.

【0003】[0003]

【従来の技術】光を情報信号の媒体とする例えば映像情
報システム、光通信、その他の産業、民生分野等の情報
伝送技術において、光信号を電気信号に変換する半導体
受光素子は、もっとも重要で基本的な構成要素の一つで
あり、すでに数多くのものが実用化されている。一般
に、半導体受光素子には、その光電変換特性に対し、高
い信号対雑音比を持つことが要求される。このうち、ア
バランシェ効果を利用したアバランシェフォトダイオー
ド(以下APDと称する)は、利得が高く、かつ、応答
速度が早いので、こうした要求を満たす半導体受光素子
の有力な候補である。
2. Description of the Related Art In information transmission technologies using light as a medium for information signals, for example, in video information systems, optical communications, other industries, and consumer fields, semiconductor light receiving elements for converting optical signals into electric signals are the most important. It is one of the basic components, and many are already in practical use. Generally, a semiconductor light receiving element is required to have a high signal-to-noise ratio for its photoelectric conversion characteristics. Among these, an avalanche photodiode (hereinafter, referred to as an APD) utilizing the avalanche effect is a promising candidate for a semiconductor light receiving element that satisfies such requirements because it has a high gain and a fast response speed.

【0004】このAPDは、現在では、特に光通信シス
テムにおける半導体受光素子として、InGaAs等の化合物
半導体を材料として、すでに多数実用化されており、更
に低雑音、高速応答性、高利得など素子の基本性能向上
の開発が進められており、他の分野、例えば、可視光受
光素子などへの応用も望まれている。
At present, many APDs have already been put into practical use, particularly as a semiconductor light receiving element in an optical communication system, using a compound semiconductor such as InGaAs as a material. Development of improvement in basic performance is being promoted, and application to other fields, for example, visible light receiving elements and the like is also desired.

【0005】第41図は従来の光通信用APDの構造を
示す縦断面図である。同図において、101はn+ 型I
nP層、102はn型InGaAs層、103はn型InP
層、104はp+ 型InP層である。ここで、n型InGa
As層102、n型InP層103、p+ 型InP層10
4の層はメサ型に形成されている。p+ 型InP層10
4の上面には、窓105を残してp電極106を形成
し、n+ 型InP層101の裏面にはn電極107を形
成する。108はパッシベーション膜である。ここでp
電極106及びn電極107を逆方向にバイアスしてお
き、窓105から光照射すると、光はn型InGaAs層10
2(光吸収層となる)で吸収され、光−電気変換が行わ
れる。すなわち、n型InGaAs層102で形成された電子
−正孔対は各々n電極107及びp電極106に向かっ
て走行する。n型InP層103(増倍層となる)は強
い電界を有しているため、正孔の走行過程で多数の電子
−正孔対を形成するナダレ現象を生じ、光子1個に対し
て複数個の電子−正孔対を形成する増倍作用が生じる。
この結果、微弱な入射光でも信号検知できる。しかし、
従来の構造においては、実用上の増倍は約2程度と小さ
く、また、増倍過程に内在するゆらぎのため、過剰増倍
雑音が発生し信号対雑音比(S/N比)を低下させてし
まうといった2つの欠点を有していた。
FIG. 41 is a longitudinal sectional view showing the structure of a conventional APD for optical communication. In the figure, 101 is an n + type I
nP layer, 102 is n-type InGaAs layer, 103 is n-type InP
Layer 104 is a p + -type InP layer. Here, n-type InGa
As layer 102, n-type InP layer 103, p + -type InP layer 10
The layer 4 is formed in a mesa shape. p + type InP layer 10
A p-electrode 106 is formed on the upper surface of the substrate 4, leaving a window 105, and an n-electrode 107 is formed on the back surface of the n + -type InP layer 101. 108 is a passivation film. Where p
When the electrode 106 and the n-electrode 107 are biased in the reverse direction and light is irradiated from the window 105, light is emitted from the n-type InGaAs layer 10
2 (which becomes a light absorbing layer), and light-electric conversion is performed. That is, the electron-hole pairs formed in the n-type InGaAs layer 102 travel toward the n-electrode 107 and the p-electrode 106, respectively. Since the n-type InP layer 103 (which becomes a multiplication layer) has a strong electric field, a Nadare phenomenon occurs in which a large number of electron-hole pairs are formed during a hole traveling process, and a plurality of n-type InP layers 103 A multiplication action of forming individual electron-hole pairs occurs.
As a result, signals can be detected even with weak incident light. But,
In the conventional structure, the practical multiplication is as small as about 2, and the fluctuation inherent in the multiplication process causes excessive multiplication noise to lower the signal-to-noise ratio (S / N ratio). Had two drawbacks.

【0006】アバランシェ増倍過程において発生する雑
音は、例えば、IEEE Transactionson Electron Devices
の第13版(1966年1月号)の164〜168ページ
に掲載されている R.J.McIntyre の論文によれば、電子
のイオン化率αと正孔のイオン化率βの比k=β/αに
強く依存することが知られている。
The noise generated in the avalanche multiplication process is, for example, an IEEE Transactionson Electron Devices
According to RJ McIntyre's paper in the 13th edition (January 1966), pages 164 to 168, it strongly depends on the ratio k = β / α between the ionization rate α of electrons and the ionization rate β of holes. It is known to

【0007】ここで電子のイオン化率とは、電子が電界
により加速されたとき衝突電離により電子−正孔対が生
成される割合である。正孔のイオン化率とは、正孔によ
る衝突電離の割合である。さらに、この論文によれば、
低雑音のAPDを得るためには、電子増倍を行うときに
はkを小さく、また、正孔増倍を行うときにはkを大き
くすればよいことが明らかにされている。すなわち、キ
ャリア(電子ないしは正孔)のイオン化率が大きく異な
る材料で、イオン化率が大きい方のキャリアのみをアバ
ランシェ増倍することが、APDにおいて高い信号対雑
音比を得るために重要である。また、この論文によれ
ば、一方のキャリアのみをアバランシェ増倍したときに
達せられる低雑音化の極限として、過剰雑音指数Fが2
となることが述べられている。雑音が全く発生しない理
想的な場合にはFは1となるはずであり、F=2という
極限には、まだ、雑音を発生させる何らかの機構が存在
することを暗示している。この機構としては、アバラン
シェ増倍を行う際にアバランシェ増倍の素過程であるイ
オン化(逆オージェ発生)の起こる場所が個々にゆら
ぎ、それが積算されて全体として増倍率のゆらぎを引き
起こすという現象が考えられる。
[0007] Here, the ionization rate of electrons is the rate at which electron-hole pairs are generated by impact ionization when electrons are accelerated by an electric field. The hole ionization rate is the ratio of impact ionization due to holes. Furthermore, according to this paper,
It has been clarified that, in order to obtain a low-noise APD, k should be small when performing electron multiplication and large when performing hole multiplication. That is, it is important to obtain a high signal-to-noise ratio in an APD by avalanche multiplying only a carrier having a higher ionization rate in a material having a significantly different ionization rate of carriers (electrons or holes). According to this paper, the excess noise figure F is 2 as the limit of noise reduction achieved when avalanche multiplication of only one carrier is performed.
It is stated that In an ideal case where no noise is generated, F should be 1, and the limit of F = 2 implies that some mechanism for generating noise still exists. The mechanism of this mechanism is that when performing avalanche multiplication, the places where ionization (inverse Auger generation), which is the elementary process of avalanche multiplication, fluctuates individually, and the sum is added to cause fluctuation of the multiplication factor as a whole. Conceivable.

【0008】以上のことを考え合わせると、雑音を発生
させないアバランシェ増倍を行うためには、その素過
程であるイオン化を起こす場所を素子の中で特定し、か
つ、前記イオン化を起こす場所におけるイオン化の確
率を特定することが必要になる。さらに、高利得のアバ
ランシェ増倍を行うためには、そのイオン化の確率を限
りなく1に近づけることが重要である。
In consideration of the above, in order to perform avalanche multiplication without generating noise, a place where ionization, which is an elementary process, is specified in the element, and ionization at the place where the ionization occurs is performed. It is necessary to specify the probability of Furthermore, in order to perform avalanche multiplication with high gain, it is important to make the probability of ionization as close to 1 as possible.

【0009】前述した増倍の程度の小ささ、及び信号対
雑音比(S/N比)の低下という2つの欠点を鑑みて光
通信用APDとして、例えば、F.Capasso らは特開昭58
-157179 号公報や IEEE Electron Device Letters の第
EDL3版(1982年)の71〜73ページに、分子線エピタ
キシー(MBE)法など用いて、主にIII −V族に属す
る化合物半導体を用いて作成される光通信システムに使
用可能な低雑音APDを提案している。
In view of the two drawbacks of the above-described small degree of multiplication and a decrease in the signal-to-noise ratio (S / N ratio), as an APD for optical communication, for example, F. Capasso et al.
-157179 and IEEE Electron Device Letters
EDL3 edition (1982), pp. 71-73, low-noise APD usable for optical communication systems mainly made of compound semiconductors belonging to group III-V by molecular beam epitaxy (MBE) Has been proposed.

【0010】その素子は、その構成材料の組成比(例え
ば、III −V族に属する化合物半導体がその構成材料な
らば、III 族の半導体とV族の半導体の組成比)を変化
させることにより、バンドギャップを狭い側から広い側
へと連続的に変化させた半導体層を多数重ね、その際に
形成されるエネルギ帯の階段状遷移部(以下ステップバ
ック構造と略す)を利用してイオン化を促進する多層へ
テロ接合構造を特色としている。そこで提案されている
素子の概略的構造を図42〜図44を用いて説明する。
The element is formed by changing the composition ratio of the constituent materials (for example, if the compound semiconductor belonging to the group III-V is the constituent material, the composition ratio of the group III semiconductor to the group V semiconductor). Numerous semiconductor layers whose band gap is continuously changed from a narrow side to a wide side are stacked, and ionization is promoted by utilizing a step-like transition portion (hereinafter abbreviated as a step-back structure) of an energy band formed at that time. It features a multi-layer heterojunction structure. The schematic structure of the proposed device will be described with reference to FIGS.

【0011】図42は、この素子の縦断面図であり、増
倍層となる5つの層から成るステップバック構造層20
1,203,205,207及び209が光吸収層とな
るp型半導体層211及びn型半導体層215で挟ま
れ、電極213がp型半導体層211に、また、電極2
14がn型半導体層215にそれぞれオーミック接触し
ている。
FIG. 42 is a longitudinal sectional view of this device, and shows a step-back structure layer 20 composed of five layers serving as multiplication layers.
1, 203, 205, 207, and 209 are sandwiched between a p-type semiconductor layer 211 and an n-type semiconductor layer 215 serving as light absorption layers.
14 are in ohmic contact with the n-type semiconductor layer 215, respectively.

【0012】図43は、この素子の無バイアス時のバン
ドギャップ傾斜層のエネルギ帯の構造図であり、3つの
バンドギャップ傾斜層が示されている。各層は、狭いバ
ンドギャップEg2から広いバンドギャップEg3へと
直線的にバンドギャップを変化させる組成を有してい
る。
FIG. 43 is a structural diagram of the energy band of the band gap gradient layer when the device is not biased, and shows three band gap gradient layers. Each layer has a composition that changes the band gap linearly from a narrow band gap Eg2 to a wide band gap Eg3.

【0013】伝導帯及び価電子帯のステップバックの大
きさは、それぞれΔEc、ΔEvで示されている。な
お、後で説明するように、主に電子をイオン化しやすく
するために、ΔEcの方をΔEvよりも大きくとってい
る。
The magnitudes of the conduction band and the valence band step back are represented by ΔEc and ΔEv, respectively. As described later, ΔEc is set to be larger than ΔEv mainly in order to easily ionize electrons.

【0014】図44は、この素子に逆バイアス電圧を印
加したときのエネルギ帯の構造図である。尚、逆バイア
ス電圧は、前述の図41に示したAPDと比べて強い電
界である必要がない。
FIG. 44 is a structural diagram of an energy band when a reverse bias voltage is applied to this element. The reverse bias voltage does not need to be a strong electric field as compared with the APD shown in FIG.

【0015】ここで、p型半導体層211より光入射す
ると、p型半導体層及び各ステップバック構造層で吸収
された光は、前述のAPDと同様に光電変換が行われ、
形成された電子−正孔対は、おのおのn型半導体層21
5、p型半導体層211に向かって走行するが、前述の
図41に示したAPDとの相違は各ステップバック構造
のエネルギ段差ΔEc(電子の場合であり、ホールの場
合はΔEv)がイオン化エネルギより大きくなるとき、
電子はイオン化され、電子−正孔対を発生し、増倍作用
を生ずる。むろん、ステップバック構造層各々が、同様
の作用をするために、増倍はその層数nに対して2n
ずる。例えば、理想的にはΔEc≫ΔEv≒0とするこ
とで、正孔のイオン化率が、電子のイオン化率に比べ非
常に小さく抑えられるので、前述のAPDと比べて低雑
音となる。
Here, when light enters from the p-type semiconductor layer 211, the light absorbed by the p-type semiconductor layer and each step-back structure layer undergoes photoelectric conversion in the same manner as in the above-described APD.
The formed electron-hole pairs correspond to the respective n-type semiconductor layers 21.
5, while traveling toward the p-type semiconductor layer 211, the difference from the APD shown in FIG. 41 is that the energy step ΔEc of each step-back structure (for electrons, ΔEv for holes) is the ionization energy. When it gets bigger,
The electrons are ionized, generating electron-hole pairs, producing a multiplication effect. Of course, the multiplication occurs 2 n with respect to the number n of the layers because each of the step-back structure layers performs the same operation. For example, ideally, by setting ΔEcEΔEv ≒ 0, the ionization rate of holes can be extremely reduced as compared with the ionization rate of electrons, so that noise is lower than that of the above-described APD.

【0016】即ち、バイアス電圧は、ステップバック構
造層(バンドギャップ傾斜層)201,203,205
および209が少なくとも空乏化し、かつ、バンドギャ
ップ傾斜層内ではキャリアのドリフトは起こるがイオン
化は起こらない程度の電界(ドリフト電界)が生じるよ
うに印加されている。光hνは、p型半導体層211の
次の空乏領域、すなわち、バンドギャップ傾斜層201
で吸収され電子を伝導帯に、正孔を価電子帯にそれぞれ
発生させる。発生した電子は層201内を第1の伝導帯
のステップバックに向かってドリフトする。ステップバ
ックのところには既にΔEcなるエネルギ段差があり、
電子はイオン化を起こすのに必要なエネルギをこのエネ
ルギ段差ΔEc分だけ補うことが出来るので、ステップ
バックのすぐ後ろで電子がイオン化を起こす確率が高く
なる。ここで、このエネルギ段差ΔEcが電子のイオン
化エネルギに等しいかまたはそれよりも大きい場合に
は、また、たとえ電子のイオン化エネルギよりも小さい
場合でも、ドリフト電界から不足分のエネルギを供給で
きる場合には、ステップバックの後ろでイオン化を起こ
す確率を十分に1に近づけることができる。イオン化を
起こすと1つの電子が2つの電子と1つの正孔になる。
2つの電子はバンドギャップ傾斜層201の中を第2の
ステップバックに向かってドリフトしていき、第2のス
テップバックで上記と同様の現象を起こす。一方イオン
化によりバンドギャップ傾斜層201内の前方で発生し
た正孔は電子とは逆に前方にドリフトしてゆき、第1の
ステップバックに達する。もしも、第1のステップバッ
クの価電子帯に正孔がイオン化を起こさない程度のエネ
ルギ段差ΔEvがあらかじめ存在していれば、ドリフト
してきた正孔は理想的にさらにそのまま前方へ進む。図
44のような正孔から見て前方に正のエネルギ段差があ
れば、正孔はステップバックのところで散乱ないしは蓄
積されるがイオン化は起こさない。このようにして、電
子のドリフトとイオン化、正孔のドリフトを各バンドギ
ャップ傾斜層およびステップバックで繰り返し起こし、
キャリアの数は増倍されていくことになる。最終的に
は、イオン化により増倍された電子はN型半導体層に達
し、N型半導体層にオーミック接触された層から電子電
流として、また、正孔はP型半導体層に達し、P型半導
体層にオーミック接触された層から正孔電流とし取り出
される。
That is, the bias voltage is controlled by the step-back structure layers (band-gap gradient layers) 201, 203, and 205.
And 209 are applied so that at least depletion occurs and an electric field (drift electric field) is generated to such an extent that carrier drift occurs in the band gap gradient layer but ionization does not occur. The light hν is applied to the depletion region next to the p-type semiconductor layer 211, that is, the bandgap gradient layer 201.
To generate electrons in the conduction band and holes in the valence band. The generated electrons drift in the layer 201 toward the step back of the first conduction band. There is already an energy step ΔEc at the step back,
Since the electrons can supplement the energy required for ionization by this energy step ΔEc, the probability of the electrons ionizing immediately after the stepback is increased. Here, when the energy step ΔEc is equal to or larger than the ionization energy of the electron, and when the energy shortage can be supplied from the drift electric field even if the energy step ΔEc is smaller than the ionization energy of the electron, , The probability of ionization after the step back can be made sufficiently close to 1. When ionization occurs, one electron becomes two electrons and one hole.
The two electrons drift in the bandgap gradient layer 201 toward the second step back, and the same phenomenon as described above occurs in the second step back. On the other hand, holes generated forward in the bandgap gradient layer 201 due to ionization drift forward in reverse to the electrons, and reach the first step back. If there is an energy step ΔEv in the valence band of the first step-back in which holes do not cause ionization in advance, the holes that have drifted ideally proceed forward as they are. If there is a positive energy step in front of the holes as shown in FIG. 44, the holes are scattered or accumulated at the step back, but ionization does not occur. In this way, electron drift, ionization, and hole drift repeatedly occur in each band gap gradient layer and step back,
The number of carriers will be multiplied. Eventually, the electrons multiplied by the ionization reach the N-type semiconductor layer, and as a current from the layer in ohmic contact with the N-type semiconductor layer, the holes reach the P-type semiconductor layer, and the P-type semiconductor layer. A hole current is extracted from the layer in ohmic contact with the layer.

【0017】以上のような、その構成材料の組成比を変
化させることにより、バンドギャップを狭い側から広い
側へと連続的に変化させた半導体層を多数重ね、その際
に形成されるステップバックを利用してイオン化を促進
する多層ヘテロ接合構造により、上述したような、イオ
ン化を起こす場所を特定し、イオン化の確率を限りなく
1に近づけ、低雑音のAPDを構成できる。
By changing the composition ratio of the constituent materials as described above, a large number of semiconductor layers whose band gaps are continuously changed from a narrow side to a wide side are stacked, and a step back formed at that time is formed. By using the multi-layer heterojunction structure which promotes ionization by utilizing the above, it is possible to specify the place where ionization occurs as described above, make the probability of ionization as close to 1 as possible, and configure a low-noise APD.

【0018】[0018]

【発明が解決しようとする課題】以上説明したような素
子構造は低雑音のAPDを実現化するための一つの手段
であるが、こうした構造を持った素子を作成するには実
際にはさまざまな制約をうける。
The element structure described above is one means for realizing a low-noise APD. However, in order to produce an element having such a structure, various elements are actually used. Subject to restrictions.

【0019】まず、上述したような、イオン化を促進で
きるようなステップバック構造層を持った素子を、その
構成材料の組成比だけを変化させることによって得るた
めには、構成材料、作成方法が限定されてしまう。例え
ば、III −V族の化合物半導体の、GaSbの基板上にAlGa
AsSb/GaSb を成長させたもの、InPの基板上にInGaAl
As/InGaAs を成長させたもの、GaSbの基板上にInGaAsSb
/GaSbを成長させたもの、また、格子整合基板上にII−V
I族の化合物半導体のHgCdTeを成長させたものなどがこ
うした構造を持った素子を構成できる材料としてあげら
れる。
First, in order to obtain an element having a step-back structure layer capable of accelerating ionization as described above by changing only the composition ratio of the constituent material, the constituent material and the manufacturing method are limited. Will be done. For example, on a GaSb substrate of a III-V compound semiconductor,
AsSb / GaSb grown, InGaAl on InP substrate
As / InGaAs grown, InGaAsSb on GaSb substrate
/ GaSb grown, and II-V
Materials grown from HgCdTe, a group I compound semiconductor, can be cited as a material that can constitute an element having such a structure.

【0020】しかしながら、ここで使われる、Ga,As,H
g,Cd などは毒性が強く、また、希少高価な元素である
ので、工業的に取り扱うには問題の多い材料である。
However, Ga, As, H
Since g and Cd are highly toxic and rare and expensive elements, they are problematic materials for industrial handling.

【0021】また、これらはいずれも、分子線エピタキ
シー法(MBE法)で作成されているが、MBE法は、
超高真空を必要とし、また、半導体の成長速度も遅く、
大面積化にも不向きであり、量産化が困難であった。さ
らに、MBE法は半導体の成長温度は典型的には500
℃〜650℃と高く、既に集積回路などが作成されてい
る半導体装置上にこうした受光素子を積層化して作成す
るようなことも、その既存の半導体装置に何らかのダメ
ージを与えてしまう問題点を有している。
Further, all of them are prepared by a molecular beam epitaxy method (MBE method).
It requires an ultra-high vacuum, and the semiconductor growth rate is slow.
It is not suitable for increasing the area, and mass production has been difficult. Further, the MBE method requires a semiconductor growth temperature of typically 500
In the case where such a light receiving element is formed on a semiconductor device on which an integrated circuit or the like has already been formed, the light receiving element has a problem of causing some damage to the existing semiconductor device. doing.

【0022】さらにまた、こうした低雑音のAPDを作
成するには、ステップバックのところで必ずイオン化を
起こさせるように、これらの材料の組成比を変化させな
ければならないわけであり、そのためには、ヘテロ接合
界面のトラップ準位を生じさせないような格子整合性、
および、イオン化エネルギ程度以上のステップバックエ
ネルギ段差ΔEを持つような電子親和力を考慮して材料
の組成比を決定する必要が生じる。その結果、実際に作
成できるAPDのバンドギャップに制約をうけてしま
う。
Furthermore, in order to produce such a low-noise APD, it is necessary to change the composition ratio of these materials so that ionization always occurs at the step back. Lattice matching that does not cause trap levels at the junction interface,
In addition, it is necessary to determine the composition ratio of the material in consideration of the electron affinity having a step back energy step ΔE equal to or more than the ionization energy. As a result, the band gap of the APD that can be actually created is restricted.

【0023】例えば、まず、最初にあげた材料を使用し
た場合、実験によれば、格子整合構造の場合、バンドギ
ャップの最も狭い材料(GaSb)のバンドギャップは0.73eV
であり、バンドギャップの最も広い材料(Al1.0Ga0.0 As
0.08Sb0.92) のバンドギャップは1.58eVであり、最大バ
ンドギャップ差は伝導帯側で0.72eV、価電子帯側で0.13
eV、電子イオン化エネルギは0.80eV(GaSb)であることが
確かめられている。ステップバックにおける電子のイオ
ン化エネルギに対する不足分の0.08eVは、電子のドリフ
ト電界から供給されることになる。ところで、かかる素
子においては、光を照射していないときに発生する漏れ
電流(暗電流)信号が生じやすく、これが雑音成分を増
やすため、結局低雑音化をはかれないという大きな問題
を有している。暗電流が発生する原因としては、オーミ
ック接触した層(素子外部電極)から注入されるキャリ
ア、素子内部で欠陥準位、ヘテロ界面準位などを介して
熱的に発生するキャリアなどがあげられる。かかる素子
においては、まず、注入キャリアを阻止する効果が結果
的にP型半導体層およびN型半導体層を設置することに
より引き出されているが、この点に関して意識的かつ十
分な配慮がなされておらず、この効果は十分とはいえな
い。また、熱的に発生するキャリアの量は、欠陥準位密
度、界面準位密度などに依存するが、本質的にはバンド
ギャップの大きさに依存し、一般にはバンドギャップが
大きいほど熱的に発生するキャリアの量は少なくなるこ
とが知られている。しかしながら、かかる素子におい
て、熱的発生キャリアを抑制するには最小バンドギャッ
プが狭すぎるという欠点も有している。また、こうした
バンドギャップを持った半導体受光素子は、1.0 μm か
ら1.6 μm の波長領域の受光には適しているが、他の波
長領域の受光素子、例えば可視光受光素子として適して
いるとは言い難く、その応用分野は限られてしまってい
た。
For example, first, when the first material is used, according to an experiment, in the case of a lattice matching structure, the material (GaSb) having the narrowest band gap has a band gap of 0.73 eV.
Is the material with the widest band gap (Al 1.0 Ga 0.0 As
The band gap of 0.08 Sb 0.92 ) is 1.58 eV, and the maximum band gap difference is 0.72 eV on the conduction band side and 0.13 eV on the valence band side.
It has been confirmed that the eV and the electron ionization energy are 0.80 eV (GaSb). The shortage of 0.08 eV for the ionization energy of the electrons in the step back is supplied from the drift electric field of the electrons. By the way, in such an element, a leakage current (dark current) signal generated when light is not irradiated is apt to be generated, and this increases a noise component. Therefore, there is a big problem that noise cannot be reduced after all. I have. Causes of the occurrence of dark current include carriers injected from a layer (external electrode of the element) in ohmic contact and carriers thermally generated via a defect level, a heterointerface level, and the like inside the element. In such a device, the effect of blocking injected carriers is firstly brought out by providing the P-type semiconductor layer and the N-type semiconductor layer. However, conscious and sufficient consideration has been given to this point. However, this effect is not enough. The amount of thermally generated carriers depends on the density of defect states, the density of interface states, and the like, but essentially depends on the size of the band gap. It is known that the amount of generated carriers is reduced. However, such devices also have the disadvantage that the minimum band gap is too narrow to suppress thermally generated carriers. Semiconductor light-receiving devices having such a band gap are suitable for receiving light in the wavelength region of 1.0 μm to 1.6 μm, but are not suitable for light-receiving devices in other wavelength regions, for example, visible light receiving devices. Difficult, its application was limited.

【0024】次に、例えば、2番目にあげた材料の組み
合わせでは、イオン化エネルギが約1eVと大きいにもか
かわらず、ステップバックにおける伝導帯エネルギ段差
はわずか約0.6eV と小さいため、有望ではない。
Next, for example, in the second combination of materials, although the ionization energy is as large as about 1 eV, the conduction band energy step in the step back is as small as about 0.6 eV, which is not promising.

【0025】上にあげた他の材料についても、最初の材
料と同様の欠点を有している。特に、最後にあげた材料
の組み合わせでは、例えば、Electronics Letters の第
18版12号 (1982年6月) の512〜514ページに
掲載されている T.P. Pearsall の論文によれば、Hgと
Cdの組成比を変化させることにより、最小バンドギャッ
プの0.5eV と最大バンドギャップの1.3eV を持った素子
を提案しているが、かかる素子においては最小バンドギ
ャップが大変狭く、したがって、熱的に発生する暗電流
の影響を受けやすくなってしまっている。
The other materials mentioned above have the same disadvantages as the original material. In particular, in the last combination of materials, for example, according to a paper by TP Pearsall published in Electronics Letters, 18th Edition, 12th (June, 1982), p.
By changing the composition ratio of Cd, a device having a minimum bandgap of 0.5 eV and a maximum bandgap of 1.3 eV has been proposed. It is easily affected by the generated dark current.

【0026】したがって、キャリアのイオン化率比を拡
大する構造を有する低雑音のAPDを有効に実用化する
ためには、材料、製法選択の自由度、暗電流の抑制、広
い受光波長領域を持ったバンド帯構造などが考慮されて
いることが必要である。
Therefore, in order to effectively put into practical use a low-noise APD having a structure for increasing the ionization ratio of carriers, a material, a degree of freedom in selecting a manufacturing method, a suppression of dark current, and a wide light receiving wavelength region are required. It is necessary to consider the band structure.

【0027】また、前記ステップバック構造層にも光が
入射することにより、前記ステップバック構造層内でも
キャリアが発生することがあり、入射する光の波長によ
って増倍率が変動してしまうことがあった。
Also, when light is incident on the step-back structure layer, carriers may be generated in the step-back structure layer, and the multiplication factor may vary depending on the wavelength of the incident light. Was.

【0028】即ち、上述したAPDの解決すべき技術的
課題を要約すると以下に示すとおりの性能上及び作成上
の技術的課題が挙げられる。
That is, the technical problems to be solved by the above-described APD are summarized as follows.

【0029】素子の性能上の技術的課題としては、 (1) 入射光がp型半導体層及び増倍層で吸収されるた
め、光の入射波長によって増倍率が変わり、読み取り素
子としては不適当である。 (2) 光吸収層、増倍層の禁制帯幅が小さいため、動作時
の暗電流が高く、雑音が大きい。 (3) 光通信用を目的としているために、材料が制限さ
れ、対応出来る光は約 800〜1600nmであり、可視光など
他の波長光に対応できない。
The technical problems relating to the performance of the element are as follows: (1) Since the incident light is absorbed by the p-type semiconductor layer and the multiplication layer, the multiplication factor changes depending on the incident wavelength of the light, making the element unsuitable as a reading element. It is. (2) Since the forbidden band width of the light absorption layer and the multiplication layer is small, dark current during operation is high and noise is large. (3) Since it is intended for optical communication, the material is limited, and the light that can be handled is about 800 to 1600 nm, and cannot be used for light of other wavelengths such as visible light.

【0030】素子作成上の技術的課題としては、 (1) 化合物半導体により、ステップバック構造を作るに
は、組成変調が困難で、かつエネルギー段差ΔEc,Δ
Evの大きさに制限があり、低雑音化に限界がある。 (2) III −V、II−VI族等に属する化合物半導体を材料
としているため、材料の毒性、価格など工業材料として
の問題点を有している。 (3) 化合物半導体の形成方法は、超高真空の必要があ
る、高温(約500〜650℃)で成膜を行う必要があ
る、大面積化が困難である等の問題を有し、読み取り素
子としての製造方法として、不適当である。等が挙げら
れる。
The technical problems in device fabrication are as follows: (1) In order to form a step-back structure using a compound semiconductor, it is difficult to modulate the composition, and the energy steps ΔEc, ΔEc
There is a limit on the magnitude of Ev, and there is a limit on noise reduction. (2) Since it is made of a compound semiconductor belonging to the group III-V, II-VI, etc., it has problems as industrial materials such as toxicity and price of the material. (3) The method of forming a compound semiconductor has problems such as the necessity of ultra-high vacuum, the necessity of forming a film at a high temperature (about 500 to 650 ° C.), the difficulty of increasing the area, and the like. It is unsuitable as a method for manufacturing an element. And the like.

【0031】本発明の目的は、前記従来の技術的課題を
解決すると共に高速応答性に優れ、入射光の波長による
増倍率の変動がなく、増倍特性が安定しており、可視部
光に対して特に低雑音高感度で、大面積化が容易で新規
な構成の光電変換装置を提供することにある。
An object of the present invention is to solve the above-mentioned conventional technical problems and to provide excellent high-speed response, no variation in the multiplication factor due to the wavelength of incident light, stable multiplication characteristics, and On the other hand, it is an object of the present invention to provide a photoelectric conversion device having a novel configuration that has low noise, high sensitivity, easy area enlargement, and low noise.

【0032】また、本発明の目的は、暗電流の抑制され
た、広い受光波長領域、特に可視光波長領域で優れた特
性を持った光電変換装置たる半導体受光素子、特に、低
雑音のアバランシェフォトダイオードを提供することに
ある。
Another object of the present invention is to provide a semiconductor light receiving element as a photoelectric conversion device having excellent characteristics in a wide light receiving wavelength region, particularly in a visible light wavelength region, in which dark current is suppressed, and in particular, a low noise avalanche photo diode. It is to provide a diode.

【課題を解決するための手段】本発明の光電変換装置
は、入射した光を吸収してキャリアを発生する光吸収層
と該キャリアを増倍する増倍層とを有する光電変換装置
において、前記光吸収層と前記増倍層との間に前記光吸
収層を透過した光が前記増倍層に入射することを防ぐ
光層を設けるとともに、外部から不必要なキャリアが前
記光吸収層及び前記増倍層に注入されるのを防ぐための
電荷注入阻止層を設けたことを特徴とする。
According to the present invention, there is provided a photoelectric conversion device having a light absorbing layer for absorbing incident light to generate carriers and a multiplication layer for multiplying the carriers. the light absorption between the multiplication layer and the light absorbing layer
Light transmitted through the Osamuso is provided shielding <br/> optical layer prevents incident on the multiplication layer Rutotomoni, unnecessary carriers before externally
To prevent injection into the light absorbing layer and the multiplication layer
A charge injection blocking layer is provided .

【0033】また、本発明の光電変換装置は、入射した
光を吸収してキャリアを発生する光吸収層と該キャリア
を増倍する増倍層とを有する光電変換装置において、第
1の電極と、前記第1の電極から不必要なキャリアが光
電変換装置内に注入されるのを防ぐための第1の電荷注
入阻止層と、前記増倍層と、前記増倍層中に光が侵入し
増倍率の変動が起こるのを防ぐための遮光層と、前記光
吸収層と、第2の電極から不必要なキャリアが光電変換
装置内に注入されるのを防ぐための第2の電荷注入阻止
層と、光透過性の前記第2の電極とをこの順で有するこ
とを特徴とする。
Further, the photoelectric conversion device of the present invention is a photoelectric conversion device having a light absorption layer for absorbing incident light to generate carriers and a multiplication layer for multiplying the carriers, wherein the first electrode A first charge injection blocking layer for preventing unnecessary carriers from being injected into the photoelectric conversion device from the first electrode, the multiplication layer, and light entering the multiplication layer. A light-blocking layer for preventing a change in multiplication factor, the light absorbing layer, and a second charge injection block for preventing unnecessary carriers from being injected into the photoelectric conversion device from the second electrode. And a light-transmitting second electrode in this order.

【0034】また、本発明の光電変換装置は、複数の光
電変換部にて発生した電気信号を出力する光電変換装置
において、入射した光を吸収してキャリアを発生する光
吸収層と、該キャリアを増倍する増倍層との間に遮光層
を有する光電変換部の複数を有し、前記光電変換部の複
数にて発生した電気信号を蓄積するための蓄積手段、前
記光電変換部の複数にて発生した電気信号を走査するた
めの走査手段、前記光電変換部の複数にて発生した電気
信号を読み出すための読み出し手段より選ばれる少なく
とも一つの手段を有する信号出力部とを有し、前記光電
変換部の複数と前記信号出力部とが電気的に接続されて
いることを特徴とする。 [作 用] 以下、図1〜図3を用いて、本発明の光電変換装置の構
造及びエネルギ帯の構造を説明するとともに本発明の作
用について説明する。
Further, the photoelectric conversion device of the present invention is a photoelectric conversion device for outputting electric signals generated by a plurality of photoelectric conversion units, comprising: a light absorption layer for absorbing incident light to generate carriers; A plurality of photoelectric conversion units having a light-shielding layer between a multiplication layer for multiplying the photoelectric conversion unit, a storage unit for storing electric signals generated by the plurality of photoelectric conversion units, and a plurality of the photoelectric conversion units. Scanning means for scanning the electric signal generated in the, having a signal output unit having at least one means selected from reading means for reading the electric signal generated in a plurality of the photoelectric conversion unit, the A plurality of photoelectric conversion units and the signal output unit are electrically connected. [Operation] Hereinafter, the structure of the photoelectric conversion device and the structure of the energy band of the present invention will be described with reference to FIGS.

【0035】図1は、本発明の光電変換装置の構造を示
す概略的断面構造図であり、増倍層とは独立した光吸収
層405と該光吸収層405を透過した光が増倍層40
3内に入射するのを防ぐための遮光層404と増倍層4
03となる複数のステップバック構造層411,41
2,413とが、電荷注入阻止層となるp型半導体層4
06とn型半導体層402とで挟まれ、p型半導体層4
06と電極407、n型半導体層402と電極401
が、電気的に接続されている。なお、電荷注入阻止層と
なるp型半導体層406は、当然のことながら同様の効
果が期待できる、隣接する半導体層とショットキー接合
を形成する金属でも良い。またステップバック構造層は
三層の場合を示したが、これに限定されず、一層或いは
二層以上であればよい。
FIG. 1 is a schematic sectional view showing the structure of a photoelectric conversion device according to the present invention. The light absorbing layer 405 independent of the multiplication layer and the light transmitted through the light absorption layer 405 40
3, a light-shielding layer 404 and a multiplication layer 4 for preventing light from entering
03, a plurality of step-back structure layers 411 and 41
2 and 413, the p-type semiconductor layer 4 serving as a charge injection blocking layer
06 and the n-type semiconductor layer 402 and the p-type semiconductor layer 4
06 and the electrode 407, the n-type semiconductor layer 402 and the electrode 401
Are electrically connected. Note that the p-type semiconductor layer 406 serving as the charge injection blocking layer may be a metal that forms a Schottky junction with an adjacent semiconductor layer, of course, for which a similar effect can be expected. Further, although the case where the number of the step-back structure layers is three is shown, the present invention is not limited to this.

【0036】図2は、上記光電変換装置の無バイアス時
の模式的なエネルギ帯図である。図3は、上記光電変換
装置の逆バイアス印加時の模式的なエネルギ帯図であ
る。
FIG. 2 is a schematic energy band diagram of the photoelectric conversion device when there is no bias. FIG. 3 is a schematic energy band diagram when the reverse bias is applied to the photoelectric conversion device.

【0037】アバランシェ効果と呼ばれる増倍機構の動
作原理は、Capasso らの提案した従来例と同様である
が、本発明の光電変換装置は、特に次のような作用を有
する。 (1) 増倍層403とは独立した光吸収層405とステッ
プバック層411〜413(増倍層403)との間に遮
光層404を設けたため光入射側から見て、前記光吸収
層より奥に設けた増倍層への光侵入がほとんどなく、増
倍層への光侵入による増倍率の変動が極めて少ない。 (2) 増倍層403は、非単結晶性の材料からなるのでΔ
Ecがイオン化閾値エネルギに近いか、それより大きい
ステップバック構造層(電子増倍のとき、ホール増倍の
ときは、ΔEvが大きい)を作りやすくなり、イオン化
が起こる場所が特定でき、且つそのイオン化の確率を1
に近づけることができるので低雑音でかつ、充分な増倍
率がとれる。 (3) 本発明の適用される光電変換装置の光吸収層405
及び増倍層403の構成材料としては、非単結晶材料が
使用できるので低温での形成及び大面積化の点で望まし
い。ここで非単結晶材料とは多結晶材料あるいは非晶質
材料であり、非晶質材料としては、いわゆる微結晶構造
なるものをもその範疇に含むものとする。具体的には水
素及び/又はハロゲン元素により補償された非晶質シリ
コン(以下 a-Si(H,X)と称す)、非晶質シリコンゲルマ
ニウム(以下a-SiGe(H,X) と称す)、非晶質シリコンカ
ーバイド(以下a-SiC(H,X)と称す)又は多結晶シリコン
等であり、又、非晶質シリコンとしては、その薄膜のX
線回折像がハローパターンに加え、Si [111] [220] [31
1]の各ミラー指数で特定されるピークを有するような結
晶性を有する非晶質シリコンをも含む。
The operating principle of the multiplication mechanism called the avalanche effect is the same as that of the conventional example proposed by Capasso et al., But the photoelectric conversion device of the present invention particularly has the following operation. (1) Since the light shielding layer 404 is provided between the light absorption layer 405 independent of the multiplication layer 403 and the step-back layers 411 to 413 (multiplication layer 403), the light absorption layer is viewed from the light incident side. There is almost no light intrusion into the multiplication layer provided at the back, and the change in the multiplication factor due to the light penetration into the multiplication layer is extremely small. (2) Since the multiplication layer 403 is made of a non-single-crystal material, Δ
Ec is close to or larger than the ionization threshold energy, so that it becomes easy to form a step-back structure layer (ΔEv is large in the case of electron multiplication and in the case of hole multiplication), the location where ionization occurs can be specified, and the ionization can be specified. The probability of 1
, So that low noise and a sufficient gain can be obtained. (3) Light absorbing layer 405 of the photoelectric conversion device to which the present invention is applied
Further, since a non-single-crystal material can be used as a constituent material of the multiplication layer 403, it is desirable in terms of forming at a low temperature and increasing the area. Here, the non-single-crystal material is a polycrystalline material or an amorphous material, and the amorphous material includes a material having a so-called microcrystalline structure in its category. Specifically, amorphous silicon compensated by hydrogen and / or a halogen element (hereinafter referred to as a-Si (H, X)), amorphous silicon germanium (hereinafter referred to as a-SiGe (H, X)) , Amorphous silicon carbide (hereinafter referred to as a-SiC (H, X)), polycrystalline silicon, or the like.
X-ray diffraction images were added to the halo pattern, and Si [111] [220] [31
1] also includes amorphous silicon having crystallinity having a peak specified by each Miller index.

【0038】このように、素子の構成材料が非単結晶材
料であるため、プラズマCVD法等で、低温(例えば、
200〜300℃)かつ大面積基板に容易に作成され、
また禁制帯幅の制御も組成変調等が容易にできるため、
ステップバック構造の増倍層も比較的容易にできるだけ
でなく、熱等による原子の拡散等が抑制され、比較的確
かなステップバック構造が容易にできる等、多層に積層
する上での問題が低減される。
As described above, since the constituent material of the element is a non-single-crystal material, a low temperature (for example,
200-300 ° C) and easily made on large area substrates,
In addition, the control of the forbidden band can easily be performed with the composition modulation or the like.
The multiplication layer of the step-back structure can be relatively easily formed, and diffusion of atoms due to heat or the like is suppressed, and a relatively reliable step-back structure can be easily formed. Is done.

【0039】また、特に、電荷注入阻止層では、比較的
広い禁制帯幅の材料、及びドーピング効果の高い結晶性
を有するアモルファスシリコン等の非単結晶材料で構成
できるので、暗電流が低減される。 (4) 光吸収層を形成する材料の選択の自由度が大きいた
め、光吸収係数が大きな材料(例えば水素化アモルファ
スシリコン“a-Si:H”等)を用いることができるため、
光吸収層の膜厚が薄くでき、装置全体を薄くできる。 (5) 光吸収層の禁制帯幅も前記(3) と同様の理由で自由
度が、増加するので、種々の波長の入射光に対して、高
感度の光電変換素子が構成できる。特に光吸収層405
の禁制帯幅Eg1を、可視部光に対応する禁制帯幅にす
る事で、可視部光に高感度を持たせることができる。 (実施態様例) 以下、本発明の実施態様について説明する。 〔光吸収層〕 本発明における光吸収層は、増倍層及び遮光層よりも光
入射側に設けられ、入射した光を吸収してフォトキャリ
アを発生する層である。
In particular, since the charge injection blocking layer can be made of a material having a relatively wide band gap and a non-single-crystal material such as amorphous silicon having high doping effect and high crystallinity, dark current is reduced. . (4) Since the degree of freedom in selecting a material for forming the light absorption layer is large, a material having a large light absorption coefficient (for example, hydrogenated amorphous silicon “a-Si: H”) can be used.
The thickness of the light absorption layer can be reduced, and the entire device can be reduced. (5) The degree of freedom also increases for the forbidden band width of the light absorbing layer for the same reason as in (3), so that a photoelectric conversion element with high sensitivity to incident light of various wavelengths can be configured. In particular, the light absorbing layer 405
By setting the forbidden band width Eg1 to the forbidden band width corresponding to the visible part light, the visible part light can have high sensitivity. (Example of embodiment) Hereinafter, an embodiment of the present invention will be described. [Light Absorbing Layer] The light absorbing layer in the present invention is provided on the light incident side of the multiplication layer and the light shielding layer, and absorbs incident light to generate photocarriers.

【0040】光吸収層の材料としては、例えば a-Si(H,
X)、 a-SiGe(H,X)、a-SiC(H,X)、a-SiGeC(H,X) 等の非晶質
半導体材料やμc-Si(H,X)、μc-SiGe(H,X)、μc-SiC(H,X)
等の微結晶質半導体材料やpoly-Si、poly-SiGe、poly-SiC
等の多結晶半導体材料等の非単結晶半導体材料を用いる
ことができる。
As a material of the light absorbing layer, for example, a-Si (H,
X), a-SiGe (H, X), a-SiC (H, X), a-SiGeC (H, X) and other amorphous semiconductor materials, μc-Si (H, X), μc-SiGe ( H, X), μc-SiC (H, X)
Microcrystalline semiconductor materials such as poly-Si, poly-SiGe, poly-SiC
A non-single-crystal semiconductor material such as a polycrystalline semiconductor material can be used.

【0041】本発明の光吸収層の禁制帯幅Eg1は可視
光に対して高感度な光電変換装置を提供するためには、
好ましくは 1.1eV以上 1.8eV以下、より好ましくは 1.2
eV 以上 1.8eVeV以下であることが望ましい。また、可
視光に加えて赤外光に対しても高感度を得るためには光
吸収層の禁制帯幅Eg1は好ましくは 0.6eV以上 1.8eV
以下、より好ましくは 0.8eV以上 1.2eV以下とすること
が望ましい。また、可視光に加えて紫外光に対しても高
感度を得るためには光吸収層405の禁制帯幅Eg1は
好ましくは 1.1eV以上 3.2eV以下、より好ましくは 1.2
eV以上 3.0eV以下とすることが望ましい。
In order to provide a photoelectric conversion device having high sensitivity to visible light, the forbidden band width Eg1 of the light absorbing layer of the present invention is set as follows.
Preferably 1.1 eV or more and 1.8 eV or less, more preferably 1.2 eV
It is desirable to be eV or more and 1.8 eVeV or less. In order to obtain high sensitivity to infrared light in addition to visible light, the forbidden band width Eg1 of the light absorbing layer is preferably 0.6 eV or more and 1.8 eV.
Below, it is more desirable to be 0.8 eV or more and 1.2 eV or less. Further, in order to obtain high sensitivity to ultraviolet light in addition to visible light, the forbidden band width Eg1 of the light absorbing layer 405 is preferably 1.1 eV or more and 3.2 eV or less, more preferably 1.2 eV or less.
It is desirable to be eV or more and 3.0 eV or less.

【0042】光吸収層に求められる特性及び知見につい
て以下に具体的に述べる。
The characteristics and knowledge required for the light absorbing layer will be specifically described below.

【0043】光吸収層405は光電変換装置に入射する
光を該光吸収層の全部または一部で、光電変換の対象と
している波長領域の入射光を吸収し光電変換するため
の、バンドギャップと厚さとを持っていることが入射し
た光の強度に忠実な信号を発生するために望ましい。一
般に、ある光波長λ以下の光を吸収するためには、半導
体受光素子は、hをプランク定数、cを光速度とおく
と、Eg≦hc/λ=1240nm・eV/λ[nm]なるバンドギ
ャップEgを持たなければならないことが知られてい
る。また、一般に、受光層表面(深さ0)から受光層の
深さtまでに吸収される光の入射光に対する比、すなわ
ち、光吸収率は、光吸収係数をαとおくと、1−exp
(−αt)で表わされることも知られている。これらか
ら、一般に、例えば、可視光波長領域(光波長約400
〜700nm)を対象とした受光を行おうとした場合、こ
れらの光、特に、素子のより内部まで浸透する長波長の
約700nmの光のほとんど全てがこの受光領域で吸収さ
れ光電変換されるためには、光電変換素子たる半導体受
光素子の受光領域のバンドギャップは約1.77eV以下が必
要であり、また、受光領域の厚さは、今得たい光吸収率
をpとおくと、−1/α・1n(1−p)であることが
望ましい。例えば具体的には、結晶シリコンを半導体受
光素子の光吸収層(受光領域)に用いた場合で、波長7
00nmの入射光の90%をこの受光領域で吸収し光電変
換するためには、実験的に得られている光吸収係数αの
典型的な値である約2×103cm-1 を用いて計算する
と、約1.15μm なる光吸収層の厚さが必要であるという
知見が得られる。また、この光吸収層で光電変換されて
発生したフォトキャリア(電子と正孔)のうちより大き
なイオン化率を持ったキャリアの方が増倍層に輸送され
アバランシェ増倍を開始するような、ドリフト電界ない
しは拡散電界がこの光吸収層に生じていることが望まし
い。
The light absorption layer 405 has a band gap and a band gap for absorbing light incident on the photoelectric conversion device in all or a part of the light absorption layer and absorbing light in a wavelength region to be subjected to photoelectric conversion and performing photoelectric conversion. Having a thickness is desirable to generate a signal that is faithful to the intensity of the incident light. In general, in order to absorb light having a wavelength equal to or less than a certain wavelength λ, the semiconductor light receiving element has a band of Eg ≦ hc / λ = 1240 nm · eV / λ [nm], where h is Planck's constant and c is the light speed. It is known that a gap Eg must be provided. Generally, the ratio of the light absorbed from the surface of the light receiving layer (depth 0) to the depth t of the light receiving layer to the incident light, that is, the light absorptance is 1-exp, where α is the light absorption coefficient.
It is also known to be represented by (−αt). From these, in general, for example, a visible light wavelength region (light wavelength of about 400
When light is intended for light reception, almost all of the light, particularly light having a long wavelength of about 700 nm, which penetrates deeper into the element, is absorbed and photoelectrically converted in this light receiving region. Is that the band gap of the light receiving region of the semiconductor light receiving element as the photoelectric conversion element needs to be about 1.77 eV or less, and the thickness of the light receiving region is -1 / α 1n (1-p) is desirable. For example, specifically, when crystalline silicon is used for the light absorbing layer (light receiving region) of the semiconductor light receiving element, the wavelength 7
In order to absorb 90% of the incident light of 00 nm in this light receiving region and perform photoelectric conversion, an experimentally obtained typical value of the light absorption coefficient α of about 2 × 10 3 cm −1 is used. The calculation yields the finding that a light absorbing layer thickness of about 1.15 μm is required. In addition, of the photocarriers (electrons and holes) generated by photoelectric conversion in the light absorbing layer, a carrier having a higher ionization rate is transported to the multiplication layer and starts drifting such that avalanche multiplication is started. It is desirable that an electric field or a diffusion electric field is generated in the light absorbing layer.

【0044】また、本発明に使用し得る光吸収層は、所
望の波長の光に対して高い感度を持たせると共により広
い範囲の波長に効率よく対応するために前記光吸収層の
禁制帯幅Eg1を層厚方向に不均一に変化させてもよ
い。
Further, the light absorbing layer which can be used in the present invention has a high bandgap of the light absorbing layer so as to have high sensitivity to light of a desired wavelength and efficiently cope with a wider range of wavelengths. Eg1 may be changed non-uniformly in the layer thickness direction.

【0045】例えば可視光〜赤外光の波長領域に対して
高い感度を持つ光吸収層を形成するには該光吸収層の禁
制帯幅Eg1を可視光に対して高感度を得るに好ましい
Eg1' の領域と赤外光に対して高感度を得るための禁
制帯幅Eg1''(Eg1' >Eg1'')〜前述のEg
1' へと禁制帯幅を変化させた領域とを設ければよい。
また可視光〜紫外光の波長領域に対して高い感度を持つ
光吸収層を形成するには同様に禁制帯幅Eg1' 〜Eg
1''' (Eg1' <Eg1''')へと変化する領域を設け
ればよい。
For example, in order to form a light-absorbing layer having high sensitivity to the wavelength region of visible light to infrared light, the forbidden band width Eg1 of the light-absorbing layer is preferably set to Eg1 for obtaining high sensitivity to visible light. 'And the forbidden band width Eg1''(Eg1'> Eg1 '') for obtaining high sensitivity to infrared light and the aforementioned Eg
It is sufficient to provide a region where the forbidden band width is changed to 1 ′.
In order to form a light absorbing layer having high sensitivity to the wavelength region of visible light to ultraviolet light, the band gaps Eg1 'to Eg are similarly formed.
It is sufficient to provide a region that changes to 1 ″ ′ (Eg1 ′ <Eg1 ′ ″).

【0046】ここで、禁制帯幅の変化する領域は前記光
吸収層の端部に配することが望ましく、禁制帯幅が前記
光吸収層内では連続に変化することがキャリアの良好な
走行性の点で好ましい。
Here, the region where the forbidden band width changes is desirably disposed at the end of the light absorbing layer, and the forbidden band width continuously changes within the light absorbing layer so that good carrier mobility can be obtained. It is preferred in terms of.

【0047】また、入射する光をより効率よく吸収しフ
ォトキャリアを発生するためには、光の透過・吸収に対
する禁制帯幅の関係を考慮し、入射側で禁制帯幅が大き
く、入射側とは反対側で禁制帯幅が小さくなるよう配す
ることが望ましい。
In order to more efficiently absorb the incident light and generate photocarriers, the forbidden band width for the transmission and absorption of light is taken into consideration, and the forbidden band width is large on the incident side. It is desirable to arrange the forbidden band width on the opposite side.

【0048】光吸収層の層厚としては、好ましくは20
0Å以上10μm以下、より好ましくは2000Å以上
2μm以下とするのが入射光により効率よくフォトキャ
リアを発生するに望ましい。 〔遮光層〕 本発明における遮光層404は前記光吸収層405と前
記増倍層403との間に挟まれて設けてあり、前記光吸
収層405を入射光の一部が透過してしまったとしても
前記増倍層に光が入射するのを防ぐ層である。
The thickness of the light absorbing layer is preferably 20
It is preferable that the thickness is 0 ° or more and 10 μm or less, more preferably 2000 ° or more and 2 μm or less, in order to efficiently generate photocarriers by incident light. [Light-Shielding Layer] In the present invention, the light-shielding layer 404 is provided between the light-absorbing layer 405 and the multiplication layer 403, and a part of incident light has passed through the light-absorbing layer 405. This is a layer that prevents light from entering the multiplication layer.

【0049】前記増倍層403に光が入射するのを防ぐ
ことにより、前記増倍層403中で光キャリアの発生を
防止し得る。特に入射光の波長成分のうち透過深度の深
い赤外光等の長波長光が前記ステップバック層の最小禁
制帯幅部の近傍で吸収され増倍率が変動するのを防ぐこ
とができる。更に前記増倍率変動の発生原因に制限され
ず禁制帯幅の狭い材料も増倍層の材料として適用し得る
ため材料選択の自由度が拡大できる。
By preventing light from being incident on the multiplication layer 403, generation of photocarriers in the multiplication layer 403 can be prevented. In particular, it is possible to prevent long wavelength light such as infrared light having a deep transmission depth among the wavelength components of the incident light from being absorbed in the vicinity of the minimum forbidden band width portion of the step-back layer, thereby preventing the gain from fluctuating. Further, a material having a narrow forbidden band width can be applied as a material of the multiplication layer without being limited to the cause of the above-mentioned fluctuation of the multiplication factor.

【0050】本発明の遮光層404として使用し得る材
料としては前記光吸収層405で発生したフォトキャリ
アの移動を障たげず、増倍層への光の侵入を防ぐもので
あればよい。このような材料としては電気的には導電性
又は半導体性であって光反射特性(高い光反射率)を有
する材料又は光吸収特性(高い光吸収率)を有する材料
が挙げられる。
As a material that can be used as the light shielding layer 404 of the present invention, any material may be used as long as it does not hinder the movement of the photocarriers generated in the light absorbing layer 405 and prevents light from entering the multiplication layer. Examples of such a material include a material which is electrically conductive or semiconductive and has light reflection characteristics (high light reflectance) or a material having light absorption characteristics (high light absorption).

【0051】遮光層を構成する材料としては、例えばC
r、Mg、Al、Ti、Mn、Fe、Cu、Zn、M
o、Ag、Cd、In、Sn、W及びその合金等の光吸
収層から増倍層への電子の輸送及び増倍層から光吸収層
への正孔の輸送が円滑に行なえる仕事関数を有する金属
材料が好適に使用される。
As a material constituting the light shielding layer, for example, C
r, Mg, Al, Ti, Mn, Fe, Cu, Zn, M
A work function that enables smooth transport of electrons from the light absorbing layer to the multiplier layer and transport of holes from the multiplier layer to the light absorbing layer such as o, Ag, Cd, In, Sn, W, and alloys thereof. The metal material having is preferably used.

【0052】尚、遮光層を前述の金属材料で形成する場
合のエネルギー帯は図43及び図44に図示するタイプ
とは異なり、図4(無バイアス)及び図5(逆バイアス
印加)のようになる。
The energy band when the light-shielding layer is formed of the above-mentioned metal material is different from the type shown in FIGS. 43 and 44, and is different from that shown in FIGS. 4 (no bias) and 5 (reverse bias application). Become.

【0053】遮光層に使用し得る他の材料の例として
は、エネルギーギャップ(禁制帯幅)のエネルギーが入
射光エネルギーよりも狭い半導体材料等が挙げられる。
この半導体材料はP型でもN型でもよい。このような材
料の例としては不純物をドープしたSi系半導体(非晶
質又は結晶質のSi、SiN及びSiCやSiGe、S
iSn等)や III−V族、II−VI族の化合物半導体(I
nP、GaAs)等が挙げられる。
Examples of other materials that can be used for the light shielding layer include a semiconductor material having an energy of an energy gap (forbidden band width) smaller than the energy of incident light.
This semiconductor material may be P-type or N-type. Examples of such materials include Si-based semiconductors doped with impurities (amorphous or crystalline Si, SiN and SiC, SiGe, S
iSn, etc.) and III-V and II-VI compound semiconductors (I
nP, GaAs) and the like.

【0054】遮光層として用いられる半導体層中にドー
プする不純物としてはB、Al、In、Tl等の第III
族原子やP、As、Sb、Bi等の第IV族原子やLi、
Na、K等の第I族原子やMg、Ca等の第II族原子、
Si、Ge等の第IV族原子等が好適に用いられる。
As the impurities to be doped into the semiconductor layer used as the light-shielding layer, B, Al, In, Tl, etc.
Group atom, group IV atom such as P, As, Sb, Bi, Li,
Group I atoms such as Na and K, and Group II atoms such as Mg and Ca;
Group IV atoms such as Si and Ge are preferably used.

【0055】遮光層として用いられる半導体に上述した
不純物をドープさせる場合には不純物濃度1.0×10
15原子/cm3 以上1.0×1021原子/cm3 以下、1.
0×1016原子/cm3 以上1.0×1017原子/cm3
下とするのが光吸収層を透過してしまった光が増倍層中
に侵入するのを防ぐためには望ましい。
In the case where the semiconductor used as the light-shielding layer is doped with the above-described impurity, the impurity concentration is 1.0 × 10 5
15 atoms / cm 3 or more and 1.0 × 10 21 atoms / cm 3 or less;
It is desirably 0 × 10 16 atoms / cm 3 or more and 1.0 × 10 17 atoms / cm 3 or less to prevent light transmitted through the light absorbing layer from entering the multiplication layer.

【0056】また、遮光層として使用し得る他の好適な
材料としては、高温超電導材料、グラファイト等の入射
光の遮断をし得る導電性のセラミック材料及び導電性の
有機化合物等も挙げられる。
Other suitable materials that can be used as the light-shielding layer include a high-temperature superconducting material, a conductive ceramic material such as graphite, which can block incident light, and a conductive organic compound.

【0057】また、遮光層に使用し得る材料として例示
した前述の材料からなる層上に光吸収層を透過してしま
った光を該光吸収層側に反射するための反射層を更に積
層して遮光層を形成してもよい。該反射層の材料として
はキャリアの移動度が高く、屈折率の高い材料が望まし
く、例えば光吸収層よりも屈折率の大きな材料等が好適
な材料として挙げられる。
Further, a reflective layer for reflecting light transmitted through the light absorbing layer to the light absorbing layer side is further laminated on the layer made of the above-mentioned material exemplified as a material usable for the light shielding layer. The light-shielding layer may be formed. As a material of the reflection layer, a material having a high carrier mobility and a high refractive index is desirable. For example, a material having a higher refractive index than that of the light absorption layer can be used.

【0058】遮光層の層厚は光吸収層を透過してしまっ
た光が増倍層内で吸収され、増倍率の変動を起こす原因
となるキャリアの発生を防ぐに充分な層厚であることが
求められるが該遮光層が厚過ぎるとキャリアの走行性
(移動度)を低下させてしまう。本発明の遮光層の層厚
としては好ましくは50Å以上10μm 以下、より好ま
しくは1μm 以下とするのが望ましい。
The layer thickness of the light-shielding layer must be sufficient to prevent light transmitted through the light-absorbing layer from being absorbed in the multiplication layer and to prevent generation of carriers that cause fluctuations in the multiplication factor. However, if the light-shielding layer is too thick, the traveling property (mobility) of the carrier is reduced. The thickness of the light-shielding layer of the present invention is preferably 50 ° or more and 10 µm or less, more preferably 1 µm or less.

【0059】尚、前記反射層を設けた場合には光吸収層
を通る光のみかけの光路長が長くなるため、より薄い光
吸収層が使用し得、光電変換装置の厚さをより減ずるこ
とができる。 〔増倍層〕 本発明における増倍層は光入射側から見て前記光吸収層
と遮光層との奥側に設けられ、前記光吸収層で生じたフ
ォトキャリアが輸送されると、いわゆるアバランシェ効
果により該キャリアを増倍する層である。
When the reflective layer is provided, the apparent optical path length of the light passing through the light absorbing layer becomes longer, so that a thinner light absorbing layer can be used, and the thickness of the photoelectric conversion device can be further reduced. Can be. [Multiplier layer] The multiplier layer in the present invention is provided on the back side between the light absorbing layer and the light shielding layer when viewed from the light incident side, and when a photocarrier generated in the light absorbing layer is transported, a so-called avalanche is used. This is a layer that multiplies the carrier by an effect.

【0060】本発明における増倍層は、キャリアをドリ
フトさせる領域とイオン化を起こす領域とを有してお
り、例えば誘電率の高い層と誘電率の低い層とを積層し
た構造であってもよいし、最小禁制帯幅Eg2と最大禁
制帯幅Eg3なる禁制帯幅が連続的に変化したステップ
バック構造であってもよい。
The multiplication layer according to the present invention has a region in which carriers drift and a region in which ionization occurs. For example, the multiplication layer may have a structure in which a layer having a high dielectric constant and a layer having a low dielectric constant are stacked. Alternatively, a step-back structure in which the forbidden bandwidths of the minimum forbidden bandwidth Eg2 and the maximum forbidden bandwidth Eg3 continuously change may be used.

【0061】いずれの場合であっても増倍層中における
イオン化を起こす場所を特定し得るため、イオン化の起
こる場所のゆらぎによる雑音の発生を抑えることができ
る。まず、誘電率の異なる層を積層して形成する増倍層
につき説明する。
In any case, since the location where ionization occurs in the multiplication layer can be specified, the generation of noise due to the fluctuation of the location where ionization occurs can be suppressed. First, a multiplication layer formed by laminating layers having different dielectric constants will be described.

【0062】前記誘電率の異なる層を積層して形成した
増倍層の構成は、基本的には、誘電率の大きな材料と誘
電率の小さな材料が交互に配置されていればよく、一つ
の例として、多成分系材料の一つであるアロイ材料で、
その組成比を変化させることによって誘電率の大きい層
と小さい層を形成してもよい。
The structure of a multiplication layer formed by laminating layers having different dielectric constants is basically only required that materials having a large dielectric constant and materials having a small dielectric constant are alternately arranged. As an example, an alloy material, one of the multi-component materials,
By changing the composition ratio, a layer having a large dielectric constant and a layer having a small dielectric constant may be formed.

【0063】例えば非晶質(アモルファス)窒化シリコ
ンSizN1-z(Zは組成比) を用いて、誘電率の大きい層と
してSiXN1-X 層(Xは0.5 より大)、誘電率の小さい層
としてSiyN1-y 層(yは0.5 より小)を交互に配置する
ことによってアバランシェ領域を構成してもよい。
For example, using amorphous silicon nitride Si z N 1 -z (Z is a composition ratio), a Si X N 1 -X layer (X is larger than 0.5) as a layer having a large dielectric constant, The avalanche region may be formed by alternately arranging Si y N 1-y layers (y is smaller than 0.5) as layers having a small ratio.

【0064】また、こうしたアバランシェ領域は上記非
晶質窒化シリコン以外にも、例えば非晶質炭化シリコン
SizC1-z 、非晶質シリコンゲルマニウムSizGe1-zなどに
よっても構成することが可能である。
The avalanche region may be made of, for example, amorphous silicon carbide in addition to the above-mentioned amorphous silicon nitride.
It is also possible to use a material such as Si z C 1-z or amorphous silicon germanium Si z Ge 1-z .

【0065】また、本発明の光電変換装置を作成するた
めの製法としては、一般には、堆積法が容易であり、蒸
着法、化学的気相析出(CVD)法、気相エピタキシ
法、スパッタ法、分子線エピタキシ法などの気相成長に
よる堆積法が利用できる。また、こうした堆積法以外に
も、イオン注入法などを用いても構わない。つまり、誘
電率の小さい層を形成するのに、シリコンへの水素、炭
素、窒素などの打ち込み、ガリウム砒素への水素打ち込
みなどのイオン注入も有用である。
In addition, as a manufacturing method for producing the photoelectric conversion device of the present invention, a deposition method is generally easy, and a vapor deposition method, a chemical vapor deposition (CVD) method, a vapor phase epitaxy method, a sputtering method A deposition method such as molecular beam epitaxy or the like by vapor phase growth can be used. In addition, other than such a deposition method, an ion implantation method or the like may be used. That is, to form a layer having a small dielectric constant, ion implantation such as implantation of hydrogen, carbon, nitrogen or the like into silicon or implantation of hydrogen into gallium arsenide is also useful.

【0066】その組成を変えることにより誘電率および
バンドギャップを変化させた層を容易に形成できる材料
としては、アモルファス材料やIII −V族化合物半導体
材料などが挙げられる。
Examples of a material that can easily form a layer having a changed dielectric constant and band gap by changing its composition include an amorphous material and a III-V compound semiconductor material.

【0067】特に、アモルファス材料に関しては、グロ
ー放電法で作成されるのがより好ましいが、本発明の構
造を有する素子を作成するにあたり、その作成温度が低
温なこと、すでに集積回路などが形成されている半導体
装置上にも積層して作成できること、格子整合性をあま
り気にすることなく幅広く材料が選択でき、高い自由度
を有すること、組成変化層を原料ガスの流量比を変化さ
せることだけによって容易に形成できること、可視光領
域の光に対して高い感度を有すること、無公害の工業的
にも安価な材料も利用できること、大面積の成膜も容易
に行えることなどの特徴を有しており、したがって、こ
れを利用すれば、従来の問題点を全て解決できる。
In particular, an amorphous material is more preferably produced by a glow discharge method. However, in producing an element having the structure of the present invention, the production temperature is low and an integrated circuit or the like is already formed. Can be stacked on a semiconductor device that can be made, a wide range of materials can be selected without much concern for lattice matching, a high degree of freedom can be achieved, and the composition change layer can only be changed by changing the flow ratio of the source gas. It has features such as being easily formed by the method, having high sensitivity to light in the visible light range, being able to use non-polluting industrial and inexpensive materials, and being able to easily form a large area film. Therefore, if this is used, all the conventional problems can be solved.

【0068】アモルファス材料においては、さらに具体
的な例としては、テトラヒドラル系のシリコン、カルコ
ゲナイト系のセレンなどがベース材料として、また、シ
リコン酸化物、シリコン窒化物、シリコン酸化窒化物、
シリコン炭化物、…などが誘電率の異なる層やバンドギ
ャップを変化させる層の材料として利用できる。この
際、バンドギャップ内局在準位を低減したバンドギャッ
プ変化層を形成するには、禁制帯幅調整剤として作用す
るバンドギャップ変化原子の量は、通常0.01%以上含有
させ、好ましくは、1原子%以上60原子%以下、より
好ましくは、5原子%以上35原子%以下とするのが好
ましい。
More specific examples of the amorphous material include, as base materials, tetrahydric silicon, chalcogenite selenium, etc., as well as silicon oxide, silicon nitride, silicon oxynitride,
Silicon carbide,... Can be used as a material for a layer having a different dielectric constant or a layer for changing a band gap. At this time, in order to form a band gap changing layer in which the localized level in the band gap is reduced, the amount of the band gap changing atom acting as a band gap adjusting agent is usually 0.01% or more, preferably 1%. It is preferably at least 60 atomic%, more preferably at least 5 atomic% and at most 35 atomic%.

【0069】特に、シリコン原子をベース材料にして、
グロー放電法をその作成方法に利用する場合には、ガス
状原料物質としては、SiH4, SiF4, Si2H6,Si2F6,Si3H8,
SiH3F,Si2F2 などの鎖状シラン化合物、または、Si
5H10,Si6H12,Si4H8 などの環状シラン化合物が有用であ
り、また、誘電率の異なる層やバンドギャップを変化さ
せる層を作成するための原料ガスとしては、CH4,CH2F2,
C2H6,C2H4,C2H2,Si(CH3)4,SiH(CH3)3 などの炭素化合
物、N2,NH3,H2NNH2,HN3NH4N3,F3N,F4Nなどの窒素化合
物、O2,CO2,NO,NO2,N2O,O3,N2O3,N2O4,NO3などの酸素化
合物、GeH4,GeF4 などのゲルマニウム化合物、SnH4など
のスズ化合物などが有用である。
In particular, using silicon atoms as a base material,
When the glow discharge method is used for the production method, the gaseous raw materials include SiH 4 , SiF 4 , Si 2 H 6 , Si 2 F 6 , Si 3 H 8 ,
Chain silane compounds such as SiH 3 F, Si 2 F 2 or Si
5 H 10, Si 6 H 12 , Si 4 H 8 is a cyclic silane compound is useful such as, also, as the raw material gas to create a layer for changing a layer or band gap different dielectric constants, CH 4, CH 2 F 2 ,
Carbon compounds such as C 2 H 6 , C 2 H 4 , C 2 H 2 , Si (CH 3 ) 4 , SiH (CH 3 ) 3 , N 2 , NH 3 , H 2 NNH 2 , HN 3 NH 4 N 3 , F 3 N, F 4 N and other nitrogen compounds, O 2 , CO 2 , NO, NO 2 , N 2 O, O 3 , N 2 O 3 , N 2 O 4 , NO 3 and other oxygen compounds, GeH 4 Germanium compounds such as GeF 4 and tin compounds such as SnH 4 are useful.

【0070】成膜条件としては、a-Si系の成膜を行う際
によく知られた条件の範囲が使用可能である。例えば、
基板の温度は50〜600℃、好ましくは150〜40
0℃、放電圧力としては0.01〜10Torr、好ましくは
0.1〜1Torr、高周波パワーとしては0.01〜10W/cm
2 、好ましくは0.1 〜1W/cm2 が良い。また放電周波数
としては、DC,AC、特によく使われる13.56 MHz
や、2.45 GHzがよく使われるマイクロ波等が使用でき
る。
As the film forming conditions, a range of well-known conditions for forming an a-Si based film can be used. For example,
The temperature of the substrate is 50 to 600 ° C., preferably 150 to 40 ° C.
0 ° C., discharge pressure 0.01 to 10 Torr, preferably
0.1-1 Torr, high frequency power 0.01-10 W / cm
2 , preferably 0.1 to 1 W / cm 2 . The discharge frequency is DC or AC, especially 13.56 MHz which is often used.
Alternatively, microwave such as 2.45 GHz can be used.

【0071】さらにまた、アバランシェ領域(増倍層)
や後述するブロッキング層(電荷注入阻止層)ドーピン
グ材料として使用される原子は、シリコンに対しては、
第III 族および第V族の原子が有用である。具体的に
は、第III 族原子としては、ほう素(B)、アルミニウ
ム(Al)、Ga(ガリウム)、In(インジウム)、Tl(タリ
ウム)などをあげることができるが、特に好ましいもの
は、B、Gaである。また第V族としては、P(燐)、As
(砒素)、Sb(アンチモン)、Bi(ビスマス)などをあ
げることができるが、特に好ましいものは、P、As、Sb
である。こうした原子の含有量は、好ましくは5%以
下、より好ましくは1%以下である。
Further, an avalanche region (multiplication layer)
Used as a doping material for the blocking layer (charge injection blocking layer) described later,
Group III and V atoms are useful. Specifically, examples of Group III atoms include boron (B), aluminum (Al), Ga (gallium), In (indium), and Tl (thallium). Particularly preferred are: B and Ga. As group V, P (phosphorus), As
(Arsenic), Sb (antimony), Bi (bismuth) and the like, and particularly preferred are P, As, Sb
It is. The content of such atoms is preferably 5% or less, more preferably 1% or less.

【0072】以上説明したように、バイアス電圧を印加
した際に図6に示されるようなエネルギ帯を有する増倍
層によって、キャリアのイオン化を起こさないような電
界が生じる低い誘電率の第1の層21,23,25とキ
ャリアのイオン化を助長するような電界が生じる高い誘
電率の第2の層22,24とを交互に積層することによ
って、イオン化を起こす場所を特定することができる。
したがって、イオン化の確率を限りなく1に近づける低
雑音のAPDが実現できる。
As described above, when the bias voltage is applied, the multiplication layer having the energy band as shown in FIG. 6 generates an electric field that does not cause ionization of carriers. By alternately laminating the layers 21, 23, 25 and the second layers 22, 24 having a high dielectric constant that generates an electric field that promotes the ionization of carriers, the place where the ionization occurs can be specified.
Therefore, a low-noise APD in which the probability of ionization approaches 1 without limit can be realized.

【0073】また、図7に示すようなバイアス印加時の
エネルギ帯を有する増倍層も本発明の光電変換装置の増
倍層として含めるものである。即ち、低い誘電率を有す
る第1の層41,43,45と高い誘電率を有する第2
の層とが交互に堆積されており、該第1の層のバンドギ
ャップと該第2の層のバンドギャップとが異なる大きさ
を有する増倍層も本発明に好適に使用し得る。
Further, a multiplication layer having an energy band at the time of bias application as shown in FIG. 7 is also included as a multiplication layer of the photoelectric conversion device of the present invention. That is, the first layers 41, 43, and 45 having a low dielectric constant and the second layers having a high dielectric constant
Are alternately deposited, and the multiplication layer in which the band gap of the first layer and the band gap of the second layer have different sizes can also be suitably used in the present invention.

【0074】ここで誘電率の小さい第1の層の層厚l1
は、好ましくは20Å以上2000Å以下、より好まし
くは50Å以上200Å以下とすることが望ましい。
Here, the layer thickness l 1 of the first layer having a small dielectric constant
Is preferably 20 ° or more and 2000 ° or less, more preferably 50 ° or more and 200 ° or less.

【0075】また、誘電率の大きな第2の層の層厚l2
は、好ましくは30Å以上3000Å以下、より好まし
くは75Å以上300Å以下とすることが望ましい。第
1の層と第2の層との厚さの比は好ましくは1.5倍以
上、より好ましくは2倍以上であることが望ましい。
The layer thickness l 2 of the second layer having a large dielectric constant is
Is preferably 30 ° or more and 3000 ° or less, more preferably 75 ° or more and 300 ° or less. The thickness ratio between the first layer and the second layer is preferably 1.5 times or more, more preferably 2 times or more.

【0076】続いて、最小禁制帯幅Eg2と最大禁制帯
幅Eg3なる禁制帯幅が連続的に変化したステップバッ
ク構造の増倍層につき説明する。
Next, a multiplication layer having a step-back structure in which the forbidden band width of the minimum forbidden band width Eg2 and the maximum forbidden band width Eg3 continuously changes will be described.

【0077】前記増倍層は前述したとおりの禁制帯幅が
連続的に変化したステップバック構造を少なくとも1つ
有するものである。ここで前記ステップバック構造の数
は所望される増倍率に応じて決定すればよい。
The multiplication layer has at least one step-back structure in which the forbidden band width changes continuously as described above. Here, the number of the step-back structures may be determined according to a desired multiplication factor.

【0078】禁制帯幅を連続的に変化させたステップバ
ック構造の層(ステップバック層)を形成するためには
該ステップバック層を形成する主たる原子の組成を変化
させればよい。
In order to form a layer having a step-back structure in which the forbidden band width is continuously changed (step-back layer), the composition of the main atoms forming the step-back layer may be changed.

【0079】例えば、III −V族化合物半導体中の周期
律表第III族及び第V族原子の含有量を変化させること
により禁制帯幅を変化させることができる。
For example, the forbidden band width can be changed by changing the content of Group III and Group V atoms in the periodic table III-V compound semiconductor.

【0080】また、他の例として、アモルファスシリコ
ン合金系材料の場合、例えばゲルマニウム原子や炭素原
子等の禁制帯幅調整剤として働く原子を含有させ、所望
により、その含有量を変化させてもよい。
As another example, in the case of an amorphous silicon alloy-based material, an atom such as a germanium atom or a carbon atom serving as a bandgap adjusting agent may be contained, and the content may be changed as desired. .

【0081】最大禁制帯幅Eg3と最小禁制帯幅Eg2
との差はイオン化が起こるに充分大きく、エネルギバン
ド図で示すステップバックが急峻に変化した構造である
ことがイオン化の起こる場所を特定するためには望まし
い。しかしステップバックがある程度なだらかになって
も本願の増倍層として使用することができる。前記ステ
ップバックがなだらかである場合、そのなだらかに変化
する層領域の幅(層厚)は該層領域の材料における電子
の平均自由行程以内であることが望ましい。具体的には
100Å以下、より好ましくは50Å以下であることが
望ましい。
The maximum forbidden bandwidth Eg3 and the minimum forbidden bandwidth Eg2
The difference from this is sufficiently large for ionization to occur, and it is desirable to have a structure in which the step back shown in the energy band diagram changes steeply in order to identify the place where ionization occurs. However, even if the step back becomes gentle to some extent, it can be used as the multiplication layer of the present invention. When the step back is gentle, it is desirable that the width (layer thickness) of the slowly changing layer region is within the mean free path of electrons in the material of the layer region. Specifically, it is desirable that the angle be 100 ° or less, more preferably 50 ° or less.

【0082】前記ステップバック層の層厚はキャリアが
再結合せずに走行できる範囲内の厚さであればよく、好
ましくは50Å以上1μm以下、より好ましくは200
Å以上1000Å以下とするのが望ましい。
The thickness of the step-back layer may be any thickness as long as the carrier can travel without recombination, and is preferably 50 ° or more and 1 μm or less, more preferably 200 ° or less.
It is desirable to set it to {not less than 1000}.

【0083】本発明においては、増倍層を形成する材料
の選択の自由度を高くするために、ステップバック構造
を有するステップバック層(傾斜バンドギャップ層)間
に挟持され伝導性を制御する不純物を高濃度に含有する
高濃度不純物層を設け、フェルミ準位をシフトさせても
よい。
In the present invention, in order to increase the degree of freedom in selecting a material for forming the multiplication layer, an impurity which is sandwiched between step-back layers (graded band gap layers) having a step-back structure and controls conductivity is used. May be provided at a high concentration to shift the Fermi level.

【0084】前記高濃度不純物層は単層構成であっても
多層構成であってもよく、あるいは不純物を層厚方向に
不均一に含んでいてもよい。
The high-concentration impurity layer may have a single-layer structure or a multi-layer structure, or may contain impurities unevenly in the layer thickness direction.

【0085】前記不純物を該層中に不均一に含ませる場
合には、傾斜バンドギャップ層内の不純物濃度を、高濃
度不純物層側から中央に向かって連続的に変化させるこ
とにより、傾斜バンドギャップ層間の接合で得られるス
テップバック部において、バンドのエネルギ段差が、キ
ャリアのイオン化エネルギに対してたとえ不足する場合
であっても、前記不足する分のエネルギを補い、ステッ
プバック部におけるキャリアのイオン化を確実にし、イ
オン化の起こる場所のゆらぎを抑制して、低雑音化を図
ることが可能となる。
In order to make the impurity non-uniformly contained in the layer, the impurity concentration in the inclined bandgap layer is continuously changed from the high-concentration impurity layer side toward the center, whereby the gradient bandgap is changed. In the step-back portion obtained by the bonding between the layers, even if the energy step of the band is insufficient with respect to the ionization energy of the carrier, the insufficient energy is supplemented, and the ionization of the carrier in the step-back portion is performed. It is possible to reduce noise by suppressing the fluctuation of the place where ionization occurs.

【0086】なお、傾斜バンドギャップ層においてキャ
リアのドリフトに必要なバイアス以上にバイアスを印加
すると、ステップバック部において確実にイオン化が行
われるためバイアス変動、温度変化に対する増倍率の変
動がない。このため、光電変換装置の駆動法として光信
号キャリアを光電変換装置の一端側に蓄積して読み取る
キャリアの蓄積動作が可能である。また増倍率の温度補
償の必要がない。
When a bias is applied to the gradient band gap layer beyond a bias required for carrier drift, ionization is reliably performed in the step-back portion, so that there is no change in bias and no change in multiplication factor due to temperature change. Therefore, as a driving method of the photoelectric conversion device, an operation of accumulating the optical signal carrier at one end of the photoelectric conversion device and reading the carrier can be performed. Also, there is no need for temperature compensation for the multiplication factor.

【0087】また、電子親和力差によって生じるバンド
段差のエネルギだけではキャリアのイオン化に必要なエ
ネルギが得られない材料を用いて低雑音の光電変換装置
の作成が可能となるため、材料の選択の自由度が広が
る。
Further, since it is possible to manufacture a low-noise photoelectric conversion device using a material that does not provide energy necessary for ionizing carriers by using only the energy of the band difference generated by the difference in electron affinity, the material can be freely selected. The degree spreads.

【0088】本発明に用いられる材料は、組成が自由に
変えられ、傾斜バンドギャップ層を形成することができ
る材料が望ましい。また、高濃度不純物層の材料は傾斜
バンドギャップ層間の接合で得られるバンドのエネルギ
段差のキャリアのイオン化エネルギに対する不足分のエ
ネルギを不純物添加によって変化するバンドプロファイ
ルの効果を利用し行うため、不純物添加が可能な材料で
なければならない。このような条件を満たす材料として
は、非晶質や多結晶質等の非単結晶性の半導体材料が好
ましく、例えば水素化アモルファスシリコン(a-Si:H)系
合金、及びIII −V族やII−VI族の化合物半導体材料が
あげられる。それぞれ、アモルファスシリコン系合金で
は、a-SiGe:H, a-SiC:H,a-SiN:H, a-SiSn:H, a-SiO:H,
及びa-GeC:H などがあり、III −V族では、Al・Ga・As・
Sb,In・As・ Sb,InGaAsSb やIn・Ga・Al・As やIn・AsP・ Sb,
InGaAsSbやAlGaP などがあり、II−VI族では、ZnSSe,Zn
CdS,HgCdTeなどが利用される。また、前記アモルファス
シリコン系合金材料中には水素に加えて、更にF,C
l,Br,I等のハロゲン原子を含有させてもよい。高
濃度不純物層ないし傾斜バンドギャップ層内の不純物と
しては、以下に示すようなものがある。アモルファスシ
リコン系合金に対してはP型制御に対して周期律表の第
III 族原子、N型制御に対しては周期律表の第V族原子
が使用される。 具体的には、第III 族原子としては、
B(硼素)、Al(アルミニウム)、Ga(ガリウム)、In
(インジウム)、Tl(タリウム)等が挙げることができ
るが、特に好ましいものは、B、Gaである。また第V族
原子としては、P(燐)、As(砒素)、Sb(アンチモ
ン)、Bi(ビスマス)などを挙げることができるが、特
に好ましいものはP、Sbである。
The material used in the present invention is desirably a material whose composition can be freely changed and which can form a gradient band gap layer. The material of the high-concentration impurity layer uses the effect of the band profile in which the energy difference of the energy step of the band obtained at the junction between the inclined band gap layers and the ionization energy of the carrier is changed by the impurity addition. Must be a possible material. As a material satisfying such a condition, a non-single-crystal semiconductor material such as amorphous or polycrystalline is preferable.For example, hydrogenated amorphous silicon (a-Si: H) -based alloy, and III-V group or Group II-VI compound semiconductor materials. In amorphous silicon alloys, respectively, a-SiGe: H, a-SiC: H, a-SiN: H, a-SiSn: H, a-SiO: H,
And a-GeC: H. In the III-V group, Al.Ga.As.
Sb, In ・ As ・ Sb, InGaAsSb, In ・ Ga ・ Al ・ As, In ・ AsP ・ Sb,
There are InGaAsSb and AlGaP, etc., and in the II-VI group, ZnSSe, Zn
CdS, HgCdTe, etc. are used. In addition, in addition to hydrogen, the amorphous silicon alloy material further contains F, C
It may contain a halogen atom such as l, Br, I and the like. The impurities in the high-concentration impurity layer or the inclined band gap layer include the following. For amorphous silicon-based alloys, P-type control
For Group III atoms and N-type control, Group V atoms of the periodic table are used. Specifically, Group III atoms include:
B (boron), Al (aluminum), Ga (gallium), In
(Indium), Tl (thallium) and the like can be mentioned, and particularly preferable are B and Ga. Examples of Group V atoms include P (phosphorus), As (arsenic), Sb (antimony), and Bi (bismuth), and particularly preferred are P and Sb.

【0089】高濃度不純物層としては、アモルファスシ
リコン系合金のように電子のイオン化を図る場合にはワ
イドバンドギャップ側をp型、ナロウバンドギャップ側
をn型とし、正孔のイオン化を図る場合にはワイドバン
ドギャップ側をn型、ナロウバンドギャップ側をp型と
する。
The high-concentration impurity layer has a p-type on the wide band gap side and an n-type on the narrow band gap side when electrons are to be ionized like an amorphous silicon alloy. Is n-type on the wide band gap side and p-type on the narrow band gap side.

【0090】高濃度不純物層の組成は、傾斜バンドギャ
ップ層のワイドギャップ側にある場合には、傾斜バンド
ギャップ層ワイドバンドギャップ端のバンドギャップよ
りバンドギャップが小さくならない様に決めてやる必要
があり、傾斜バンドギャップ層のナロウギャップ側にあ
る場合には傾斜バンドギャップ層ナロウバンドギャップ
端よりバンドギャップが大きくならない様に決めてやら
なければならない。
When the composition of the high-concentration impurity layer is on the wide gap side of the inclined band gap layer, it is necessary to determine the composition so that the band gap is not smaller than the band gap at the end of the wide band gap of the inclined band gap layer. In the case where the band gap is on the narrow gap side of the inclined band gap layer, the band gap should be determined so as not to be larger than the narrow band gap end of the inclined band gap layer.

【0091】高濃度不純物層の組成の分布については、
ワイドバンドギャップ側ではステップバック部分から傾
斜バンドギャップ層のワイドギャップ端に向かってバン
ドギャップが小さくなる場合、エネルギバンドの傾斜が
ゆるやかになり、大きくなる場合には、ステップバック
部分で、伝導帯側では電子親和力差を、価電子帯側では
電子親和力差とバンドギャップ差の和を最大の値で、利
用できない。またナロウバンドギャップ側では、ステッ
プバック部から傾斜バンドギャップ層のナロウバンドギ
ャップ端に向かってバンドギャップが大きくなる場合、
エネルギバンドの傾斜がゆるやかになり、小さくなる場
合にはステップバック部分で、伝導帯側では電子親和力
差を、価電子帯側では電子親和力差とバンドギャップ差
の和を最大の値で利用できない。このため、高濃度不純
物層は、バンドギャップが均一になるよう組成を、均一
にするのが好適である。
Regarding the composition distribution of the high concentration impurity layer,
On the wide band gap side, when the band gap decreases from the step-back portion toward the wide gap end of the gradient band gap layer, the energy band gradient becomes gentler, and when the band gap increases, the energy band slope decreases at the conduction band side. Thus, the maximum value of the electron affinity difference and the sum of the electron affinity difference and the band gap difference on the valence band side cannot be used. On the narrow band gap side, when the band gap increases from the step back portion toward the narrow band gap end of the inclined band gap layer,
When the slope of the energy band becomes gentle and becomes small, the electron affinity difference on the conduction band side and the sum of the electron affinity difference and the band gap difference on the valence band side cannot be used at the maximum value in the stepback portion. For this reason, it is preferable that the composition of the high-concentration impurity layer be uniform so that the band gap becomes uniform.

【0092】高濃度不純物層における不純物濃度の分布
については、均一な濃度分布を持つ場合に比べ、不均一
な分布をする場合は、同等の効果を得るために必要な最
大不純物濃度が、大きくなり不純物の添加限界を考慮す
ると材料の選択の自由度を狭めることがあるため、実質
的に均一な分布が望ましい。
Regarding the distribution of the impurity concentration in the high-concentration impurity layer, the maximum impurity concentration required to obtain the same effect becomes larger when the distribution is non-uniform than when the distribution has a uniform concentration. Considering the addition limit of impurities, the degree of freedom of material selection may be narrowed, so that a substantially uniform distribution is desirable.

【0093】高濃度不純物層の層厚は、傾斜バンドギャ
ップ層の両端に高濃度不純物含有層を有する場合は、双
方の高濃度不純物含有層の層厚の和d1 +d2 が、また
一端にのみ高濃度不純物層を有する場合はその層厚d
が、キャリアの平均自由行程以下であるように決める。
When the high-concentration impurity layer has a high-concentration impurity-containing layer at both ends of the tilted bandgap layer, the sum of the thicknesses of the two high-concentration impurity-containing layers is d 1 + d 2 , and one end thereof has If only a high concentration impurity layer is provided, its thickness d
Is determined to be less than or equal to the average free path of the carrier.

【0094】高濃度不純物層の不純物濃度は、後述する
ように高濃度不純物層が完全空乏化した時にかかる電圧
が、ステップバック部でキャリアのイオン化エネルギに
対して不足する分のエネルギより大きくなるように決定
される。すなわち、高濃度不純物層が傾斜バンドギャッ
プ層間に多層設ける場合と単層設ける場合とで、以下の
ように決められる。 高濃度不純物層が傾斜バンドギ
ャップ層間に二層設けてある場合は、
The impurity concentration of the high-concentration impurity layer is set so that the voltage applied when the high-concentration impurity layer is completely depleted becomes larger than the energy that is insufficient for the ionization energy of the carrier in the step-back portion, as described later. Is determined. That is, the case where the high concentration impurity layer is provided in multiple layers between the inclined band gap layers and the case where the single layer is provided in the single layer is determined as follows. When two high-concentration impurity layers are provided between the inclined bandgap layers,

【0095】[0095]

【数1】 を満たすようなN1,N2 の組みあわせになる。(Equation 1) N 1 and N 2 are satisfied.

【0096】上式において、添字1,2はそれぞれワイ
ドバンドギャップ、ナロウバンドギャップに対応しする
ものであり、また、ε12 は高濃度不純物層の誘電
率、N1,N2 は高濃度不純物層の不純物濃度、χ12
は高濃度不純物層の電子親和力、Eionはキャリアのイオ
ン化エネルギ、d1,d2 は上記で決められた高濃度不純
物層の膜厚である。ただし上式は電子電流の場合であ
り、正孔電流の場合は、
In the above formula, the suffixes 1 and 2 correspond to the wide band gap and the narrow band gap, respectively, ε 1 and ε 2 are the dielectric constant of the high concentration impurity layer, and N 1 and N 2 are Impurity concentration of high concentration impurity layer, χ 1 , χ 2
Is the electron affinity of the high concentration impurity layer, Eion is the ionization energy of the carrier, and d 1 and d 2 are the film thickness of the high concentration impurity layer determined above. However, the above equation is for electron current, and for hole current,

【0097】[0097]

【数2】 である。なお、Eg1,Eg2は高濃度不純物層のバン
ドギャップである。高濃度不純物層が傾斜バンドギャ
ップ層間に単層設けてある場合は、
(Equation 2) It is. Eg1 and Eg2 are the band gaps of the high concentration impurity layer. When the high concentration impurity layer is provided as a single layer between the inclined band gap layers,

【0098】[0098]

【数3】 で決められている。上式において、εは高濃度不純物層
の誘電率、Nは高濃度不純物層の不純物濃度、dは上記
で決められた高濃度不純物層の膜厚である。ただし上式
は電子電流の場合であり正孔電流の場合は、
(Equation 3) It is decided by. In the above equation, ε is the dielectric constant of the high concentration impurity layer, N is the impurity concentration of the high concentration impurity layer, and d is the film thickness of the high concentration impurity layer determined above. However, the above equation is for electron current, and for hole current,

【0099】[0099]

【数4】 である。(Equation 4) It is.

【0100】また、ここでは高濃度不純物層内の不純物
濃度分布は均一とする。
Here, it is assumed that the impurity concentration distribution in the high concentration impurity layer is uniform.

【0101】傾斜バンドギャップ層内での不純物濃度の
プロファイルについては、傾斜バンドギャップ層の両端
に異型の高濃度不純物層を持つ場合には両端から中央に
向かって不純物濃度を連続的に減少させ、一端のみに高
濃度不純物層を有する場合には一端から中央に向かって
不純物濃度を連続的に減少させる。不純物濃度の変化の
関数は特に限定はないが、高濃度側でゆるやかに、低濃
度側で急峻に変化する方が望ましい。
Regarding the profile of the impurity concentration in the inclined bandgap layer, when an irregular high-concentration impurity layer is provided at both ends of the inclined bandgap layer, the impurity concentration is continuously reduced from both ends toward the center. When a high concentration impurity layer is provided only at one end, the impurity concentration is continuously reduced from one end toward the center. The function of the change in the impurity concentration is not particularly limited, but it is desirable that the function changes gradually on the high concentration side and sharply on the low concentration side.

【0102】ここでアモルファスシリコン系合金を例と
って具体的な材料、数値についてふれておく。
Here, specific materials and numerical values will be described by taking an amorphous silicon-based alloy as an example.

【0103】材料としては、たとえばSi, Ge, Cの合金
で組成を変える事により、バンドギャップは1.1eV か
ら、2.5eV 程度まで変化させる事が可能であるが、実用
上問題のない領域として、1.2eVから、2.2eV の範囲で
傾斜バンドギャップ層ができるものと考える。これらの
材料はバンドギャップが結晶シリコンの1.1eV 以上あ
り、暗電流低減が図れるバンドギャップが最小の1.2eV
、最大の 2.2eVが得られる組成比としてはそれぞれ、
As a material, the band gap can be changed from 1.1 eV to about 2.5 eV by changing the composition of, for example, an alloy of Si, Ge, and C. However, as a region having no practical problem, It is considered that a graded bandgap layer is formed in a range of 1.2 eV to 2.2 eV. These materials have a band gap of 1.1 eV or more than that of crystalline silicon, and a band gap of 1.2 eV, which is a minimum bandgap for reducing dark current.
, And the composition ratio that gives the maximum of 2.2 eV is

【0104】[0104]

【数5】 であり、作製ガスの流量比としてもほぼ同じ値となる。(Equation 5) And the flow rate ratio of the production gas is almost the same.

【0105】1.2eV のバンドギャップをもつa-SiGe:H
と、2.2eV のバンドギャップをもつa-SiC:H を不純物を
非添加の状態で比べると、伝導帯側のバンドの段差ΔE
c(|χ12|) が0.9eV 、価電子帯側のバンドのエネル
ギ段差ΔEvが0.1eV であり、イオン化係数の大きい電
子が輸送される伝導帯側のバンド段差は、イオン化エネ
ルギである1.2eV に約0.3V不足しているため、このまま
では傾斜バンドギャップ層のくり返し構造を作っても、
ステップバック部で確実にイオン化を起こすには不充分
であり、高電界をかけるとイオン化の場所のゆらぎが生
じることも充分予想される。
A-SiGe: H having a band gap of 1.2 eV
When a-SiC: H 2 having a band gap of 2.2 eV is compared with a state in which impurities are not added, a step ΔE of the band on the conduction band side is obtained.
c (| χ 1 −χ 2 |) is 0.9 eV, the energy step ΔEv of the band on the valence band side is 0.1 eV, and the band step on the conduction band where electrons having a large ionization coefficient are transported is the ionization energy. Because there is a shortage of about 0.3 V at a certain 1.2 eV, even if a repeated structure of a graded bandgap layer is made as it is,
It is insufficient to reliably cause ionization at the step-back portion, and it is expected that application of a high electric field will cause fluctuations in the ionization location.

【0106】このため、ステップバック部でのイオン化
を確実にするため、傾斜バンドギャップ層の一端に高濃
度不純物含有層を配することが望ましい。また該不純物
含有層中の不純物量は傾斜バンドギャップ層中央に向か
って不純物濃度が減少する分布であることが望ましい。
たとえば高濃度不純物層が傾斜バンドギャップのワイド
ギャップ材料であるa-SiC:H 側ならば、P型不純物のB
をエネルギ帯を高エネルギ側へシフトさせるために添加
する。
For this reason, in order to ensure ionization at the step-back portion, it is desirable to provide a high-concentration impurity-containing layer at one end of the inclined band gap layer. It is desirable that the impurity amount in the impurity-containing layer has a distribution in which the impurity concentration decreases toward the center of the inclined bandgap layer.
For example, if the high-concentration impurity layer is a-SiC: H side, which is a wide-gap material having a tilt band gap, the P-type impurity B
Is added to shift the energy band to the higher energy side.

【0107】アモルファスシリコン系合金では、不純物
層内で電子の平均自由行程λは、典型的には50Å以上
100Å以下であるため、高濃度不純物層の膜厚は例え
ばλ以下の値である50Åとする。
In an amorphous silicon-based alloy, the mean free path λ of electrons in the impurity layer is typically 50 ° or more and 100 ° or less. Therefore, the thickness of the high-concentration impurity layer is, for example, 50 ° or less. I do.

【0108】イオン化に必要なエネルギの不足分 Eion
− (χ21)は、この例では0.3eV であるから、0.3 V
の電圧がかかる際に広がる空乏層巾が、平均自由行程以
下であればよい。実際には、高濃度不純物層が完全空乏
化したときにかかる電圧が、0.3V以上であればよい。
比誘電率は約6であるが、
Energy shortage required for ionization Eion
− (Χ 21 ) is 0.3 eV in this example, so 0.3 V
The width of the depletion layer that spreads when the voltage is applied is not more than the mean free path. Actually, the voltage applied when the high concentration impurity layer is completely depleted may be 0.3 V or more.
The relative dielectric constant is about 6,

【0109】[0109]

【数6】 であればよい。8.0 ×1018の不純物濃度を実現するに
は、原料ガスのSiH4とCH4 に対してB2H6を0.3 〜0.4 %
添加してやれば良い。一方、a-SiGe:H側に高濃度不純物
層を配する場合には、N型不純物Pを添加する。
(Equation 6) Should be fine. In order to achieve an impurity concentration of 8.0 × 10 18 , B 2 H 6 should be 0.3 to 0.4% with respect to the source gases SiH 4 and CH 4 .
What is necessary is just to add. On the other hand, when a high-concentration impurity layer is provided on the a-SiGe: H side, an N-type impurity P is added.

【0110】高濃度不純物層の層厚は50Åとする。比
誘電率は約16である。
The thickness of the high-concentration impurity layer is set to 50 °. The relative permittivity is about 16.

【0111】不純物濃度は、 N >2.1 ×1019(cm-3) であればよい。2.1 ×1019の不純物濃度を実現するに
は、SiH4とGeH4に対し、0.8 〜1.0 %のPH3 を添加して
やれば良い。
The impurity concentration may be N> 2.1 × 10 19 (cm −3 ). To realize an impurity concentration of 2.1 × 10 19 , 0.8 to 1.0% of PH 3 may be added to SiH 4 and GeH 4 .

【0112】次に、a-SiC:H 側に、P型高濃度不純物
層、a-SiGe:H側にn型高濃度不純物層がある場合を考え
る。高濃度不純物層の膜厚はそれぞれ25Åとする。同
じ濃度の不純物を添加するとすると、
Next, consider the case where there is a P-type high concentration impurity layer on the a-SiC: H side and an n-type high concentration impurity layer on the a-SiGe: H side. The thickness of each of the high concentration impurity layers is 25 °. If we add the same concentration of impurities,

【0113】[0113]

【数7】 (Equation 7)

【0114】[0114]

【数8】 すなわち、VD=VD1+VD2= 2.6×10-20 ×N >0.3Vとなり
不純物濃度は1.2 ×1019以上あればよい。この不純物濃
度を実現するには、成膜時に導入するガス中に0.5 〜0.
6 %以上のB2H6とPH3 をそれぞれSiH4とCH4,SiH4とGeH4
に添加してやれば良い。
(Equation 8) That is, V D = V D1 + V D2 = 2.6 × 10 −20 × N> 0.3 V, and the impurity concentration may be 1.2 × 10 19 or more. In order to achieve this impurity concentration, 0.5 to 0.
More than 6% of B 2 H 6 and PH 3 are converted to SiH 4 and CH 4 , SiH 4 and GeH 4 respectively.
May be added.

【0115】以上本発明に好適に使用し得る高濃度不純
物層としてアモルファスシリコン系合金を例として説明
したが、本発明に使用し得る高濃度不純物層は前述の例
のみに限定されるものではない。
The high-concentration impurity layer which can be suitably used in the present invention has been described by taking an amorphous silicon alloy as an example. However, the high-concentration impurity layer which can be used in the present invention is not limited to the above-described example. .

【0116】以下、バンドギャップ傾斜層間に高濃度不
純物層を設けた場合の作用及び効果について図面を用い
てより具体的に説明する。
The operation and effect when a high-concentration impurity layer is provided between the band gap gradient layers will be described more specifically with reference to the drawings.

【0117】図8及び図9は電子の増倍を前提として導
電帯側のエネルギバンドの変化をみるためにヘテロ接合
に、ワイドバンドギャップ側に負のバイアスを印加し、
全層を空乏化させた時の様子を示す説明図である。
FIGS. 8 and 9 show that a negative bias is applied to the hetero-junction and to the wide band gap side in order to observe the change in the energy band on the conduction band on the premise of multiplication of electrons.
FIG. 4 is an explanatory diagram showing a state when all layers are depleted.

【0118】エネルギ帯はヘテロ接合部でフェルミ準位
が合致するようにして接合されるため、導電型によりエ
ネルギ帯の変化は異なる。
Since the energy band is joined so that the Fermi level matches at the heterojunction, the energy band varies depending on the conductivity type.

【0119】キャリア(電子)が接合部近傍で得るエネ
ルギは、接合部におけるエネルギバンド(伝導帯:ΔE
c)に加えて、接合部近傍の電界(図中、電界の強度は
エネルギバンドの曲がり量の大きさで表わされる)でキ
ャリアが加速されて得られるエネルギ、すなわち接合部
からキャリアの平均自由行程の距離内におけるエネルギ
バンドの曲がり量の和となる。
The energy obtained by carriers (electrons) near the junction is the energy band (conduction band: ΔE) at the junction.
In addition to c), the energy obtained by accelerating the carriers by the electric field near the junction (in the figure, the intensity of the electric field is represented by the amount of bending of the energy band), that is, the mean free path of the carriers from the junction. Is the sum of the amount of bending of the energy band within the distance.

【0120】図8及び図9の破線円部で示すように、接
合部近傍に不純物添加がなされると、不純物濃度に応じ
てエネルギバンドの曲がりが強められ、接合部近傍でキ
ャリアの得るエネルギが大きくなり、イオン化の確率が
高まる。
As shown by broken-line circles in FIGS. 8 and 9, when an impurity is added near the junction, the energy band bends intensified in accordance with the impurity concentration, and the energy obtained by the carrier near the junction is reduced. And increase the probability of ionization.

【0121】同型半導体の接合の場合には、図8のよう
に、ワイドギャップ側に強い電界が発生するが、接合か
ら離れる程電界が強まってしまうため、接合部以外での
イオン化の確率が高まってしまう。
In the case of a junction of the same type semiconductor, as shown in FIG. 8, a strong electric field is generated on the wide gap side, but the electric field increases as the distance from the junction increases, so that the probability of ionization other than at the junction increases. Would.

【0122】一方、異型半導体の接合では、図9のよう
に接合部での電界が最も強まり、接合部でのイオン化を
促進し、イオン化の場所のゆらぎを抑えることができ
る。即ち、バンドギャップ傾斜層の接合でできるヘテロ
接合部ではワイドギャップ/ナロウギャップでp/n接
合、或いはp/i接合またはi/n接合にすることで、
ステップバック部において、キャリアのイオン化に対す
る不足分のエネルギを補うことができ、キャリアのイオ
ン化を確実にできる。ホールの増倍の場合はその逆でn
/p接合或いはi/p接合、n/i接合が好適である。
On the other hand, in the junction of the odd-shaped semiconductors, as shown in FIG. 9, the electric field at the junction is the strongest, the ionization at the junction is promoted, and the fluctuation of the ionization location can be suppressed. That is, in the hetero junction formed by the junction of the band gap gradient layer, the p / n junction or the p / i junction or the i / n junction is formed with a wide gap / narrow gap.
In the step-back section, the insufficient energy for the ionization of the carrier can be supplemented, and the ionization of the carrier can be reliably performed. In the case of multiplication of holes, the reverse
A / p junction, an i / p junction, and an n / i junction are preferred.

【0123】図10A,図10Bは傾斜バンドギャップ
層内での不純物濃度の分布が異なる場合のヘテロ接合部
における電界強度の変化を示す説明図である。それぞれ
図10Aは電荷の段階的な変化、図10Bは電荷の連続
的な(一次関数的)変化の場合の電界強度を示すが、接
合部で同じ電界を発生させる時には、ポアソン方程式か
ら明らかなように、不純物濃度が接合部からゆるやかに
変化する方が接合部近傍での電界強度がより高くなる。
即ち図11に図示する傾斜バンドギャップ層63の高濃
度不純物層側64a及び64bで不純物濃度をゆるゆか
に変えることで、接合部においてイオン化の発生確率を
高め接合部から離れた点での電界強度が小さいためイオ
ン化の確率を下げ、イオン化の場所のゆらぎを抑えるこ
とができる。
FIGS. 10A and 10B are explanatory diagrams showing changes in the electric field intensity at the heterojunction when the distribution of the impurity concentration in the inclined band gap layer is different. 10A shows the electric field strength in the case of the step change of the electric charge, and FIG. 10B shows the electric field intensity in the case of the continuous (linear function) change of the electric charge. When the same electric field is generated at the junction, it is clear from the Poisson equation. In addition, when the impurity concentration gradually changes from the junction, the electric field intensity near the junction increases.
That is, by gradually changing the impurity concentration at the high-concentration impurity layer sides 64a and 64b of the inclined band gap layer 63 shown in FIG. 11, the probability of ionization at the junction is increased, and the electric field strength at a point away from the junction is increased. Is small, the probability of ionization can be reduced, and the fluctuation of the ionization location can be suppressed.

【0124】図12,図13,図14にヘテロ接合部に
バンドギャップの傾斜を考慮した概念図を示す。図12
の実線は図13に示す均一な不純物濃度をもつワイドギ
ャップ層が空乏化した状態、破線は図14に示す均一な
不純物濃度をもつ傾斜バンドギャップ層のワイドギャッ
プ側が空乏化した状態である。
FIG. 12, FIG. 13, and FIG. 14 are conceptual diagrams in consideration of the band gap inclination at the hetero junction. FIG.
The solid line indicates the state in which the wide gap layer having the uniform impurity concentration shown in FIG. 13 is depleted, and the broken line indicates the state in which the wide gap side of the inclined band gap layer having the uniform impurity concentration shown in FIG. 14 is depleted.

【0125】図中に破線で示すように傾斜バンドの方が
バンドギャップの減少のためにバンドの曲がりがゆるや
かになり、イオン化においてはエネルギの低下とゆらぎ
の増加をもたらす場合がある。このため図15に示すよ
うに、傾斜バンドギャップ層51,53,55端部に、
高濃度不純物層52,54,56としてバンドギャップ
Egdの実質的に均一な層52,54,56を配する事
でイオン化の場所のゆらぎを抑える事ができる。
As shown by the broken line in the figure, the tilted band causes the band to be bent more gently due to the reduction of the band gap, and in ionization, the energy may be reduced and the fluctuation may be increased. Therefore, as shown in FIG. 15, the end portions of the inclined bandgap layers 51, 53, 55
By arranging the layers 52, 54, 56 having substantially uniform band gap Egd as the high-concentration impurity layers 52, 54, 56, it is possible to suppress the fluctuation of the ionization place.

【0126】尚、図15に示す増倍層に逆バイアスを印
加した際のエネルギ帯は図16に示すとおりであり、バ
ンドギャップの実質的に均一な層52′,54′,5
6′の電界強度はバンドギャップの不均一な層51′,
53′,55′の電界強度より大きい。
The energy band when a reverse bias is applied to the multiplication layer shown in FIG. 15 is as shown in FIG. 16, and the layers 52 ', 54', and 5 have substantially uniform band gaps.
The electric field strength of 6 ′ is a layer 51 ′ having a non-uniform band gap,
The electric field strength is larger than 53 'and 55'.

【0127】以上説明したように、本発明によりキャリ
アのイオン化の確率をステップバック部で1に近づけ、
イオン化の起こる場所のゆらぎを抑えることができ、低
雑音化が実現できる。その結果として、例えば材料、製
法の自由度のある、低雑音のAPDを提供することが可
能であり、また暗電流の抑制されたAPDを提供するこ
とが可能である。 〔電極〕 本発明の光電変換装置に使用し得る電極としては、まず
光入射側に配される電極材料は、光電変換する波長の光
に対して充分透過率が高いことが望ましく、例えばIn2O
3,SnO2,ITO(In2O3+SnO2), Si-Pd-O,Pd等の透光性導電材
料が望ましい。また、前記透光性導電材料上に、くし歯
状、網状、格子状等の集電電極を更に設けることにより
電気抵抗をより低くすることもできる。
As described above, according to the present invention, the probability of carrier ionization is made closer to 1 in the step-back unit,
Fluctuation of the location where ionization occurs can be suppressed, and low noise can be realized. As a result, for example, it is possible to provide a low-noise APD with a high degree of freedom in material and manufacturing method, and to provide an APD in which dark current is suppressed. The electrode that may be used in the photoelectric conversion device [Electrode] The present invention, the electrode material is first disposed on the light incident side, it is desirable enough transmittance to light having a wavelength of photoelectric conversion is high, e.g., In 2 O
3 , a translucent conductive material such as SnO 2 , ITO (In 2 O 3 + SnO 2 ), Si-Pd-O, and Pd is desirable. Further, by further providing a current collecting electrode having a comb shape, a mesh shape, a grid shape, or the like on the translucent conductive material, the electric resistance can be further reduced.

【0128】また入射光側とは反対側に設けられる電極
は通常の導電性材料を用いることができる。 〔電荷注入阻止層〕 上述した電極には、光吸収層又は増倍層から取り出す信
号となるキャリアの走行方向には障壁とはならず、電極
とはオーミック接合するが、前記信号となるキャリアの
走行方向とは逆方向への暗電流のキャリアの走行に対し
ては障壁となるp型、又はn型の伝導性を有する電荷注
入阻止層(ブロッキング層)を設けてもよい。
The electrodes provided on the side opposite to the incident light side can be made of a usual conductive material. [Charge Injection Blocking Layer] The above-mentioned electrode does not act as a barrier in the traveling direction of carriers serving as signals taken out of the light absorbing layer or the multiplication layer, and forms an ohmic junction with the electrode. A charge injection blocking layer (blocking layer) having p-type or n-type conductivity that serves as a barrier to the traveling of dark current carriers in the direction opposite to the traveling direction may be provided.

【0129】前記電荷注入阻止層を設けることにより電
極からの不必要なキャリアの注入を阻止し得るため暗電
流による雑音をさらに減らすことができる。
By providing the charge injection blocking layer, unnecessary carrier injection from the electrode can be prevented, so that noise due to dark current can be further reduced.

【0130】前記電荷注入阻止層は光吸収層又は増倍層
と同様の材料に伝導性を制御し得る不純物を含ませた材
料で形成することができる。
The charge injection blocking layer can be formed of the same material as that of the light absorption layer or the multiplication layer and containing a material capable of controlling conductivity.

【0131】電荷注入阻止層の厚さは好ましくは50Å
以上2000Å以下、より好ましくは100Å以上30
0Å以下とするのが望ましい。
The thickness of the charge injection blocking layer is preferably 50 °
Not less than 2000 ° and not more than 100 °, more preferably not less than 100 °
It is desirable that the angle be 0 ° or less.

【0132】電荷注入阻止層に含まれる不純物の量は良
好なオーミック接合と電荷注入の阻止能を該層が有する
ために用いられ、該層の導電率として、好ましくは10
-4S/cm以上、より好ましくは10-3S/cm以上とされ
るのが望ましい。 〔バイアス電圧〕 本発明の光電変換装置を作動させる際に印加するバイア
ス電圧は、少なくとも増倍層を空乏化し得かつ、バンド
ギャップ傾斜層(ステップバック層)内又は低電界層内
ではキャリアのドリフトは起こるがイオン化は起こらな
い電界が生じる程度であってバイアス印加時に増倍層内
のエネルギ準位の急変する箇所であるステップバック領
域においてイオン化を選択的に起こすよう印加する。
The amount of impurities contained in the charge injection blocking layer is used in order for the layer to have good ohmic junction and charge injection blocking ability.
-4 S / cm or more, more preferably 10 -3 S / cm or more. [Bias voltage] The bias voltage applied when operating the photoelectric conversion device of the present invention can deplete at least the multiplication layer, and drift of carriers in the band gap gradient layer (step back layer) or the low electric field layer. Is applied so as to generate an electric field that does not cause ionization, but selectively causes ionization in the step-back region where the energy level in the multiplication layer changes rapidly when the bias is applied.

【0133】[0133]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 (実施例1) 以下、図1、図4及び図5を用いて本発明の第1実施例
について説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings. Embodiment 1 Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1, 4, and 5. FIG.

【0134】図1は、本発明の光電変換装置の第1実施
例を示す概略的縦断面構造図である。図1に図示される
光電変換装置は、Cr電極401、該電極401より正孔
注入を阻止するための厚さ約500Åのn型a-Si1-xG
ex:Hからなる電荷注入阻止層402、キャリア増倍を行
うためのa-Si1-xGex:H〜a-Si1-yCy:H の組成を変化させ
た層を積層した増倍領域403、光が増倍領域まで侵入
するのを阻止するための厚さ約200ÅのCrからなる遮
光層404、光を吸収しキャリアを発生させるための厚
さ約1μm のa-Si:Hからなる光吸収層405、光入射側
の電極より電子注入を阻止するための厚さ約100Åの
p型a-Si:Hからなる電荷注入阻止層406、酸化インジ
ウムを主体とした透明電極407を有している。
FIG. 1 is a schematic vertical sectional structural view showing a first embodiment of the photoelectric conversion device of the present invention. The photoelectric conversion device shown in FIG. 1 includes a Cr electrode 401 and an n-type a-Si 1-x G having a thickness of about 500 ° for preventing hole injection from the electrode 401.
e x: charge injection blocking layer 402 made of H, for performing carrier multiplication a-Si 1-x Ge x : H~a-Si 1-y C y: by laminating a layer with varying composition of H A multiplication region 403, a light-shielding layer 404 made of Cr having a thickness of about 200 ° for preventing light from entering the multiplication region, and a-Si having a thickness of about 1 μm for absorbing light and generating carriers: A light absorption layer 405 made of H, a charge injection blocking layer 406 made of p-type a-Si: H having a thickness of about 100 ° for blocking electron injection from the electrode on the light incident side, and a transparent electrode 407 mainly containing indium oxide. have.

【0135】Cr 電極401、遮光層404及び透明電
極407はEB蒸着で作成し、電荷注入阻止層402、
増倍領域403、光吸収層405および電荷注入阻止層
406の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層402には
SiH4,GeH4,PH3,H2、増倍領域403には SiH4,GeH4,C
H4,H2 、光吸収層405には SiH4,H2、電荷注入阻止層
406にはSiH4,B2H6,H2を用いた。
The Cr electrode 401, the light shielding layer 404, and the transparent electrode 407 are formed by EB evaporation, and the charge injection blocking layer 402,
The amorphous layers of the multiplication region 403, the light absorption layer 405, and the charge injection blocking layer 406 were formed by a plasma CVD method. The source gas at the time of forming the amorphous layer is supplied to the charge injection blocking layer 402.
SiH 4 , GeH 4 , PH 3 , H 2 , and the multiplication region 403 include SiH 4 , GeH 4 , C
H 4 and H 2 , SiH 4 and H 2 were used for the light absorption layer 405, and SiH 4 , B 2 H 6 and H 2 were used for the charge injection blocking layer 406.

【0136】増倍領域403は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ200Åの組成
変化層411,412,413の3つの層で形成した。
The multiplication region 403 includes CH 4 and Ge of the source gas.
It was formed of three layers of composition change layers 411, 412, and 413 each having a thickness of 200 ° and a H 4 gas flow rate continuously changed.

【0137】図1に示した第1実施例の光電変換装置の
エネルギバンド構造は、理想的には図4及び図5に示す
ようなものである。
The energy band structure of the photoelectric conversion device of the first embodiment shown in FIG. 1 is ideally as shown in FIGS.

【0138】図4は第1実施例の光電変換装置が無バイ
アス状態にあるときエネルギ帯図、図5はキャリア増倍
動作を行うためにバイアスを印加した状態にあるときの
エネルギ帯図である。
FIG. 4 is an energy band diagram when the photoelectric conversion device of the first embodiment is in a non-biased state, and FIG. 5 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. .

【0139】図4及び図5は、n型 a-Si1-xGex:H 層4
02の禁制帯幅がEg4、a-Si1-xGex:H〜a-Si1-yCy:H
組成変化層411,412,413の3つの層からなる
増倍領域403の最小禁制帯幅がEg2、増倍領域40
3の最大禁制帯幅がEg3、a-Si:H層405の禁制帯幅
がEg1、p型a-Si:H層406の禁制帯幅がEg0であ
ることを示している。404は Cr 電極に対応する。
FIGS. 4 and 5 show the n-type a-Si 1-x Ge x : H layer 4.
The forbidden band width of 02 is Eg4, a-Si 1-x Ge x : H to a-Si 1-y C y : H
The minimum forbidden band width of the multiplication region 403 composed of three layers of the composition change layers 411, 412, and 413 is Eg2, and the multiplication region 40
3 indicates that the maximum forbidden band width is Eg3, the forbidden band width of the a-Si: H layer 405 is Eg1, and the forbidden band width of the p-type a-Si: H layer 406 is Eg0. Reference numeral 404 corresponds to a Cr electrode.

【0140】また、図4において、伝導帯端、価電子帯
端ともにエネルギの不連続点があるが、バイアス電圧が
印加された状態では、図5を見てもわかるようにキャリ
アの走行する方向にエネルギ不連続による障壁がほとん
どなく、キャリアの走行性を阻害していない。
In FIG. 4, there is a discontinuity in energy at both the conduction band edge and the valence band edge. In the state where the bias voltage is applied, as can be seen from FIG. Has almost no barrier due to energy discontinuity and does not hinder the traveling properties of carriers.

【0141】ここで作成した組成変化層411,41
2,413のうちの最大禁制帯幅Eg3を与える層はC
組成比yが約0.4 のa-Si1-yCy:H であり、Eg3も約2.
3eV であった。
The composition change layers 411, 41 prepared here
The layer giving the maximum bandgap Eg3 of 2,413 is C
A-Si 1-y C y : H having a composition ratio y of about 0.4, and Eg3 of about 2.
3 eV.

【0142】また、a-Si1-xGex:H層402のGe組成比x
は約0.6 であり、禁制帯幅Eg4は約1.3eV であった。
組成変化層411,412,413のうちの最小禁制帯
幅Eg2を与える層もa-Si1-xGex:H層であり、Eg2も
約1.3eV であった。405,406のa-Si:H層の禁制帯
幅Eg1,Eg0はともに約1.8 eVであった。
Further, a-Si 1-x Ge x : Ge composition ratio x of H layer 402
Was about 0.6 and the forbidden band width Eg4 was about 1.3 eV.
Among the composition change layers 411, 412, and 413, the layer giving the minimum forbidden band width Eg2 was also an a-Si 1-x Ge x : H layer, and Eg2 was also about 1.3 eV. The forbidden band widths Eg1 and Eg0 of the a-Si: H layers 405 and 406 were both about 1.8 eV.

【0143】さらに光吸収層405の光吸収係数は波長
400nmの光に対して約1×105cm- 1 、波長 700nmの光
に対して約5×103cm-1 以上であり、可視部光の吸収
が十分に行えていた。
The light absorption coefficient of the light absorption layer 405 is
About 1 × 10 5 cm with respect to 400nm light - 1, is about 5 × 10 3 cm -1 or more for light of wavelength 700 nm, absorption of visible portion light was sufficiently performed.

【0144】本装置の増倍率は10Vのバイアス印加時
に約10倍以上であった。また、波長700nm以下の可
視部光に対して、波長を変化させても増倍率の変化はな
かった。さらに暗時のリーク電流は10Vのバイアス印
加時に約1nA/cm2以下と低かった。さらにまた光応答速
度は増倍層502のないpin型光電変換装置と同等で
あり、高速であった。 (実施例2) 以下、図17及び図18を用いて本発明の第2実施例に
ついて説明する。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Also, for visible light having a wavelength of 700 nm or less, there was no change in the gain even when the wavelength was changed. Furthermore, the leakage current in the dark was as low as about 1 nA / cm 2 or less when a bias of 10 V was applied. Furthermore, the optical response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 502, and was high. Embodiment 2 Hereinafter, a second embodiment of the present invention will be described with reference to FIGS.

【0145】図17及び図18は本発明の第2実施例の
理想的に想定されるエネルギバンド構造図である。
FIG. 17 and FIG. 18 are energy band structure diagrams which are ideally assumed according to the second embodiment of the present invention.

【0146】図17図は第2実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図18はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
FIG. 17 is an energy band diagram when the photoelectric conversion device of the second embodiment is in a non-biased state, and FIG. 18 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. It is.

【0147】図17に図示する光電変換装置は、禁制帯
幅Eg4′のn型a-Si1-yCy:H 層601であることと、
禁制帯幅Eg0′のp型a-Si1-yCy:H 層605であるこ
と以外は、図4と同じである。本実施例においては、a-
Si1-xGex:H〜a-Si1-yCy:H 組成変化層611,612,
613の3層からなる増倍領域602の最小禁制帯幅が
Eg2、最大禁制帯幅がEg3、a-Si:H層604の禁制
帯幅がEg1であることを示している。
The photoelectric conversion device shown in FIG. 17 is an n-type a-Si 1 -yC y : H layer 601 having a forbidden band width Eg 4 ′.
It is the same as FIG. 4 except that it is a p-type a-Si 1-y C y : H layer 605 having a forbidden band width Eg0 ′. In the present embodiment, a-
Si 1-x Ge x : H to a-Si 1-y C y : H Composition change layers 611, 612
613 indicates that the minimum bandgap of the multiplication region 602 having three layers is Eg2, the maximum bandgap is Eg3, and the bandgap of the a-Si: H layer 604 is Eg1.

【0148】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長700nm以下の光に
対して波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は10Vのバイアス印加時に約0.
1nA/cm2 以下と低かった。さらにまた光応答速度は増倍
層602のないpin型光電変換装置と同等であり、高
速であった。 (実施例3) 本実施例は、実施例1に示した光電変換装置を、本発明
者らが既に特開昭63-278269 号公報に出願した走査回
路、読出し回路上に積層した実施例である。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Further, even when the wavelength was changed for light having a wavelength of 700 nm or less, there was no change in the multiplication factor. Furthermore, the leakage current in darkness is about 0.
It was as low as 1 nA / cm 2 or less. Furthermore, the light response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 602, and was high. (Embodiment 3) This embodiment is an embodiment in which the photoelectric conversion device shown in Embodiment 1 is stacked on a scanning circuit and a reading circuit which the present inventors have already applied for in Japanese Patent Application Laid-Open No. 63-278269. is there.

【0149】図19は本発明の実施例の受光部付近の概
略的断面図、図20は一画素の等価回路図、図21は本
装置全体の等価回路およびブロック回路図である。
FIG. 19 is a schematic sectional view of the vicinity of the light receiving section according to the embodiment of the present invention, FIG. 20 is an equivalent circuit diagram of one pixel, and FIG. 21 is an equivalent circuit and a block circuit diagram of the entire device.

【0150】図19に図示する装置は、n型シリコン基
板701上にエピタキシャル成長によりコレクタ領域と
なるn- 層702が形成され、その中にpベース領域7
03、さらにn+ エミッタ領域704が形成されバイポ
ーラトランジスタを構成している。
In the device shown in FIG. 19, an n - layer 702 serving as a collector region is formed on an n-type silicon substrate 701 by epitaxial growth, and a p base region 7 is formed therein.
03, and further an n + emitter region 704 is formed to constitute a bipolar transistor.

【0151】pベース領域703は隣接画素と分離され
ており、また、水平方向に隣接するpベース領域との間
には酸化膜705を挟んでゲート電極706が形成され
ている。したがって隣接するpベース領域703を各々
ソース・ドレイン領域としてpチャンネルMOSトラン
ジスタが構成されている。ゲート電極706はpベース
領域703の電位を制御するためのキャパシタとしても
働いている。
The p base region 703 is separated from an adjacent pixel, and a gate electrode 706 is formed between the p base region 703 and a horizontally adjacent p base region with an oxide film 705 interposed therebetween. Therefore, a p-channel MOS transistor is formed using the adjacent p base region 703 as a source / drain region. Gate electrode 706 also functions as a capacitor for controlling the potential of p base region 703.

【0152】さらに、絶縁層707を形成した後、エミ
ッタ電極708、およびベース電極708′を形成し
た。
After forming the insulating layer 707, an emitter electrode 708 and a base electrode 708 'were formed.

【0153】その後、絶縁層709を形成し、続いて電
極711を形成し、画素ごとに分離した。電極711は
電極708′と電気的に接続している。さらにn型 a-S
i1-xGex:H 層712を形成して、画素ごとに分離した。
After that, an insulating layer 709 was formed, followed by an electrode 711, which was separated for each pixel. The electrode 711 is electrically connected to the electrode 708 '. Furthermore, n-type aS
An i 1-x Ge x : H layer 712 was formed and separated for each pixel.

【0154】続いて、a-Si1-xGex:H〜a-Si1-yCy:H の組
成変化層721,722,723を実施例1と同様にし
て形成して増倍領域713を構成した。次にCr電極(遮
光層)714を形成して画素ごとに分離した。次に光吸
収層a-Si:H層715を形成し、p型a-Si:H層716を形
成し、センサにバイアス電圧を印加するための透明電極
717を形成した。また、コレクタ電極718が基板7
01の裏面にオーミック接続されている。
Subsequently, composition change layers 721, 722, and 723 of a-Si 1-x G x : H to a-Si 1-y C y : H are formed in the same manner as in the first embodiment to form a multiplication region. 713. Next, a Cr electrode (light shielding layer) 714 was formed and separated for each pixel. Next, a light absorption layer a-Si: H layer 715 was formed, a p-type a-Si: H layer 716 was formed, and a transparent electrode 717 for applying a bias voltage to the sensor was formed. Also, the collector electrode 718 is
01 is connected ohmic to the back surface.

【0155】したがって、一画素の等価回路は図20の
ように、結晶シリコンで構成されるバイポーラトランジ
スタ731のベースに、pチャンネルMOSトランジス
タ732とキャパシタ733及び実施例1と同様の光電
変換装置734が接続され、ベースに電位を与えるため
の端子735と、pチャンネルMOSトランジスタ73
2およびキャパシタ733を駆動するための端子736
と、センサ電極737と、エミッタ電極738、コレク
タ電極739とで表わされる。
Therefore, as shown in FIG. 20, the equivalent circuit of one pixel is provided with a p-channel MOS transistor 732, a capacitor 733, and a photoelectric conversion device 734 similar to that of the first embodiment on the base of a bipolar transistor 731 made of crystalline silicon. A terminal 735 for applying a potential to the base and a p-channel MOS transistor 73
2 and a terminal 736 for driving the capacitor 733
, A sensor electrode 737, an emitter electrode 738, and a collector electrode 739.

【0156】図21は図19及び図20で示した一画素
セル740を3×3の2次元マトリックス配置した回路
構成図である。
FIG. 21 is a circuit diagram in which one pixel cell 740 shown in FIGS. 19 and 20 is arranged in a 3 × 3 two-dimensional matrix.

【0157】図21において、一画素セル740のコレ
クタ電極741は全画素にそれぞれ設けられ、センサ電
極742も全画素にそれぞれ設けられている。また、PM
OSトランジスタのゲート電極およびキャパシタ電極は行
ごとに駆動配線743,743′,743″と接続さ
れ、垂直シフトトランジスタ(V.S.R) 744と接続され
ている。またエミッタ電極は列ごとに信号読出しのため
の垂直配線746,746′, 746″と接続されてい
る。垂直配線746,746′,746″はそれぞれ垂
直配線の電荷をリセットするためのスイッチ747, 7
47′, 747″と読出しスイッチ750, 750′,
750″に接続されている。リセットスイッチ747,
747′, 747″のゲート電極は垂直配線リセットパ
ルスを印加するための端子748に共通接続され、ま
た、ソース電極は垂直ラインリセット電圧を印加するた
めの端子749に共通接続されている。読出しスイッチ
750, 750′, 750″のゲート電極はそれぞれ配
線751, 751′, 751″を介して水平シフトレジ
スタ(H.S.R) 752に接続されており、またドレイン電
極は水平読出し配線753を介して出力アンプ757に
接続されている。水平読出し配線753は水平読出し配
線の電荷をリセットするためのスイッチ754に接続さ
れている。
In FIG. 21, the collector electrode 741 of one pixel cell 740 is provided for all pixels, and the sensor electrode 742 is also provided for all pixels. Also, PM
The gate electrode and the capacitor electrode of the OS transistor are connected to drive wirings 743, 743 ', and 743 "for each row, and are connected to a vertical shift transistor (VSR) 744. The emitter electrode is used for reading a signal for each column. It is connected to vertical wirings 746, 746 ', 746 ". The vertical wirings 746, 746 'and 746 "are switches 747 and 7 for resetting the electric charge of the vertical wiring, respectively.
47 ', 747 "and readout switches 750, 750',
750 ". The reset switch 747,
Gate electrodes 747 ′ and 747 ″ are commonly connected to a terminal 748 for applying a vertical line reset pulse, and a source electrode is commonly connected to a terminal 749 for applying a vertical line reset voltage. The gate electrodes of 750, 750 ', and 750 "are connected to a horizontal shift register (HSR) 752 via wirings 751, 751', and 751", respectively, and the drain electrodes are output amplifiers 757 through horizontal reading wirings 753. The horizontal read wiring 753 is connected to a switch 754 for resetting the electric charge of the horizontal read wiring.

【0158】リセットスイッチ754は水平配線リセッ
トバルスを印加するための端子755と水平配線リセッ
ト電圧を印加するための端子756に接続される。
The reset switch 754 is connected to a terminal 755 for applying a horizontal wiring reset pulse and a terminal 756 for applying a horizontal wiring reset voltage.

【0159】最後にアンプ757の出力は端子758か
らとり出される。
Finally, the output of the amplifier 757 is taken out from the terminal 758.

【0160】以下、図19,図20及び図21を用いて
動作を簡単に説明する。
The operation will be briefly described with reference to FIGS. 19, 20 and 21.

【0161】図19の光吸収層715で入射された光が
吸収され、発生したキャリアが増倍領域713で増倍さ
れて、ベース領域703内に蓄積される。
The incident light is absorbed by the light absorption layer 715 in FIG. 19, and the generated carriers are multiplied by the multiplication region 713 and accumulated in the base region 703.

【0162】図21の垂直シフトレジスタから出力され
る駆動パルスが駆動配線743に現われると、キャパシ
タを介してベース電位が上昇し、1行目の画素から光量
に応じた信号電荷が垂直配線746, 746′, 74
6″にそれぞれとり出される。次に、水平シフトレジス
タ752から走査パルスが751, 751′, 751″
に順次出力されると、スイッチ750,750′, 75
0″が順にON,OFF制御され、信号がアンプ757
を通して出力端子758にとり出される。この際リセッ
トスイッチ754は、スイッチ750, 750′, 75
0″が順番にON動作する間にON状態となり、水平配
線753の残留電荷を除去している。
When a drive pulse output from the vertical shift register shown in FIG. 21 appears on the drive wiring 743, the base potential rises via a capacitor, and signal charges corresponding to the amount of light are supplied from the pixels in the first row to the vertical wiring 746, 746 ', 74
6 ". Next, scan pulses 751, 751 ', and 751" are output from the horizontal shift register 752.
750, 750 ', 75
0 ″ is sequentially controlled ON and OFF, and the signal is
Through the output terminal 758. At this time, the reset switch 754 is set to the switches 750, 750 ', 75
0 ″ is turned on during the ON operation in order to remove the residual charges of the horizontal wiring 753.

【0163】次に垂直ラインリセットスイッチ747,
747′, 747″がON状態となり、垂直配線74
6,746′,746″の残留電荷が除去される。そし
て垂直シフトレジスタ744から駆動配線743に負方
向のパルスが印加されると一行目の各画素のPMOSトラン
ジスタがON状態となり、各画素のベース残留電荷が除
去され、初期化される。
Next, the vertical line reset switch 747,
747 ′ and 747 ″ are turned on, and the vertical wiring 74
6, 746 ', 746 "are removed. When a pulse in the negative direction is applied from the vertical shift register 744 to the drive wiring 743, the PMOS transistor of each pixel in the first row is turned on, and each pixel is turned on. The base residual charge is removed and initialized.

【0164】次に垂直シフトレジスタ744から出力さ
れる駆動パルスが駆動配線743′に現われ、2行目の
画素の信号電荷が、同様にとり出される。
Next, the drive pulse output from the vertical shift register 744 appears on the drive wiring 743 ', and the signal charges of the pixels in the second row are similarly extracted.

【0165】次に3行目の画素の信号電荷のとり出しも
同様に行われる。
Next, extraction of signal charges from the pixels in the third row is performed in the same manner.

【0166】以上の動作を繰り返すことにより本装置は
動作をする。
The apparatus operates by repeating the above operations.

【0167】なお、以上説明した実施例では、本発明者
等の発明による回路例を示したが、一般的光電変換装置
でも構わない。
In the embodiments described above, examples of the circuit according to the invention of the present inventors have been described, but a general photoelectric conversion device may be used.

【0168】以下、一般的な構成の光電変換装置に、本
発明の光電変換装置を用いた場合について説明する。
The case where the photoelectric conversion device of the present invention is used for a photoelectric conversion device having a general configuration will be described below.

【0169】図22は一般的な構成の光電変換装置に本
発明を用いた場合の構成を示すブロック図である。
FIG. 22 is a block diagram showing a configuration in a case where the present invention is applied to a photoelectric conversion device having a general configuration.

【0170】同図において、801は複数の本発明に係
る光電変換部であり、例えば実施例1,実施例2に示し
た本発明の光電変換装置が用いられる。光電変換部80
1は信号出力部805に接続される。信号出力部805
において、802は光電変換部801より発生した信号
電荷の蓄積手段、803は前述の信号電荷を走査する走
査手段、804は走査手段803により転送された信号
電荷を増幅・ノイズ補償回路等からなる読出し手段であ
る。なお、蓄積手段802は蓄積動作を行う場合には必
要となるが、なくてもよい。
In the figure, reference numeral 801 denotes a plurality of photoelectric conversion units according to the present invention. For example, the photoelectric conversion devices of the present invention shown in Embodiments 1 and 2 are used. Photoelectric conversion unit 80
1 is connected to the signal output unit 805. Signal output unit 805
802, a means for accumulating signal charges generated by the photoelectric conversion unit 801; a scanning means 803 for scanning the aforementioned signal charges; and a reading means 804 for amplifying the signal charges transferred by the scanning means 803 and comprising a noise compensation circuit and the like. Means. Note that the storage unit 802 is required when performing a storage operation, but need not be provided.

【0171】以上説明したように、本実施例の光電変換
装置によれば、Eg1なる禁制帯幅を有し光を吸収する
光吸収層と、金属遮光層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層した層を、電荷注入阻止層間に狭持するように積
層したことで、バンド不整合により生ずる種々の問題が
解消され、増倍層を持たないフォトダイオードと同様の
高速応答性が得られると同時に、光吸収層側から入射し
た光が、例え光吸収層を透過したとしても、金属遮光層
が遮光するので増倍層には入射せず、光入射による増倍
率の変動をなくすことができた。
As described above, according to the photoelectric conversion device of this embodiment, the light absorption layer having a forbidden band width of Eg1 and absorbing light, the metal light shielding layer, and the carrier generated by absorbing light are provided. Band gap Eg2 and maximum band gap Eg3 that multiply
Layer having a step-back structure in which the forbidden band width changes continuously or a layer in which a multiplication layer formed by laminating a plurality of layers is sequentially laminated so as to be sandwiched between the charge injection blocking layers. In addition, various problems caused by band mismatch are solved, and a high-speed response similar to that of a photodiode having no multiplication layer is obtained, and at the same time, light incident from the light absorbing layer side is transmitted through the light absorbing layer. However, since the metal light-shielding layer shields light, the light does not enter the multiplication layer, and fluctuations in the multiplication factor due to light incidence can be eliminated.

【0172】また、光吸収層の禁制帯幅Eg1を種々の
大きさとすることで、可視部光のみならず、種々の波長
の光に高感度をもたせることができた。
Further, by setting the forbidden band width Eg1 of the light absorbing layer to various sizes, it was possible to give high sensitivity not only to visible light but also to light of various wavelengths.

【0173】また、ステップバック構造の層数を選択す
ることで、増幅率が2以上得られ、且つ低雑音とするこ
とができた。
Further, by selecting the number of layers of the step-back structure, an amplification factor of 2 or more was obtained and the noise was reduced.

【0174】また本発明の光電変換装置の光吸収層、増
倍層、電荷注入阻止層を少なくともSi原子を含む多結晶
材料又は非晶質材料等の非単結晶性材料から構成するこ
とで、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 (実施例4) 以下、図1、図2及び図3を用いて本発明の第4実施例
について説明する。
The light absorption layer, the multiplication layer, and the charge injection blocking layer of the photoelectric conversion device of the present invention are made of a non-single-crystal material such as a polycrystalline material containing at least Si atoms or an amorphous material. The easy control of the forbidden band width and the low-temperature lamination were enabled, and various problems caused by the lamination could be solved. Embodiment 4 Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS. 1, 2, and 3. FIG.

【0175】図1は、本発明の光電変換装置の第4実施
例を示す概略的縦断面構造図である。図1に図示する光
電変換装置はCr電極401、正孔注入を阻止するための
厚さ約500Åのn型a-Si1-xGex:Hからなる電荷注入阻
止層402、キャリア増倍を行うためのa-Si1-XGeX:H〜
a-Si1-yCy:H の組成を変化させた増倍領域403、増倍
領域に光が侵入するのを防ぎ且つ光吸収層の内部電界を
強めキャリアの走行をよくするためのn型a-Si1-xGex:H
層404、光を吸収しキャリアを発生させるための厚さ
約2μm のa-Si:Hからなる光吸収層405、電子注入を
阻止するための厚さ約100Åのp型a-Si:Hからなる電
荷注入阻止層406、酸化インジウムを主体とした透明
電極407を有している。
FIG. 1 is a schematic vertical sectional view showing a fourth embodiment of the photoelectric conversion device of the present invention. The photoelectric conversion device shown in FIG. 1 includes a Cr electrode 401, a charge injection blocking layer 402 made of n-type a-Si 1-x Ge x : H having a thickness of about 500 ° for blocking hole injection, and a carrier multiplication. A-Si 1-X Ge X : H ~
a-Si 1-y C y : A multiplication region 403 in which the composition of H is changed, n for preventing light from entering the multiplication region and for enhancing the internal electric field of the light absorption layer to improve the traveling of carriers. Type a-Si 1-x Ge x : H
A light absorption layer 405 made of a-Si: H having a thickness of about 2 μm for absorbing light and generating carriers, and a p-type a-Si: H having a thickness of about 100 ° for stopping electron injection. And a transparent electrode 407 mainly composed of indium oxide.

【0176】Cr電極401及び透明電極407はEB蒸
着で作成し、電荷注入阻止層402,増倍領域403,
n型a-Si1-xGex:H層404,光吸収層405および電荷
注入阻止層406の非晶質層はプラズマCVD法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
402及びn型a-Si1-xGex:H層404がSiH4,GeH4,PH3,
H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収層40
5がSiH4,H2、電荷注入阻止層406がSiH4,B2H6,H2
用いた。
The Cr electrode 401 and the transparent electrode 407 are formed by EB evaporation, and the charge injection blocking layer 402, the multiplication region 403,
The amorphous layers of the n-type a-Si 1-x Ge x : H layer 404, the light absorption layer 405, and the charge injection blocking layer 406 were formed by a plasma CVD method. The source gas for forming the amorphous layer is that the charge injection blocking layer 402 and the n-type a-Si 1-x Ge x : H layer 404 are SiH 4 , GeH 4 , PH 3 ,
H 2 , the multiplication region 403 is SiH 4 , GeH 4 , CH 4 , H 2 , the light absorbing layer 40
5 used SiH 4 , H 2 , and the charge injection blocking layer 406 used SiH 4 , B 2 H 6 , H 2 .

【0177】増倍領域403は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ200Åの組成
変化層411,412,413の3つの層から成ってい
る。n型a-Si1-xGex:H層404のPH3 のガス流量は電荷
注入阻止層402よりもやや少なくしている。
The multiplication region 403 is composed of CH 4 and Ge of the source gas.
It is composed of three layers of composition change layers 411, 412, and 413 each having a thickness of 200 ° and a H 4 gas flow rate continuously changed. The gas flow rate of PH 3 in the n-type a-Si 1-x Ge x : H layer 404 is slightly smaller than that in the charge injection blocking layer 402.

【0178】図1に示した第4実施例の光電変換装置の
エネルギバンド構造は、理想的には図2及び図3に示す
ようなものである。
The energy band structure of the photoelectric conversion device of the fourth embodiment shown in FIG. 1 is ideally as shown in FIGS.

【0179】図2は第4実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯図、図3はキャリア増
倍動作を行うためにバイアスを印加した状態にあるとき
のエネルギ帯図である。
FIG. 2 is an energy band diagram when the photoelectric conversion device of the fourth embodiment is in a non-biased state, and FIG. 3 is an energy band diagram when a bias is applied to perform a carrier multiplication operation. is there.

【0180】図2及び図3は、n型a-Si1-xGex:H層40
2の禁制帯幅がEg4、a-Si1-XGeX:H〜a-Si1-yCy:H 組
成変化層411,412,413の3つの層からなる増
倍領域403の最小禁制帯幅がEg2、増倍領域403
の最大禁制帯幅がEg3、n型a-Si1-xGex:H層404の
禁制帯幅がEg5、a-Si:H層405の禁制帯幅がEg
1、p型a-Si:H層406の禁制帯幅がEg0であること
を示している。
FIGS. 2 and 3 show an n-type a-Si 1-x Ge x : H layer 40.
2 of band gap Eg4, a-Si 1-X Ge X: H~a-Si 1-y C y: minimum forbidden in multiplication region 403 consisting of three layers of H composition change layers 411, 412, 413 Band width is Eg2, multiplication area 403
Has the maximum forbidden band width of Eg3, the forbidden band width of the n-type a-Si 1-x Ge x : H layer 404 is Eg5, and the forbidden band width of the a-Si: H layer 405 is Eg.
1, indicating that the forbidden band width of the p-type a-Si: H layer 406 is Eg0.

【0181】また、図2において、伝導帯端、価電子帯
端ともにエネルギの不連続点があるが、バイアス電圧が
印加された状態では、図3を見てもわかるようにキャリ
アの走行する方向にエネルギ不連続による障壁がほとん
どなく、キャリアの走行性を阻害していない。
In FIG. 2, there are energy discontinuities at both the conduction band edge and the valence band edge. In the state where the bias voltage is applied, as can be seen from FIG. Has almost no barrier due to energy discontinuity and does not hinder the traveling properties of carriers.

【0182】ここで作成した組成変化層411,41
2,413のうちの最大禁制帯幅Eg3を与える層はC
組成比yが約0.4 のa-Si1-yCy:H であり、Eg3は約2.
3eV であった。
The composition change layers 411, 41 prepared here
The layer giving the maximum bandgap Eg3 of 2,413 is C
A-Si 1-y C y : H with a composition ratio y of about 0.4, and Eg3 of about 2.
3 eV.

【0183】また、a-Si1-xGex:H層402及びn型a-Si
1-xGex:H層404のGe組成比xは約0.6 であり、禁制帯
幅Eg4は約1.3eV であった。組成変化層411,41
2,413のうちの最小禁制帯幅Eg2を与える層もa-
Si1-xGex:H層であり、Eg2も約1.3eV であった。40
5,406のa-Si:H層の禁制帯幅Eg1,Eg0はとも
に約1.8 eVであった。
The a-Si 1-x Ge x : H layer 402 and the n-type a-Si
The Ge composition ratio x of the 1-x Ge x : H layer 404 was about 0.6, and the forbidden band width Eg4 was about 1.3 eV. Composition change layers 411, 41
The layer giving the minimum band gap Eg2 of 2,413 is also a-
It was a Si 1-x Ge x : H layer, and Eg2 was also about 1.3 eV. 40
The forbidden band widths Eg1 and Eg0 of the 5,406 a-Si: H layers were both about 1.8 eV.

【0184】さらに光吸収層(遮光層)404の光吸収
係数は波長400nmの光に対して約1×105cm-1 以上、
波長700nm の光に対して約5×103cm-1 以上であり、
可視部光の吸収が十分に行えている。
The light absorption coefficient of the light absorbing layer (light shielding layer) 404 is about 1 × 10 5 cm −1 or more with respect to light having a wavelength of 400 nm.
About 5 × 10 3 cm −1 or more for light with a wavelength of 700 nm;
The visible light is sufficiently absorbed.

【0185】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長700nm 以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
403のないpin型光電変換装置と同等であり、高速
であった。 (実施例5) 以下、図23及び図24を用いて本発明の第5実施例に
ついて説明する。図23及び図24は本発明の第5実施
例の理想的に想定されるエネルギバンド構造図である。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Also, for light having a wavelength of 700 nm or less, there was no change in the multiplication factor even when the wavelength was changed. Furthermore, the leakage current in darkness is about 1 when a bias of 10 V is applied.
It was as low as nA / cm 2 or less. Furthermore, the light response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 403, and was high. Embodiment 5 Hereinafter, a fifth embodiment of the present invention will be described with reference to FIGS. FIGS. 23 and 24 are energy band structure diagrams of an ideally assumed fifth embodiment of the present invention.

【0186】図23は第5実施例の光電変換装置が無バ
イアス状態にあるときのエネルギ帯図である。図24は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯図である。
FIG. 23 is an energy band diagram when the photoelectric conversion device according to the fifth embodiment is in an unbiased state. FIG. 24 is an energy band diagram when a bias is applied to perform the carrier multiplication operation.

【0187】図23では、601が禁制帯幅Eg4′の
n型a-Si1-yCy:H 層であることと、605が禁制帯幅E
g0′のp型a-Si1-yCy:H 層であることと、603が禁
制帯幅Eg5′のn型a-Si:H層であること以外は、図2
と同じであり、a-Si1-XGeX:H〜a-Si1-yCy:H 組成変化層
611,612,613の3層からなる増倍領域602
の最小禁制帯幅がEg2、最大禁制帯幅がEg3、a-S
i:H層604の禁制帯幅がEg1であることを示してい
る。
In FIG. 23, reference numeral 601 denotes an n-type a-Si 1 -yC y : H layer having a forbidden band width Eg4 ′, and 605 denotes a forbidden band width Eg.
2 except that it is a p-type a-Si 1-y C y : H layer of g0 ′ and an n-type a-Si: H layer of 603 is a forbidden band width Eg5 ′.
It is the same as, a-Si 1-X Ge X: H~a-Si 1-y C y: multiplication region 602 consisting of three layers of H composition change layers 611, 612, 613
Has a minimum forbidden bandwidth of Eg2 and a maximum forbidden bandwidth of Eg3, aS
i: The forbidden band width of the H layer 604 is Eg1.

【0188】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長700nm 以下の光に対
して波長を変化させても増倍率の変化はなかった。さら
に暗時のリーク電流は10Vのバイアス印加時に約0.1
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
602のないpin型光電変換装置と同等であり、高速
であった。 (実施例6) 本実施例は、実施例3に示した光電変換装置を、金属遮
光層に変えてn型半導体層を遮光層として使用した以外
は同様にして作成したものである。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Further, even when the wavelength was changed for light having a wavelength of 700 nm or less, the gain did not change. Further, the leakage current in darkness is about 0.1 when a bias of 10 V is applied.
It was as low as nA / cm 2 or less. Furthermore, the light response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 602, and was high. (Example 6) In this example, the photoelectric conversion device shown in Example 3 was produced in the same manner except that an n-type semiconductor layer was used as a light shielding layer instead of a metal light shielding layer.

【0189】図19は本発明の実施例の受光部付近の概
略的断面図、図20は一画素の等価回路図、図21は本
装置全体の等価回路およびブロック回路図である。
FIG. 19 is a schematic sectional view of the vicinity of the light receiving section according to the embodiment of the present invention, FIG. 20 is an equivalent circuit diagram of one pixel, and FIG. 21 is an equivalent circuit and block circuit diagram of the entire device.

【0190】まず、実施例3と同様にして、トランジス
タを有する下地回路基体を形成した。
First, a base circuit substrate having a transistor was formed in the same manner as in Example 3.

【0191】続いて、a-Si1-XGeX:H〜a-Si1-yCy:H の組
成変化層721,722,723を形成して増倍領域7
13を構成する。次に実施例3の金属遮光層に変えて、
n型a-Si1-XGeX:H層714を形成して画素ごとに分離
し、光吸収層a-Si:H層715を形成し、p型a-Si:H層7
16を形成し、センサにバイアス電圧を印加するための
透明電極717を形成した。
[0191] Then, a-Si 1-X Ge X: H~a-Si 1-y C y: multiplication region 7 to form a composition change layer 721 in H
13. Next, instead of the metal light-shielding layer of Example 3,
An n-type a-Si 1-X Ge X : H layer 714 is formed and separated for each pixel, a light absorption layer a-Si: H layer 715 is formed, and a p-type a-Si: H layer 7 is formed.
16, and a transparent electrode 717 for applying a bias voltage to the sensor was formed.

【0192】また、コレクタ電極718が基板701の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図20のように、結晶シリコンで構成され
るバイポーラトランジスタ731のベースに、pチャン
ネルMOSトランジスタ732とキャパシタ733及び
実施例4と同様の光電変換装置734が接続され、ベー
スに電位を与えるための端子735と、pチャンネルM
OSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッ
タ電極738、コレクタ電極739とで表わされる。
A collector electrode 718 is ohmically connected to the back surface of the substrate 701. Therefore, in the equivalent circuit of one pixel, as shown in FIG. 20, a p-channel MOS transistor 732, a capacitor 733, and a photoelectric conversion device 734 similar to the fourth embodiment are connected to the base of a bipolar transistor 731 made of crystalline silicon. A terminal 735 for applying a potential to the base;
A terminal 736 for driving the OS transistor 732 and the capacitor 733, a sensor electrode 737, an emitter electrode 738, and a collector electrode 739 are provided.

【0193】図21は図19及び図20で示した一画素
セル740を3×3の2次元マトリックス配置した回路
構成図である。
FIG. 21 is a circuit diagram in which one pixel cell 740 shown in FIGS. 19 and 20 is arranged in a 3 × 3 two-dimensional matrix.

【0194】なお、動作は実施例3と同様なので動作説
明は省略する。
Since the operation is the same as that of the third embodiment, the description of the operation is omitted.

【0195】本実施例の光電変換装置によれば、Eg1
なる禁制帯幅を有し光を吸収する光吸収層と、Eg5な
る禁制帯幅のn導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を複数層積層してなる増倍層とを順次積層して
なる層を電荷注入阻止層間に狭持するようにしたこと
で、光吸収層と増倍層間におかれたn導電型層が、逆バ
イアス層としての働きを有するため、光吸収層で生じた
キャリアは円滑に輸送され、増倍層を持たないホトダイ
オードと同様の高速応答性が得られる。また、光吸収層
と増倍層との間に設けたn導電型層の禁制帯幅を小さく
することで、増倍層への光入射が低減されるので増倍率
の変動を抑えることができた。
According to the photoelectric conversion device of this embodiment, Eg1
A light absorbing layer having a forbidden band width and absorbing light; an n-conductivity type layer having a forbidden band width of Eg5; a minimum forbidden band width Eg2 for multiplying carriers generated by absorbing light; Eg3
A layer formed by sequentially laminating a plurality of layers having a step-back structure in which the forbidden band width is continuously changed and a multiplication layer formed by laminating the layers is sandwiched between the charge injection blocking layers. Since the n-conductivity type layer interposed between the absorption layer and the multiplication layer functions as a reverse bias layer, carriers generated in the light absorption layer are smoothly transported, and the high speed is the same as that of a photodiode without a multiplication layer. Responsiveness is obtained. Further, by reducing the forbidden band width of the n-conductivity type layer provided between the light absorption layer and the multiplication layer, light incidence on the multiplication layer is reduced, so that fluctuation of the multiplication factor can be suppressed. Was.

【0196】なお、本実施例において、光吸収層の禁制
帯幅Eg1を特に可視部光に対応する禁制帯幅にするこ
とで、可視部光に高感度をもたせることができた。
In this example, the visible light was made to have high sensitivity by setting the forbidden band width Eg1 of the light absorbing layer to the forbidden band width particularly corresponding to the visible light.

【0197】また、本実施例の光電変換装置の光吸収
層、n導電型層、増倍層、電荷注入阻止層等の構成要素
を少なくともSi原子を含む非単結晶性材料から構成する
ことで、禁制帯幅の容易な制御性及び低温積層が可能と
なり、積層により生ずる種々の問題を解消することがで
きた。 (実施例7) 以下、図1、図25及び図26を用いて本発明の第7実
施例について説明する。図1は、本発明の光電変換装置
の第7実施例を示す概略的縦断面構造図である。
Further, the components such as the light absorption layer, the n-conductivity type layer, the multiplication layer, and the charge injection blocking layer of the photoelectric conversion device of this embodiment are made of a non-single-crystal material containing at least Si atoms. Thus, easy control of the forbidden band width and low-temperature lamination are possible, and various problems caused by lamination can be solved. Seventh Embodiment Hereinafter, a seventh embodiment of the present invention will be described with reference to FIGS. 1, 25, and 26. FIG. 1 is a schematic longitudinal sectional structural view showing a seventh embodiment of the photoelectric conversion device of the present invention.

【0198】図1に図示する光電変換装置はCr電極40
1、正孔注入を阻止するための厚さ約500Åのn型a-
Si1-xGex:Hからなる電荷注入阻止層402、キャリア増
倍を行うためのa-Si1-XGeX:H〜a-Si1-yCy:H の組成を変
化させた増倍領域403、増倍領域に光が侵入するのを
防ぎ且つ光吸収層の内部電界を強めキャリアの走行をよ
くするためのa-Si1-XGeX:H層(遮光層)404、光を吸
収しキャリアを発生させるための厚さ約1μm のa-Si
1-XGeX:Hからなる光吸収層405、電子注入を阻止する
ための厚さ約100Åのp型a-Si1-XGeX:Hからなる電荷
注入阻止層406、酸化インジウムを主体とした透明電
極407を有している。
The photoelectric conversion device shown in FIG.
1. A 500-nm thick n-type a-
The charge injection blocking layer 402 made of Si 1-x Ge x : H, and the composition of a-Si 1-X Ge X : H to a-Si 1-y C y : H for carrier multiplication was changed. A multiplication region 403, an a-Si 1-X Ge X : H layer (light-shielding layer) 404 for preventing light from entering the multiplication region and increasing the internal electric field of the light absorption layer to improve the traveling of carriers. A-Si with a thickness of about 1μm for absorbing light and generating carriers
1-X Ge X: the light-absorbing layer 405 made of H, a thickness of about 100Å for blocking electron injection p-type a-Si 1-X Ge X : charge injection blocking layer 406 made of H, mainly indium oxide Transparent electrode 407.

【0199】Cr電極401及び透明電極407はEB蒸
着で作成し、電荷注入阻止層402,増倍領域403,
a-Si1-XGeX:H層404,光吸収層405および電荷注入
阻止層406の非晶質層はプラズマCVD法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層4
02及びa-Si1-XGeX:H層404がSiH4,GeH4,PH3,H2、増
倍領域403がSiH4,GeH4,CH4,H2、光吸収層405がSi
H4,GeH4,H2、電荷注入阻止層406がSiH4,GeH2,B2H6,H
2 を用いた。
The Cr electrode 401 and the transparent electrode 407 are formed by EB evaporation, and the charge injection blocking layer 402, the multiplication region 403,
The amorphous layers of the a-Si 1-X Ge X : H layer 404, the light absorption layer 405, and the charge injection blocking layer 406 were formed by a plasma CVD method. The source gas for forming the amorphous layer is the charge injection blocking layer 4
02 and a-Si 1 -X Ge X : H layer 404 is SiH 4 , GeH 4 , PH 3 , H 2 , multiplication region 403 is SiH 4 , GeH 4 , CH 4 , H 2 , and light absorbing layer 405 is Si
H 4 , GeH 4 , H 2 , the charge injection blocking layer 406 is made of SiH 4 , GeH 2 , B 2 H 6 , H
2 was used.

【0200】増倍領域403は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ約200Åの組
成変化層411,412,413の3つの層から成って
いる。a-Si1-XGeX:H層(遮光層)404のPH3 のガス流
量は電荷注入阻止層402よりもやや少なくしている。
The multiplication region 403 is composed of CH 4 and Ge of the source gas.
It is composed of three layers of composition change layers 411, 412 and 413 having a thickness of about 200 ° and a gas flow of H 4 continuously changed. The gas flow rate of PH 3 in the a-Si 1 -X Ge X : H layer (light-shielding layer) 404 is slightly smaller than that in the charge injection blocking layer 402.

【0201】図1に示した第7実施例の光電変換装置の
エネルギバンド構造は、理想的には図25及び図26に
示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the seventh embodiment shown in FIG. 1 is ideally assumed to be as shown in FIGS. 25 and 26.

【0202】図25は第7実施例の光電変換装置が無バ
イアス状態にあるときのエネルギ帯図、図26はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯図である。
FIG. 25 is an energy band diagram when the photoelectric conversion device of the seventh embodiment is in a non-biased state, and FIG. 26 is an energy band diagram when a bias is applied to perform the carrier multiplying operation. is there.

【0203】図25及び図26は、n型a-Si1-xGex:H層
501の禁制帯幅がEg4、a-Si1- XGeX:H〜a-Si1-yCy:
H 組成変化層511,512,513の3つの層からな
る増倍領域502の最小禁制帯幅がEg2、増倍領域5
02の最大禁制帯幅がEg3、n型a-Si1-XGeX:H層50
3の禁制帯幅がEg5、a-Si1-XGeX:H層504の禁制帯
幅がEg1、p型a-Si1-XGeX:H層505の禁制帯幅がE
g0であることを示している。特に本実施例ではEg1
とEg5とがほぼ同じ値となるようにした。
FIGS. 25 and 26 show that the forbidden band width of the n-type a-Si 1-x Ge x : H layer 501 is Eg4, and a-Si 1 -X Ge X : H to a-Si 1 -y C y. :
H The minimum forbidden band width of the multiplication region 502 composed of three layers of the composition change layers 511, 512, and 513 is Eg2, and the multiplication region 5
02 has a maximum forbidden band width of Eg3 and an n-type a-Si 1-X Ge X : H layer 50
3, the forbidden bandwidth of the a-Si 1 -X Ge X : H layer 504 is Eg 1, and the forbidden bandwidth of the p-type a-Si 1 -X Ge X : H layer 505 is E
g0. Particularly, in this embodiment, Eg1
And Eg5 were set to have substantially the same value.

【0204】また、図25において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図26を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
In FIG. 25, there are energy discontinuities at both the conduction band edge and the valence band edge. However, in the state where the bias voltage is applied, as can be seen from FIG. Has almost no barrier due to energy discontinuity and does not hinder the traveling properties of carriers.

【0205】ここで作成した組成変化層511,51
2,513のうちの最大禁制帯幅がEg3を与える層は
C組成比yが約0.4 のa-Si1-yCy:H であり、Eg3は約
2.3eV であった。
The composition change layers 511, 51 prepared here
The layer giving the maximum forbidden band width of Eg3 of 2,513 is a-Si 1-y C y : H having a C composition ratio y of about 0.4, and Eg3 is about
2.3 eV.

【0206】また、a-Si1-xGex:H層501,503,5
04,505のGe組成比xは約0.6 であり、禁制帯幅E
g4,Eg1,Eg0は共に約1.3eV であった。組成変
化層511,512,513のうちの最小禁制帯幅Eg
2を与える層もa-Si1-xGex:H層であり、Eg2も約1.3e
V であった。
Further, a-Si 1-x Ge x : H layers 501, 503, 5
The Ge composition ratio x of 04,505 is about 0.6, and the forbidden band width E
g4, Eg1 and Eg0 were both about 1.3 eV. Minimum forbidden band width Eg of the composition change layers 511, 512, and 513
2 is also an a-Si 1-x Ge x : H layer, and Eg2 is also about 1.3 e.
V.

【0207】さらに光吸収層503の光吸収係数は波長
800 nmの光に対して約1×105cm- 1 以上、波長1000nm
の光に対して約2×104cm-1 以上であり、赤外部光の
吸収が十分に行えている。
The light absorption coefficient of the light absorption layer 503 is the wavelength
About 1 × 10 relative to 800 nm of the light 5 cm - 1 or more, wavelength 1000nm
Is about 2 × 10 4 cm −1 or more, and infrared light can be sufficiently absorbed.

【0208】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長1000nm以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。さらにまた光応答速度は増倍
層502のないpin型光電変換装置と同等であり、高
速であった。(実施例8)以下、図27及び図28を用
いて本発明の第8実施例について説明する。図27及び
図28は本発明の第8実施例の理想的に想定されるエネ
ルギバンド構造図である。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Also, for light having a wavelength of 1000 nm or less, there was no change in the gain even when the wavelength was changed. Furthermore, the leakage current in darkness is about 1 when a bias of 10 V is applied.
It was as low as 0 nA / cm 2 or less. Furthermore, the optical response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 502, and was high. Embodiment 8 Hereinafter, an eighth embodiment of the present invention will be described with reference to FIGS. FIG. 27 and FIG. 28 are diagrams of an energy band structure which is ideally assumed according to the eighth embodiment of the present invention.

【0209】図27は、第8実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図28はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
FIG. 27 is an energy band diagram when the photoelectric conversion device of the eighth embodiment is in a non-biased state, and FIG. 28 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. It is.

【0210】図27では、電荷注入阻止層がワイドギャ
ップである禁制帯幅Eg4′のn型a-Si1-yCy:H 層60
1であること以外は、図25と同じあり、a-Si1-XGeX:H
〜a-Si1-yCy:H 組成変化層611,612,613の3
層からなる増倍領域602の最小禁制帯幅がEg2、最
大禁制帯幅がEg3、n型a-Si1-XGeX:H層603の禁制
帯幅がEg5、a-Si1-XGeX:H層604の禁制帯幅がEg
1、p型a-Si1-XGeX:H層605の禁制帯幅がEg0であ
ることを示している。
In FIG. 27, an n-type a-Si 1 -yC y : H layer 60 having a forbidden band width Eg4 ′ in which the charge injection blocking layer has a wide gap is provided.
1 except that it is 1. a-Si 1-X Ge X : H
~ A-Si 1-y C y : H 3 of composition change layers 611, 612, 613
The minimum bandgap of the multiplication region 602 composed of layers is Eg2, the maximum bandgap is Eg3, and the n-type a-Si 1-X Ge X : the bandgap of the H layer 603 is Eg5, a-Si 1-X Ge X : The forbidden band width of the H layer 604 is Eg
1, indicating that the forbidden band width of the p-type a-Si 1-x Ge x : H layer 605 is Eg0.

【0211】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長1000nm以下の赤外部
光に対して波長を変化させても増倍層中への光の侵入に
よる増倍率の変化はなかった。さらに暗時のリーク電流
は10Vのバイアス印加時に約10nA/cm2以下と低かっ
た。さらにまた光応答速度は増倍層602のないpin
型光電変換装置と同等であり、高速であった。 (実施例9) 本実施例は、実施例6に示した光電変換装置の光吸収層
を実施例7の光吸収層に換えた以外は実施例6と同様に
光電変換装置を形成したものである。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Further, even if the wavelength was changed with respect to infrared light having a wavelength of 1000 nm or less, there was no change in the multiplication factor due to the penetration of light into the multiplication layer. Further, the leakage current in the dark was as low as about 10 nA / cm 2 or less when a bias of 10 V was applied. Furthermore, the photoresponse speed is a pin without the multiplication layer 602.
It was equivalent to a high-speed photoelectric conversion device and was high speed. (Example 9) In this example, a photoelectric conversion device was formed in the same manner as in Example 6, except that the light absorption layer of the photoelectric conversion device shown in Example 6 was replaced with the light absorption layer of Example 7. is there.

【0212】図19は本発明の実施例の受光部付近の概
略的断面図、図20は一画素の等価回路図、図21は本
装置全体の等価回路およびブロック回路図である。
FIG. 19 is a schematic sectional view showing the vicinity of the light receiving section according to the embodiment of the present invention, FIG. 20 is an equivalent circuit diagram of one pixel, and FIG. 21 is an equivalent circuit and a block circuit diagram of the entire device.

【0213】まず、実施例3と同様にしてトランジスタ
を有する下地回路基体を形成した。続いて、a-Si1-XG
eX:H〜a-Si1-yCy:H の組成変化層721,722,72
3を形成して増倍領域713を構成した。次にn型a-Si
1-XGeX:H層(遮光層)714を形成して画素ごとに分離
し、光吸収層a-Si1-XGeX:H層715を形成し、実施例6
の光吸収層に換えてナローギャップのp型a-Si1-XGeX:H
層716を形成し、センサにバイアス電圧を印加するた
めの透明電極717を形成した。
First, a base circuit substrate having a transistor was formed in the same manner as in Example 3. Then, a-Si 1-X G
e X : H to a-Si 1-y C y : H composition change layers 721, 722, 72
3 to form a multiplication region 713. Next, n-type a-Si
Example 6 A 1-X Ge X : H layer (light shielding layer) 714 was formed and separated for each pixel, and a light absorption layer a-Si 1-X Ge X : H layer 715 was formed.
Narrow gap p-type a-Si 1-X Ge X : H
A layer 716 was formed, and a transparent electrode 717 for applying a bias voltage to the sensor was formed.

【0214】また、コレクタ電極718が基板701の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図20のように、結晶シリコンで構成され
るバイポーラトランジスタ731のベースに、pチャン
ネルMOSトランジスタ732とキャパシタ733及び
実施例7と同様の光電変換装置734が接続され、ベー
スに電位を与えるための端子735と、pチャンネルM
OSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッ
タ電極738、コレクタ電極739とで表わされる。
The collector electrode 718 is ohmically connected to the back surface of the substrate 701. Therefore, in the equivalent circuit of one pixel, as shown in FIG. 20, a p-channel MOS transistor 732, a capacitor 733, and a photoelectric conversion device 734 similar to the seventh embodiment are connected to the base of a bipolar transistor 731 made of crystalline silicon. A terminal 735 for applying a potential to the base;
A terminal 736 for driving the OS transistor 732 and the capacitor 733, a sensor electrode 737, an emitter electrode 738, and a collector electrode 739 are provided.

【0215】図21は図19及び図20で示した一画素
セル740を3×3の2次元マトリックス配置した回路
構成図である。
FIG. 21 is a circuit diagram in which one pixel cell 740 shown in FIGS. 19 and 20 is arranged in a 3 × 3 two-dimensional matrix.

【0216】なお、動作は実施例3と同様なので動作説
明は省略する。
Since the operation is the same as that of the third embodiment, the description of the operation is omitted.

【0217】以上説明したように、本実施例の光電変換
装置によれば、Eg1なるナローギャップの禁制帯幅を
有し光を吸収する光吸収層と、Eg5なる禁制帯幅のn
導電型層と、光を吸収して生じたキャリアを増倍する最
小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が
連続的に変化したステップバック構造を有する層を一層
或いは複数層積層してなる増倍層とを、順次積層してな
る層を、電荷注入阻止層間に狭持するように構成するこ
とで、光吸収層と増倍層間におかれたn導電型層が、逆
バイアス層としての働きを有するため、光吸収層で生じ
たキャリアは円滑に輸送され、更に前記光吸収層の禁制
帯幅Eg1と前記n導電型層の禁制帯幅Eg5とを略等
しくなるようにすることで、光吸収層、増倍層のバンド
不整合及びそれにより生ずる種々の問題が解消され、界
面準位の生成等による光吸収層にてキャリアの走行性に
対する障害等から生じる高速応答性の低下を防止するこ
とができ、増倍層を持たないホトダイオードと同様の高
速応答性が得られると同時に、光吸収層の禁制帯幅Eg
1を特に赤外部光に対応する禁制帯幅にしたことで、赤
外部光に高感度をもたせることができた。また、増倍層
への光入射が低減され増倍層への光入射による増倍率の
変動が低減された。
As described above, according to the photoelectric conversion device of this embodiment, the light absorbing layer having a narrow band gap of Eg1 and absorbing light, and the light absorbing layer of Eg5 having a forbidden band width of n are used.
One or a plurality of layers each having a step-back structure in which a conduction band is continuously changed in a minimum band gap Eg2 and a maximum band gap Eg3 for multiplying carriers generated by absorbing light. And a multiplying layer formed between the light absorbing layer and the multiplying layer are reversed. Since it has a function as a bias layer, the carriers generated in the light absorbing layer are transported smoothly, and the forbidden band width Eg1 of the light absorbing layer is substantially equal to the forbidden band width Eg5 of the n-conductivity type layer. By doing so, the band mismatch between the light absorbing layer and the multiplication layer and various problems caused by the banding are solved, and the high-speed response caused by obstacles to the traveling property of carriers in the light absorbing layer due to the generation of interface states and the like. Can be prevented from lowering and the multiplication layer Have not simultaneously photodiode similar high-speed response is obtained, the band gap Eg of the light absorbing layer
By setting 1 to a forbidden band width particularly corresponding to infrared light, it was possible to impart high sensitivity to infrared light. Further, the light incidence on the multiplication layer was reduced, and the fluctuation of the multiplication factor due to the light incidence on the multiplication layer was reduced.

【0218】また本発明の光電変換装置の光吸収層、n
導電型層、増倍層、電荷注入阻止層等の構成要素を少な
くともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 (実施例10) 以下、図1及び図29及び図30を用いて本発明の第1
0実施例について説明する。図1は、本発明の光電変換
装置の第10実施例を示す概略的縦断面構造図である。
The light absorbing layer of the photoelectric conversion device of the present invention, n
Constituent elements such as the conductivity type layer, the multiplication layer, and the charge injection blocking layer are made of a non-single-crystal material containing at least Si atoms, so that the bandgap can be easily controlled and low-temperature lamination is possible. Various problems that occurred can be solved. Embodiment 10 Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1, 29, and 30.
Example 0 will be described. FIG. 1 is a schematic vertical sectional view showing a tenth embodiment of the photoelectric conversion device of the present invention.

【0219】図1に示す光電変換装置は、Cr電極40
1、正孔注入を阻止するための厚さ約500Åのn型a-
Si1-xGex:Hからなる電荷注入阻止層402、キャリア増
倍を行うためのa-Si1-XGeX:H〜a-Si1-yCy:H の組成を変
化させた増倍領域403、増倍領域に光が侵入するのを
防ぎ且つ光吸収層の内部電界を強めキャリアの走行をよ
くするためのn型a-Si1-xGex:H層(遮光層)404、前
記遮光層404よりも禁制帯幅が広く、光を吸収しキャ
リアを発生させるための厚さ約1μmのa-Si1-yCy:H か
らなる光吸収層405、電子注入を阻止するための厚さ
約100Åのp型a-Si1-yCy:H からなる電荷注入阻止層
406、酸化インジウムを主体とした透明電極407を
有している。
The photoelectric conversion device shown in FIG.
1. A 500-nm thick n-type a-
The charge injection blocking layer 402 made of Si 1-x Ge x : H, and the composition of a-Si 1-X Ge X : H to a-Si 1-y C y : H for carrier multiplication was changed. Multiplication region 403, n-type a-Si 1-x Ge x : H layer (light-shielding layer) for preventing light from entering the multiplication region and increasing the internal electric field of the light absorption layer to improve carrier traveling. 404, a light absorption layer 405 made of a-Si 1-y C y : H having a band gap wider than that of the light shielding layer 404 and having a thickness of about 1 μm for absorbing light and generating carriers, preventing electron injection. A charge injection blocking layer 406 made of p-type a-Si 1-y C y : H and having a thickness of about 100 ° and a transparent electrode 407 mainly composed of indium oxide.

【0220】Cr電極401及び透明電極407はEB蒸
着で作成し、電荷注入阻止層402,増倍領域403,
n型a-Si1-xGex:H層404,光吸収層405および電荷
注入阻止層406の非晶質層はプラズマCVD法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
402及びn型a-Si1-xGex:H層404がSiH4,GeH4,PH3,
H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収層40
5がSiH4,CH4,H2 、電荷注入阻止層406がSiH4,CH4,B
2H6,H2を用いた。
The Cr electrode 401 and the transparent electrode 407 are formed by EB evaporation, and the charge injection blocking layer 402, the multiplication region 403,
The amorphous layers of the n-type a-Si 1-x Ge x : H layer 404, the light absorption layer 405, and the charge injection blocking layer 406 were formed by a plasma CVD method. The source gas for forming the amorphous layer is that the charge injection blocking layer 402 and the n-type a-Si 1-x Ge x : H layer 404 are SiH 4 , GeH 4 , PH 3 ,
H 2 , the multiplication region 403 is SiH 4 , GeH 4 , CH 4 , H 2 , the light absorbing layer 40
5 is SiH 4 , CH 4 , H 2 , and the charge injection blocking layer 406 is SiH 4 , CH 4 , B
2 H 6 and H 2 were used.

【0221】増倍領域403は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させ禁制帯幅を約1.3eV か
ら約2.3eV に連続的に変化させた厚さ200Åの組成変
化層411,412,413の3つの層から成ってい
る。n型a-Si1-xGex:H層404形成時のPH4 のガス流量
は電荷注入阻止層402よりもやや少なくしている。
The multiplication region 403 is composed of CH 4 and Ge of the source gas.
Is made a gas flow rate of H 4 of three layers of continuous composition change layer that changes are not forbidden band width of about 1.3eV to about 2.3eV thickness 200Å was continuously changed 411. The gas flow rate of PH 4 when forming the n-type a-Si 1-x Ge x : H layer 404 is slightly smaller than that of the charge injection blocking layer 402.

【0222】図1に示した第10実施例の光電変換装置
のエネルギバンド構造は、理想的には図29及び図30
に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the tenth embodiment shown in FIG.
It is assumed that it is as shown in FIG.

【0223】図29は第10実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図30はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
FIG. 29 is an energy band diagram when the photoelectric conversion device of the tenth embodiment is in a non-biased state, and FIG. 30 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. is there.

【0224】図29及び図34は、n型a-Si1-xGex:H層
501の禁制帯幅がEg4、禁制帯幅約1.3eV のa-Si
1-XGeX:H〜禁制帯幅約2.4eV のa-Si1-yCy :H組成変化層
511,512,513の3つの層からなる増倍領域5
02の最小禁制帯幅がEg2、増倍領域502の最大禁
制帯幅がEg3、n型a-Si1-xGex:H層503の禁制帯幅
がEg5、a-Si1-yCy :H層504の禁制帯幅がEg1、
p型a-Si1-yCy :H層505の禁制帯幅がEg0であるこ
とを示している。
FIGS. 29 and 34 show a-Si a-Si 1-x Ge x : H layers 501 having a forbidden band width of Eg4 and a forbidden band width of about 1.3 eV.
1-X Ge X: H~ forbidden band width of about 2.4eV a-Si 1-y C y: multiplication region 5 composed of three layers of H composition change layers 511, 512, and 513
02, the forbidden band width of the multiplication region 502 is Eg3, the forbidden band width of the n-type a-Si 1-x Ge x : H layer 503 is Eg5, a-Si 1-y C y : The forbidden band width of the H layer 504 is Eg1,
This shows that the forbidden band width of the p-type a-Si 1-y C y : H layer 505 is Eg0.

【0225】また、図29において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図30を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
In FIG. 29, there are energy discontinuities at both the conduction band edge and the valence band edge. However, when the bias voltage is applied, the direction in which the carrier travels can be seen from FIG. Has almost no barrier due to energy discontinuity and does not hinder the traveling properties of carriers.

【0226】ここで作成したa-Si1-yCy :H層504,5
03のC組成比yは約0.4 であり、禁制帯幅Eg1,E
g0はともに約2.3eV であった。組成変化層511,5
12,513のうちの最大禁制帯幅がEg3を与える層
もa-Si1-yCy:H であり、Eg3は約2.3eV であった。
The a-Si 1-y C y : H layers 504, 5 prepared here
03 has a C composition ratio y of about 0.4 and a forbidden band width Eg1, Eg
g0 was about 2.3 eV. Composition change layers 511, 5
Layer maximum forbidden band width of 12,513 gives Eg3 also a-Si 1-y C y : a H, Eg3 was about 2.3 eV.

【0227】また、a-Si1-xGex:H層501及び503の
Ge組成比xは約0.6 であり、禁制帯幅Eg4は約1.3eV
であった。組成変化層511,512,513のうちの
最小禁制帯幅Eg2を与える層もa-Si1-xGex:H層であ
り、Eg2も約1.3eV であった。
The a-Si 1-x Ge x : H layers 501 and 503
The Ge composition ratio x is about 0.6, and the forbidden band width Eg4 is about 1.3 eV
Met. The layer giving the minimum forbidden band width Eg2 among the composition change layers 511, 512, and 513 was also an a-Si 1-x Ge x : H layer, and Eg2 was about 1.3 eV.

【0228】さらに光吸収層503の光吸収係数は波長
540nm の光に対して約4×103cm- 1 、波長350nm の光
に対して約3×104cm-1 以上であり、紫外部光の吸収
が十分に行えている。
The light absorption coefficient of the light absorption layer 503 is
540nm to about 4 × 10 3 to light in cm - 1, is about 3 × 10 4 cm -1 or more for light having a wavelength of 350 nm, the absorption of the ultraviolet light is sufficiently performed.

【0229】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長400nm以下の紫外
部光に対して、波長を変化させても増倍率の変化はなか
った。さらに暗時のリーク電流は10Vのバイアス印加
時に約1nA/cm2以下と低かった。さらにまた光応答速度
は増倍層502のないpin型光電変換装置と同等であ
り、高速であった。 (実施例11) 以下、図31及び図32を用いて本発明の第11実施例
について説明する。図31及び図32は本発明の第11
実施例の理想的に想定されるエネルギバンド構造図であ
る。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Also, for ultraviolet light having a wavelength of 400 nm or less, there was no change in the multiplication factor even when the wavelength was changed. Furthermore, the leakage current in the dark was as low as about 1 nA / cm 2 or less when a bias of 10 V was applied. Furthermore, the optical response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 502, and was high. Embodiment 11 Hereinafter, an eleventh embodiment of the present invention will be described with reference to FIGS. 31 and 32 show an eleventh embodiment of the present invention.
It is an energy band structure figure assumed ideally of an Example.

【0230】図31は、第11実施例の光電変換装置が
無バイアス状態にあるときのエネルギ帯図、図32はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯図である。
FIG. 31 is an energy band diagram when the photoelectric conversion device of the eleventh embodiment is in a non-biased state, and FIG. 32 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. It is.

【0231】図31に図示する光電変換装置は、禁制帯
幅Eg4′のワイドギャップのn型a-Si1-yCy:H 層60
1を有することと、禁制帯幅Eg5′のワイドギャップ
のn型a-Si1-yCy:H 層603を有すること以外は、図2
9と同じであり、a-Si1-XGeX:H〜a-Si1-yCy:H 組成変化
層611,612,613の3層からなる増倍領域60
2の最小禁制帯幅がEg2、最大禁制帯幅がEg3、a-
Si1-yCy:H 層604の禁制帯幅がEg1、p型a-Si1-yC
y:H 層605の禁制帯幅がEg0であることを示してい
る。
The photoelectric conversion device shown in FIG. 31 has a wide gap n-type a-Si 1 -yC y : H layer 60 having a forbidden band width Eg 4 ′.
2 except that it has an N-type a-Si 1-y C y : H layer 603 having a forbidden band width Eg5 ′ and a wide gap.
Is the same as 9, a-Si 1-X Ge X: H~a-Si 1-y C y: multiplication region 60 consisting of three layers of H composition change layers 611, 612, 613
The minimum forbidden bandwidth of Eg2 is 2, the maximum forbidden bandwidth is Eg3, and a-
Si 1-y C y : The forbidden band width of the H layer 604 is Eg1, and the p-type a-Si 1-y C
y : indicates that the forbidden band width of the H layer 605 is Eg0.

【0232】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長400nm以下の紫外
部光に対して波長を変化させても増倍率の変化はなかっ
た。さらに暗時のリーク電流は10Vのバイアス印加時
に約0.1nA/cm2以下と低かった。さらにまた光応答速度
は増倍層602のないpin型光電変換装置と同等であ
り、高速であった。 (実施例12) 本実施例は、実施例6に示した光電変換装置の光吸収層
を遮光層よりも禁制帯幅を大きくした以外は実施例6と
同様に走査回路,読出し回路上に積層した実施例であ
る。
The multiplication factor of this device was about 10 times or more when a bias of 10 V was applied. Further, even when the wavelength was changed for ultraviolet light having a wavelength of 400 nm or less, the gain did not change. Furthermore, the leakage current in the dark was as low as about 0.1 nA / cm 2 or less when a bias of 10 V was applied. Furthermore, the light response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 602, and was high. (Embodiment 12) In this embodiment, the light absorption layer of the photoelectric conversion device shown in Embodiment 6 is stacked on a scanning circuit and a readout circuit in the same manner as in Embodiment 6, except that the forbidden band width is made larger than the light shielding layer. This is a working example.

【0233】図19は本発明の実施例の受光部付近の概
略的断面図、図20は一画素の等価回路図、図21は本
装置全体の等価回路およびブロック回路図である。
FIG. 19 is a schematic sectional view of the vicinity of the light receiving section according to the embodiment of the present invention, FIG. 20 is an equivalent circuit diagram of one pixel, and FIG. 21 is an equivalent circuit and a block circuit diagram of the entire device.

【0234】実施例3と同様にしてトランジスタを有す
る下地回路基体を形成した。
A base circuit substrate having a transistor was formed in the same manner as in Example 3.

【0235】続いて、a-Si1-XGeX:H〜a-Si1-yCy:H の組
成変化層721,722,723を形成して増倍領域7
13を構成する。次にn型a-Si1-XGeX:H層714を形成
して画素ごとに分離し、光吸収層a-Si1-yCy:H 層715
を形成し、p型a-Si1-yCy:H 層716を形成し、センサ
にバイアス電圧を印加するための透明電極717を形成
した。
[0235] Then, a-Si 1-X Ge X: H~a-Si 1-y C y: multiplication region 7 to form a composition change layer 721 in H
13. Next, an n-type a-Si 1-x Ge x : H layer 714 is formed and separated for each pixel, and a light absorption layer a-Si 1-y C y : H layer 715 is formed.
Was formed, a p-type a-Si 1-y C y : H layer 716 was formed, and a transparent electrode 717 for applying a bias voltage to the sensor was formed.

【0236】また、コレクタ電極718が基板701の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図20のように、結晶シリコンで構成され
るバイポーラトランジスタ731のベースに、pチャン
ネルMOSトランジスタ732とキャパシタ733及び
実施例10と同様の光電変換装置734が接続され、ベ
ースに電位を与えるための端子735と、pチャンネル
MOSトランジスタ732およびキャパシタ733を駆
動するための端子736と、センサ電極737と、エミ
ッタ電極738、コレクタ電極739とで表わされる。
The collector electrode 718 is ohmically connected to the back surface of the substrate 701. Therefore, in the equivalent circuit of one pixel, as shown in FIG. 20, a p-channel MOS transistor 732, a capacitor 733, and a photoelectric conversion device 734 similar to the tenth embodiment are connected to the base of a bipolar transistor 731 made of crystalline silicon. A terminal 735 for applying a potential to the base, a terminal 736 for driving the p-channel MOS transistor 732 and the capacitor 733, a sensor electrode 737, an emitter electrode 738, and a collector electrode 739 are represented.

【0237】図21は図19及び図20で示した一画素
セル740を3×3の2次元マトリックス配置した回路
構成である。
FIG. 21 shows a circuit configuration in which one pixel cell 740 shown in FIGS. 19 and 20 is arranged in a 3 × 3 two-dimensional matrix.

【0238】なお、動作は実施例3と同様なので動作説
明は省略する。
Since the operation is the same as that of the third embodiment, the description of the operation is omitted.

【0239】本実施例の光電変換装置によれば、Eg1
なる禁制帯幅を有し光を吸収する光吸収層と、Eg5な
る禁制帯幅のn導電型層(遮光層)と、光を吸収して生
じたキャリアを増倍する最小禁制帯幅Eg2、最大禁制
帯幅Eg3なる禁制帯幅が連続的に変化したステップバ
ック構造を有する層を一層或いは複数層積層してなる増
倍層とを順次積層してなる層を、電荷注入阻止層間に狭
持するようにすることで、光吸収層と増倍層間におかれ
たn導電型層が、逆バイアス層としての働きを有するた
め、光吸収層で生じたキャリアは円滑に輸送され、更に
前記光吸収層の禁制帯幅Eg1が前記n導電型層の禁制
帯幅Eg5を超えるようにすることにより、光吸収層、
増倍層のバンド不整合及びそれにより生ずる種々の問題
が解消され、界面準位の生成等による光吸収層にてキャ
リアの走行性に対する障害等から生ずる高速応答性の低
下を防止することができ、増倍層を持たないホトダイオ
ードと同様の高速応答性が得られると同時に、光吸収層
の禁制帯幅Eg1を特に紫外部光に対応する禁制帯幅に
することで、紫外部光に高感度をもたせることができ
る。
According to the photoelectric conversion device of this embodiment, Eg1
A light absorbing layer having a forbidden band width to absorb light, an n-conductivity type layer (light shielding layer) having a forbidden band width of Eg5, and a minimum forbidden band width Eg2 for multiplying carriers generated by absorbing light. A layer in which one layer having a step-back structure in which the forbidden band width of the maximum forbidden band width Eg3 is continuously changed or a multiplication layer formed by laminating a plurality of layers is sequentially sandwiched between the charge injection blocking layers. By doing so, the n-conductivity type layer located between the light absorbing layer and the multiplication layer functions as a reverse bias layer, so that carriers generated in the light absorbing layer are smoothly transported, and By making the forbidden band width Eg1 of the absorbing layer larger than the forbidden band width Eg5 of the n-conductivity type layer, the light absorbing layer,
The band mismatch of the multiplication layer and various problems caused by the mismatch are solved, and a decrease in the high-speed response caused by an obstacle to the traveling property of the carrier in the light absorption layer due to the generation of an interface state can be prevented. In addition, a high-speed response similar to that of a photodiode having no multiplication layer can be obtained, and at the same time, the forbidden band width Eg1 of the light absorbing layer is set to a forbidden band width particularly corresponding to ultraviolet light, thereby achieving high sensitivity to ultraviolet light. Can be provided.

【0240】またn導電型層の禁制帯幅Eg5が狭い禁
制帯幅のときは、増倍層への光の入射が低減されるので
増倍率の変動を低減することができる。
When the forbidden band width Eg5 of the n-conductivity type layer is a narrow forbidden band width, the incidence of light on the multiplication layer is reduced, so that the fluctuation of the multiplication factor can be reduced.

【0241】また、ステップバック構造の層数を選択す
ることで、増倍率が2以上得られ、且つ低雑音とするこ
とができた。
Further, by selecting the number of layers of the step-back structure, a multiplication factor of 2 or more was obtained and low noise was obtained.

【0242】また、本発明の光電変換装置の光吸収層、
n導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 (実施例13) 以下、図1及び図33及び図34を用いて本発明の第1
3実施例について説明する。
Further, the light absorption layer of the photoelectric conversion device of the present invention,
The non-monocrystalline material containing at least Si atoms constitutes the n-conductivity-type layer, the multiplication layer, the charge injection blocking layer, and other components, enabling easy control of the forbidden band width and low-temperature lamination. The various problems caused by the above can be solved. Embodiment 13 Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1, 33, and 34.
Three embodiments will be described.

【0243】図1は、本発明の光電変換装置の第13実
施例を示す概略的縦断面構造図である。図1に図示する
光電変換装置は、Cr電極401、正孔注入を阻止するた
めの厚さ約500Åのn型a-Si1-xGex:Hからなる電荷注
入阻止層402、キャリア増倍を行うためのa-Si1-xG
ex:H〜a-Si1-yCy:H の組成を変化させた増倍領域40
3、増倍領域に光が侵入するのを防ぎ且つ光吸収層の内
部電界を強めキャリアの走行をよくするためのn型a-Si
1-xGex:H層(遮光層)404、光を吸収しキャリアを発
生させるための厚さ約2μm のa-Si:H〜a-Si1-yCy:H の
組成を変化させた光吸収層405、電子注入を阻止する
ための厚さ約100Åのp 型a-Si:Hからなる電荷注入阻
止層406、酸化インジウムを主体とした透明電極40
7とを有している。
FIG. 1 is a schematic longitudinal sectional structural view showing a photoelectric conversion device according to a thirteenth embodiment of the present invention. The photoelectric conversion device shown in FIG. 1 includes a Cr electrode 401, a charge injection blocking layer 402 made of n-type a-Si 1-x Ge x : H having a thickness of about 500 ° for blocking hole injection, and carrier multiplication. To do a-Si 1-x G
e x : H to a-Si 1-y C y : Multiplication region 40 in which the composition of H is changed
3. n-type a-Si for preventing light from entering the multiplication region and for enhancing the internal electric field of the light absorption layer to improve the traveling of carriers.
1-x Ge x: H layer (light-shielding layer) 404, a thickness of about 2μm for generating absorb light and carriers a-Si: H~a-Si 1 -y C y: changing the composition of H Light absorption layer 405, charge injection blocking layer 406 made of p-type a-Si: H having a thickness of about 100 ° for blocking electron injection, and transparent electrode 40 mainly composed of indium oxide.
7 are provided.

【0244】Cr電極401及び透明電極407はEB蒸
着で作成し、電荷注入阻止層402,増倍領域403,
n型a-Si1-xGex:H層404,光吸収層405および電荷
注入阻止層406の非晶質層はプラズマCVD法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
402及びn型a-Si1-xGex:H層404がSiH4,GeH4,PH3,
H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収層40
5がSiH4, CH4,H2、電荷注入阻止層406がSiH4,B2H6,
H2を用いた。
The Cr electrode 401 and the transparent electrode 407 are formed by EB evaporation, and the charge injection blocking layer 402, the multiplication region 403,
The amorphous layers of the n-type a-Si 1-x Ge x : H layer 404, the light absorption layer 405, and the charge injection blocking layer 406 were formed by a plasma CVD method. The source gas for forming the amorphous layer is that the charge injection blocking layer 402 and the n-type a-Si 1-x Ge x : H layer 404 are SiH 4 , GeH 4 , PH 3 ,
H 2 , the multiplication region 403 is SiH 4 , GeH 4 , CH 4 , H 2 , the light absorbing layer 40
5 is SiH 4 , CH 4 , H 2 , the charge injection blocking layer 406 is SiH 4 , B 2 H 6 ,
The H 2 was used.

【0245】増倍領域403は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ200Åの組成
変化層411,412,413の3つの層から成ってい
る。n型a-Si1-xGex:H層404のPH3 のガス流量は電荷
注入阻止層402よりもやや少なくしている。光吸収層
405は原料ガスのうちCH4 のガス流量を連続的に変化
させて形成している。
The multiplication region 403 includes CH 4 and Ge of the source gas.
It is composed of three layers of composition change layers 411, 412, and 413 each having a thickness of 200 ° and a H 4 gas flow rate continuously changed. The gas flow rate of PH 3 in the n-type a-Si 1-x Ge x : H layer 404 is slightly smaller than that in the charge injection blocking layer 402. The light absorption layer 405 is formed by continuously changing the gas flow rate of CH 4 among the source gases.

【0246】図1に示した第13実施例の光電変換装置
のエネルギバンド構造は、理想的には図33及び図34
に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the thirteenth embodiment shown in FIG. 1 is ideally shown in FIGS.
It is assumed that it is as shown in FIG.

【0247】図33は第13実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図34はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
FIG. 33 is an energy band diagram when the photoelectric conversion device of the thirteenth embodiment is in a non-biased state, and FIG. 34 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. is there.

【0248】図33及び図34は、n型a-Si1-xGex:H層
501の禁制帯幅がEg4、a-Si1- xGex:H〜a-Si1-yCy:
H 組成変化層511,512,513の3つの層からな
る増倍領域502の最小禁制帯幅がEg2、増倍領域5
02の最大禁制帯幅がEg3、n型a-Si1-xGex:H層50
3の禁制帯幅がEg5、a-Si:H〜a-Si1-yCy:H 組成変化
層504の最小禁制帯幅がEg1、p型a-Si:H層505
の禁制帯幅がEg0であることを示している。
FIGS. 33 and 34 show that the forbidden band width of the n-type a-Si 1-x Ge x : H layer 501 is Eg4 and a-Si 1- x Ge x : H to a-Si 1-y C y :
H The minimum forbidden band width of the multiplication region 502 composed of three layers of the composition change layers 511, 512, and 513 is Eg2, and the multiplication region 5
02 has a maximum forbidden band width of Eg3 and an n-type a-Si 1-x Ge x : H layer 50
Bandgap of 3 Eg5, a-Si: H~a- Si 1-y C y: minimum forbidden band width of the H composition change layer 504 Eg1, p-type a-Si: H layer 505
Indicates that the forbidden band width is Eg0.

【0249】また、図33において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図34を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
In FIG. 33, there are energy discontinuities at both the conduction band edge and the valence band edge. However, in the state where the bias voltage is applied, the direction in which the carrier travels can be seen from FIG. Has almost no barrier due to energy discontinuity and does not hinder the traveling properties of carriers.

【0250】ここで作成した組成変化層511,51
2,513のうちの最大禁制帯幅Eg3を与える層はC
組成比yが約0.4 のa-Si1-yCy:H であり、Eg3は約2.
3eV であった。a-Si:H〜a-Si1-yCy:H 組成変化層504
の最大禁制帯幅を与える層もa-Si1-yCy:H であった。
The composition change layers 511, 51 prepared here
The layer giving the maximum bandgap Eg3 of 2,513 is C
A-Si 1-y C y : H with a composition ratio y of about 0.4, and Eg3 of about 2.
3 eV. a-Si: H to a-Si 1-y C y : H composition change layer 504
The layer giving the maximum forbidden band width was also a-Si 1-y C y : H.

【0251】また、a-Si1-xGex:H層501及び503の
Ge組成比xは約0.6 であり、禁制帯幅Eg4は約1.3eV
であった。組成変化層511,512,513のうちの
最小禁制帯幅Eg2を与える層もa-Si1-xGex:H層であ
り、Eg2も約1.3eV であった。a-Si:H〜a-Si1-yCy:H
組成変化層504の最小禁制帯幅Eg1を与える層はa-
Si:Hであり、Eg1は約1.8eV であった。p型a-Si:H層
505の禁制帯幅Eg0も約1.8eV であった。
The a-Si 1-x Ge x : H layers 501 and 503
The Ge composition ratio x is about 0.6, and the forbidden band width Eg4 is about 1.3 eV
Met. The layer giving the minimum forbidden band width Eg2 among the composition change layers 511, 512, and 513 was also an a-Si 1-x Ge x : H layer, and Eg2 was about 1.3 eV. a-Si: H〜a-Si 1-y C y : H
The layer giving the minimum forbidden band width Eg1 of the composition change layer 504 is a-
Si: H and Eg1 was about 1.8 eV. The forbidden band width Eg0 of the p-type a-Si: H layer 505 was also about 1.8 eV.

【0252】さらに光吸収層504の光吸収係数は波長
700 nmの光に対して約6×103cm- 1 、波長350 nmの光
に対して約3×104cm-1 以上であり、可視部光から紫
外部光の吸収が十分に行えている。
The light absorption coefficient of the light absorption layer 504 is the wavelength
Against 700 nm light about 6 × 10 3 cm - 1, is about 3 × 10 4 cm -1 or more for the wavelength 350 nm of the light absorption of the ultraviolet light from the visible portion of light is sufficiently performed I have.

【0253】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長700nm以下の可視
部から紫外部の光に対して、波長を変化させても増倍率
の変化はなかった。さらに暗時のリーク電流は10Vの
バイアス印加時に約1nA/cm2以下と低かった。さらにま
た光応答速度は増倍層502のないpin型光電変換装
置と同等であり、高速であった。 (実施例14) 以下、図35及び図36を用いて本発明の第14実施例
について説明する。
The multiplication factor of this device was about 10 times or more when a bias of 10 V was applied. In addition, there was no change in the multiplication factor even when the wavelength was changed for visible to ultraviolet light having a wavelength of 700 nm or less. Furthermore, the leakage current in the dark was as low as about 1 nA / cm 2 or less when a bias of 10 V was applied. Furthermore, the optical response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 502, and was high. Embodiment 14 Hereinafter, a fourteenth embodiment of the present invention will be described with reference to FIGS.

【0254】図35及び図36は本発明の第14実施例
の理想的に想定されるエネルギバンド構造図である。
FIG. 35 and FIG. 36 are energy band structure diagrams assumed ideally in the fourteenth embodiment of the present invention.

【0255】図35は第14実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図36はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
FIG. 35 is an energy band diagram when the photoelectric conversion device of the fourteenth embodiment is in a non-biased state, and FIG. 36 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. is there.

【0256】図35に図示するエネルギ帯図の光電変換
装置は、禁制帯幅Eg4′のn型a-Si1-yCy:H 層601
であることと、光吸収層604のa-Si:H組成の領域が図
33よりも広いことと、禁制帯幅Eg5′のn型a-Si
1-yCy:H 層(遮光層)603であること以外は、実施例
13の光電変換装置と同じであり、a-Si1-xGex:H〜a-Si
1-yCy:H 組成変化層611,612,613の3層から
なる増倍領域602の最小禁制帯幅がEg2、最大禁制
帯幅がEg3、a-Si:H〜a-Si1-yCy:H 層604の最小禁
制帯幅がEg1、p型a-Si:H層605の禁制帯幅がEg
0であることを示している。
The photoelectric conversion device shown in the energy band diagram shown in FIG. 35 has an n-type a-Si 1 -yC y : H layer 601 having a forbidden band width Eg 4 ′.
33, that the region of the a-Si: H composition of the light absorbing layer 604 is wider than that of FIG. 33, and that the n-type a-Si having the forbidden band width Eg5 ′.
Except for being a 1-y C y : H layer (light-shielding layer) 603, it is the same as the photoelectric conversion device of Example 13, and a-Si 1-x Ge x : H to a-Si
1-y C y : H The minimum bandgap of the multiplication region 602 composed of three layers of the composition change layers 611, 612, and 613 is Eg2, the maximum bandgap is Eg3, and a-Si: H to a-Si 1- y C y : The minimum band gap of the H layer 604 is Eg1, and the band gap of the p-type a-Si: H layer 605 is Eg.
0 is shown.

【0257】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長700nm以下の光
に対して波長を変化させても増倍率の変化はなかった。
さらに暗時のリーク電流は10Vのバイアス印加時に約
1nA/cm2以下と低かった。さらにまた光応答速度は増倍
層602のないpin型光電変換装置と同等であり、高
速であった。 (実施例15) 本実施例は、実施例13に示した光電変換装置を、実施
例3に示した走査回路,読出し回路上に積層した実施例
である。
The multiplication factor of this device was about 10 times or more when a bias of 10 V was applied. Further, even if the wavelength was changed for light having a wavelength of 700 nm or less, there was no change in the multiplication factor.
Furthermore, the leakage current in the dark was as low as about 1 nA / cm 2 or less when a bias of 10 V was applied. Furthermore, the light response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 602, and was high. (Embodiment 15) This embodiment is an embodiment in which the photoelectric conversion device shown in Embodiment 13 is stacked on the scanning circuit and the readout circuit shown in Embodiment 3.

【0258】図19は本発明の実施例の受光部付近の概
略的断面図、図20は一画素の等価回路図、図21は本
装置全体の等価回路およびブロック回路図である。
FIG. 19 is a schematic sectional view of the vicinity of the light receiving section according to the embodiment of the present invention, FIG. 20 is an equivalent circuit diagram of one pixel, and FIG. 21 is an equivalent circuit and block circuit diagram of the entire device.

【0259】実施例3と同様にしてトランジスタを有す
る下地回路基体を形成した。
In the same manner as in Example 3, a base circuit substrate having a transistor was formed.

【0260】続いて、a-Si1-xGex:H〜a-Si1-yCy:H の組
成変化層721,722,723を形成して増倍領域7
13を構成した。次にn型a-Si1-xGex:H層714を形成
して画素ごとに分離し、光吸収層a-Si:H〜a-Si1-yCy:H
組成変化層715を形成し、p型a-Si:H層716を形成
し、センサにバイアス電圧を印加するための透明電極7
17を形成した。
Subsequently, the composition change layers 721, 722, and 723 of a-Si 1-x Ge x : H to a-Si 1-y C y : H are formed to form the multiplication region 7
13 were constructed. Next, an n-type a-Si 1-x Ge x : H layer 714 is formed and separated for each pixel, and the light absorption layers a-Si: H to a-Si 1-y C y : H
A composition change layer 715 is formed, a p-type a-Si: H layer 716 is formed, and a transparent electrode 7 for applying a bias voltage to the sensor is formed.
17 was formed.

【0261】また、コレクタ電極718が基板701の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図20のように、結晶シリコンで構成され
るバイポーラトランジスタ731のベースに、pチャン
ネルMOSトランジスタ732とキャパシタ733及び
実施例13と同様の光電変換装置734が接続され、ベ
ースに電位を与えるための端子735と、pチャンネル
MOSトランジスタ732およびキャパシタ733を駆
動するための端子736と、センサ電極737と、エミ
ッタ電極738、コレクタ電極739とで表わされる。
The collector electrode 718 is ohmically connected to the back surface of the substrate 701. Therefore, as shown in FIG. 20, in the equivalent circuit of one pixel, a p-channel MOS transistor 732, a capacitor 733, and a photoelectric conversion device 734 similar to the thirteenth embodiment are connected to the base of a bipolar transistor 731 made of crystalline silicon. A terminal 735 for applying a potential to the base, a terminal 736 for driving the p-channel MOS transistor 732 and the capacitor 733, a sensor electrode 737, an emitter electrode 738, and a collector electrode 739 are represented.

【0262】図21は図19及び図20で示した一画素
セル740を3×3の2次元マトリックス配置した回路
構成図である。
FIG. 21 is a circuit diagram in which one pixel cell 740 shown in FIGS. 19 and 20 is arranged in a 3 × 3 two-dimensional matrix.

【0263】なお、動作は実施例3と同様なので動作説
明は省略する。
Since the operation is the same as that of the third embodiment, the description of the operation is omitted.

【0264】本実施例の光電変換装置によれば、Eg1
なる禁制帯幅を有し光を吸収する光吸収層と、Eg5な
る禁制帯幅のn導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層してなる層を、電荷注入阻止層間に狭持するよう
にすることで、光吸収層と増倍層間におかれたn導電型
層が、逆バイアス層としての働きを有するため、光吸収
層で生じたキャリアは円滑に輸送され、更に前記光吸収
層の禁制帯幅Eg1が、光吸収層上の積層された一方の
電荷注入阻止層側より連続的に大きくなるように変化
し、前記n導電型層と近接した光吸収層の禁制帯幅Eg
1がn導電型層の禁制帯幅Eg5以上であるようにする
ことにより、光吸収層、増倍層のバンド不整合及びそれ
により生ずる種々の問題が解消され、界面準位の生成等
による光吸収層にてキャリアの走行性に対する障害等か
ら生ずる高速応答性の低下を防止することができ、増倍
層を持たないホトダイオードと同様の高速応答性が得ら
れると同時に、光吸収層の禁制帯幅Eg1を特に可視部
光から紫外部光に対応する禁制帯幅にすることで、可視
部光から紫外部光に高感度をもたせることができる。
According to the photoelectric conversion device of this embodiment, Eg1
A light absorbing layer having a forbidden band width and absorbing light; an n-conductivity type layer having a forbidden band width of Eg5; a minimum forbidden band width Eg2 for multiplying carriers generated by absorbing light; Eg3
A layer having a step-back structure in which the forbidden band width changes continuously or a multiplying layer formed by laminating a plurality of layers is sandwiched between the charge injection blocking layers. Since the n-conductivity type layer interposed between the light absorbing layer and the multiplication layer has a function as a reverse bias layer, carriers generated in the light absorbing layer are smoothly transported, and furthermore, the forbidden band of the light absorbing layer. The width Eg1 changes so as to be continuously larger than one of the stacked charge injection blocking layers on the light absorbing layer, and the forbidden band width Eg of the light absorbing layer adjacent to the n-conductivity type layer is changed.
By setting 1 to be equal to or larger than the forbidden band width Eg5 of the n-conductivity type layer, band mismatch between the light absorption layer and the multiplication layer and various problems caused by the band gap can be solved, and light due to generation of interface states can be solved. In the absorption layer, it is possible to prevent a decrease in high-speed responsiveness caused by obstacles to the traveling property of carriers, and to obtain high-speed responsiveness similar to a photodiode having no multiplication layer, and at the same time, to forbid the band gap of the light absorption layer. By setting the width Eg1 to be a forbidden band width particularly corresponding to visible light to ultraviolet light, high sensitivity can be provided from visible light to ultraviolet light.

【0265】またn導電型層の禁制帯幅Eg5が狭い禁
制帯幅のときは、増倍層への光の入射が低減されるので
増倍層への光入射による増倍率の変動を低減することが
できる。
When the forbidden band width Eg5 of the n-conductivity type layer is a narrow forbidden band width, the incidence of light on the multiplication layer is reduced, so that the fluctuation of the multiplication factor due to the light incidence on the multiplication layer is reduced. be able to.

【0266】また、ステップバック構造の層数を選択す
ることで、増倍率が2以上得られ、且つ低雑音とするこ
とができた。
Also, by selecting the number of layers of the step-back structure, a multiplication factor of 2 or more was obtained and low noise was obtained.

【0267】また、本発明の光電変換装置の光吸収層、
n導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
で、禁制帯幅の容易な制御性及び低温積層が可能とな
り、積層により生ずる種々の問題を解消することができ
た。 (実施例16) 以下、図1及び図37及び図38を用いて本発明の第1
6実施例について説明する。
Further, the light absorbing layer of the photoelectric conversion device of the present invention,
The non-monocrystalline material containing at least Si atoms constitutes the n-conductivity-type layer, the multiplication layer, the charge injection blocking layer, and other components, enabling easy control of the forbidden band width and low-temperature lamination. The various problems caused by the above can be solved. Embodiment 16 Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1, 37, and 38.
Six embodiments will be described.

【0268】図1は、本発明の光電変換装置の第16実
施例を示す概略的縦断面構造図である。図1に図示する
光電変換装置は、Cr電極401、正孔注入を阻止するた
めの厚さ約500Åのn型a-Si1-xGex:Hからなる電荷注
入阻止層402、キャリア増倍を行うためのa-Si1-xG
ex:H〜a-Si1-yCy:H の組成を変化させた増倍領域40
3、増倍領域に光が侵入するのを防ぎ且つ光吸収層の内
部電界を強めキャリアの走行をよくするためのn型a-Si
1-xGex:H層(遮光層)404、光を吸収しキャリアを発
生させるための厚さ約1μm のa-Si:H〜a-Si1-xGex:Hの
組成を変化させた光吸収層405、電子注入を阻止する
ための厚さ約100Åのp 型a-Si:Hからなる電荷注入阻
止層406、酸化インジウムを主体とした透明電極40
7とを有している。
FIG. 1 is a schematic vertical sectional view showing a sixteenth embodiment of the photoelectric conversion device of the present invention. The photoelectric conversion device shown in FIG. 1 includes a Cr electrode 401, a charge injection blocking layer 402 made of n-type a-Si 1-x Ge x : H having a thickness of about 500 ° for blocking hole injection, and carrier multiplication. To do a-Si 1-x G
e x : H to a-Si 1-y C y : Multiplication region 40 in which the composition of H is changed
3. n-type a-Si for preventing light from entering the multiplication region and for enhancing the internal electric field of the light absorption layer to improve the traveling of carriers.
1-x Ge x : H layer (light-shielding layer) 404, which changes the composition of a-Si: H to a-Si 1-x Ge x : H having a thickness of about 1 μm for absorbing light and generating carriers. Light absorption layer 405, charge injection blocking layer 406 made of p-type a-Si: H having a thickness of about 100 ° for blocking electron injection, and transparent electrode 40 mainly composed of indium oxide.
7 are provided.

【0269】Cr電極401及び透明電極407はEB蒸
着で作成し、電荷注入阻止層402,増倍領域403,
n型a-Si1-xGex:H層404,光吸収層405および電荷
注入阻止層406の非晶質層はプラズマCVD法で作成
した。非晶質層作成の際の原料ガスは、電荷注入阻止層
402及びn型a-Si1-xGex:H層404にはSiH4,GeH4,PH
3,H2、増倍領域403にはSiH4,GeH4,CH4,H2、光吸収層
405にはSiH4, GeH4,H2 、電荷注入阻止層406には
SiH4,B2H6,H2を用いた。
The Cr electrode 401 and the transparent electrode 407 are formed by EB evaporation, and the charge injection blocking layer 402, the multiplication region 403,
The amorphous layers of the n-type a-Si 1-x Ge x : H layer 404, the light absorption layer 405, and the charge injection blocking layer 406 were formed by a plasma CVD method. The source gas for forming the amorphous layer is SiH 4 , GeH 4 , PH for the charge injection blocking layer 402 and the n-type a-Si 1-x Ge x : H layer 404.
3, H 2, SiH 4, GeH 4, CH 4, H 2 in the multiplication region 403, SiH 4, GeH 4, H 2 for the light-absorbing layer 405, the charge injection blocking layer 406
SiH 4 , B 2 H 6 and H 2 were used.

【0270】増倍領域403は原料ガスのうちCH4 とGe
H4のガス流量を連続的に変化させた厚さ200Åの組成
変化層411,412,413の3つの層から成ってい
る。n型a-Si1-xGex:H層404のPH3 のガス流量は電荷
注入阻止層402よりもやや少なくしている。光吸収層
405は原料ガスのうちGeH4のガス流量を連続的に変化
させて形成している。
The multiplication region 403 is composed of CH 4 and Ge of the source gas.
It is composed of three layers of composition change layers 411, 412, and 413 each having a thickness of 200 ° and a H 4 gas flow rate continuously changed. The gas flow rate of PH 3 in the n-type a-Si 1-x Ge x : H layer 404 is slightly smaller than that in the charge injection blocking layer 402. The light absorbing layer 405 is formed by continuously changing the gas flow rate of GeH 4 among the source gases.

【0271】図1に示した第16実施例の光電変換装置
のエネルギバンド構造は、理想的には図37及び図38
に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the sixteenth embodiment shown in FIG. 1 is ideally shown in FIGS.
It is assumed that it is as shown in FIG.

【0272】図37は第16実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図38はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
FIG. 37 is an energy band diagram when the photoelectric conversion device of the sixteenth embodiment is in a non-biased state, and FIG. 38 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. is there.

【0273】図37及び図38は、n型a-Si1-xGex:H層
501の禁制帯幅がEg4、a-Si1- xGex:H〜a-Si1-yCy:
H 組成変化層511,512,513の3つの層からな
る増倍領域502の最小禁制帯幅がEg2、増倍領域5
02の最大禁制帯幅がEg3、n型a-Si1-xGex:H層50
3の禁制帯幅がEg5、a-Si:H〜a-Si1-xGex:H層504
の最大禁制帯幅がEg1、p型a-Si:H層505の禁制帯
幅がEg0であることを示している。
FIGS. 37 and 38 show that the forbidden band width of the n-type a-Si 1-x Ge x : H layer 501 is Eg4 and a-Si 1- x Ge x : H to a-Si 1-y C y :
H The minimum forbidden band width of the multiplication region 502 composed of three layers of the composition change layers 511, 512, and 513 is Eg2, and the multiplication region 5
02 has a maximum forbidden band width of Eg3 and an n-type a-Si 1-x Ge x : H layer 50
Bandgap of 3 Eg5, a-Si: H~a- Si 1-x Ge x: H layer 504
Indicates that the maximum forbidden band width is Eg1, and the forbidden band width of the p-type a-Si: H layer 505 is Eg0.

【0274】また、図37において、伝導帯端、価電子
帯端ともにエネルギの不連続点があるが、バイアス電圧
が印加された状態では、図38を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
In FIG. 37, there are energy discontinuities at both the conduction band edge and the valence band edge. In the state where the bias voltage is applied, as shown in FIG. Has almost no barrier due to energy discontinuity and does not hinder the traveling properties of carriers.

【0275】ここで作成した組成変化層511,51
2,513のうちの最大禁制帯幅Eg3を与える層はC
組成比yが約0.4 のa-Si1-yCy:H であり、Eg3は約2.
3eV であった。
The composition change layers 511, 51 prepared here
The layer giving the maximum bandgap Eg3 of 2,513 is C
A-Si 1-y C y : H with a composition ratio y of about 0.4, and Eg3 of about 2.
3 eV.

【0276】また、a-Si1-xGex:H層501及び503の
Ge組成比xは約0.6 であり、禁制帯幅Eg4は約1.3eV
であった。組成変化層511,512,513のうちの
最小禁制帯幅Eg2を与える層もa-Si1-xGex:H層であ
り、Eg2も約1.3eV であった。a-Si:H〜a-Si1-xGex:H
層504の最大禁制帯幅Eg1を与える層はa-Si:Hであ
り、Eg1は約1.8eV であった。p型a-Si:H層505の
禁制帯幅Eg0も約1.8eV であった。
The a-Si 1-x Ge x : H layers 501 and 503
The Ge composition ratio x is about 0.6, and the forbidden band width Eg4 is about 1.3 eV
Met. The layer giving the minimum forbidden band width Eg2 among the composition change layers 511, 512, and 513 was also an a-Si 1-x Ge x : H layer, and Eg2 was about 1.3 eV. a-Si: H〜a-Si 1-x Ge x : H
The layer giving the maximum bandgap Eg1 of the layer 504 was a-Si: H, and Eg1 was about 1.8 eV. The forbidden band width Eg0 of the p-type a-Si: H layer 505 was also about 1.8 eV.

【0277】さらに光吸収層504の光吸収係数は波長
400 nmの光に対して約1×105cm- 1 以上、波長1000nm
の光に対して約2×104cm-1 以上であり、赤外部光,
可視部光,紫外部光にわたって光の吸収が十分に行えて
いた。
The light absorption coefficient of the light absorption layer 504 is the wavelength
About 1 × 10 relative to 400 nm of the light 5 cm - 1 or more, wavelength 1000nm
About 2 × 10 4 cm −1 or more with respect to infrared light,
Light was sufficiently absorbed over visible light and ultraviolet light.

【0278】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長1000nm以下の光に対
して、波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
502のないpin型光電変換装置と同等であり、高速
であった。 (実施例17) 以下、図39及び図40を用いて本発明の第17実施例
について説明する。
The multiplication factor of this device was about 10 times or more when a bias of 10 V was applied. Also, for light having a wavelength of 1000 nm or less, there was no change in the gain even when the wavelength was changed. Furthermore, the leakage current in darkness is about 1 when a bias of 10 V is applied.
It was as low as nA / cm 2 or less. Furthermore, the optical response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 502, and was high. Embodiment 17 Hereinafter, a seventeenth embodiment of the present invention will be described with reference to FIGS.

【0279】図39及び図40は本発明の第17実施例
の理想的に想定されるエネルギバンド構造図である。
FIGS. 39 and 40 are ideally assumed energy band structures of the seventeenth embodiment of the present invention.

【0280】図39は第17実施例の光電変換装置が無
バイアス状態にあるときのエネルギ帯図、図40はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。
FIG. 39 is an energy band diagram when the photoelectric conversion device of the seventeenth embodiment is in an unbiased state, and FIG. 40 is an energy band diagram when a bias is applied to perform a carrier multiplying operation. is there.

【0281】図39に示す光電変換装置は、禁制帯幅E
g4′のワイドギャップn型a-Si1- yCy:H 層601であ
ることと、光吸収層604のa-Si:H組成の領域が図37
の光電変換装置よりも広いこと以外は、図37と同じで
ある。各層の禁制帯幅は、a-Si1-xGex:H〜a-Si1-yCy:H
組成変化層611,612,613の3層からなる増倍
領域602の最小禁制帯幅がEg2、最大禁制帯幅がE
g3、n型a-Si1-xGex:H層603の禁制帯幅がEg5、
a-Si:H〜a-Si1-xGex:H層604の最大禁制帯幅がEg
1、p型a-Si:H層605の禁制帯幅がEg0であること
を示している。
The photoelectric conversion device shown in FIG.
wide-gap n-type a-Si 1- y C y of g4 ': and it is H layer 601, the light absorbing layer 604 a-Si: area of H composition 37
37 except that it is wider than the photoelectric conversion device of FIG. The forbidden band width of each layer is a-Si 1-x Ge x : H to a-Si 1-y C y : H
The multiplication region 602 composed of three layers of the composition change layers 611, 612, and 613 has a minimum forbidden band width of Eg2 and a maximum forbidden band width of E.
g3, the forbidden band width of the n-type a-Si 1-x Ge x : H layer 603 is Eg5,
a-Si: H~a-Si 1 -x Ge x: maximum forbidden band width of the H layer 604 is Eg
1, indicating that the forbidden band width of the p-type a-Si: H layer 605 is Eg0.

【0282】本装置の増倍率は10Vのバイアス印加時
に約10倍以上あった。また、波長1000nm以下の光に
対して波長を変化させても増倍率の変化はなかった。さ
らに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。さらにまた光応答速度は増倍層
602のないpin型光電変換装置と同等であり、高速
であった。 (実施例18) 本実施例は、実施例16に示した光電変換装置を実施例
3に示した走査回路,読出し回路上に積層した実施例で
ある。
The multiplication factor of this apparatus was about 10 times or more when a bias of 10 V was applied. Further, even if the wavelength was changed for light having a wavelength of 1000 nm or less, there was no change in the multiplication factor. Furthermore, the leakage current in darkness is about 1 when a bias of 10 V is applied.
It was as low as nA / cm 2 or less. Furthermore, the light response speed was equivalent to that of the pin-type photoelectric conversion device without the multiplication layer 602, and was high. (Embodiment 18) This embodiment is an embodiment in which the photoelectric conversion device shown in Embodiment 16 is stacked on the scanning circuit and the readout circuit shown in Embodiment 3.

【0283】図19は本発明の実施例の受光部付近の概
略的断面図、図20は一画素の等価回路図、図21は本
装置全体の等価回路およびブロック回路図である。
FIG. 19 is a schematic sectional view of the vicinity of the light receiving section according to the embodiment of the present invention, FIG. 20 is an equivalent circuit diagram of one pixel, and FIG. 21 is an equivalent circuit and block circuit diagram of the entire device.

【0284】まず、実施例3と同様にしてトランジスタ
を有する下地回路基体を形成した。続いて、a-Si1-XG
eX:H〜a-Si1-yCy:H の組成変化層721,722,72
3を形成して増倍領域713を構成した。次にn型a-Si
1-XGeX:H層714を形成して画素ごとに分離し、光吸収
層a-Si:H〜a-Si1-XGeX:H組成変化層715を形成し、p
型a-Si:H層716を形成し、センサにバイアス電圧を印
加するための透明電極717を形成した。
First, a base circuit substrate having a transistor was formed in the same manner as in Example 3. Then, a-Si 1-X G
e X : H to a-Si 1-y C y : H composition change layers 721, 722, 72
3 to form a multiplication region 713. Next, n-type a-Si
A 1-X Ge X : H layer 714 is formed and separated for each pixel, and a light absorption layer a-Si: H to a-Si 1-X Ge X : H composition change layer 715 is formed.
A mold a-Si: H layer 716 was formed, and a transparent electrode 717 for applying a bias voltage to the sensor was formed.

【0285】また、コレクタ電極718が基板701の
裏面にオーミック接続されている。したがって、一画素
の等価回路は図20のように、結晶シリコンで構成され
るバイポーラトランジスタ731のベースに、pチャン
ネルMOSトランジスタ732とキャパシタ733及び
実施例1と同様の光電変換装置734が接続され、ベー
スに電位を与えるための端子735と、pチャンネルM
OSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッ
タ電極738、コレクタ電極739とで表わされる。
A collector electrode 718 is ohmically connected to the back surface of the substrate 701. Therefore, in the equivalent circuit of one pixel, as shown in FIG. 20, a p-channel MOS transistor 732, a capacitor 733, and a photoelectric conversion device 734 similar to the first embodiment are connected to the base of a bipolar transistor 731 made of crystalline silicon. A terminal 735 for applying a potential to the base;
A terminal 736 for driving the OS transistor 732 and the capacitor 733, a sensor electrode 737, an emitter electrode 738, and a collector electrode 739 are provided.

【0286】図21は図19及び図20で示した一画素
セル740を3×3の2次元マトリックス配置した回路
構成である。
FIG. 21 shows a circuit configuration in which one pixel cell 740 shown in FIGS. 19 and 20 is arranged in a 3 × 3 two-dimensional matrix.

【0287】なお、動作は実施例3と同様なので動作説
明は省略する。
Since the operation is the same as that of the third embodiment, the description of the operation is omitted.

【0288】本実施例の光電変換装置によれば、Eg1
なる禁制帯幅を有し光を吸収する光吸収層と、Eg5な
る禁制帯幅のn導電型層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3
なる禁制帯幅が連続的に変化したステップバック構造を
有する層を一層或いは複数層積層してなる増倍層とを順
次積層してなる層を、電荷注入阻止層間に狭持するよう
にすることで、光吸収層と増倍層間におかれたn導電型
層(遮光層)が、逆バイアス層としての働きを有し又キ
ャリアの輸送方向に光吸収層の禁制帯幅が変化している
ため、光吸収層で生じたキャリアは円滑に増倍層へ輸送
され、更に前記光吸収層の禁制帯幅Eg1が光吸収層上
に積層された一方の電荷注入阻止層側から連続的に小さ
くなるように変化し、前記n導電型層(遮光層)と近接
した光吸収層の禁制帯幅Eg1が、n導電型層の禁制帯
幅Eg5と略等しくなるように構成されていることよ
り、光吸収層、増倍層のバンド不整合及びそれにより生
ずる種々の問題が解消され、界面準位の生成等による光
吸収層にてキャリアの走行性に対する障害等から生ずる
高速応答性の低下を防止することができ、増倍層を持た
ないホトダイオードと同様の高速応答性が得られると同
時に、光吸収層の禁制帯幅Eg1を特に赤外部光から紫
外部光に対応する禁制帯幅にすることで、赤外部光から
紫外部光に高感度をもたせることができた。
According to the photoelectric conversion device of this embodiment, Eg1
A light absorbing layer having a forbidden band width and absorbing light; an n-conductivity type layer having a forbidden band width of Eg5; a minimum forbidden band width Eg2 for multiplying carriers generated by absorbing light; Eg3
A layer having a step-back structure in which the forbidden band width changes continuously or a multiplying layer formed by laminating a plurality of layers is sandwiched between the charge injection blocking layers. The n-conductivity type layer (light-shielding layer) between the light absorbing layer and the multiplication layer functions as a reverse bias layer, and the band gap of the light absorbing layer changes in the carrier transport direction. Therefore, the carriers generated in the light absorption layer are smoothly transported to the multiplication layer, and the forbidden band width Eg1 of the light absorption layer is continuously reduced from one of the charge injection blocking layers stacked on the light absorption layer. And the forbidden band width Eg1 of the light absorption layer adjacent to the n-conductivity type layer (light shielding layer) is substantially equal to the forbidden band width Eg5 of the n-conductivity type layer. The band mismatch of the light absorption layer and the multiplication layer and the various problems caused by them are solved. As a result, it is possible to prevent a decrease in the high-speed responsiveness caused by obstacles to the traveling properties of carriers in the light absorbing layer due to the generation of interface states, etc., and obtain the same high-speed responsiveness as a photodiode having no multiplication layer. At the same time, by setting the forbidden band width Eg1 of the light-absorbing layer to a forbidden band width particularly corresponding to infrared light to ultraviolet light, high sensitivity was obtained from infrared light to ultraviolet light.

【0289】またn導電型層(遮光層)を光吸収層と増
倍層との間に設けたため、増倍層への光の入射が低減さ
れるので増倍率の変動を低減することができた。
Further, since the n-conductivity type layer (light-shielding layer) is provided between the light absorbing layer and the multiplication layer, the incidence of light on the multiplication layer is reduced, so that the fluctuation of the multiplication factor can be reduced. Was.

【0290】また、本発明の光電変換装置の光吸収層、
n導電型層、増倍層、電荷注入阻止層等の構成要素を少
なくともSi原子を含む非単結晶性材料から構成すること
により、禁制帯幅の容易な制御性及び低温積層が可能と
なり、積層により生ずる種々の問題を解消することがで
きた。 (実施例19) 遮光層をグラファイトで形成した光電変換装置を形成し
た。
The light absorbing layer of the photoelectric conversion device of the present invention,
The non-single-crystalline material containing at least Si atoms constitutes the n-conductivity type layer, the multiplication layer, the charge injection blocking layer, and other components, enabling easy control of the forbidden band width and low-temperature lamination. The various problems caused by the above can be solved. (Example 19) A photoelectric conversion device in which a light shielding layer was formed of graphite was formed.

【0291】本実施例における光電変換装置は図1の概
略的縦断面構造図に示すように、Cr−Ag合金電極4
01、該電極から正孔注入を阻止するための厚さ約50
0Åのn型a−Si0.55Ge0.45:Hからなる電荷注入
阻止層402、キャリア増倍を行なうためのa−Si
1-x Gex :H〜a−Si1-y y :Hの組成を変化さ
せた増倍領域403、該増倍領域に光が侵入するのを防
ぐグラファイトからなる遮光層404、光を吸収し、キ
ャリアを発生させるためのa−Si:H光吸収層40
5、厚さ約100ÅのP型a−Si:Hからなる電荷注
入阻止層406、酸化インジウム及び酸化スズからなる
透明電極407を有している。
As shown in the schematic vertical sectional view of FIG. 1, the photoelectric conversion device of this embodiment has a Cr—Ag alloy electrode 4
01, a thickness of about 50 to prevent hole injection from the electrode
0 ° n-type a-Si 0.55 Ge 0.45 : H charge injection blocking layer 402 made of a-Si for carrier multiplication
1-x Ge x: H~a- Si 1-y C y: multiplication region 403 and the composition of the H is changed, the light-shielding layer 404 where light in the bulking multiplication region consists of graphite prevented from entering the light A-Si: H light absorbing layer 40 for absorbing and generating carriers
5, a charge injection blocking layer 406 made of P-type a-Si: H having a thickness of about 100 ° and a transparent electrode 407 made of indium oxide and tin oxide.

【0292】石英ガラスの下地材料上に通常のEB蒸着
法により、Cr−Ag合金電極401を厚さ約1.1μ
m 形成し、その上に通常のプラズマCVD法により原料
ガスとしてSiH4 、GeH4 、PH3、H2 を用いて
厚さ約500Åの電荷注入阻止層402を形成した。
A Cr—Ag alloy electrode 401 having a thickness of about 1.1 μm was formed on a quartz glass base material by a normal EB evaporation method.
m, and a charge injection blocking layer 402 having a thickness of about 500 ° was formed thereon by a normal plasma CVD method using SiH 4 , GeH 4 , PH 3 , and H 2 as source gases.

【0293】続いて、増倍領域403をプラズマCVD
法を用いて原料ガス(SiH4 、CH4 、GeH4 、H
2 )のうちCH4 とGeH4 とのガス流量を連続的に変
化させ最大禁制帯幅2.8eVのa−Si1-y y :H
と最小禁制帯幅1.4eVのa−Si1-x Gex :Hか
らなる組成変化層411、412、413のおのおのの
層厚が190Åの3つの層で形成した。
Subsequently, the multiplication region 403 is formed by plasma CVD.
Source gas (SiH 4 , CH 4 , GeH 4 , H
In a ), a-Si 1-y C y : H having a maximum forbidden band width of 2.8 eV by continuously changing the gas flow rates of CH 4 and GeH 4.
And the composition change layers 411, 412, and 413 made of a-Si 1-x Ge x : H having a minimum forbidden band width of 1.4 eV and three layers each having a thickness of 190 °.

【0294】こうして形成した増倍領域403上にスパ
ッタ法を用いて層厚約3500Åの多結晶グラファイト
からなる遮光層404を形成した。続いて該遮光層上に
プラズマCVD法を用いて、原料ガスとしてSiH4
びH2 を用いて層厚約1μm の光吸収層405及び原料
ガスとしてSiH4 、B2 6 及びH2 を用いて層厚約
100Åの電荷注入阻止層406をそれぞれ形成した。
該電荷注入阻止層406上にEB蒸着法にてIn2 3
及びSnO2 を含む透明電極407を形成した。
A light-shielding layer 404 made of polycrystalline graphite having a thickness of about 3500 ° was formed on the multiplication region 403 thus formed by sputtering. Subsequently, the light-absorbing layer 405 having a thickness of about 1 μm was formed on the light-shielding layer by plasma CVD using SiH 4 and H 2 as source gases, and SiH 4 , B 2 H 6 and H 2 were used as source gases. Thus, a charge injection blocking layer 406 having a thickness of about 100 ° was formed.
In 2 O 3 is deposited on the charge injection blocking layer 406 by EB evaporation.
And a transparent electrode 407 containing SnO 2 .

【0295】こうして形成した本実施例の光電変換装置
は12Vのバイアス印加時に約11倍の増倍率を有し、
可視光全域にわたって増倍率の変化もなく高感度であっ
た。また、暗時のリーク電流は12Vのバイアス印加時
に約1.1nA/cm2 以下と低かった。
The photoelectric conversion device of this embodiment thus formed has a multiplication factor of about 11 when a bias of 12 V is applied,
The sensitivity was high without any change in the multiplication factor over the entire visible light range. The leakage current in the dark was as low as about 1.1 nA / cm 2 or less when a bias of 12 V was applied.

【0296】さらにまた、光応答速度は増倍層のないp
in型の光電変換装置と同等であり、高速動作してい
た。
Further, the photoresponse speed is p
It was equivalent to an in-type photoelectric conversion device and operated at high speed.

【0297】[0297]

【発明の効果】以上詳細に説明したように、本発明の光
電変換装置によれば、増倍層とは独立した光吸収層を遮
光層を介して前記増倍層上に設けているため、従来の光
電変換装置の特性不安定化の原因であった増倍層中への
入射光の侵入による増倍率の変動を少なくすることがで
きる。
As described above in detail, according to the photoelectric conversion device of the present invention, the light absorption layer independent of the multiplication layer is provided on the multiplication layer via the light shielding layer. Variations in the multiplication factor due to intrusion of incident light into the multiplication layer, which has caused the characteristics of the conventional photoelectric conversion device to be unstable, can be reduced.

【0298】また、本発明の光電変換装置によれば、増
倍層は、その最大禁制帯幅Eg3と最小禁制帯幅Eg2
との差の伝導帯エネルギ段差であるΔEcが大きいステ
ップバック構造層で電子増倍され、低雑音でかつ、充分
な増倍率をとることができる。
According to the photoelectric conversion device of the present invention, the multiplication layer has a maximum forbidden band width Eg3 and a minimum forbidden band width Eg2.
ΔEc, which is a difference in conduction band energy, is multiplied by electrons in the step-back structure layer, and low noise and a sufficient multiplication factor can be obtained.

【0299】また、本発明の光電変換装置によれば、比
較的低温で成膜可能な成膜方法、例えばプラズマCVD
法等で、低温(例えば、200〜300℃)かつ大面積
基板に容易に作成され、また禁制帯幅の制御も組成変調
等が容易にできるため、ステップバック構造の増倍層も
比較的容易にできるだけでなく、熱等による原子の熱拡
散等が抑制され、比較的確かなステップバック構造が、
できる等、多層に積層する上での問題を低減することが
できる。
Also, according to the photoelectric conversion device of the present invention, a film forming method capable of forming a film at a relatively low temperature, for example, a plasma CVD method
It can be easily formed on a large-area substrate at a low temperature (for example, 200 to 300 ° C.) by a method or the like, and the forbidden band width can be easily controlled and the composition can be modulated. In addition to the above, the thermal diffusion of atoms due to heat etc. is suppressed, and a relatively reliable step-back structure
For example, it is possible to reduce problems in laminating the layers.

【0300】また、本発明の光電変換装置によれば、光
を吸収しフォトキャリアを発生する光吸収層と、前記キ
ャリアを増倍する増倍層とを独立して有するため、各層
を形成する材料の選択の自由度を増加することができ
る。
According to the photoelectric conversion device of the present invention, each layer is formed because it has a light absorption layer that absorbs light to generate photocarriers and a multiplication layer that multiplies the carriers. The degree of freedom in material selection can be increased.

【0301】また、本発明の光電変換装置によれば、所
望の波長の入射光に対する感度を高くし、低雑音とし、
大面積化を容易なものとし、薄型化を達成することがで
きる。
Further, according to the photoelectric conversion device of the present invention, sensitivity to incident light having a desired wavelength is increased, noise is reduced, and
A large area can be easily achieved, and a reduction in thickness can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光電変換装置の概略的縦断面図であ
る。
FIG. 1 is a schematic longitudinal sectional view of a photoelectric conversion device of the present invention.

【図2】本発明の光電変換装置の無バイアス時のエネル
ギ帯の構造図である。
FIG. 2 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when there is no bias.

【図3】本発明の光電変換装置のバイアス印加時のエネ
ルギ帯の構造図である。
FIG. 3 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図4】本発明の光電変換装置の無バイアス時のエネル
ギ帯の構造図である。
FIG. 4 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when there is no bias.

【図5】本発明の光電変換装置のバイアス印加時のエネ
ルギ帯の構造図である。
FIG. 5 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図6】増倍層のエネルギ状態を説明するための図であ
る。
FIG. 6 is a diagram for explaining an energy state of a multiplication layer.

【図7】増倍層のエネルギ状態を説明するための図であ
る。
FIG. 7 is a diagram for explaining an energy state of a multiplication layer.

【図8】増倍層のエネルギ状態を説明するための図であ
る。
FIG. 8 is a diagram for explaining an energy state of a multiplication layer.

【図9】異型半導体の接合した増倍層のエネルギ状態を
説明するための図である。
FIG. 9 is a diagram for explaining an energy state of a multiplication layer in which a hetero semiconductor is joined.

【図10】増倍層の接合部及びその近傍に不純物を含有
した場合の電界強度分布を説明するための図である。
FIG. 10 is a diagram for explaining an electric field intensity distribution in a case where an impurity is contained in the junction of the multiplication layer and in the vicinity thereof.

【図11】不純物を含有する増倍層の無バイアス時のエ
ネルギ帯の構造図である。
FIG. 11 is a structural diagram of an energy band of a multiplication layer containing impurities when no bias is applied.

【図12】増倍層のエネルギ状態を説明するための図で
ある。
FIG. 12 is a diagram for explaining an energy state of a multiplication layer.

【図13】増倍層のエネルギ状態を説明するための図で
ある。
FIG. 13 is a diagram for explaining an energy state of a multiplication layer.

【図14】増倍層のエネルギ状態を説明するための図で
ある。
FIG. 14 is a diagram for explaining an energy state of a multiplication layer.

【図15】増倍層の一実施態様例における無バイアス時
のエネルギ帯の構造図である。
FIG. 15 is a structural diagram of an energy band at the time of no bias in an embodiment of the multiplication layer.

【図16】増倍層の一実施態様例におけるバイアス印加
時のエネルギ帯の構造図である。
FIG. 16 is a structural diagram of an energy band when a bias is applied in one embodiment of the multiplication layer.

【図17】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 17 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when no bias is applied.

【図18】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 18 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図19】下地回路基体上に増倍層、遮光層、光吸収層
とを有する光電変換装置の概略的縦断面図である。
FIG. 19 is a schematic longitudinal sectional view of a photoelectric conversion device having a multiplication layer, a light shielding layer, and a light absorption layer on a base circuit substrate.

【図20】図19に示した光電変換装置の等価回路図で
ある。
20 is an equivalent circuit diagram of the photoelectric conversion device shown in FIG.

【図21】図20に示した光電変換装置を一画素として
マトリクス状に配した光電変換装置を説明するための図
である。
21 is a diagram for describing a photoelectric conversion device in which the photoelectric conversion devices illustrated in FIG. 20 are arranged in a matrix in one pixel.

【図22】光電変換装置の構成を示すブロック図であ
る。
FIG. 22 is a block diagram illustrating a configuration of a photoelectric conversion device.

【図23】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 23 is a structural diagram of the energy band of the photoelectric conversion device of the present invention when there is no bias.

【図24】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 24 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図25】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 25 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when there is no bias.

【図26】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 26 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図27】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 27 is a structural diagram of the energy band of the photoelectric conversion device of the present invention when there is no bias.

【図28】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 28 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図29】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 29 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when there is no bias.

【図30】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 30 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図31】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 31 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when no bias is applied.

【図32】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 32 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図33】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 33 is a structural diagram of the energy band of the photoelectric conversion device of the present invention when there is no bias.

【図34】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 34 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図35】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 35 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when there is no bias.

【図36】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 36 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図37】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 37 is a structural diagram of the energy band of the photoelectric conversion device of the present invention when there is no bias.

【図38】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 38 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図39】本発明の光電変換装置の無バイアス時のエネ
ルギ帯の構造図である。
FIG. 39 is a structural diagram of an energy band of the photoelectric conversion device of the present invention when there is no bias.

【図40】本発明の光電変換装置のバイアス印加時のエ
ネルギ帯の構造図である。
FIG. 40 is a structural diagram of an energy band when a bias is applied to the photoelectric conversion device of the present invention.

【図41】従来の光通信用アバランシェフォトダイオー
ド(APD)の構造を示す模式的断面図である。
FIG. 41 is a schematic cross-sectional view showing the structure of a conventional avalanche photodiode for optical communication (APD).

【図42】ステップバック構造を有する従来のAPDの
構造を示す模式的断面図である。
FIG. 42 is a schematic cross-sectional view showing the structure of a conventional APD having a step-back structure.

【図43】従来のAPDの無バイアス時のバンドギャッ
プ傾斜層のエネルギ帯の構造図である。
FIG. 43 is a structural diagram of an energy band of a bandgap gradient layer of a conventional APD when no bias is applied.

【図44】従来のAPDの逆バイアス印加時のバンドギ
ャップ傾斜層のエネルギ帯の構造図である。
FIG. 44 is a structural diagram of an energy band of a band gap gradient layer when a reverse bias is applied to a conventional APD.

【符号の説明】[Explanation of symbols]

401 電極、 402 n型半導体層、 403 増
倍層、404 遮光層、405 光吸収層、406 p
型半導体層、 407 電極、 411 ステップバッ
ク構造層、 412 ステップバック構造層、 413
ステップバック構造層。
401 electrode, 402 n-type semiconductor layer, 403 multiplication layer, 404 light shielding layer, 405 light absorption layer, 406 p
Type semiconductor layer, 407 electrode, 411 step back structure layer, 412 step back structure layer, 413
Step back structure layer.

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平2−49599 (32)優先日 平2(1990)3月2日 (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平2−49600 (32)優先日 平2(1990)3月2日 (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平2−49601 (32)優先日 平2(1990)3月2日 (33)優先権主張国 日本(JP) (58)調査した分野(Int.Cl.6,DB名) H01L 31/10 - 31/107 ──────────────────────────────────────────────────続 き Continued on the front page (31) Priority claim number Japanese Patent Application No. 2-49599 (32) Priority date Hei 2 (1990) March 2 (33) Priority claim country Japan (JP) (31) Priority Claim number Japanese Patent Application No. 2-49600 (32) Priority Date Hei 2 (1990) March 2 (33) Priority claiming country Japan (JP) (31) Priority claim number Japanese Patent Application No. 2-49601 (32) Priority Japan 2 (1990) March 2 (33) Priority country Japan (JP) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 31/10-31/107

Claims (31)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入射した光を吸収してキャリアを発生す
る光吸収層と該キャリアを増倍する増倍層とを有する光
電変換装置において、 前記光吸収層と前記増倍層との間に前記光吸収層を透過
した光が前記増倍層に入射することを防ぐ遮光層を設け
るとともに、外部から不必要なキャリアが前記光吸収層
及び前記増倍層に注入されるのを防ぐための電荷注入阻
止層を設けたことを特徴とする光電変換装置。
1. A photoelectric conversion device having a light absorption layer that generates carriers by absorbing incident light and a multiplication layer that multiplies the carriers, wherein a photoelectric conversion device is provided between the light absorption layer and the multiplication layer. Transmit through the light absorbing layer
A light- shielding layer for preventing the reflected light from being incident on the multiplication layer.
And unnecessary carriers from the outside are
And charge injection blocking for preventing injection into the multiplication layer.
A photoelectric conversion device comprising a stop layer .
【請求項2】 前記増倍層は、最小禁制帯幅Eg2、最
大禁制帯幅Eg3なる禁制帯幅が連続的に変化したステ
ップバック構造を有する層を一層又は複数層積層したも
のである請求項1記載の光電変換装置。
2. The multiplying layer is formed by laminating one or more layers having a step-back structure in which a forbidden band width of a minimum forbidden band width Eg2 and a maximum forbidden band width Eg3 are continuously changed. 2. The photoelectric conversion device according to 1.
【請求項3】 前記増倍層は、誘電率の高い層と誘電率
の低い層とを交互に積層したものである請求項1記載の
光電変換装置。
3. The photoelectric conversion device according to claim 1, wherein the multiplication layer is formed by alternately stacking layers having a high dielectric constant and layers having a low dielectric constant.
【請求項4】 前記光吸収層は、非単結晶性材料で構成
されている請求項1〜3のいずれかの請求項に記載の光
電変換装置。
4. The photoelectric conversion device according to claim 1, wherein the light absorption layer is made of a non-single-crystal material.
【請求項5】 前記増倍層は、非単結晶性材料で構成さ
れている請求項1〜4のいずれかの請求項に記載の光電
変換装置。
5. The photoelectric conversion device according to claim 1, wherein the multiplication layer is made of a non-single-crystal material.
【請求項6】 前記電荷注入阻止層は、厚さが50Å以
上、2000Å以下であり、導電率が10 -4 S/cm以
上のp又はn型の層である請求項1〜5のいずれかの請
求項に記載の光電変換装置。
6. The charge injection blocking layer has a thickness of 50 ° or less.
Above, not more than 2000 ° and conductivity of not more than 10 -4 S / cm
6. The process according to claim 1, wherein the upper layer is a p-type or n-type layer.
The photoelectric conversion device according to claim 1.
【請求項7】 前記遮光層が金属材料である請求項1〜
6のいずれかの請求項に記載の光電変換装置。
7. The light-shielding layer is made of a metal material.
The photoelectric conversion device according to claim 6.
【請求項8】 前記遮光層が高濃度に不純物を含有した
半導体材料である請求項1〜6のいずれかの請求項に記
載の光電変換装置。
8. The photoelectric conversion device according to claim 1, wherein the light-shielding layer is a semiconductor material containing a high concentration of impurities.
【請求項9】 前記遮光層が導電性のセラミック材料で
ある請求項1〜6のいずれかの請求項に記載の光電変換
装置。
9. The photoelectric conversion device according to claim 1, wherein the light shielding layer is made of a conductive ceramic material.
【請求項10】 前記光吸収層の禁制帯幅Eg1が層厚
方向に実質的に均一である請求項1〜9のいずれかの請
求項に記載の光電変換装置。
10. The photoelectric conversion device according to claim 1, wherein a forbidden band width Eg1 of the light absorbing layer is substantially uniform in a layer thickness direction.
【請求項11】 前記光吸収層の禁制帯幅Eg1が層厚
方向に不均一である請求項1〜9のいずれかの請求項に
記載の光電変換装置。
11. The photoelectric conversion device according to claim 1, wherein a forbidden band width Eg1 of the light absorbing layer is non-uniform in a layer thickness direction.
【請求項12】 入射した光を吸収してキャリアを発生
する光吸収層と該キャリアを増倍する増倍層とを有する
光電変換装置において、 第1の電極と、 前記第1の電極から不必要なキャリアが光電変換装置内
に注入されるのを防ぐための第1の電荷注入阻止層と、 前記増倍層と、 前記増倍層中に光が侵入し増倍率の変動が起こるのを防
ぐための遮光層と、前記光吸収層と、 第2の電極から不必要なキャリアが光電変換装置内に注
入されるのを防ぐための第2の電荷注入阻止層と、 光透過性の前記第2の電極とをこの順で有することを特
徴とする光電変換装置。
12. A photoelectric conversion device having a light absorption layer that generates carriers by absorbing incident light and a multiplication layer that multiplies the carriers, wherein a first electrode and a first electrode are connected to each other. A first charge injection blocking layer for preventing necessary carriers from being injected into the photoelectric conversion device, the multiplication layer, and light entering the multiplication layer to prevent a change in multiplication factor from occurring. A light-blocking layer for preventing light, the light-absorbing layer, a second charge injection-blocking layer for preventing unnecessary carriers from being injected from the second electrode into the photoelectric conversion device, and a light-transmitting layer. A photoelectric conversion device comprising a second electrode and a second electrode in this order.
【請求項13】 前記増倍層は、最小禁制帯幅Eg2、
最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層又は複数層積層した
ものである請求項12記載の光電変換装置。
13. The multiplying layer has a minimum forbidden band width Eg2,
13. The photoelectric conversion device according to claim 12, wherein one or more layers having a step-back structure in which a forbidden band width of a maximum forbidden band width Eg3 continuously changes are stacked.
【請求項14】 前記増倍層は、誘電率の高い層と誘電
率の低い層とを交互に積層したものである請求項12記
載の光電変換装置。
14. The photoelectric conversion device according to claim 12, wherein the multiplication layer is formed by alternately stacking layers having a high dielectric constant and layers having a low dielectric constant.
【請求項15】 前記光吸収層は非単結晶性材料で構成
されている請求項12〜14のいずれかの請求項に記載
の光電変換装置。
15. The photoelectric conversion device according to claim 12, wherein the light absorption layer is made of a non-single-crystal material.
【請求項16】 前記増倍層は、非単結晶性材料で構成
されている請求項12〜15のいずれかの請求項に記載
の光電変換装置。
16. The photoelectric conversion device according to claim 12, wherein the multiplication layer is made of a non-single-crystal material.
【請求項17】 前記遮光層が金属材料である請求項1
2〜16のいずれかの請求項に記載の光電変換装置。
17. The light shielding layer is made of a metal material.
The photoelectric conversion device according to claim 2.
【請求項18】 前記遮光層が高濃度に不純物を含有し
た半導体材料である請求項12〜16のいずれかの請求
項に記載の光電変換装置。
18. The photoelectric conversion device according to claim 12, wherein said light-shielding layer is a semiconductor material containing impurities at a high concentration.
【請求項19】 前記遮光層が導電性のセラミック材料
である請求項12〜16のいずれかの請求項に記載の光
電変換装置。
19. The photoelectric conversion device according to claim 12, wherein the light shielding layer is made of a conductive ceramic material.
【請求項20】 前記光吸収層の禁制帯幅Eg1が層厚
方向に実質的に均一である請求項12〜19のいずれか
の請求項に記載の光電変換装置。
20. The photoelectric conversion device according to claim 12, wherein a forbidden band width Eg1 of the light absorption layer is substantially uniform in a layer thickness direction.
【請求項21】 前記光吸収層の禁制帯幅Eg1が層厚
方向に不均一である請求項12〜19のいずれかの請求
項に記載の光電変換装置。
21. The photoelectric conversion device according to claim 12, wherein a forbidden band width Eg1 of the light absorption layer is non-uniform in a layer thickness direction.
【請求項22】 複数の光電変換部にて発生した電気信
号を出力する光電変換装置において、 入射した光を吸収してキャリアを発生する光吸収層と、
該キャリアを増倍する増倍層との間に遮光層を有する光
電変換部の複数を有し、 前記光電変換部の複数にて発生した電気信号を蓄積する
ための蓄積手段、前記光電変換部の複数にて発生した電
気信号を走査するための走査手段、前記光電変換部の複
数にて発生した電気信号を読み出すための読み出し手段
より選ばれる少なくとも一つの手段を有する信号出力部
とを有し、 前記光電変換部の複数と前記信号出力部とが電気的に接
続されていることを特徴とする光電変換装置。
22. A photoelectric conversion device for outputting electric signals generated by a plurality of photoelectric conversion units, comprising: a light absorption layer that absorbs incident light to generate carriers;
Storage means for storing a plurality of photoelectric conversion units having a light-blocking layer between the multiplication layer for multiplying the carrier, and storage means for storing electric signals generated by the plurality of photoelectric conversion units; and the photoelectric conversion unit Scanning means for scanning the electric signals generated by the plurality of photoelectric conversion units, and a signal output unit having at least one means selected from reading means for reading the electric signals generated by the plurality of photoelectric conversion units. A photoelectric conversion device, wherein a plurality of the photoelectric conversion units and the signal output unit are electrically connected.
【請求項23】 前記増倍層は、最小禁制帯幅Eg2、
最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層又は複数層積層した
ものである請求項22記載の光電変換装置。
23. The multiplying layer has a minimum forbidden band width Eg2,
23. The photoelectric conversion device according to claim 22, wherein one or more layers having a step-back structure in which a forbidden band width of a maximum forbidden band width Eg3 continuously changes are stacked.
【請求項24】 前記増倍層は、誘電率の高い層と誘電
率の低い層とを交互に積層したものである請求項22記
載の光電変換装置。
24. The photoelectric conversion device according to claim 22, wherein the multiplication layer is formed by alternately stacking layers having a high dielectric constant and layers having a low dielectric constant.
【請求項25】 前記光吸収層は、非単結晶性材料で構
成されている請求項22〜24のいずれかの請求項に記
載の光電変換装置。
25. The photoelectric conversion device according to claim 22, wherein the light absorption layer is made of a non-single-crystal material.
【請求項26】 前記増倍層は、非単結晶性材料で構成
されている請求項22〜25のいずれかの請求項に記載
の光電変換装置。
26. The photoelectric conversion device according to claim 22, wherein the multiplication layer is made of a non-single-crystal material.
【請求項27】 前記光電変換装置内に外部から不必要
なキャリアが注入するのを防ぐための電荷注入阻止層を
有する請求項22〜25のいずれかの請求項に記載の光
電変換装置。
27. The photoelectric conversion device according to claim 22, further comprising a charge injection blocking layer for preventing unnecessary carriers from being injected into the photoelectric conversion device from outside.
【請求項28】 前記遮光層が金属材料である請求項2
2〜27のいずれかの請求項に記載の光電変換装置。
28. The light shielding layer is made of a metal material.
The photoelectric conversion device according to any one of claims 2 to 27.
【請求項29】 前記遮光層が高濃度に不純物を含有し
た半導体材料である請求項22〜27のいずれかの請求
項に記載の光電変換装置。
29. The photoelectric conversion device according to claim 22, wherein the light-shielding layer is a semiconductor material containing a high concentration of impurities.
【請求項30】 前記光吸収層の禁制帯幅Eg1が層厚
方向に実質的に均一である請求項22〜29のいずれか
の請求項に記載の光電変換装置。
30. The photoelectric conversion device according to claim 22, wherein a forbidden band width Eg1 of the light absorbing layer is substantially uniform in a layer thickness direction.
【請求項31】 前記光吸収層の禁制帯幅Eg1が層厚
方向に不均一である請求項22〜29のいずれかの請求
項に記載の光電変換装置。
31. The photoelectric conversion device according to claim 22, wherein a forbidden band width Eg1 of the light absorbing layer is non-uniform in a layer thickness direction.
JP3057662A 1990-03-02 1991-03-01 Photoelectric conversion device Expired - Fee Related JP2959681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3057662A JP2959681B2 (en) 1990-03-02 1991-03-01 Photoelectric conversion device

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP4959690 1990-03-02
JP4959890 1990-03-02
JP2-49599 1990-03-02
JP4960090 1990-03-02
JP2-49596 1990-03-02
JP4959790 1990-03-02
JP2-49600 1990-03-02
JP4960190 1990-03-02
JP2-49598 1990-03-02
JP2-49597 1990-03-02
JP2-49601 1990-03-02
JP4959990 1990-03-02
JP3057662A JP2959681B2 (en) 1990-03-02 1991-03-01 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPH04211181A JPH04211181A (en) 1992-08-03
JP2959681B2 true JP2959681B2 (en) 1999-10-06

Family

ID=27564728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3057662A Expired - Fee Related JP2959681B2 (en) 1990-03-02 1991-03-01 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2959681B2 (en)

Also Published As

Publication number Publication date
JPH04211181A (en) 1992-08-03

Similar Documents

Publication Publication Date Title
US7553691B2 (en) Method and apparatus of multiplejunction solar cell structure with high band gap heterojunction middle cell
EP2446483B1 (en) Low-level signal detection by semiconductor avalanche amplification
US6127692A (en) Photoelectric conversion apparatus
US5686734A (en) Thin film semiconductor device and photoelectric conversion device using the thin film semiconductor device
JPH06151801A (en) Photoelectric converter and manufacture thereof
US5155351A (en) Photoelectric transfer device
JP2838906B2 (en) Photoelectric conversion device
JP3018976B2 (en) Semiconductor light receiving element
EP0283699B1 (en) Photoelectric conversion device
US5260560A (en) Photoelectric transfer device
EP0495414B1 (en) Photoelectric converting device and image processing apparatus utilizing the same
US20050056861A1 (en) Enhanced photodetector
EP0571944A1 (en) Photoelectric conversion device
JP2959681B2 (en) Photoelectric conversion device
JP2977164B2 (en) Photoelectric conversion device
JPH03253082A (en) Photoelectric conversion device
JP2977165B2 (en) Photoelectric conversion device
JPH0832104A (en) Photoelectric conversion device
JPH07231108A (en) Solar cell
JP2782984B2 (en) Amplification type photoelectric conversion element
JPH1056199A (en) Semiconductor light receiving element
JPH07162027A (en) Thin film semiconductor device and data processing device provided therewith
Zhang SiGe/Si Heterojunction Internal Photoemission Separate Absorption and Multiplication Avalanche Middle Wavelength Infrared Photodiode
JPH04282873A (en) Photoelectric conversion circuit
JPH08288538A (en) Photoelectric conversion device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees