JP2959192B2 - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JP2959192B2 JP2959192B2 JP3151145A JP15114591A JP2959192B2 JP 2959192 B2 JP2959192 B2 JP 2959192B2 JP 3151145 A JP3151145 A JP 3151145A JP 15114591 A JP15114591 A JP 15114591A JP 2959192 B2 JP2959192 B2 JP 2959192B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- generated
- oscillation
- reset signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 57
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、マイクロコンピュータ
に利用され、特に、リセット信号による発振回路の動作
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly to the operation of an oscillation circuit by a reset signal.
【０００２】[0002]
【従来の技術】従来、マイクロコンピュータはリセット
時に一般回路のリセットを実施するとともに、発振安定
時間を短縮するために発振開始動作を行う方式か、ある
いは省電力化のために発振停止動作を行う方式のいずれ
かの一方式が用いられていた。2. Description of the Related Art Conventionally, a microcomputer performs a reset of a general circuit at the time of reset and a method of starting oscillation to shorten the oscillation stabilization time, or a method of stopping oscillation to save power. One of the methods was used.
【０００３】[0003]
【発明が解決しようとする課題】前述した従来のマイク
ロコンピュータは、リセット期間中における発振回路が
発振動作を行うかもしくは発振を停止するか何れか一方
に固定であった。しかし、マイクロコンピュータのリセ
ット動作においては、前記二種類の動作を状況に応じて
使い分けることが望まれており、この要求に対応するこ
とは不可能である欠点があった。In the above-mentioned conventional microcomputer, the oscillation circuit during the reset period is fixed to perform either the oscillation operation or the oscillation stop. However, in the reset operation of the microcomputer, it is desired to use the two types of operations properly according to the situation, and there is a disadvantage that it is impossible to meet this demand.
【０００４】本発明の目的は、前記の欠点を除去するこ
とにより、リセット時の発振回路の動作の異なる二種類
のリセット信号を有し、発振を停止した省電力リセット
状態と発振可能なリセット状態とを、状況に応じて使い
分けることができるマイクロコンピュータを提供するこ
とにある。An object of the present invention is to eliminate the above-mentioned drawbacks, thereby providing two types of reset signals having different operation of the oscillation circuit at the time of resetting, and a power-saving reset state in which oscillation is stopped and a reset state in which oscillation is possible. The purpose of the present invention is to provide a microcomputer which can be used properly according to the situation.
【０００５】[0005]
【課題を解決するための手段】本発明は、クロック信号
を発生し発振停止信号により前記クロック信号の発生を
停止する発振回路を備えたマイクロコンピュータにおい
て、電源の立ち上りに応じて発生される第一のリセット
信号および電源の立ち下がりに応じて発生される第二の
リセット信号と、前記第一のリセット信号が発生したと
き前記発振停止信号の発生を中止し、前記第二のリセッ
ト信号が発生したとき前記発振停止信号の発生を開始す
る発振停止信号発生部と、前記第一のリセット信号およ
び前記第二のリセット信号の少なくとも一方が発生した
とき、内部回路をリセットするための内部リセット信号
を発生する内部リセット信号発生部とを備え、前記発振
停止信号発生部は、電源電圧が立ち下がり前記発振停止
信号の発生中に電源電圧が上昇し所定値に達した場合に
前記第一のリセット信号により前記発振停止信号を解除
することを特徴とする。Means for Solving the Problems The present invention provides a microcomputer including an oscillation circuit for stopping the generation of said clock signal by an oscillation stop signal to generate a clock signal is generated in accordance with Ri power is turned on A first reset signal and a second reset signal generated in response to a fall of the power supply, and when the first reset signal is generated, the generation of the oscillation stop signal is stopped, and the second reset signal is generated. An oscillation stop signal generating unit for starting generation of the oscillation stop signal when generated, and an internal reset signal for resetting an internal circuit when at least one of the first reset signal and the second reset signal is generated and an internal reset signal generator for generating a, the oscillation
The stop signal generator stops the oscillation when the power supply voltage falls.
If the power supply voltage rises to a specified value during signal generation,
Release the oscillation stop signal by the first reset signal
Characterized in that it.
【０００６】[0006]
【作用】発振停止信号発生部は、第一のリセット信号の
発生により発振停止信号の発生を中止し、第二のリセッ
ト信号が発生したときに発振停止信号の発生を開始す
る。一方内部リセット信号発生部は第一のリセット信号
および第二のリセット信号のいずれか一方が発生したと
きに、内部リセット信号を発生する。The oscillation stop signal generator stops generating the oscillation stop signal when the first reset signal is generated, and starts generating the oscillation stop signal when the second reset signal is generated. On the other hand, the internal reset signal generation section generates an internal reset signal when one of the first reset signal and the second reset signal is generated.
【０００７】従って、電源の立ち上り、立ち下りに対応
して第一および第二のリセット信号の発生を制御するこ
とにより、発振を停止した省電力リセット状態と、発振
可能なリセット状態とを状況により使い分けることが可
能となる。Therefore, by controlling the generation of the first and second reset signals in response to the rise and fall of the power supply, the power-saving reset state in which the oscillation is stopped and the reset state in which the oscillation is possible can be changed depending on the situation. It is possible to use them properly.
【０００８】[0008]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００９】図１は本発明の一実施例の要部を示すブロ
ック構成図である。FIG. 1 is a block diagram showing a main part of an embodiment of the present invention.
【００１０】本実施例は、クロック信号８を発生し発振
停止信号４によりクロック信号８の発生を停止する発振
回路を備えたマイクロコンピュータ１０において、本発
明の特徴とするところの、電源の立ち上り立ち下りに応
じて発生される第一および第二のリセット信号１および
２と、第一のリセット信号１が発生したとき発振停止信
号４の発生を中止し、第二のリセット信号２が発生した
とき発振停止信号４の発生を開始する発振停止信号発生
部３と、第一および第二のリセット信号１および２の少
なくとも一方が発生したとき、図外の内部回路をリセッ
トするための内部リセット信号７を発生する内部リセッ
ト信号発生部６とを備えている。In this embodiment, a microcomputer 10 provided with an oscillation circuit for generating a clock signal 8 and stopping the generation of the clock signal 8 by an oscillation stop signal 4 is characterized by the rising edge of the power supply. When the first and second reset signals 1 and 2 generated in response to the descending and the generation of the oscillation stop signal 4 are stopped when the first reset signal 1 is generated, and when the second reset signal 2 is generated An oscillation stop signal generator 3 for starting generation of an oscillation stop signal 4, and an internal reset signal 7 for resetting an internal circuit (not shown) when at least one of the first and second reset signals 1 and 2 is generated. And an internal reset signal generator 6 for generating
【００１１】そして、発振回路５は、ＭＯＳトランジス
タＭ１およびＭ２、インバータＩ１、Ｉ２およびＩ３、
ならびに抵抗Ｒ１を含み、発振停止信号発生部３は、ノ
アゲートＧ１およびフリップフロップ（Ｆ／Ｆ）Ｆ１を
含み、内部リセット信号発生部６は、ノアゲートＧ２お
よびインバータＩ４を含んでいる。The oscillating circuit 5 includes MOS transistors M1 and M2, inverters I1, I2 and I3,
The oscillation stop signal generator 3 includes a NOR gate G1 and a flip-flop (F / F) F1, and the internal reset signal generator 6 includes a NOR gate G2 and an inverter I4.
【００１２】次に、本実施例の動作について図２のタイ
ミング図を参照して説明する。Next, the operation of this embodiment will be described with reference to the timing chart of FIG.
【００１３】まず、初期電源電圧立ち上がりにおいて第
一のリセット信号１が発生する。これにより内部リセッ
ト信号発生部６は内部リセット信号７を発生し発振回路
５を除く内部回路をリセット状態にする。また、発振停
止信号発生部３は発振停止信号４を発生せず、発振回路
５は発振を開始し第一のリセット状態となる。そして、
第一のリセット信号１の解除に同期して内部リセット信
号発生部６は内部リセット信号７を解除し通常動作状態
となる。First, a first reset signal 1 is generated at the rise of the initial power supply voltage. As a result, the internal reset signal generator 6 generates the internal reset signal 7 and resets the internal circuits except the oscillation circuit 5. Also, the oscillation stop signal generator 3 does not generate the oscillation stop signal 4, and the oscillation circuit 5 starts oscillating and enters the first reset state. And
In synchronization with the release of the first reset signal 1, the internal reset signal generator 6 releases the internal reset signal 7 and enters a normal operation state.
【００１４】次に、電源電圧立ち下りにおいて第二のリ
セット信号２が発生する。これにより内部リセット信号
発生部６は内部リセット信号７を発生し発振回路５を除
く内部回路をリセット状態にする。また発振停止信号発
生部３は発振停止信号４を発生し、発振回路５は発振を
停止し第二のリセット状態となる。Next, a second reset signal 2 is generated at the fall of the power supply voltage. As a result, the internal reset signal generator 6 generates the internal reset signal 7 and resets the internal circuits except the oscillation circuit 5. Further, the oscillation stop signal generator 3 generates the oscillation stop signal 4, and the oscillation circuit 5 stops the oscillation and enters the second reset state.
【００１５】マイクロコンピュータ１０が第二のリセッ
ト状態を維持している間に、電源電圧が上昇し通常動作
可能な電圧になった場合、第一のリセット信号１が発生
することにより、発振停止信号発生部３は発振停止信号
４を解除し第一のリセット状態となり、以後、前述した
初期電源電圧立ち上がり時と同様に通常動作状態へ移行
する。When the power supply voltage rises to a voltage at which normal operation is possible while the microcomputer 10 maintains the second reset state, the first reset signal 1 is generated, and the oscillation stop signal is generated. The generator 3 releases the oscillation stop signal 4 and enters the first reset state, and thereafter shifts to the normal operation state as in the case of the above-mentioned initial power supply voltage rise.
【００１６】[0016]
【発明の効果】以上説明したように、本発明は、第一の
リセット信号と第二のリセット信号とを簡単な回路を有
することにより、いずれのリセット信号によるリセット
状態かにより発振回路の発振あるいは停止を使い分ける
ことが可能となる効果がある。As described above, according to the present invention, since the first reset signal and the second reset signal have a simple circuit, the oscillation of the oscillation circuit or the oscillation of the oscillation circuit depends on which reset signal is the reset state. There is an effect that the stop can be used properly.
【００１７】従って、本発明によれば、マイクロコンピ
ュータを搭載したセットの電源の瞬断や停電時にマイク
ロコンピュータにおいて発振を停止したリセット状態を
用い、省電力化を計ることと、セットの電源投入時のマ
イクロコンピュータの初期化に発振可能なリセット状態
を用い、不用な発振安定時間の短縮を計ることの両立が
可能となりその効果は大である。Therefore, according to the present invention, power saving is achieved by using a reset state in which oscillation is stopped in the microcomputer at the moment of a power interruption or power failure of the set in which the microcomputer is mounted. By using an oscillating reset state for the initialization of the microcomputer, it is possible to simultaneously reduce unnecessary oscillation stabilization time, and the effect is great.
【図１】本発明の一実施例の要部を示すブロック構成
図。FIG. 1 is a block diagram showing a main part of an embodiment of the present invention.
【図２】その動作を示すタイミング図。FIG. 2 is a timing chart showing the operation.
１ 第一のリセット信号 ２ 第二のリセット信号 ３ 発振停止信号発生部 ４ 発振停止信号 ５ 発振回路 ６ 内部リセット信号発生部 ７ 内部リセット信号 ８ クロック信号 １０ マイクロコンピュータ Ｆ１ フリップフロップ（Ｆ／Ｆ） Ｇ１、Ｇ２ ノアゲート Ｉ１〜Ｉ４ インバータ Ｍ１、Ｍ２ ＭＯＳトランジスタ Ｒ１ 抵抗 Ｘ１、Ｘ２ 端子 DESCRIPTION OF SYMBOLS 1 1st reset signal 2 2nd reset signal 3 Oscillation stop signal generation part 4 Oscillation stop signal 5 Oscillation circuit 6 Internal reset signal generation part 7 Internal reset signal 8 Clock signal 10 Microcomputer F1 Flip-flop (F / F) G1 , G2 NOR gate I1 to I4 Inverter M1, M2 MOS transistor R1 Resistance X1, X2 terminal
Claims (1)
り前記クロック信号の発生を停止する発振回路を備えた
マイクロコンピュータにおいて、 電源の立ち上りに応じて発生される第一のリセット信号
および電源の立ち下がりに応じて発生される第二のリセ
ット信号と、 前記第一のリセット信号が発生したとき前記発振停止信
号の発生を中止し、前記第二のリセット信号が発生した
とき前記発振停止信号の発生を開始する発振停止信号発
生部と、 前記第一のリセット信号および前記第二のリセット信号
の少なくとも一方が発生したとき、内部回路をリセット
するための内部リセット信号を発生する内部リセット信
号発生部とを備え、 前記発振停止信号発生部は、電源電圧が立ち下がり前記
発振停止信号の発生中に電源電圧が上昇し所定値に達し
た場合に前記第一のリセット信号により前記発振停止信
号を解除する ことを特徴とするマイクロコンピュータ。A clock signal is generated and an oscillation stop signal is generated.
An oscillation circuit for stopping the generation of the clock signal.
Power on the microcomputerRiniFirst reset signal generated in response
andGenerated in response to falling powerSecond Lycee
And the oscillation stop signal when the first reset signal is generated.
Signal generation is stopped, and the second reset signal is generated.
When the oscillation stop signal is generated to start generating the oscillation stop signal
Raw part, the first reset signal and the second reset signal
Resets the internal circuit when at least one of
Reset signal to generate an internal reset signal
Signal generator, The oscillation stop signal generation unit is configured to cause the power supply voltage to fall and
While the oscillation stop signal is being generated, the power supply voltage rises and reaches a predetermined value.
The oscillation stop signal by the first reset signal.
Cancel issue A microcomputer characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3151145A JP2959192B2 (en) | 1991-05-27 | 1991-05-27 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3151145A JP2959192B2 (en) | 1991-05-27 | 1991-05-27 | Microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349516A JPH04349516A (en) | 1992-12-04 |
| JP2959192B2 true JP2959192B2 (en) | 1999-10-06 |
Family
ID=15512356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3151145A Expired - Fee Related JP2959192B2 (en) | 1991-05-27 | 1991-05-27 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959192B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4665846B2 (en) * | 2006-06-21 | 2011-04-06 | 株式会社デンソー | Microcomputer and electronic control device |
-
1991
- 1991-05-27 JP JP3151145A patent/JP2959192B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04349516A (en) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2902434B2 (en) | Voltage conversion circuit in semiconductor integrated circuit | |
| JPH0311689B2 (en) | ||
| JPS6242418B2 (en) | ||
| JP2959192B2 (en) | Microcomputer | |
| JP4445677B2 (en) | Semiconductor integrated circuit | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JPH05108211A (en) | Microcomputer | |
| US6603361B1 (en) | Method and apparatus for maintaining clock accuracy at power down | |
| US5408134A (en) | Sub-step pulse generating circuit using the period of a step pulse | |
| JP3359613B2 (en) | Voltage detection circuit and voltage detection method | |
| JP3727670B2 (en) | Microcontroller | |
| US6232807B1 (en) | Pulse generating circuit | |
| JP2995804B2 (en) | Switching regulator soft start circuit | |
| JP3137750B2 (en) | Oscillation stabilization time guarantee circuit | |
| JPH05315898A (en) | Trigger synchronization circuit | |
| JPH0763146B2 (en) | Standby circuit | |
| JP3868126B2 (en) | Integrated circuit device | |
| JP3904656B2 (en) | Clock controller | |
| JP3259304B2 (en) | Microprocessor | |
| JPH08179849A (en) | Clock output circuit | |
| JP2830216B2 (en) | Standby circuit | |
| JPS60105026A (en) | Microcomputer | |
| JPS6271331A (en) | Clock generation circuit | |
| JPS6270924A (en) | data processing equipment | |
| JPH01236732A (en) | Reset circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |