[go: up one dir, main page]

JP2954559B2 - 配線基板の電極構造 - Google Patents

配線基板の電極構造

Info

Publication number
JP2954559B2
JP2954559B2 JP9369556A JP36955697A JP2954559B2 JP 2954559 B2 JP2954559 B2 JP 2954559B2 JP 9369556 A JP9369556 A JP 9369556A JP 36955697 A JP36955697 A JP 36955697A JP 2954559 B2 JP2954559 B2 JP 2954559B2
Authority
JP
Japan
Prior art keywords
insulating sheet
electrode
wiring board
conductive
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9369556A
Other languages
English (en)
Other versions
JPH11195673A (ja
Inventor
悦四 鈴木
秀久 山崎
克成 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaichi Electronics Co Ltd
Original Assignee
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaichi Electronics Co Ltd filed Critical Yamaichi Electronics Co Ltd
Priority to JP9369556A priority Critical patent/JP2954559B2/ja
Publication of JPH11195673A publication Critical patent/JPH11195673A/ja
Application granted granted Critical
Publication of JP2954559B2 publication Critical patent/JP2954559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＣに貼り合せてＩ
Ｃの外部接点を形成するインターポーザ基板等として好
適な配線基板の電極構造に関する。
【０００２】
【従来の技術】従来よりＩＣの接点を配線回路基板やＩ
Ｃソケットとの接続に適したピッチ、又は形態に変換す
る手段としてインターポーザ基板が用いられている。
【０００３】例えば従来は図１０に示すように、ポリイ
ミド樹脂シートから成るインターポーザ基板２をＩＣ１
の表面に接着剤３を介して貼り合せ、該インターポーザ
基板２の内表面（貼り合せ面側の表面）に形成された導
電路４の端部とＩＣ１の接点６間をワイヤボンディング
法により微細配線７を介して接続し、ＩＣ１及び配線７
を密封材８で埋め保護している。
【０００４】次にインターポーザ基板２に予じめ穿けら
れた多数の貫通孔９内に半田を充填してそのインターポ
ーザ基板内表面側の内端部１０ｂ′を上記基板内表面上
に存する上記配線パターン４に融着しＩＣ１との接続を
図ると共に、インターポーザ基板外表面において上記半
田１０ａ′を盛り上げて配線回路基板と接続する半田ボ
ール１０ｃ′を形成している。
【０００５】即ち、上記従来例は上記インターポーザ基
板２の貫通孔９内に半田１０ａ′を充填することにより
同基板２の母材内に多点配置された導電子１０ａを形成
し、該各導電子１０ａの上記インターポーザ基板内表面
側の内端部１０ｂ′に上記ＩＣ１と接続する内部接点部
１０ｂを形成し、各導電子１０ａの上記インターポーザ
基板外表面側の外端部に配線回路基板と接続する外部接
点部１０ｃを形成している。
【０００６】
【発明が解決しようとする課題】而して上記従来の接点
変換構造においてはインターポーザ基板を形成するポリ
イミド樹脂シートにレーザ加工、エッチング加工等によ
り無数の孔穿け加工を行なわねばならないため、非常に
コスト高となる。又高度の孔穿け技術と工程及び設備増
を招く問題を有している。
【０００７】又貫通孔間のピッチ縮小には限界があり、
これが導電路の微小ピッチ化を妨げ、従ってＩＣの接点
の微小ピッチ化に対応し難い問題を有している。
【０００８】
【課題を解決するための手段】本発明は上記問題を適切
に解決する。その手段として、液晶ポリマーに代表され
る絶縁シートの一方表面に延在せる導電路の局部を絶縁
シートの他方表面へ向け曲げ込んで突曲部を形成し、該
突曲部の頂部に絶縁シートの他方表面に配される電極を
形成した配線基板の電極構造を提供する。
【０００９】上記配線基板においては導電路を同シート
の一方表面側から他方表面側に単に曲げ込んで、その頂
部に電極を形成する極めて簡単な方法で電極形成が可能
であり、導電路の微小ピッチ化を容易にして、ＩＣの接
点の微小ピッチ化に有効に対処でき、又逆に電極のラン
ド径を充分に確保できる。
【００１０】上記突曲部の頂部の電極は下記に例示の構
成を有する。
【００１１】上記突曲部の頂部を絶縁シートの他方表
面に露出させて平坦なランド面を形成し、この平坦なラ
ンド面で上記電極を形成する。
【００１２】上記絶縁シートの他方表面に上記突曲部
と対応して導電ペーストを点状に埋め込み、該導電ペー
ストはこの埋め込み部において突曲部の頂部に接合さ
れ、加えて該導電ペーストは上記絶縁シートの他方表面
において平坦なランド面を形成し、該平坦ランド面で上
記電極を組成する。
【００１３】上記導電ペーストの平坦ランド面又は突
曲部の頂面の平坦ランド面にメッキ層を施して又は半田
ボールを付設して上記電極を組成する。 上記各例示に
おいて、上記突曲部の曲げ込み側に形成された凹所内に
は絶縁材又は導電金属材から成るバックアップ材を充填
する。
【００１４】上記電極構造によればマザーボード等の電
子部品と接続するための平坦なランド面の面積を充分に
確保し、メッキ層形成面積やボール形成面積を確保す
る。又逆に突曲部の曲げ込み側においては突曲部の曲げ
込み径の選択の自由度が高く、例えば０．１ミリや０．
２ミリ程度の曲げ込み径にすることも可能であり、よっ
て導電路の高密度・微細化、ＩＣの接点の極小ピッチ化
に有効に応えることができる。
【００１５】上記凹所内に充填されたバックアップ材は
上記比較的剛性に欠ける突曲部を補強して健全なる電極
を形成し、ＩＣの外部端子との接続の信頼性を高める。
【００１６】又このバックアップ材を導電金属材にする
ことにより、ＩＣの外部端子との電極の通電性を向上す
る。
【００１７】
【発明の実施の形態】図１Ａに示すように絶縁シート１
の一方表面に銅箔に代表される導電箔２を貼り合せ、同
他方表面に導電ペースト３を点状に多数埋め込み、該導
電ペースト３を絶縁シート１の他方表面に露出させたシ
ートを用意する。該導電ペースト３の露出面は絶縁シー
ト１の表面と同一レベルにする。
【００１８】次に図１Ｂに示すように、上記絶縁シート
１の一方表面に貼り合せられた導電箔２の局部を上記導
電ペースト３と対応する多点において、プレスにより同
シート１の他方表面側へ曲げ込み突曲部４を形成する。
【００１９】上記絶縁シート１を台盤上に置き、上方か
ら多数の突起１９を有する熱加圧盤１８によって絶縁シ
ート１を加熱軟化しつつ上記導電箔２を突起によりプレ
スすることにより、上記突曲部４を容易に形成できる。
又突起１９の選択により突曲部４の曲げ込み径を微小化
できる。
【００２０】上記絶縁シート１は上記プレス時に熱によ
って軟化するシートを用い、この絶縁シート１の適性材
として液晶ポリマーを用いる。液晶ポリマーは熱により
極めて容易に軟化し、上記突曲部のプレス加工を容易に
する。
【００２１】即ち、上記プレス加工による突曲部の絶縁
シート１内への突入を著しく容易にする。又液晶ポリマ
ーは環境温度に対する収縮及び吸湿性が極端に少なく、
上記電極ピッチの維持や電気的特性の向上において適材
である。
【００２２】上記熱プレスにより形成された突曲部４
は、図３Ａに示すように絶縁シート１を塑性変形させつ
つ、絶縁シート１の一方の表面側から他方表面へ深く突
入され、その頂部４ａを上記導電ペースト３内へ突入し
て同頂部４ａに導電ペースト３を接合する。
【００２３】好ましくは上記導電ペースト３としては上
記絶縁シート１の軟化点より高い軟化点を有する金属粉
と合成樹脂ペーストの混練物を用い、適例としてニッケ
ル粉を合成樹脂ペーストで混練したもの、又は銀粉を合
成樹脂ペーストで混練したもの等を用いる。
【００２４】図３Ｂは上記組成の導電ペースト３と導電
箔２のメカニカルな接続構造を模視的に示している。同
図に示すように、上記突曲部４が導電ペースト３中に強
力に突入することにより導電ペースト３中の金属粉の粒
子３ａが導電箔２の表面（頂部４ａの表面）に喰い込み
健全なる電気的接続を果す。
【００２５】他方上記導電ペースト３は図３Ａに示すよ
うに、絶縁シート１の他方表面において、該表面と略同
一レベルの平坦で且つ略円形のランド面５を形成する。
この平坦ランド面５のランド径Ｒは導電ペースト３の埋
め込み量によって自由に設定でき、この平坦ランド面５
を電極組成面として供する。
【００２６】例えばこの平坦ランド面５そのものを電極
面とするか、又はこの平坦ランド面５にメッキ層や、半
田ボールを付設して電極を組成する。
【００２７】図２は図１Ｂによって形成された導電ペー
スト３の平坦ランド面５に導電メッキ層６を施して電極
を組成している。
【００２８】上記メッキ層６によって形成されたランド
径は上記導電ペースト３によって形成されたランド径Ｒ
と略同一である。
【００２９】図４に示すように上記導電箔２にエッチン
グ等によるパターンニング処理を施して導電路２′を形
成し、この配線基板をＩＣ１２に貼り合せて接点変換を
行なうインターポーザ基板として用いる。
【００３０】即ち、図４は上記電極構造を持つ配線基板
を用いたＩＣ１２の接点変換構造と、該接点変換構造を
持つＩＣパッケージを示している。
【００３１】インターポーザ基板１３はフレキシブルな
絶縁シート１から成り、ＩＣ１２との貼り合せ面となる
該基板内表面に密着された、ＩＣ１２との接続に供され
る上記導電路２′即ち配線パターンを有する。よって上
記インターポーザ基板１３は絶縁シート１の内表面にの
み導電路２′を有する片面配線基板である。
【００３２】上記インターポーザ基板１３を上記導電路
２を施した側の表面を以ってＩＣ１２の一方の表面、例
えば接点１２ａを配した側の表面と反対側の表面に接着
剤１５を介し貼り合せる。このインターポーザ基板１３
とＩＣ１２の貼り合せ面を内表面と称し、貼り合せ面と
反対側の表面を外表面と称する。
【００３３】導電路２′をカバーコート１６で覆う場
合、インターポーザ基板１３は該カバーコート１６を施
した内表面を以ってＩＣ１２の内表面に貼り合せる。
【００３４】インターポーザ基板１３はその端縁部をＩ
Ｃ１２の端縁部より張り出し、この張り出し部の内表面
において導電路２′の端部をカバーコート１６から露出
させ、接続用パッド２″を形成する。この接続用パッド
２″は上記張り出し部の内表面に沿って多数列配置され
ている。同様にＩＣ１２の接点１２ａはＩＣ１２の端縁
部外表面に沿って多数列配置されている。
【００３５】該ＩＣ１２の接点１２ａと接続用パッド
２″間をワイヤーボンディング法を用い微細配線１７に
より接続する。斯くしてＩＣ１２とインターポーザ基板
１３とは微細配線１７と導電路２′を介して接続され
る。
【００３６】そして上記インターポーザ基板１３を形成
するフレキシブル絶縁シート１の母材内に前記構造の多
数の突曲部４を多点配置する。そして突曲部４の頂面に
前記各種構造の電極を組成する。例えばこの電極のラン
ド面５にはメッキ層６又は半田ボール２０等が付設さ
れ、ＩＣパッケージが形成される。尚上記ＩＣは密封材
２１により密封する。
【００３７】上記ＩＣパッケージにおいては突曲部４に
よって形成された電極がＩＣ１２の外部接点を形成し、
この外部接点によってＩＣ１２の接点１２ａのピッチや
形態を変換する。
【００３８】図１乃至図３における導電箔２は導電路
２′と読み換えて説明できる。導電箔２はエッチング等
によりパターンニングして導電路２′が形成され、この
導電路２′に上記図１に示す突曲部４を形成することが
できる。
【００３９】次に、図５、図６は上記電極構造に関する
他例を示している。図５に示すように、絶縁シート１の
一方表面に導電路２′が延在され、この導電路２′の局
部を液晶ポリマー等から成る絶縁シート１の他方表面へ
向け曲げ込んで突曲部４を形成し、この突曲部４の頂部
４ａを絶縁シート１を貫いて同シート１の他方表面に露
出させ、この露出面を使用して電極を組成する。
【００４０】又図５は突曲部４の頂部４ａが絶縁シート
１の他表面より充分に突出するように露出させた例をも
示す。この場合、頂部４ａがマザーボード等の外部配線
基板或いは電子部品に接続された時、その熱膨張差によ
る熱ストレスを突曲部４の変形で容易に緩和できる利点
がある。
【００４１】例えば図６に示すように、上記突曲部４の
頂面に導電金属によるメッキ層６を形成して電極を組成
し、この電極、即ちメッキ層６の表面を図４における接
点変換されたＩＣパッケージの外部接点とする。勿論上
記メッキ層６を施さず、突曲部４の頂面をそのままラン
ド面とする場合を排除するものではない。
【００４２】上記電極のランド径を確保するために、図
５Ａ、Ｂに示すように突曲部４の頂部４ａの頂面を絶縁
シート１の表面において、略平坦に露出させ、この平坦
頂面を電極組成面として供する。
【００４３】上記のような平坦頂面を有する平坦頂部４
ａは、導電箔２又は導電路２′を塑性変形させる加圧盤
の突起の形状によって容易に付形できる。
【００４４】例えば、図５Ｂに示すように導電路２′を
その短手巾方向においてその全巾を曲げ加工することに
よって上記平坦頂部４ａを形成する。
【００４５】次に好ましくは図７に示すように、上記図
１乃至図６の突曲部４の曲げ込み側に形成された凹所９
内にバックアップ材１０を充填する。
【００４６】このバックアップ材１０は合成樹脂等の絶
縁材を用いるか、導電金属材を用いる。絶縁シート１の
表面に形成される導電路２′は比較的薄く剛性に欠け、
従ってこれを曲げ込んで形成された突曲部４も剛性に欠
ける場合が多い。
【００４７】図７の例示は上記突曲部４の曲げ込み側に
形成された凹所９内にバックアップ材１０を充填するこ
とにより、突曲部４及びその頂部４ａに組成される電極
の強度を高め、電極をマザーボード等に健全に接続する
ことができる。又上記バックアップ材１０を導電金属と
することより、突曲部４により組成される電極の電気的
性能を著しく高める。
【００４８】図８は上記突曲部４の曲げ込み側に形成さ
れた凹所９に導電金属から成るバックアップ材１０を充
填する方法を示している。
【００４９】図示のように、図１Ａに示す絶縁シート１
の一方表面側に存する導電箔２又は導電路２′の外表面
に導電ペースト１０′を点状に盛り上げ、この導電ペー
スト１０′に加圧盤１８によりプレスを与えることによ
り、導電ペースト１０′は導電箔２の局部又は導電路
２′の局部を絶縁シート１内へ曲げ込みつつ同シート１
内へ押し込まれる。
【００５０】この結果、図７、図８に示すように、突曲
部４の曲げ込み側に形成された凹所９内に導電ペースト
１０′から成るバックアップ材１０が緊密に充填され
る。この時図８Ａに示すように、絶縁シート１に図１Ａ
に示す導電ペースト３を埋め込んでおけば、突曲部４の
頂部４ａは導電ペースト１０′と一緒に導電ペースト３
内へ突入され、図３Ａ、Ｂに示す頂部４ａと導電ペース
ト３との健全な接続が果せ、且つ充分なランド径Ｒを持
ったランド面５を有する電極を適正に確保できる。これ
は図８Ａ、Ｂに示す方法で、図５に示す形状の突曲部４
を形成してランド面５を形成する場合も同様である。
【００５１】次に図９は上記配線基板を複層配線基板で
形成した例を示している。予じめ絶縁シート１ｂを用い
図８Ｂに示すような片面配線板を作製し、その導電路２
ｂ′側に絶縁シート１ａ及び導電箔２ａを配して貼り合
せた後、導電箔２ａに上述と同様な方法で突曲部４′を
形成する。そして導電箔２ａをエッチング等により導電
路２ａ′を形成する。突曲部４″に充填された導電ペー
スト１０′が上層の突曲部４′との接続に有効に働き複
層配線板を容易に形成できる。
【００５２】或いは一方表面に導電路２ａ′，２ｂ′を
有する絶縁シート１ａ，１ｂを複層に重ね、この絶縁シ
ート１ａ，１ｂの重ね合せ体を加熱しながら、プレスを
与えて上層の導電路２ａ′を同上層の絶縁シート１ａ内
へ曲げ込んで突曲部４′を形成し、同時にこの上層の突
曲部４′によって下層の導電路２ｂ′を同下層の絶縁シ
ート１ｂ内へ曲げ込んで突曲部４″を形成する。
【００５３】この時下層の導電路２ｂ′の外表面に図８
に示す如き導電ペースト１０′を盛り上げて置き、その
上で上記プレスを与えることにより、突曲部４″の凹所
内に該導電ペースト１０′が充填され、この導電ペース
ト１０′を介して突曲部４′，４″相互が接続される。
【００５４】上記図５乃至図９で説明した電極構造を持
つ配線基板を図４に示すインターポーザ基板として用い
て前記接点変換構造を持つＩＣパッケージを形成するこ
とができることは前記の通りである。
【００５５】
【発明の効果】上記配線基板においては導電路を同配線
基板の一方表面側から他方表面側に単に曲げ込んで、そ
の頂部に電極を形成する極めて簡単な方法で電極形成が
可能であり、突出部を微小径に曲げ込むことが可能であ
るから、導電路の微小ピッチ化をも容易に達成でき、Ｉ
Ｃの接点の微小ピッチ化に有効に対処できる。又、コス
ト的に安価になる。
【００５６】又上記突曲部の頂部には突曲部の曲げ込み
時に所要の面積を持つ平坦な頂面を容易に与えることが
でき、これにより電極のランド径を充分に確保できる。
【００５７】又上記凹所内に充填されたバックアップ材
により上記比較的剛性に欠ける突曲部を補強して健全な
る電極を形成し、ＩＣの外部端子との接続の信頼性を向
上できる。よって本発明は図４に示した如き接点変換構
造を持つＩＣパッケージのインターポーザ基板として好
適に用いられる。
【００５８】又本発明により得られたフレキシブルな配
線板をリジット配線基板にその電極を介して接合すれば
容易にリジット・フレキシブル複合配線板を得ることが
できる。
【図面の簡単な説明】
【図１】Ａ，Ｂは配線基板に突曲部を形成し、該突曲部
にて電極構造を組成する一例を製造工程を以って示す断
面図。
【図２】上記図１の配線基板において突曲部にメッキ層
を付設して電極を組成した例を示す断面図。
【図３】Ａは図１、図２における突曲部と導電ペースト
によって組成される電極のランド径を示す拡大断面図、
Ｂは図１、図２における突曲部と導電ペーストの接続構
造を模視的に示す拡大断面図。
【図４】上記配線基板をインターポーザ基板として用
い、これをＩＣに貼り合せて形成した接点変換構造、並
びに該接点変換構造を持つＩＣパッケージの断面図。
【図５】Ａは上記突曲部によって形成される電極構造の
他例を示す配線基板の拡大断面図、Ｂは同拡大平面図。
【図６】図５の突曲部にメッキ層を付設して電極を組成
する例を示す拡大断面図。
【図７】上記図１乃至図６に示す突曲部の凹所内にバッ
クアップ材を充填した例を示す拡大断面図。
【図８】Ａ，Ｂは上記図７のバックアップ材により突曲
部を形成しつつ上記凹所内へ充填する例を工程順に示す
拡大断面図。
【図９】上記配線基板を複層にして上記突曲部を形成す
る例を示す拡大断面図。
【図１０】従来のＩＣパッケージにおける接点変換構造
を示す断面図。
【符号の説明】
１，１ａ，１ｂ 絶縁シート ２，２ａ，２ｂ 導電箔 ２′，２ａ′，２ｂ′ 導電路 ２″ 接続パッド ３，１０′ 導電ペースト ３ａ 金属粒子 ４，４′，４″ 突曲部 ４ａ 頂部 ５ 平坦ランド面 Ｒ ランド径 ６ メッキ層 ９ 凹所 １０ バックアップ材 １１ 半田ペースト １２ ＩＣ １２ａ ＩＣの接点 １３ インターポーザ基板 １５ 接着剤 １６ カバーコート １７ 微細配線 １８ 加圧盤 １９ 突起 ２０ 半田ボール ２１ 密封材

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁シートの一方表面に延在せる導電路の
    局部を絶縁シートの他方表面へ向け曲げ込んで突曲部を
    形成し、該突曲部の頂部に絶縁シートの他方表面に配さ
    れる電極を形成したことを特徴とする配線基板の電極構
    造。
  2. 【請求項２】上記絶縁シートが液晶ポリマー材から成る
    ことを特徴とする請求項１記載の配線基板の電極構造。
  3. 【請求項３】上記突曲部の頂部を絶縁シートの他方表面
    に露出させて上記電極を形成したことを特徴とする請求
    項１又は２記載の配線基板の電極構造。
  4. 【請求項４】上記絶縁シートの他方表面には上記突曲部
    と対応する位置に導電ペーストが点状に埋め込まれてお
    り、該導電ペーストは上記埋め込み部において突曲部の
    頂部に接合され、加えて該導電ペーストは上記絶縁シー
    トの他方表面において平坦なランド面を形成し、該平坦
    ランド面が上記電極を組成していることを特徴とする請
    求項１又は２記載の配線基板の電極構造。
  5. 【請求項５】上記導電ペーストの平坦ランド面にメッキ
    層を施して上記電極を組成していることを特徴とする請
    求項４記載の配線基板の電極構造。
  6. 【請求項６】上記突曲部の曲げ込み側に形成された凹所
    内にバックアップ材を充填したことを特徴とする請求項
    １又は２又は３又は４又は５記載の配線基板の電極構
    造。
  7. 【請求項７】上記バックアップ材が絶縁材又は導電金属
    材から成ることを特徴とする請求項６記載の配線基板の
    電極構造。
JP9369556A 1997-12-27 1997-12-27 配線基板の電極構造 Expired - Fee Related JP2954559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9369556A JP2954559B2 (ja) 1997-12-27 1997-12-27 配線基板の電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9369556A JP2954559B2 (ja) 1997-12-27 1997-12-27 配線基板の電極構造

Publications (2)

Publication Number Publication Date
JPH11195673A JPH11195673A (ja) 1999-07-21
JP2954559B2 true JP2954559B2 (ja) 1999-09-27

Family

ID=18494730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9369556A Expired - Fee Related JP2954559B2 (ja) 1997-12-27 1997-12-27 配線基板の電極構造

Country Status (1)

Country Link
JP (1) JP2954559B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580329B1 (ko) * 2004-06-25 2006-05-16 삼성전자주식회사 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법
KR20140058698A (ko) * 2009-06-24 2014-05-15 아오이 전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JPH11195673A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP4716038B2 (ja) 電子部品及びその製造方法
JP2934202B2 (ja) 配線基板における導電バンプの形成方法
US6243946B1 (en) Method of forming an interlayer connection structure
JPS61140199A (ja) 多層プリント回路基板の製造方法とかかる方法によつて製造された多層プリント回路基板
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
US20010015286A1 (en) Method of surface- mounting electronic components
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP2954559B2 (ja) 配線基板の電極構造
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP2504486B2 (ja) 混成集積回路構造
JPH11112150A (ja) 多層基板とその製造方法
JP2000294931A (ja) 多層配線基板及びその製造方法
US6153518A (en) Method of making chip size package substrate
JPH058831B2 (ja)
JPH10261852A (ja) ヒートシールコネクタとフレキシブル配線板
JPS6347157B2 (ja)
JP3269506B2 (ja) 半導体装置
JPH1065322A (ja) 電気部品に導電バンプを形成する方法
JPH11145325A (ja) Ｉｃパッケージ
JP2003045517A (ja) 電気接続部材
JPH06188560A (ja) プリント配線板の製造方法
JPH10261853A (ja) 基板端子の構造およびそれを具備したテープキャリアパッケージ、プリント配線板
JPH0446465B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees