JP2954299B2 - 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 - Google Patents
不平衡アナログ電気信号を完全差動平衡信号に変換する装置Info
- Publication number
- JP2954299B2 JP2954299B2 JP2220945A JP22094590A JP2954299B2 JP 2954299 B2 JP2954299 B2 JP 2954299B2 JP 2220945 A JP2220945 A JP 2220945A JP 22094590 A JP22094590 A JP 22094590A JP 2954299 B2 JP2954299 B2 JP 2954299B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fully differential
- input
- impedances
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は不平衡アナログ電気信号を完全差動信号に変
換してアナログ信号プセロス回路に用いるようにした変
換装置に係る。
換してアナログ信号プセロス回路に用いるようにした変
換装置に係る。
［従来型の説明］ アナログ信号を処理するには電源ノイズ、グラウンド
ノイズ、デジタル信号ノイズ等に不感なる利点から完全
差動信号とするのが好ましい。
ノイズ、デジタル信号ノイズ等に不感なる利点から完全
差動信号とするのが好ましい。
この不感性はこれらノズルがコモンモードのみに於い
て変換され、差動信号には現われないということからで
ある。
て変換され、差動信号には現われないということからで
ある。
然し多くの場合入力信号は不平衡であるかシングルエ
ンド信号であり、従って先ず完全な差動（平衡）信号に
直す必要がある。
ンド信号であり、従って先ず完全な差動（平衡）信号に
直す必要がある。
然しながらこの目的として用いる変換では後述するよ
うに電源ノイズとか多くの場合信号グラウンドとは一致
しない回路グラウンドからのノイズを影響を受け易い。
この変換にとって影響を受け易い他の種類のノイズはデ
ジタル信号とか他の種類のノイズがありこれは高い周波
数に於いて容量的に結合され易い。
うに電源ノイズとか多くの場合信号グラウンドとは一致
しない回路グラウンドからのノイズを影響を受け易い。
この変換にとって影響を受け易い他の種類のノイズはデ
ジタル信号とか他の種類のノイズがありこれは高い周波
数に於いて容量的に結合され易い。
ともあれ、最初からこのようにして信号に導入されて
信号が変わってしまい、そしてこの変えられた信号が重
畳されてしまったら、いかに後の回路構成で平衡をとろ
うとしても最早ノイズは除去できない。
信号が変わってしまい、そしてこの変えられた信号が重
畳されてしまったら、いかに後の回路構成で平衡をとろ
うとしても最早ノイズは除去できない。
［発明の目的］ 従って本発明の目的は不平衡アナログ信号を完全な差
動信号に変換し上述のノイズに悪影響を受けないような
装置を提供することにある。
動信号に変換し上述のノイズに悪影響を受けないような
装置を提供することにある。
［目的を達成する手段］ 本発明は上記目的及び他の目的及び効果を達成するも
のであって不平衡アナログ電気信号を完全差動平衡信号
に変換する装置により達成されるが、その特徴は次に示
すようなものである。
のであって不平衡アナログ電気信号を完全差動平衡信号
に変換する装置により達成されるが、その特徴は次に示
すようなものである。
即ち、第１入力22及び第２入力24と、これらに対応し
て第１出力26及び第２出力28とを有する完全差動平衡増
巾器20を具備して成り、上記出力の各々は両者値が同じ
である第１インピーダンス34及び第２インピーダンス36
を夫々通して対応する入力へとフィードバックされてお
り、上記第１出力は第３インピーダンス32を通して上記
差動増巾器の第２入力へ接続されると共に、第３インピ
ーダンスに値が等しい第４インピーダンス30が第１入力
に直列に接続されていることを特徴とする。
て第１出力26及び第２出力28とを有する完全差動平衡増
巾器20を具備して成り、上記出力の各々は両者値が同じ
である第１インピーダンス34及び第２インピーダンス36
を夫々通して対応する入力へとフィードバックされてお
り、上記第１出力は第３インピーダンス32を通して上記
差動増巾器の第２入力へ接続されると共に、第３インピ
ーダンスに値が等しい第４インピーダンス30が第１入力
に直列に接続されていることを特徴とする。
［実 施 例］ 本発明は添付図面に付いて若干の好ましい実施例を説
明するがこれらは例示に過ぎない。
明するがこれらは例示に過ぎない。
第１図に付いて説明する。これは典型的な公知例を示
し、不平衡アナログ信号を平衡信号に変換する（シング
ルエンドから差動へと）装置を示す。この装置は従来の
不平衡演算増巾器10より成り対称電圧VDD及びVSSで給電
され、反転入力12、非反転入力14及び出力16を有する。
この非反転入力14はアースに接続されているがアナログ
信号Vin（シングルエンド）は抵抗値R1の抵抗15を経て
反転入力12へと印加される。R1と一般に等しい抵抗値R2
を有する第２の抵抗17は増巾器10の出力端子16と反転入
力端子12との間にネガティブフィードバック接続させ
る。信号Vinは更に本変換器の出力端子18へと直接送ら
れる。結果はVout +＝Vinとなり、今この演算増巾器が理
想的なもので無限の利得を有するとすれば直接Vout -＝
−Vinが得られる。
し、不平衡アナログ信号を平衡信号に変換する（シング
ルエンドから差動へと）装置を示す。この装置は従来の
不平衡演算増巾器10より成り対称電圧VDD及びVSSで給電
され、反転入力12、非反転入力14及び出力16を有する。
この非反転入力14はアースに接続されているがアナログ
信号Vin（シングルエンド）は抵抗値R1の抵抗15を経て
反転入力12へと印加される。R1と一般に等しい抵抗値R2
を有する第２の抵抗17は増巾器10の出力端子16と反転入
力端子12との間にネガティブフィードバック接続させ
る。信号Vinは更に本変換器の出力端子18へと直接送ら
れる。結果はVout +＝Vinとなり、今この演算増巾器が理
想的なもので無限の利得を有するとすれば直接Vout -＝
−Vinが得られる。
Vout +はノズルがないが、Vout -は演算増巾器10のグラ
ウンドノズルが入っており、 及び電源VDD,VSSのノズルによって乗算された出力とな
る。
ウンドノズルが入っており、 及び電源VDD,VSSのノズルによって乗算された出力とな
る。
上記グラウンドとは実際には回路にとって内部的なも
ので外部的ノイズとは異なり図で別な記号で示すように
質が低下している。
ので外部的ノイズとは異なり図で別な記号で示すように
質が低下している。
第２図に示す変換器も公知のものであるが、第１図回
路をカスケードに２つ接げたもので従ってこの技術でよ
く知られたように同じ様な利点が得られる。
路をカスケードに２つ接げたもので従ってこの技術でよ
く知られたように同じ様な利点が得られる。
第３図は本発明による不平衡−平衡変換器の第１の実
施例を示し、電圧VDD及びVSSにより供給される完全差動
演算増巾器20が第１入力22及び第２入力24をその対応出
力と共に有する。不平衡入力信号Vinは抵抗値R1を有す
る抵抗30の通して第１入力22に印加され、出力端子26は
同じ抵抗値を有する抵抗32を通して第２入力24に接続さ
れる。出力26,28の各々とは夫々同じ抵抗値R2を有する
抵抗34,36を通して入力22,24夫々にフィードバックされ
る。信号Vout +及びVout -が出力に現われるが完全差動増
巾器の原理に基づきこれらの絶対値は等しく極性は反対
である。増巾器20の入力ノードにつき電流平衡式を作れ
ば、この回路の完全伝達関数として次の式が得られる。
（但し理想演算増巾器、即ち無限利得で伝達関数に０又
はポールが含まれないものとする） Vout/Vin＝−2R2/（2R1−R2） 如何なる場合でもこの回路の伝達関数が複合面の一定
位置に於いてポールを含むから抵抗値R1,R2はポジティ
ブフィードバックがネガティブフィードバックより大き
くなる半分面にポールが存在しないように選ばねばなら
ない。この条件はR1＞R2/2である時のみ確認できるとい
える。
施例を示し、電圧VDD及びVSSにより供給される完全差動
演算増巾器20が第１入力22及び第２入力24をその対応出
力と共に有する。不平衡入力信号Vinは抵抗値R1を有す
る抵抗30の通して第１入力22に印加され、出力端子26は
同じ抵抗値を有する抵抗32を通して第２入力24に接続さ
れる。出力26,28の各々とは夫々同じ抵抗値R2を有する
抵抗34,36を通して入力22,24夫々にフィードバックされ
る。信号Vout +及びVout -が出力に現われるが完全差動増
巾器の原理に基づきこれらの絶対値は等しく極性は反対
である。増巾器20の入力ノードにつき電流平衡式を作れ
ば、この回路の完全伝達関数として次の式が得られる。
（但し理想演算増巾器、即ち無限利得で伝達関数に０又
はポールが含まれないものとする） Vout/Vin＝−2R2/（2R1−R2） 如何なる場合でもこの回路の伝達関数が複合面の一定
位置に於いてポールを含むから抵抗値R1,R2はポジティ
ブフィードバックがネガティブフィードバックより大き
くなる半分面にポールが存在しないように選ばねばなら
ない。この条件はR1＞R2/2である時のみ確認できるとい
える。
そこでR1＝1.5R2と選ぶことにより、次の式が得られ
る。
る。
Vout/Vin＝−１ 平衡型演算増巾器である上述した回路に於いては、電
源及びグラウンドノイズ並びにデジタルノイズは増巾器
の対称性からコモンモードのみに於いて出力に結合さ
れ、従って上記ノイズは差動的には現われない。
源及びグラウンドノイズ並びにデジタルノイズは増巾器
の対称性からコモンモードのみに於いて出力に結合さ
れ、従って上記ノイズは差動的には現われない。
もしアナログプロセスが不連続であってスイッチド
（スイッチ付）キャパシタ技術を用いるならば、本発明
は第４図に示すようにこの技術を用いて実施することが
できる。この際、抵抗30,32はスイッチドキャパシタ13
0,132に置換え、抵抗34,36は夫々固定キャパシタ135,13
7が並列に接続されたスイッチドキャパシタ134,136に置
換えるものとする。但しこの固定キャパシタはキャパシ
タ134,136がグラウンドに放電された時に演算増巾器が
オープンループとならないようにする目的のものであ
る。
（スイッチ付）キャパシタ技術を用いるならば、本発明
は第４図に示すようにこの技術を用いて実施することが
できる。この際、抵抗30,32はスイッチドキャパシタ13
0,132に置換え、抵抗34,36は夫々固定キャパシタ135,13
7が並列に接続されたスイッチドキャパシタ134,136に置
換えるものとする。但しこの固定キャパシタはキャパシ
タ134,136がグラウンドに放電された時に演算増巾器が
オープンループとならないようにする目的のものであ
る。
キャパシタ130,132,134,及び136が今周波数fSでスイ
ッチングされたとする。今Ｃをキャパシタの容量とすれ
ばＲ＝1/fS・Ｃという値の抵抗が接続されたと等価にな
ることは公知の技術であろう。
ッチングされたとする。今Ｃをキャパシタの容量とすれ
ばＲ＝1/fS・Ｃという値の抵抗が接続されたと等価にな
ることは公知の技術であろう。
固定キャパシタ135及び137を用いたことは伝達関数の
ポールを発生するが、これらキャパシタはこのようなポ
ールが入力信号の有効周波数帯域外にするような容量と
することができる。
ポールを発生するが、これらキャパシタはこのようなポ
ールが入力信号の有効周波数帯域外にするような容量と
することができる。
“インピーダンス”なる用語が請求の範囲に用いられ
ているが、これはスイッチドキャパシタの等価抵抗も指
称しようとして用いた技術用語である。
ているが、これはスイッチドキャパシタの等価抵抗も指
称しようとして用いた技術用語である。
茲に本発明の好ましい実施例をとり上げ説明したが、
本発明思想の範囲内に於いて他の変型、変更がなし得る
ことは当業者は理解できよう。
本発明思想の範囲内に於いて他の変型、変更がなし得る
ことは当業者は理解できよう。
特許請求の範囲に参照数字を挿入してあるがこれら数
字は理解を助ける意味で挿入したものであって、何ら本
発明要旨を限定するものではない。
字は理解を助ける意味で挿入したものであって、何ら本
発明要旨を限定するものではない。
第１図は公知の不平衡−平衡変換器の回路図、第２図は
公知の別の不平衡−平衡変換器の回路図、第３図は本発
明第１実施例の不平衡−平衡変換器の回路図、第４図は
本発明第２実施例の不平衡−平衡変換器の回路図であ
る。 20……完全差動平衡増巾器 22……第１入力、24……第２入力 26……第１出力、28……第２出力 34……第１インピーダンス 36……第２インピーダンス 32……第３インピーダンス 30……第４インピーダンス
公知の別の不平衡−平衡変換器の回路図、第３図は本発
明第１実施例の不平衡−平衡変換器の回路図、第４図は
本発明第２実施例の不平衡−平衡変換器の回路図であ
る。 20……完全差動平衡増巾器 22……第１入力、24……第２入力 26……第１出力、28……第２出力 34……第１インピーダンス 36……第２インピーダンス 32……第３インピーダンス 30……第４インピーダンス
フロントページの続き (56)参考文献 特開 昭61−148910（ＪＰ，Ａ) 特開 平１−37110（ＪＰ，Ａ) 特開 平２−7709（ＪＰ，Ａ) 実開 平１−38829（ＪＰ，Ｕ) ＥＬＥＫＴＯＲ ＥＬＥＣＴＲＯＮＩ ＣＳ，ｖｏｌ．12，ｎｏ．135／136，Ｊ ｕｌｙ／Ａｕｇｕｓｔ 1986，ｐａｂｅ 35；“Ｖｏｌｔａｇｅ−ｔｏ−Ｃｕｒｖ ｅｎｔ ｃｏｎｖｅｒｔｅｒ" (58)調査した分野(Int.Cl.6，ＤＢ名) H03H 11/32 H03F 3/45
Claims (6)
- 【請求項１】不平衡アナログ電気信号を完全差動平衡信
号に変換する装置に於いて、第１入力（22）及び第２入
力（24）と、これらに対応して第１出力（26）及び第２
出力（28）とを有する完全差動平衡増巾器（20）を具備
して成り、上記出力の各々は両者値が同じである第１イ
ンピーダンス（34）及び第２インピーダンス（36）を夫
々通して対応する入力へとフィードバックされており、
上記第１出力は第３インピーダンス（32）を通して上記
差動増巾器の第２入力へ接続され、一方、第３インピー
ダンスに値が等しい第４インピーダンス（30）が第１入
力に直列に接続されていることを特徴とする不平衡アナ
ログ電気信号を完全差動平衡信号に変換する装置。 - 【請求項２】上記インピーダンスは実質上抵抗であるこ
とを特徴とする不平衡アナログ電気信号を完全差動平衡
信号に変換する装置。 - 【請求項３】上記第３、第４インピーダンスは上記第
１、第２インピーダンス（R2）の値の半分より大きいこ
とを特徴とする不平衡アナログ電気信号を完全差動平衡
信号に変換する装置。 - 【請求項４】上記第３、第４インピーダンスが上記第
１、第２インピーダンス（R2）を抵抗値乃至その1.5倍
に等しいことを特徴とする不平衡アナログ電気信号を完
全差動平衡信号に変換する装置。 - 【請求項５】上記第１、第２インピーダンスの各々が固
定キャパシタに並列であるスイッチドキャパシタにより
構成され、第３、第４インピーダンスの各々はスイッチ
ドキャパシタにより構成されていることを特徴とする不
平衡アナログ電気信号を完全差動平衡信号に変換する装
置。 - 【請求項６】上記第３、第４インピーダンスの等価抵抗
成分が上記第１、第２インピーダンスの等価抵抗成分の
値の半分より大きい値を存することを特徴とする不平衡
アナログ電気信号を完全差動平衡信号に変換する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT21553A/89 | 1989-08-25 | ||
| IT8921553A IT1231388B (it) | 1989-08-25 | 1989-08-25 | Convertitore di segnali elettrici analogici sbilanciati in segnali tutto-differenziali |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389712A JPH0389712A (ja) | 1991-04-15 |
| JP2954299B2 true JP2954299B2 (ja) | 1999-09-27 |
Family
ID=11183516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220945A Expired - Fee Related JP2954299B2 (ja) | 1989-08-25 | 1990-08-22 | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5070305A (ja) |
| EP (1) | EP0415080B1 (ja) |
| JP (1) | JP2954299B2 (ja) |
| DE (1) | DE69014481T2 (ja) |
| IT (1) | IT1231388B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2055296C (en) * | 1990-12-11 | 1995-04-04 | Bruce James Wilkie | Analog image signal processor circuit for a multimedia system |
| US5576980A (en) * | 1991-06-28 | 1996-11-19 | Texas Instruments Incorporated | Serializer circuit for loading and shifting out digitized analog signals |
| US5220286A (en) * | 1991-06-28 | 1993-06-15 | International Business Machines Corporation | Single ended to fully differential converters |
| US5202645A (en) * | 1991-12-12 | 1993-04-13 | National Semiconductor Corporation | Stabilized transient response of a cascode CMOS amplifier |
| US6172548B1 (en) * | 1994-12-30 | 2001-01-09 | Stmicroelectronics, Inc. | Input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias |
| CA2288758C (en) * | 1997-05-05 | 2007-07-17 | Alexander R. Roustaei | Optical scanner and image reader for reading images and decoding optical information including one and two dimensional symbologies at variable depth of field |
| WO2001059928A1 (de) * | 2000-02-11 | 2001-08-16 | Georg Neumann Gmbh | Symmetrierschaltungsanordnung |
| WO2006018936A1 (ja) * | 2004-08-20 | 2006-02-23 | Murata Manufacturing Co., Ltd. | Ｆｍ検波回路 |
| JP5715531B2 (ja) * | 2010-09-10 | 2015-05-07 | 旭化成エレクトロニクス株式会社 | シングル差動変換回路 |
| WO2012032736A1 (ja) * | 2010-09-10 | 2012-03-15 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
| US9385677B2 (en) * | 2014-08-29 | 2016-07-05 | Realtek Semiconductor Corp. | Method and apparatus for gain enhancement of differential amplifier |
| US9806703B2 (en) * | 2015-09-03 | 2017-10-31 | Mediatek Inc. | Single-ended to differential conversion circuit and signal processing module |
| GB2560046A (en) | 2017-02-27 | 2018-08-29 | Cirrus Logic Int Semiconductor Ltd | MEMS sensors |
| KR102765797B1 (ko) * | 2020-08-10 | 2025-02-13 | 매그나칩믹스드시그널 유한회사 | 전류 모드 로직 드라이버 및 이를 포함하는 전송 드라이버 |
| CN115580249B (zh) * | 2022-11-18 | 2023-03-31 | 合肥灿芯科技有限公司 | 一种新型可变增益全差分运算放大器的启动电路设计 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2613652A1 (de) * | 1976-03-31 | 1977-10-20 | Bosch Gmbh Robert | Brueckenverstaerker |
| JPS5675712A (en) * | 1979-11-26 | 1981-06-23 | Nec Corp | Power amplifier |
| US4404525A (en) * | 1981-03-03 | 1983-09-13 | American Microsystems, Inc. | Switched capacitor gain stage with offset and switch feedthrough cancellation scheme |
| US4723112A (en) * | 1986-09-19 | 1988-02-02 | Tektronix, Inc. | Level shift circuit for differential signals |
-
1989
- 1989-08-25 IT IT8921553A patent/IT1231388B/it active
-
1990
- 1990-07-26 EP EP90114319A patent/EP0415080B1/en not_active Expired - Lifetime
- 1990-07-26 DE DE69014481T patent/DE69014481T2/de not_active Expired - Fee Related
- 1990-07-31 US US07/560,428 patent/US5070305A/en not_active Expired - Lifetime
- 1990-08-22 JP JP2220945A patent/JP2954299B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＥＬＥＫＴＯＲ ＥＬＥＣＴＲＯＮＩＣＳ，ｖｏｌ．１２，ｎｏ．１３５／１３６，Ｊｕｌｙ／Ａｕｇｕｓｔ １９８６，ｐａｂｅ３５；"Ｖｏｌｔａｇｅ−ｔｏ−Ｃｕｒｖｅｎｔ ｃｏｎｖｅｒｔｅｒ" |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1231388B (it) | 1991-12-02 |
| DE69014481T2 (de) | 1995-07-13 |
| EP0415080A3 (en) | 1991-06-05 |
| EP0415080A2 (en) | 1991-03-06 |
| US5070305A (en) | 1991-12-03 |
| JPH0389712A (ja) | 1991-04-15 |
| DE69014481D1 (de) | 1995-01-12 |
| IT8921553A0 (it) | 1989-08-25 |
| EP0415080B1 (en) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954299B2 (ja) | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 | |
| EP0766381B1 (en) | Improved single-ended to differential converter with relaxed common-mode input requirements | |
| JP2858584B2 (ja) | 増幅回路 | |
| US5789973A (en) | Resistorless operational transconductance amplifier circuit | |
| JP3007431B2 (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JP2845178B2 (ja) | 逓倍回路 | |
| JPS59174005A (ja) | 電力増幅器 | |
| US7043206B2 (en) | Fully integrated offset compensation feedback circuit | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| US4782305A (en) | Differential input-single output two pole filter implemented by a single amplifier | |
| JPH10150328A (ja) | 差動入力電圧をシングル・エンド出力電圧に変換する電子回路 | |
| US5796302A (en) | Single pole negative feedback for class-D amplifier | |
| TW521486B (en) | Apparatus and method for electric signal amplification | |
| JP3108551B2 (ja) | フィルタ回路 | |
| JP2725058B2 (ja) | Ｕ／ｂ変換回路 | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| JPH0420532B2 (ja) | ||
| JP3148458B2 (ja) | アクティブフィルタ | |
| JP2574356Y2 (ja) | Ｆｍ受信機のｆｍ復調器 | |
| JPH0124979Y2 (ja) | ||
| JPH07106927A (ja) | デューティ補正回路 | |
| JP2529354B2 (ja) | 電圧変換回路 | |
| JPS584327Y2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |