JP2932627B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示装置に関し、特に、ドットマトリクス
で画像を表示する表示器と表示ドットに対応したメモリ
を有する表示装置に関する。

従来の技術 従来のメモリを有する表示装置は、第５図に示すよう
に、書き込み制御回路31、読み出しタイミング回路32、
セレクト回路33、画像メモリ34、ドット変換回路35、列
電極駆動回路36、行電極駆動回路37、ドットマトリクス
表示器38により構成されている。読み出しタイミング回
路32は画像メモリ34の読み出し位置情報、ドット変換回
路35、列電極駆動回路36ないしは行電極駆動回路37に必
要なタイミングを発生している。画像メモリ34の読み出
し位置情報をセレクタ回路33を通して、画像メモリ34に
供給し、画像メモリ34の表示情報を読み出し、ドット変
換回路35でドット情報に変換して、列電極駆動回路36に
転送し、行電極駆動回路37で選択された表示器38の交点
ドットを点灯させる。行電極を順次走査することにより
表示器38に画像メモリ34の表示情報を表示している。

画像メモリ34の情報を書き変える場合には、書き込み
制御回路31から書き変える画像メモリ34の位置情報をセ
レクタ回路33を切替えて、画像メモリ34に供給し、書き
変えるデータを画像メモリ34へ転送する。

発明が解決しようとする課題 しかしながら、この従来の表示装置は、読み出し動作
と書き込み動作が同時に行うことは出来ないので、読み
出し優先又は書き込み優先のいずれかの方法が採られ
る。読み出し優先の場合には、書き込みが読み出しの休
止タイミングを利用して行われるので、書き込み速度が
遅くなり、表示容量が大きい表示装置では画面全体を書
き替える場合、時間を要するという課題がある。

また、書き込み優先とすると、書き込み速度は早くな
るが、表示がみだれたり表示の明るさが変化する等の課
題があった。

本発明は従来の上記実情に鑑みてなされたものであ
り、従って本発明の目的は、従来の技術に内在する上記
諸課題を解決することを可能とした新規な表示装置を提
供することにある。

課題を解決するための手段 上記目的を達成する為に、本発明に係る表示装置は、
画像メモリのアクセスタイミングを５クロックを１タイ
ミングとし、読み出し動作時には、５クロック中４クロ
ックを利用し、１クロックを待機とし、書き込み動作時
には、５クロック中４クロックを読み出しに、１クロッ
クを書き込みに利用するように構成されている。

実施例 以下に本発明をその好ましい各実施例について図面を
参照しながら具体的に説明する。

第１図は本発明による第１の実施例を示すブロックダ
イアグラムである。

第１図を参照するに、参照番号１は書き込み制御回
路、11は書き込みフリップフロップ（以下Ｆ・Ｆと略記
する）、12はアドレスセレクト回路、13は書き込みクロ
ック回路、14はデータレジスタ、15はアドレスレジス
タ、２は読み出しタイミング回路、21はクロック発生回
路、22はタイミング発生回路、23はT1〜T4タイミング回
路、24はT5タイミング回路、25は読み出しアドレスカウ
ンタ、３はセレクト回路、４は画像メモリ、５はドット
変換回路、６は列電極駆動回路、７は行電極駆動回路、
８はドットマトリクス表示器をそれぞれ示す。

次にこの第１の実施例を、第２図のタイミング図を参
照して説明する。

第２図において、ステージS1及びステージS2が画像デ
ータの読み出し動作時のタイミングであり、ステージS3
及びステージS4が書き込み要求があった時のタイミング
である。書き込み要求が無い場合には、第１図のクロッ
ク発生回路21で発生したクロックをタイミング発生回路
22で各部分で必要なタイミングに分岐し、読み出しに必
要なクロックはT1〜T4ドット変換回路５に送られる。T5
タイミング回路24は休止状態となっている。この間画像
メモリ４の位置を決めるアドレスデータは、読み出しア
ドレスカウンタ25からセレクト回路３を通して画像メモ
リ４に供給されている。画像メモリ４からの画像データ
はドット変換回路５で１ビットずつ出力される。休止期
間のタイミングT5では前のデータのままとなっている。
この様子を現したのが第２図のステージS1とステージS2
である。

一方、書き込み要求10があった場合には、書き込みＦ
・F11がセットされ、次のタイミングつまり第２図のス
テージS3の場合、タイミングT2に書き込み要求があった
ので、タイミングT3の読み出しクロックを休止にして、
この時第１図のアドレスセレクト回路12がセレクト回路
３を切替えて、アドレスレジスタ15のアドレス情報をセ
レクト回路３を通して、画像メモリ４に出力する。同時
に書き込みクロック回路13が、画像メモリ４に書き込み
クロックを供給し、T1〜T4タイミング回路23に働きかけ
てT3タイミングの読み出しクロックを休止させる。デー
タレジスタ14は書き込みクロック回路13の出力に合わせ
て書き込みたい情報を画像メモリ４に出力する。書き込
が終了すると次のタイミングT4では読み出し動作にもど
る。この時の読み出し動作ではタイミングT5の時に書き
込Ｆ・F11がセットされているか確認し、セットされて
いる時にはT1〜T4期間に書き込み要求があったというこ
となので、T5タイミング回路24を働かせ、タイミングT5
に読み出しクロックを出力する。この様子を示したのが
第２図のステージS3である。ステージS4は書き込み要求
がタイミングT3に発生した場合で、動作はステージS3と
同じである。

このようなタイミングで得られたデータは列電極駆動
回路６及び行電極駆動回路７で所望の電圧に変換され、
ドットマトリクス表示器８により表示される。

第３図は本発明の第２の実施例を示すブロックダイア
グラムである。第４図は第３図のタイミング図である。

第３図、第４図を参照するに、第４図のタイミング図
からわかるように、ステージS1、S2は第２図のステージ
S1、S2に等しい。ステージS3、S4は書き込み要求が第２
図と同じT2、T3のタイミングで発生しているが、書き込
み動作は必ずタイミングT5に行われるようにしたもので
ある。このようにすると読み出しクロックを変える必要
が無くなるので、タイミングT5の時だけ、書き込みＦ・
F11を確認してセットされていれば、書き込み動作を行
うようにすれば良いので第２図に示したタイミングによ
る第１の実施例よりも回路構成は簡単になる。但し書き
込要求がタイミングT1からT4のどこで発生するかによ
り、書き込み完了する時間が異なるので、１ステージ以
上の時間、データレジスタ14、アドレスレジスタ15でそ
れぞれデータ及びアドレスを保持する必要がある。

発明の効果 以上説明したように、本発明によれば、１ステージを
T1〜T5の５つのタイミングに分け、４つのタイミングを
読み出しに、残りの１つのタイミングを休止又は書き込
みに利用するようにしたので、読み出し動作に支障なく
十分に早い書き込み動作が可能となり、書き込み時にち
らつき等の発生しない表示装置を供給することが出来
る。本発明の場合、画像データの読み出しは、１ビット
ずつ（ドットマトリクス表示器８の１ドットに相当）読
み出されるので、２ステージで８ビット、つまり１バイ
トのデータとなる。一方書き込みは、１度に１バイトの
書き込が行えるので、１ステージで１バイト書き変えら
れる。つまり、１画面表示する間に２画面分の書き変え
が可能であり、書き込み速度として十分な速度を有す
る。

【図面の簡単な説明】

第１図は本発明による第１の実施例を示すブロックタイ
アグラム、第２図は第１図の実施例のタイミングチャー
ト、第３図は本発明による第２の実施例を示すブロック
ダイアグラム、第４図は第２図の実施例のタイミングチ
ャート、第５図は従来技術による構成例のブロックダイ
アグラムである。 １、31……書き込み制御回路、10……書き込み要求信
号、11……書き込みＦ・Ｆ、12……アドレスセレクト回
路、13……書き込クロック回路、14……データレジス
タ、15……アドレスレジスタ、２、32……読み出しタイ
ミング回路、21……クロック発生回路、22……タイミン
グ発生回路、23……T1〜T4タイミング回路、24……T5タ
イミング回路、25……読み出しアドレスカウンタ、３、
33……セレクト回路、４、34……画像メモリ、５、35…
…ドット変換回路、６、36……列電極駆動回路、７、37
……行電極駆動回路、８、38……ドットマトリクス表示
器

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ドットマトリクスで画像を表示する表示器
   と、表示ドットに対応した画像メモリを有する表示装置
   において、前記画像メモリのアクセスタイミングを５ク
   ロックを１タイミングとし、該画像メモリの読み出しの
   みの時には５クロック中４クロックを読み出しクロック
   に利用して１クロック分を待機とし、前記画像メモリへ
   の書き込み要求がある時には、５クロック中１クロック
   を書き込みクロックに利用し、４クロックを読み出しク
   ロックに利用したことを特徴とする表示装置。