[go: up one dir, main page]

JP2929813B2 - 低周波数ジッタ補正を有する位相同期ループ - Google Patents

低周波数ジッタ補正を有する位相同期ループ

Info

Publication number
JP2929813B2
JP2929813B2 JP3341763A JP34176391A JP2929813B2 JP 2929813 B2 JP2929813 B2 JP 2929813B2 JP 3341763 A JP3341763 A JP 3341763A JP 34176391 A JP34176391 A JP 34176391A JP 2929813 B2 JP2929813 B2 JP 2929813B2
Authority
JP
Japan
Prior art keywords
output
digital
signal
locked loop
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3341763A
Other languages
English (en)
Other versions
JPH04307815A (ja
Inventor
ショーン・ロバート・マッカスリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH04307815A publication Critical patent/JPH04307815A/ja
Application granted granted Critical
Publication of JP2929813B2 publication Critical patent/JP2929813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に位相同期ループ
に関し、さらに詳しくは、周波数ジッタ補正を有する位
相同期ループに関する。
【０００２】
【従来の技術】低周波数基準クロックから高周波数シス
テム・クロックを生成する一般的な方法は、位相同期ル
ープ回路を用いるものである。位相同期ループ回路を構
成するさまざまな方法があるが、すべての位相同期ルー
プ回路は３つの基本部分、すなわち、位相検波部，ルー
プ・フィルタ部および電圧制御発振部を有する。位相検
波部は、基準クロック信号を受け取る第１入力と、電圧
制御発振部の出力を受け取る第２入力とを有する。ま
た、電圧制御発振部の出力は、位相同期ループ回路の出
力でもある。位相検波部は、ループ・フィルタ部の入力
に接続された出力を有し、ループ・フィルタ部は電圧制
御発振部の入力に接続された出力を有する。動作中、位
相検波部の出力は、上記の２つの入力における２つの信
号間の位相差に比例する信号を与える。位相検波部に応
答して、ループ・フィルタ部は位相検波部からの入力信
号の関数である出力信号を与える。電圧制御発振部は、
ループ・フィルタ部の出力に比例する出力周波数を与え
る。上記のように、電圧制御発振部の出力信号は、帰還
情報として、位相検波部の第２入力に戻される。この帰
還情報は、電圧制御発信機の出力信号が基準クロック信
号と位相同期するために必要である。
【０００３】用途に応じて、位相同期ループ回路の各部
は、特定のデジタルまたはアナログ回路を用いて意図的
に構成される。例えば、デジタル位相検波器，デジタル
ループ・フィルタおよびデジタル制御発振器を用いて構
成される位相同期ループ回路は、アナログ構成と比較し
て、温度変動および電源電圧変動に対して動作特性が安
定しているので有利である。しかし、デジタル制御発振
器は、デジタル制御発振器のみを制御するため位相同期
ループ回路周波数よりも高い周波数の追加クロック入力
が必要とする点で潜在的な欠点を有する。
【０００４】もう１つの一般的な位相同期ループ構成
は、デジタル位相検波器，アナログループ・フィルタお
よびアナログ電圧制御発振器を利用している。この構成
の利点は、アナログ電圧制御発振器は、別の高周波クロ
ックを必要としないことである。潜在的な欠点は、アナ
ログループ・フィルタ構成は位相同期ループ回路に対し
て外部の容量素子および抵抗素子を必要とし、これがコ
ストを上げ、信頼性を低下させることである概して、ア
ナログ回路ではなくデジタル回路を用いてさまざまな素
子を構成することにより、より安定した回路設計が可能
になる。これとは対称的に、位相同期ループ回路のアナ
ログ構成は、デジタル化することによる量子化誤差を避
け、またデジタル設計手法に伴う周波数エリアシング誤
差(frequency aliasing error)を避けるという利点があ
る。また、完全にアナログ構成の位相同期ループ回路で
は、完全にデジタル構成の位相同期ループ回路と比較し
て、所定の周波数の水晶に対してより高い動作周波数が
得られる。
【０００５】位相同期ループ回路は、比例・積分制御項
方法(proportional-integral control term method) を
用いて構成される。各制御項は、位相同期ループ回路の
性能に対して特定の影響を与える。比例項は、位相同期
ループ回路の減衰係数を部分的に決定する。積分項は、
位相同期ループ回路の周波数オフセット誤差を補正す
る。
【０００６】一般に、位相同期ループ回路は、電気通信
システム内の高性能電気通信トランシーバにおいて用い
られ、ここでトランシーバとはデータ・ビット情報を送
受できる電気通信装置である。高性能電気通信トランシ
ーバで位相同期ループ回路が用いられる主な理由は、ト
ランスミッタとレシーバとの間でデータ・クロック同期
を取るためである。データ・クロック同期を確立できな
いと、「サイクル・スリップ(cycle-slip)」が生じう
る。サイクル・スリップが生じると、送信されているデ
ータ・ビットの一部が電気通信システム内の別のトラン
シーバによって受信されず、サイクル・スリップの結果
受信されないデータ・ビットは、「抜けた(dropped) 」
または「無視された(ignored) 」という。
【０００７】位相同期ループ回路に関連する一般的な問
題は、出力における固有周波数ジッタであり、ここでい
う周波数ジッタとは出力周波数における有害な変動のこ
とである。位相同期ループ回路のすべての用途が周波数
ジッタの影響を受けるわけではないが、周波数ジッタは
電気通信分野において主要問題となっている。
【０００８】高性能トランシーバを用いる電気通信シス
テムでは、データ信号処理方法が利用される。これらの
データ信号処理方法では、周波数ジッタの大きさが最小
限でなければならない。例えば、Ｕ型トランシーバ等の
このような高性能電気通信システムの周波数ジッタ公差
は、国際規格委員会ＡＮＳＩによって規定されており、
それを図１に示す。図１のグラフは、縦軸にピコ秒で表
した出力周波数ジッタの大きさを、そして横軸に周波数
を示している。このグラフは、周波数が増加するにつれ
て、許容周波数ジッタの大きさも増加し、そして周波数
が低下すると、許容周波数ジッタの大きさも低下するこ
とを示している。
【０００９】
【発明が解決しようとする課題】一次位相同期ループ回
路は、比例制御項しかないループ・フィルタ部を有す
る。従って、位相同期ループ回路にはより広い雑音帯域
幅が存在し、入力信号内の雑音またはジッタは濾波され
ない。一次位相同期ループ回路の出力における周波数ジ
ッタを低減する既知の方法として、水晶発振回路の出力
における複数のレシオ切替可能コンデンサ(ratioed swi
tchable capacitor)を介して出力周波数を制御する方法
がある。切替コンデンサは、位相検波器の出力によって
直接制御される。このような回路では、周波数ジッタの
大きさは、発振器が発生できる最大周波数を所定の値に
制限することにより、所定の値に強制的に制限、あるい
は「ハード」制限することができる。出力においてレシ
オ切替コンデンサを用いる従来の一次位相同期ループ回
路の欠点は、位相同期ループの周波数オフセット補正が
限定されることである。
【００１０】
【課題を解決するための手段】本明細書では、デジタル
回路で構成された位相検波器を具備する低周波数ジッタ
補正を有する位相同期ループが提供される。位相検波器
は、基準信号である第１クロック信号を受け取る第１入
力を有し、かつ位相同期ループの出力信号を受け取る第
２入力を有する。位相検波器の出力は、第１クロック信
号と第２クロック信号との間の位相関係を示す。デジタ
ル・フィルタ回路は、位相検波器の出力に結合された入
力を有する。デジタル・フィルタ回路は、比例項と積分
項とを生成し、比例制御項と積分制御項との和をとっ
て、デジタル信号を与える。このデジタル信号は、どの
ように位相同期ループ回路の出力信号を調整して、所定
の出力周波数を維持するかを定める被濾波出力を表す。
デジタル制御アナログ発振器は、デジタル・フィルタ回
路に結合され、フィルタのデジタル信号に応答して出力
信号を与える。
【００１１】
【実施例】図２は、低周波数における周波数ジッタ補正
を有する切替コンデンサ位相同期ループ１０を示す。概
して、位相同期ループ１０は、位相検波器１２，ループ
・フィルタ１３，ディザ(dither)部１６，デジタル制御
アナログ発振部１８および制御論理２１を有する。ルー
プ・フィルタ部１３は、積分項カウンタ１４，比例項カ
ウンタ２０および加算器２２を有する。ディザ部１６
は、デクリメント・カウンタ２４，レジスタ２６および
加算器２８を有する。デジタル制御アナログ発振部１８
は、Ｎ−２N デコーダ３０，水晶発振部３２および切替
コンデンサ・ネットワーク３４を有する。
【００１２】制御論理２１は、デジタル制御アナログ発
振部１８の出力信号を受け取る入力を有する。制御論理
２１は、比例項カウンタ２０の制御入力に接続された第
１出力と、加算器２２の制御入力に接続された第２出力
と、デクリメント・カウンタ２４の制御入力に接続され
た第３出力と、レジスタ２６の制御入力に接続された第
４出力と、加算器２８の制御入力に接続された第５出力
と、デコーダ３０の制御入力に接続された第６出力とを
有する。位相検波器１２は、基準クロック信号に接続さ
れた第１入力と、デジタル制御アナログ発振部１８の出
力を受け取る第２入力とを有する。また、デジタル制御
アナログ発振部１８の出力は、位相同期ループ１０の出
力である。位相検波器１２は、積分項カウンタ１４の入
力と比例項カウンタ２０の入力とに接続された出力を有
する。積分項カウンタ１４は、ＮビットとＭビットとに
分周される出力を有する（ただし、ＮおよびＭは整数で
ある）。比例項カウンタ２０は、加算器２２の第１入力
に接続されるＰビット出力を有する。加算器２２は、積
分項カウンタ１４の連結されたＮビット出力とＭビット
出力とをそれぞれ受け取る第２および第３入力を有し、
Ｎビット出力とＭビット出力とを与える。デクリメント
・カウンタ２４は、加算器２２のＭビット出力を受け取
る入力を有し、シングル・ビット出力を与える。レジス
タ２６は、加算器２２のＮビット出力を受け取る入力を
有し、Ｎビット出力を与える。加算器２８は、レジスタ
２６のＮビット出力を受け取る第１入力と、デクリメン
ト・カウンタ２４のシングル・ビット出力を受け取る第
２入力とを有する。加算器２８は、デコーダ３０の入力
に接続されるＮビット出力を有する。デコーダ３０は、
２N ビット出力を有する。２N ビットの所定の１つは、
切替コンデンサ・ネットワーク３４の複数のスイッチの
所定の１つの制御端子に接続される。水晶発振部３２
は、インバータ，水晶，抵抗およびコンデンサを用いる
従来の水晶発振器である。「出力」と記された出力を有
する切替コンデンサ・ネットワーク３４は、複数の等価
コンデンサを有する。コンデンサ４０がスイッチ４２に
結合されているように、各コンデンサは複数のスイッチ
の１つに結合される。切替コンデンサ・ネットワーク３
４内のすべてのスイッチは、第１端子が互い接続され、
切替コンデンサ・ネットワーク３４および位相同期ルー
プ１０の出力を形成している。切替コンデンサ・ネット
ワーク３４内の各スイッチは、複数の切替コンデンサ内
のコンデンサの所定の第１電極に接続された第２端子を
有する。切替コンデンサ・ネットワーク３４内の各スイ
ッチは、デコーダ３０の出力に接続された制御端子を有
する。切替コンデンサ・ネットワーク３４内の各コンデ
ンサの第２電極は、接地基準に接続される。好適な構成
形態では、切替コンデンサ・ネットワーク３４のコンデ
ンサは水晶発振部３２を中心にして分配されており、水
晶の両側で容量を分配し、起動時に水晶を支援している
ことに注意されたい。本発明の説明の便宜を図るため、
切替コンデンサ・ネットワーク３４のすべてのコンデン
サは水晶発振部３２の一方の側のみにしか示されていな
い。
【００１３】位相同期ループ１０は、基準周波数入力に
比例する出力周波数を与える。また、位相同期ループ１
０は、ディザリング方法を用いて低周波固有ジッタを、
周波数ジッタの大きさに対する寛容度の高い高周波ジッ
タに変換することにより、低周波数における周波数ジッ
タの影響を最小限に押さえる。
【００１４】動作中、デジタル構成の位相検波器１２
は、基準クロックと切替コンデンサ・ネットワーク３４
の出力との間に存在する位相差に比例する出力信号を与
える。位相検波器１２のデジタル出力は、ループ・フィ
ルタ部１３に信号を与え、この信号は、切替コンデンサ
ネットワーク３４によって与えられる出力周波数を増加
あるいは低減するように指示する。比例項カウンタ２
０，積分項カウンタ１４および加算器は、デジタル出力
を与えるループ・フィルタを構成すべく一体となって機
能し、このデジタル出力は位相同期ループ１０の出力に
おける位相誤差をどのように補正するかを定める。比例
項カウンタ２０は、デジタル・カウンタとして構成さ
れ、所定の時間間隔で制御論理２１によってリセットさ
れる。積分項カウンタ１４は、デジタル・アップ／ダウ
ン・カウンタとして構成され、カウンタをインクリメン
トするかあるいはデクリメントするかの判断は、位相検
波器１２からの出力によって決まる。積分項カウンタ１
４のＮビット出力は、アップ／ダウン・カウント機能の
出力からの所定の数の最上位ビット（ＭＳＢ）を表す。
積分項カウンタ１４のＭビット出力は、アップ／ダウン
・カウンタ機能の出力からの最下位ビット（ＬＳＢ）の
所定の上位部を表す。加算器２２の出力は、従来の制御
理論に基づく、出力周波数の積分制御および比例制御に
関連する制御項を含むデジタル和を表すデジタル信号で
ある。加算器２２によって与えられるデジタル和は、従
来の方法でいかにして位相同期ループ１０の出力信号を
補正するかを定める被濾波出力である。
【００１５】図示の例では、本発明は、位相検波器１２
とデジタル制御アナログ発振器３４との間にデジタル積
分項カウンタ１４を追加することにより、上記の周波数
ジッタがハード制限された既知の一次位相同期ループ回
路に代わるものを提供する。この追加により、一次位相
同期ループを二次位相同期ループに変換する。位相差に
応答してデジタル・カウント値を与えることにより、積
分項カウンタ１４は位相検波器１２の出力の積分を実質
的にとり、位相同期ループの周波数オフセット補正機能
を制限せずに、基準クロック上のジッタを濾波して除去
する。また、ループ・フィルタは、位相同期ループの雑
音帯域幅を低減する。デジタル・ループ・フィルタ出力
を用いて、水晶発振部３２の出力における切替可能コン
デンサ群を介してデジタル制御アナログ発振器の周波数
を調整する。切替コンデンサ・ネットワーク３４のコン
デンサのそれぞれは、ネットワーク３４が一次的である
ように、等価されている。切替可能コンデンサの数は、
周波数ステップの数（周波数量子化）を決定し、周波数
量子化ステップの数が少なくなるほど、出力周波数の変
動も小さくなる。電圧制御発振器の出力における周波数
の変動が小さくなると、固有周波数ジッタの大きさを小
さくする効果がある。従って、周波数ジッタを低減する
能力は、小さい切替可能コンデンサを製造する能力に依
存する。集積回路上に実際に製造可能なレシオ切替可能
コンデンサの寸法およびその数には物理的な限界がある
ので、周波数ジッタを低減する他の方法が望ましい。本
発明は、デジタル位相検波器，デジタル・ループ・フィ
ルタおよびアナログ発振器を提供する。位相同期ループ
におけるデジタルおよびアナログ回路のこの独自の組合
せは、外部回路の数および量を低減し、かつ発振段にお
いて別の高周波クロック信号を必要とせずに正確な動作
を行なうことにより、総合ＰＬＬ性能の最適化を行な
う。
【００１６】さらに、本発明に従って、ディザ項(dithe
r term)を追加ジッタ制御としてループ・フィルタのデ
ジタル出力に追加することができる。加算器２８の出力
におけるコンデンサ・アレイに対する制御信号のゼロと
１ＬＳＢとの間で、ループ・フィルタ出力のＬＳＢに比
例してディザの大きさを変化させると、周波数制御の分
解能が改善でき、それにより量子化効果を低減する。デ
ィザ項は、デクリメント・カウンタ２４，レジスタ２６
および加算器２８によって与えられる。
【００１７】デクリメント・カウンタ２４は、加算器２
２のＭビット・デジタル出力をラッチし、ラッチされた
値をゼロまでデクリメントし続ける。カウンタ２４がデ
クリメントする速度は、[2Mfc]であることが好ましい。
ただし、「fc」は搬送波周波数であり、カウンタ２４の
デジタル出力の周波数である。デクリメント・カウンタ
２４内のラッチされた値がノンゼロである期間中、デク
リメント・カウンタ２４の出力は論理１である。それ以
外の場合は、出力値は論理０である。レジスタ２６は、
加算器２２のＮビット出力をラッチし、また所定の時間
において、レジスタ２６とデクリメント・カウンタ２４
の両方の出力値は加算器２８の入力に与えられる。加算
器２８のＮビット出力は、デクリメント・カウンタ２４
のデューティ・サイクル出力とレジスタ２６内のラッチ
されたＮビット値とに基づいて符号化されたビット・パ
ターンを与える。加算器２８の出力は、周波数ジッタの
大きさを増加せずに、固有低周波ジッタを高周波ジッタ
に変える効果を有する。この手順を、「ディザリング(d
ithering) 」という。出力ジッタが変換される周波数範
囲は、制御論理２１によって設定される搬送波周波数に
ほぼ等しい。搬送波周波数も、また搬送波周波数の（２
M ）倍の周波数も、特に高い周波数ではない。例えば、
図１に示すように、１ｋＨｚの範囲の搬送波周波数は、
１Ｈｚ範囲の場合よりも実質的に大きなジッタ許容度が
可能である。この搬送波周波数値の場合、デクリメント
・カウンタ２４がクロックされる周波数もそれほど高く
ない。例えば、Ｍが加算器２２からの６ビット出力を表
す６に等しく、かつ搬送波周波数が１ｋＨｚの場合、デ
クリメント・カウンタ２４は６４ｋＨｚでクロックされ
る。加算器２８のＮビット出力は、デコーダ３０によっ
て２N 制御信号に復号される。２N 信号のそれぞれは、
切替コンデンサ・ネットワーク３４内の所定のスイッチ
を制御し、水晶発振部３２の出力周波数を調整する。
【００１８】ＰＬＬの出力周波数に対するディザ部１６
が与える影響を検討する別の方法として、各コンデンサ
がＬＳＢ値を有しているので、出力周波数の微調整はＬ
ＳＢ重み付けコンデンサを出力から出し入れすることに
より行なわれるという観点から考慮する。さらに、加算
器２８の出力搬送波周波数は高いので、出力周波数のＬ
ＳＢ調整は極めて頻繁に行なわれる。従って、出力中の
量子化誤差は、出力周波数の高速ＬＳＢ補正によって平
均化され、低減される。
【００１９】以上から、デジタル位相検波器とデジタル
・ループ・フィルタとをデジタル制御アナログ発振器と
共に利用して、周波数分解能を改善し、一次的な周波数
制御および低周波ジッタ補正を行なう位相同期ループ回
路が提供されたことが明らかである。位相検波器とルー
プ・フィルタとがデジタル構成であるので、さまざまな
アナログ構成と比較して、回路の経時変化特性，温度お
よび電源電圧の変動，製造上の欠陥の影響を受けにく
く、かつ安価である。
【００２０】上記の位相同期ループ回路は図１に示すよ
うに構成されるが、ディザリングする、すなわち低周波
ジッタを高周波ジッタに変える他の方法も利用できるこ
とは明らかである。デジタル制御アナログ発振器におい
て具体的な数のコンデンサが示されているが、任意の数
のコンデンサを構成してもよいことは明らかである。等
価コンデンサを有するコンデンサ・アレイが示されてい
るが、本発明は２進重み付けコンデンサ値でも構成でき
ることが明らかである。等価コンデンサを用いることに
より一次性が保証されるが、コンデンサが等価でない場
合、コンデンサのスイッチング動作によって出力電圧誤
差が生じることがある。異なる電圧レベルのコンデンサ
切替に起因する出力誤差が許容できる場合、一次性は必
要ない。本明細書では発明の原理を説明してきたが、こ
の説明は一例としてのみにとどめ、本発明の範囲を限定
するものではないことは当業者には明らかである。従っ
て、添付のクレームは発明の真の精神と範囲に入る発明
のすべての変形例を内包するものとする。
【図面の簡単な説明】
【図１】従来の周波数ジッタ規格のグラフである。
【図２】本発明による位相同期ループ回路のブロック図
である。
【符号の説明】
１０ 位相同期ループ １２ 位相検波器 １３ ループ・フィルタ部 １４ 積分項カウンタ １６ ディザ部 １８ デジタル制御アナログ発振部 ２０ 比例項カウンタ ２１ 制御論理 ２２ 加算器 ２４ デクリメント・カウンタ ２６ レジスタ ２８ 加算器 ３０ Ｎ−２N デコーダ ３２ 水晶発振部 ３４ 切替コンデンサ・ネットワーク ４０ コンデンサ ４２ スイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−217826（ＪＰ，Ａ) 特開 昭62−140517（ＪＰ，Ａ) 特開 平１−151822（ＪＰ，Ａ) 特開 昭62−73818（ＪＰ，Ａ) 特開 平２−206983（ＪＰ，Ａ) 特開 平２−185120（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/14

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 位相同期ループ（１０）であって： 基準信号である第１クロック信号を受信する第１入力
    と、当該位相同期ループの出力信号を受信する第２入力
    と、第１クロック信号と第２クロック信号との間の位相
    関係を示す出力とを有する、デジタル回路で構成された
    位相検波器（１２）； 該位相検波器の出力に結合された入力を有するデジタル
    ・フィルタ回路（１３）であって、比例制御項と積分制
    御項とを生成し、比例制御項と積分制御項との和をとっ
    て、所定の出力周波数を維持するために位相同期ループ
    回路の出力信号をどのように調整するかを定める被濾波
    出力を表すデジタル信号を与える、デジタル・フィルタ
    回路（１３）； デジタル・フィルタ回路のデジタル信号に結合しデジタ
    ル信号の下位部を受信する入力を有するカウンタ（２
    ４）であって、第１論理値の出力を出しながら、受信し
    たデジタル信号の下位部によって設定される値から所定
    値までカウントし、前記所定値に達すると出力が第２論
    理値に変わる、ところのカウンタ（２４）；デジタル・
    フィルタ回路のデジタル信号に結合しデジタル信号の上
    位部を受信しかつ保存する入力と、デジタル信号の前記
    上位部を選択的にもたらす出力とを有する保存回路（２
    ６）； 保存回路の出力に結合された第１入力と、カウンタの出
    力に結合された第２入力と、デジタル信号の上位部とカ
    ウンタの出力との加算に応答してデジタル制御信号をも
    たらす出力とを有する加算器（２８）； カウンタ、保存回路および加算器に結合され、当該位相
    同期ループの動作を制御する制御回路（２１）；および 加算器の出力に結合され、デジタル制御信号に応答して
    当該位相同期ループの出力信号をもたらすアナログ発振
    器（１８，３２，３４）； によって構成されることを特徴とする位相同期ループ
    （１０）。
  2. 【請求項２】 請求項１記載の位相同期ループであっ
    て、前記加算器のデジタル制御信号が出力信号内の固有
    低周波ジッタを所定の高周波に変換し、制御回路が、カ
    ウンタのカウント速度を決定するクロック信号をカウン
    タに供給することにより所定の高周波を決定する、 ことを特徴とする位相同期ループ。
JP3341763A 1990-12-03 1991-12-02 低周波数ジッタ補正を有する位相同期ループ Expired - Fee Related JP2929813B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US620686 1990-12-03
US07/620,686 US5036294A (en) 1990-12-03 1990-12-03 Phase locked loop having low-frequency jitter compensation

Publications (2)

Publication Number Publication Date
JPH04307815A JPH04307815A (ja) 1992-10-30
JP2929813B2 true JP2929813B2 (ja) 1999-08-03

Family

ID=24486952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3341763A Expired - Fee Related JP2929813B2 (ja) 1990-12-03 1991-12-02 低周波数ジッタ補正を有する位相同期ループ

Country Status (2)

Country Link
US (1) US5036294A (ja)
JP (1) JP2929813B2 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1244350B (it) * 1990-12-21 1994-07-08 Telettra Spa Metodo per la riduzione del rumore di fase introdotto nella resincronizzazione di segnali digitali mediante giustificazione, e circuiti integrati per l'implementazione del metodo
JP3132043B2 (ja) * 1991-06-13 2001-02-05 日本電気株式会社 クロック抽出回路
US5241285A (en) * 1991-10-03 1993-08-31 Apogee Electronics Corporation Phase locked loop reference slaving circuit
JP3245925B2 (ja) * 1992-02-19 2002-01-15 ソニー株式会社 デジタルｐｌｌ回路
EP0640261A4 (en) * 1992-05-14 1995-04-05 Vlsi Technology, Inc. Data transmission delaying circuit using time-multiplexed latch enable signals.
GB9226522D0 (en) * 1992-12-19 1993-02-10 Harvey Geoffrey P Power saving electronic logic circuit
DE4303356A1 (de) * 1993-02-05 1994-08-11 Philips Patentverwaltung Digitale Phasenregelschleife
US5375148A (en) * 1993-03-01 1994-12-20 Motorola, Inc. VCO bias generator in a phase lock loop
US5373255A (en) * 1993-07-28 1994-12-13 Motorola, Inc. Low-power, jitter-compensated phase locked loop and method therefor
US5446420A (en) * 1993-08-25 1995-08-29 Motorola, Inc. Method and apparatus for reducing jitter and improving testability of an oscillator
US5479457A (en) * 1993-08-27 1995-12-26 Vlsi Technology Inc. Method and apparatus for attenuating jitter in a digital transmission line
US5459680A (en) * 1993-10-20 1995-10-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for spur-reduced digital sinusoid synthesis
US5787134A (en) * 1994-09-12 1998-07-28 Analog Devices, Inc. Switched capacitance phase locked loop system
US5543754A (en) * 1994-10-11 1996-08-06 National Semiconductor Corporation Capacitor and resistor controlled oscillator timing lock loop for precision time constants
US5528199A (en) * 1994-12-30 1996-06-18 At&T Corp. Closed-loop frequency control of an oscillator circuit
DE19546632A1 (de) * 1995-12-14 1997-06-19 Thomson Brandt Gmbh Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom
TW419901B (en) * 1997-06-27 2001-01-21 Hitachi Ltd Phase-locked ring circuit, data processing device and data process system
DE19738718A1 (de) * 1997-09-04 1999-03-25 Siemens Ag Oszillatorschaltung mit einem Schwingquarz
US6115439A (en) * 1997-11-14 2000-09-05 Texas Instruments Incorporated Free running digital phase lock loop
US6104257A (en) * 1997-12-22 2000-08-15 Cypress Semiconductor Corp. Crystal oscillator with eprom-controlled frequency trim
US6094105A (en) * 1998-05-29 2000-07-25 Intel Corporation Oscillator with digital frequency control
US6194973B1 (en) 1998-05-29 2001-02-27 Intel Corporation Oscillator with automatic gain control
US6268776B1 (en) * 1998-11-06 2001-07-31 Kevin G. Faison Digitally tuned and linearized low voltage crystal oscillator circuit
US6246738B1 (en) 1998-11-19 2001-06-12 Pmc-Sierra Ltd. Phase modulated reduction of clock wander in synchronous wide area networks
DE50001110D1 (de) 1999-06-05 2003-02-20 Ihp Gmbh Spannungsgesteuerter oszillator mit lc-schwingkreis
KR100295812B1 (ko) * 1999-06-18 2001-07-12 서평원 고속 위상검출기를 이용한 디지털 위상동기루프
US6512647B1 (en) 1999-08-27 2003-01-28 Seagate Technology Llc Method and apparatus for adaptive tuning bias current for magnetoresistive head
GB2357382B (en) * 1999-12-17 2004-03-31 Mitel Corp Clock recovery PLL
JP4488569B2 (ja) 1999-12-22 2010-06-23 日本テキサス・インスツルメンツ株式会社 最短時間ｐｌｌ回路
US6300838B1 (en) * 1999-12-22 2001-10-09 International Business Machines Corporation Method and apparatus for derivative controlled phase locked loop systems
CN1307406A (zh) * 2000-01-27 2001-08-08 华为技术有限公司 数字锁相环的滤波方法
US6606004B2 (en) 2000-04-20 2003-08-12 Texas Instruments Incorporated System and method for time dithering a digitally-controlled oscillator tuning input
AU2002218798A1 (en) * 2000-07-10 2002-01-21 Silicon Laboratories, Inc. Digital phase detector circuit and method therefor
EP1182778A1 (en) * 2000-07-21 2002-02-27 Semiconductor Ideas to The Market (ItoM) BV Receiver comprising a digitally controlled capacitor bank
US6307411B1 (en) 2000-10-13 2001-10-23 Brookhaven Science Associates Wide tracking range, auto ranging, low jitter phase lock loop for swept and fixed frequency systems
US6512419B1 (en) * 2001-03-19 2003-01-28 Cisco Sytems Wireless Networking (Australia) Pty Limited Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip
US6973150B1 (en) 2001-04-24 2005-12-06 Rockwell Collins Cycle slip detection using low pass filtering
EP1255355B1 (en) * 2001-04-26 2019-06-12 Texas Instruments Incorporated System and method for time dithering a digitally-controlled oscillator tuning input
US7133485B1 (en) 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
US7046098B2 (en) * 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
EP1351397A3 (en) * 2001-11-27 2005-03-02 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
US6825785B1 (en) * 2002-02-28 2004-11-30 Silicon Laboratories, Inc. Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator
EP1351389A1 (en) * 2002-04-02 2003-10-08 Dialog Semiconductor GmbH Method and circuit for compensating mosfet capacitance variations in integrated circuits
US7277519B2 (en) * 2003-12-02 2007-10-02 Texas Instruments Incorporated Frequency and phase correction in a phase-locked loop (PLL)
JP2005204091A (ja) * 2004-01-16 2005-07-28 Daihen Corp Ｐｌｌ回路
DE102004007588B4 (de) * 2004-02-17 2016-01-21 Michael Gude Frequenzgenerator mit digital einstellbarer Frequenz
TWI232636B (en) * 2004-07-13 2005-05-11 Realtek Semiconductor Corp Phase locked loop with nonlinear phase-error response characteristic
DE102004037162A1 (de) * 2004-07-30 2006-03-23 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung eines Taktsignals
TWI392221B (zh) * 2005-05-24 2013-04-01 Axiom Microdevices Inc 在使用時鐘除法的通訊系統中調變相位或頻率的方法
DE102005023909B3 (de) * 2005-05-24 2006-10-12 Infineon Technologies Ag Digitaler Phasenregelkreis und Verfahren zur Korrektur von Störanteilen in einem Phasenregelkreis
DE102005030356B4 (de) * 2005-06-29 2011-07-07 Infineon Technologies AG, 81669 Digitaler Phasenregelkreis und Verfahren zur Regelung eines digitalen Phasenregelkreises
US7912109B1 (en) 2005-06-30 2011-03-22 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation
US7813411B1 (en) 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US8072277B1 (en) 2005-06-30 2011-12-06 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer
US8174326B1 (en) 2005-06-30 2012-05-08 Cypress Semiconductor Corporation Phase lock loop control error selection system and method
US7948327B1 (en) 2005-06-30 2011-05-24 Cypress Semiconductor Corporation Simplified phase lock loop control model system and method
US7701297B1 (en) 2005-06-30 2010-04-20 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation
US7741918B1 (en) 2005-06-30 2010-06-22 Cypress Semiconductor Corporation System and method for an enhanced noise shaping for spread spectrum modulation
US7961059B1 (en) 2005-06-30 2011-06-14 Cypress Semiconductor Corporation Phase lock loop control system and method with non-consecutive feedback divide values
US7932787B1 (en) 2005-06-30 2011-04-26 Cypress Semiconductor Corporation Phase lock loop control system and method
DE102005060944B4 (de) * 2005-12-20 2012-02-16 Infineon Technologies Ag Abstimmschaltung zu einer Frequenzabstimmung, Verwendung der Abstimmschaltung und Verfahren zur Frequenzabstimmung
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US7605664B2 (en) * 2006-01-19 2009-10-20 Texas Instruments Deutschland Gmbh All digital phase locked loop system and method
US7342460B2 (en) * 2006-01-30 2008-03-11 Silicon Laboratories Inc. Expanded pull range for a voltage controlled clock synthesizer
EP2218174A1 (en) * 2007-11-16 2010-08-18 ST-Ericsson SA Jitter compensation
TWI358902B (en) * 2007-12-31 2012-02-21 Ind Tech Res Inst Signal delay circuit
US20100323643A1 (en) * 2008-02-28 2010-12-23 Nxp B.V. Frequency synthesis
US8212610B2 (en) * 2008-09-19 2012-07-03 Altera Corporation Techniques for digital loop filters
US8138840B2 (en) * 2009-01-23 2012-03-20 International Business Machines Corporation Optimal dithering of a digitally controlled oscillator with clock dithering for gain and bandwidth control
US8698567B2 (en) * 2012-04-02 2014-04-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop calibration system and method
US9485085B2 (en) * 2015-03-10 2016-11-01 Qualcomm Incorporated Phase locked loop (PLL) architecture
EP3217555A1 (en) * 2016-03-07 2017-09-13 Nxp B.V. Data conversion
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10623006B2 (en) 2017-06-28 2020-04-14 Analog Devices, Inc. Apparatus and methods for compensation of signal path delay variation
TWI663837B (zh) * 2018-03-13 2019-06-21 群聯電子股份有限公司 鎖相迴路電路校正方法、記憶體儲存裝置及連接介面電路
RU2765273C1 (ru) * 2021-07-01 2022-01-27 Акционерное общество "Концерн "Созвездие" Цифровой формирователь частотно-модулированных сигналов с низким уровнем искажений

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941156A (en) * 1987-05-19 1990-07-10 Crystal Semiconductor Linear jitter attenuator
US4942370A (en) * 1988-04-08 1990-07-17 Ricoh Company, Ltd. PLL circuit with band width varying in accordance with the frequency of an input signal
JP2610171B2 (ja) * 1988-08-31 1997-05-14 日本電気エンジニアリング株式会社 位相同期回路

Also Published As

Publication number Publication date
JPH04307815A (ja) 1992-10-30
US5036294A (en) 1991-07-30

Similar Documents

Publication Publication Date Title
JP2929813B2 (ja) 低周波数ジッタ補正を有する位相同期ループ
US7262725B2 (en) Digital expander for generating multiple analog control signals particularly useful for controlling an oscillator
US8233578B2 (en) Phase-interpolator based PLL frequency synthesizer
US7924193B2 (en) All-digital spread spectrum clock generator
EP1672800B1 (en) Jitter generation circuit
US5349309A (en) Second order phase locked loop
US6741109B1 (en) Method and apparatus for switching between input clocks in a phase-locked loop
US6329859B1 (en) N-way circular phase interpolator for generating a signal having arbitrary phase
CN111327313B (zh) 用于数控振荡器的装置及相关方法
US20110075781A1 (en) Continuous-rate clock recovery circuit
JPH09270707A (ja) ディジタル／アナログ変換器及びそれを用いた制御装置
AU706217B2 (en) A loop filter of a phase-locked loop
US20070152766A1 (en) Frequency modulated output clock from a digital frequency/phase locked loop
US20200220550A1 (en) PLL with Wide Frequency Coverage
WO2010056840A1 (en) Frequency translation using sigma-delta modulator controlled frequency divide
US20110018601A1 (en) Phase control device, phase-control printed board, and control method
US7446595B2 (en) Charge pump circuit with power management
EP1096687B1 (en) Frequency synthesizer device and mobile radio device using the same
US6411144B1 (en) Phase-locked loop circuit
US6714084B2 (en) High resolution digital controlled oscillator
US6987424B1 (en) Narrow band clock multiplier unit
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
US20050135530A1 (en) Apparatus for providing system clock synchronized to a network universally
JPH10163757A (ja) 電圧制御発振器
US8120431B2 (en) Variable loop bandwidth phase locked loop

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees