JP2919033B2 - Power converter - Google Patents
Power converterInfo
- Publication number
- JP2919033B2 JP2919033B2 JP2243932A JP24393290A JP2919033B2 JP 2919033 B2 JP2919033 B2 JP 2919033B2 JP 2243932 A JP2243932 A JP 2243932A JP 24393290 A JP24393290 A JP 24393290A JP 2919033 B2 JP2919033 B2 JP 2919033B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- voltage
- capacitor
- terminal
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は電力用半導体デバイスを直列接続した電力変
換装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a power converter in which power semiconductor devices are connected in series.
(従来の技術) 電力用半導体デバイスは近年高性能化や大容量化の機
運にある。なかでもIGBT(Insulated Gate Bipolat Tra
nsistor)やパワーMOSFETはゲート駆動電力が少なくて
すみ、スイッチング周波数が高く、高性能な電力変換が
行える。また、デバイスの電圧や電流容量も増加の一途
にあり中小容量の電力変換装置に多く適用されている。
これらのデバイスを用いた変換装置では、デバイス個々
にスナバ回路を設ける方法をあるが、これを設けず直流
端子間に一括して設ける方式も適用されている。第3図
はその構成例で、例えば電気学会半導体電力変換方式調
査専門委員会編「半導体電力変換回路」第38頁に記載さ
れている。第3図において、1は直流電源、2はインバ
ータ回路、3は交流出力、4はスナバ回路で、41はスナ
バコンデンサ、42はスナバ抵抗、43はスナバダイオード
である。この回路ではスナバコンデンサ41には常時直流
電圧と同一の電圧が充電されている。デバイスのターン
オンやターンオフ時にはサージ電圧が発生するが、この
サージ電圧が直流電圧よりも高くなった分だけスナバダ
イオード43を介してコンデンサ41に充電される。スナバ
抵抗42の損失は、サージ電圧上昇のあとのコンデンサの
放電時だけであるのでそれほど多くない。この回路を直
流スナバ回路と呼ぶ。(Prior Art) In recent years, power semiconductor devices are on the cusp of increasing performance and capacity. In particular, IGBT (Insulated Gate Bipolat Tra)
nsistor) and power MOSFETs require less gate drive power, have a higher switching frequency, and can perform high-performance power conversion. Further, the voltage and current capacities of devices are steadily increasing, and are often applied to power converters of small and medium capacities.
In a converter using these devices, there is a method in which a snubber circuit is provided for each device, but a method in which a snubber circuit is not provided and provided collectively between DC terminals is also applied. FIG. 3 shows an example of the configuration, which is described, for example, on page 38 of “Semiconductor Power Conversion Circuit” edited by the Institute of Electrical Engineers of Japan, Special Committee on Semiconductor Power Conversion Systems. In FIG. 3, 1 is a DC power supply, 2 is an inverter circuit, 3 is an AC output, 4 is a snubber circuit, 41 is a snubber capacitor, 42 is a snubber resistor, and 43 is a snubber diode. In this circuit, the snubber capacitor 41 is always charged with the same voltage as the DC voltage. When the device is turned on or off, a surge voltage is generated. The capacitor 41 is charged via the snubber diode 43 by an amount corresponding to the surge voltage higher than the DC voltage. The loss of the snubber resistor 42 is not so large because it is only when the capacitor is discharged after the surge voltage rises. This circuit is called a DC snubber circuit.
IGBTやパワーMOSFETを用いて大きい容量の変換装置を
構成しようとする場合、変換装置を複数組多重接続して
容量を増大する方式と、1組の変換装置でデバイスを並
列、あるいは直列に接続する方式がある。高い電圧の変
換装置が必要となりデバイスを直列接続する場合は、第
4図に示すスナバ回路が一般的である。第4図はサイリ
スタで構成されたひとつのアームを示したものであり、
51〜53はサイリスタ、411〜413はスナバコンデンサ、42
1〜423はスナバ抵抗、441〜443は並列抵抗である。並列
抵抗は定常時の電圧バランスをとる目的で設けられてい
る。すなわち、図示サイリスタはオフ状態で電圧が印加
されていると、もれ電流が流れこの値がデバイス毎に微
妙に異なる。このため並列抵抗がない場合は、もれ電流
が大きいデバイスほど電圧分担が小となり、電圧がもれ
電流の小さい素子に集中する。この静的な電圧分担を均
一化するのが並列抵抗の役割である。スナバコンデン
サ、スナバ抵抗はターンオン・ターンオフ時のサージ電
圧を抑制する働きを持つと共に、各デバイスの過渡的な
電圧バランスを保つ働きがある。スナバコンデンサはデ
バイスのスイッチング毎にほぼゼロ電圧とオフ時の最大
電圧まで充放電される。When trying to configure a large capacity converter using IGBTs and power MOSFETs, a method of multiplexing multiple sets of converters to increase capacity and connecting devices in parallel or in series with one set of converters There is a method. When a high voltage converter is required and devices are connected in series, a snubber circuit shown in FIG. 4 is generally used. FIG. 4 shows one arm composed of a thyristor.
51 to 53 are thyristors, 411 to 413 are snubber capacitors, 42
1 to 423 are snubber resistors, and 441 to 443 are parallel resistors. The parallel resistor is provided for the purpose of balancing the voltage in a steady state. That is, when a voltage is applied to the illustrated thyristor in an off state, a leak current flows, and this value slightly differs for each device. For this reason, when there is no parallel resistance, a device having a larger leakage current has a smaller voltage distribution, and the voltage is concentrated on an element having a smaller leakage current. It is the role of the parallel resistor to equalize this static voltage distribution. The snubber capacitor and the snubber resistor have a function of suppressing a surge voltage at the time of turn-on / turn-off, and a function of maintaining a transient voltage balance of each device. The snubber capacitor is charged / discharged to almost zero voltage and the maximum voltage when the device is turned off every time the device is switched.
(発明が解決しようとする課題) 速いスイッチング速度のデバイスを直列接続する場
合、デバイスの構造的制約から配線が長くなり、漂遊イ
ンダクタンスが増加する。このため、従来のスナバ抵
抗、スナバコンデンサからなる構成で、コンデンサ容量
を増大し、スイッチングに伴うサージ電圧の抑制や過渡
的な電圧バランスを取る方法がある。しかしIGBTなどの
デバイスは高い周波数で駆動する場合が多く、コンデン
サ容量を増大すると抵抗の損失が大となり変換装置の効
幸が低下する。(Problems to be Solved by the Invention) When devices having a high switching speed are connected in series, the wiring becomes long due to structural restrictions of the devices, and the stray inductance increases. For this reason, there is a method of increasing the capacitance of a conventional configuration including a snubber resistor and a snubber capacitor, suppressing a surge voltage accompanying switching, and achieving a transient voltage balance. However, devices such as IGBTs are often driven at a high frequency. When the capacitance of the capacitor is increased, the loss of the resistance is increased and the effectiveness of the converter is reduced.
本発明は以上の点を鑑みてなされたもので、高速スイ
ッチングの電力半導体デバイスを直列接続してなる電力
変換器に好適なスナバ回路を実現することを目的とす
る。The present invention has been made in view of the above points, and has as its object to realize a snubber circuit suitable for a power converter in which high-speed switching power semiconductor devices are connected in series.
(課題を解決するための手段) 上記目的を達成するために、本発明では2組のアーム
が直接接続された変換装置において、各アームは電力用
半導体デバイスを複数個直列接続し、おのおののでデバ
イスには従来のスナバ回路が設けられている。さらに交
流端子より数えて正側直流端子と負側直流端子側へおの
おの1個ずつ数えたデバイスの、正側直流端子側の正側
と、負側直流端子側の負側の端子間にそれぞれ直流スナ
バ回路を設ける構成とする。(Means for Solving the Problems) In order to achieve the above object, according to the present invention, in a converter in which two sets of arms are directly connected, each arm has a plurality of power semiconductor devices connected in series. Is provided with a conventional snubber circuit. In addition, DC between the positive terminal on the positive DC terminal side and the negative terminal on the negative DC terminal side of the device counted one each from the positive DC terminal and the negative DC terminal counting from the AC terminal. A snubber circuit is provided.
(作 用) 上記構成により、直流スナバ回路の通常の電圧は直流
電圧をデバイスの直列数で割った値に比例する。この値
をVとすると、交流端子に1番近いデバイスの直流スナ
バコンデンサにはVが、その次のデバイスのコンデンサ
には2Vの電圧が加わり、一番直流端子に近いデバイスに
設けた直流スナバコンデンサには直流電圧そのままが加
わる。デバイスのスイッチングに伴うサージ電圧はこの
コンデンサにより吸収される。コンデンサの電圧上昇に
よる放電は、デバイスに並列に設けられた並列抵抗や従
来のスナバ回路を介して行われる。(Operation) With the above configuration, the normal voltage of the DC snubber circuit is proportional to a value obtained by dividing the DC voltage by the number of series devices. Assuming that this value is V, V is applied to the DC snubber capacitor of the device closest to the AC terminal, and 2 V is applied to the capacitor of the next device, and the DC snubber capacitor provided in the device closest to the DC terminal Is applied with a DC voltage as it is. The surge voltage accompanying the switching of the device is absorbed by this capacitor. Discharge due to a rise in the voltage of the capacitor is performed via a parallel resistor provided in parallel with the device or a conventional snubber circuit.
(実施例) 第1図は本発明の一実施例を示す構成図であり、IGBT
を2個直列接続した2組のアームを示している。第1図
において411〜414はスナバコンデンサ、421〜424はスナ
バ抵抗、441〜444は並列抵抗、451,452は直流スナバコ
ンデンサ、462は直流スナバ抵抗、472は直流スナバダイ
オード、511〜514はIGBT、521〜524は帰還ダイオード、
6は正側直流端子、7は負側直流端子、8は交流端子で
ある。(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention,
Are connected in series to show two sets of arms. In FIG. 1, 411 to 414 are snubber capacitors, 421 to 424 are snubber resistors, 441 to 444 are parallel resistors, 451 and 452 are DC snubber capacitors, 462 is a DC snubber resistor, 472 is a DC snubber diode, 511 to 514 are IGBTs, 521 ~ 524 is a feedback diode,
6 is a positive DC terminal, 7 is a negative DC terminal, and 8 is an AC terminal.
第1図で示したアーム対は例えば電圧形インバータの
一相分に相当する。その動作は、IGBT511と512がオンし
ている間はIGBT513と514がオフしており、その後オン・
オフの状態が反転し、これらの状態を繰り返す。直流ス
ナバコンデンサ451の電圧は、IGBT512と513が交互にオ
ンしているから定常的には直流電圧の半分の電圧が加わ
る。もう一方の直流スナバコンデンサ452には直流端子
間の電圧がそのまま加わる。スイッチング時には配線の
漂遊インダクタンスのエネルギーが影響して半導体デバ
イスに過電圧が加わろうとうするが、このエネルギーは
直流スナバコンデンサやデバイス個々に取り付けられた
スナバコンデンサに充電される。直流スナバコンデンサ
は基本的にサージ電圧のみの変動となるから、デバイス
個々に取り付けられたコンデンサ容量より大きくしてよ
いのでエネルギーの大半はこのコンデンサに充電され
る。定常電圧までの放電はデバイス個々に取り付けられ
たスナバや並列抵抗を介して行われる。The arm pair shown in FIG. 1 corresponds to, for example, one phase of a voltage source inverter. The operation is as follows: while IGBTs 511 and 512 are on, IGBTs 513 and 514 are off and then on
The off state is reversed and these states are repeated. Since the IGBTs 512 and 513 are alternately turned on, a voltage of the DC snubber capacitor 451 is constantly applied to half the DC voltage. The voltage between the DC terminals is directly applied to the other DC snubber capacitor 452. At the time of switching, the energy of the stray inductance of the wiring influences and an overvoltage is about to be applied to the semiconductor device, but this energy is charged to the DC snubber capacitor and the snubber capacitor attached to each device. Since the DC snubber capacitor basically fluctuates only in surge voltage, the capacitor may be larger than the capacitor attached to each device, so that most of the energy is charged in this capacitor. Discharge to a steady voltage is performed via a snubber or a parallel resistor attached to each device.
直流端子間に取り付けられた直流スナバは、この端子
間のインビーダンスが低いので放電は抵抗462を介して
行い振動を抑制する。Since the DC snubber mounted between the DC terminals has a low impedance between the terminals, the discharge is performed via the resistor 462 to suppress the vibration.
以上の説明により、本実施例では直列接続されたデバ
イス個々に直流スナバを取り付けることにより、スイッ
チング時のデバイスの電圧上昇を抑えることができる。As described above, in this embodiment, a DC snubber is attached to each of the devices connected in series, so that a rise in the voltage of the device during switching can be suppressed.
(他の実施例) 第2図は本発明の他の実施例を示す構成図であり、第
1図で示した直流スナバ回路に対してスナバ抵抗とスナ
バダイオードを省略して方式である。第1図と同一要素
子は同一番号の要素と対応する。直流端子間の直流スナ
バとしてコンデンサ452のみを設けた方式である。本実
施例では基本動作は第1図で示したものとほぼ同じであ
るが、コンデンサ452の電圧上昇後の直流電圧までの放
電は多少振動はあるが損失なしに行われる。(Other Embodiment) FIG. 2 is a block diagram showing another embodiment of the present invention, in which a snubber resistor and a snubber diode are omitted from the DC snubber circuit shown in FIG. The same elements as those in FIG. 1 correspond to the elements having the same numbers. In this system, only the capacitor 452 is provided as a DC snubber between DC terminals. In this embodiment, the basic operation is almost the same as that shown in FIG. 1, but the discharge up to the DC voltage after the voltage rise of the capacitor 452 is performed without any loss with some oscillation.
第2図にいて、デバイス個々に設けられたスナバ回路
と並列抵抗のうちどちらか一方を省略しても直流スナバ
コンデンンサの放電は可能である。In FIG. 2, even if one of the snubber circuit and the parallel resistor provided for each device is omitted, the DC snubber capacitor can be discharged.
以上の説明により本発明では直列接続されたデバイス
個々に直流スナバを設けることにより、スイッチング時
の電圧サージを抑えることができる。これにより変換装
置の電圧が与えられた場合、通常加わる電圧とサージ電
圧の和でデバイスの直列数を決めているが、サージ電圧
が減少するので直列数を減らしたり、同じ直列数でも定
格電圧を上昇させることができる。As described above, according to the present invention, a voltage surge at the time of switching can be suppressed by providing a DC snubber for each device connected in series. When the voltage of the converter is given, the number of series devices is usually determined by the sum of the applied voltage and the surge voltage.However, since the surge voltage decreases, the number of series devices can be reduced. Can be raised.
第1図は本発明の一実施例の電力変換装置の構成図、第
2図は本発明の他の実施例を示す構成図、第3図は直流
スナバ回路の回路図、第4図は直列接続素子の従来のス
ナバ回路の回路図である。 1……直流電源、2……インバータ 3……交流出力、4……スナバ回路 6……正側直流端子、7……負側直流端子 8……交流端子FIG. 1 is a block diagram of a power converter according to one embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment of the present invention, FIG. 3 is a circuit diagram of a DC snubber circuit, and FIG. It is a circuit diagram of the conventional snubber circuit of a connection element. 1 DC power supply 2 Inverter 3 AC output 4 Snubber circuit 6 Positive DC terminal 7 Negative DC terminal 8 AC terminal
Claims (1)
の間に、複数個の電力用半導体素子が直列接続されて構
成される2つのアームが直列接続され、この2つのアー
ムの接続点を交流端子とする電力変換器において、名前
記半導体素子に並列に接続された第1のスナバ回路と、
前記半導体素子の内、一端が前記交流端子に接続する2
つの半導体素子のそれぞれの他の一端間に設けられた第
2のスナバ回路とを有する電力変換装置。1. An arm comprising a plurality of power semiconductor elements connected in series is connected in series between a positive DC terminal and a negative DC terminal of a DC power supply. In a power converter having a connection point as an AC terminal, a first snubber circuit connected in parallel to the semiconductor element;
One end of the semiconductor element connected to the AC terminal 2
And a second snubber circuit provided between the other ends of the two semiconductor elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2243932A JP2919033B2 (en) | 1990-09-17 | 1990-09-17 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2243932A JP2919033B2 (en) | 1990-09-17 | 1990-09-17 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04125071A JPH04125071A (en) | 1992-04-24 |
JP2919033B2 true JP2919033B2 (en) | 1999-07-12 |
Family
ID=17111172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2243932A Expired - Fee Related JP2919033B2 (en) | 1990-09-17 | 1990-09-17 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919033B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167535A (en) * | 2003-12-02 | 2005-06-23 | Fuji Electric Holdings Co Ltd | Semiconductor switching circuit |
JP4631409B2 (en) * | 2004-11-24 | 2011-02-16 | 富士電機ホールディングス株式会社 | Semiconductor switch circuit |
JP4697025B2 (en) * | 2006-04-19 | 2011-06-08 | 富士電機ホールディングス株式会社 | Power semiconductor module |
-
1990
- 1990-09-17 JP JP2243932A patent/JP2919033B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04125071A (en) | 1992-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2711315B2 (en) | Switching power supply | |
EP0379346B1 (en) | Power conversion unit and module for its construction | |
US4639849A (en) | Snubber circuit for H.F. bridge converter | |
KR100337035B1 (en) | Passive auxiliary circuit for series connection of IGBTs | |
JPH03107328A (en) | Snubber circuit for power converter | |
JP2018520625A (en) | Power converter physical topology | |
JP2957407B2 (en) | Three-level inverter device | |
JP2919033B2 (en) | Power converter | |
JP3160792B2 (en) | Power converter | |
JPS5833792B2 (en) | Conversion valve protection circuit | |
JPH06165511A (en) | Inverter circuit | |
JPH088394A (en) | Main circuit configuration method for high-speed switching device | |
JPH0956166A (en) | Power converter | |
KR0163643B1 (en) | Snubber circuit for multilevel power conversion system | |
US5070426A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
JP3569192B2 (en) | Semiconductor power converter | |
JPH01268451A (en) | Overvoltage suppressing circuit for semiconductor device | |
JP2001169563A (en) | Three-level inverter | |
JP2004537942A (en) | Series power switch bridge with automatic voltage distribution | |
JPH0832187B2 (en) | Inverter device | |
JPH0583954A (en) | Method for connecting semiconductor switch and capacitor in parallel, switch circuit and inverter device | |
JP2588234B2 (en) | Snubber circuit | |
JP2529659B2 (en) | Snubber circuit of self-extinguishing type switching element | |
AU1715788A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
JPS62217864A (en) | Snubber circuit for inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |