JP2917360B2 - 位相ロックループ回路 - Google Patents
位相ロックループ回路Info
- Publication number
- JP2917360B2 JP2917360B2 JP2035341A JP3534190A JP2917360B2 JP 2917360 B2 JP2917360 B2 JP 2917360B2 JP 2035341 A JP2035341 A JP 2035341A JP 3534190 A JP3534190 A JP 3534190A JP 2917360 B2 JP2917360 B2 JP 2917360B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- voltage
- locked loop
- lock state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相ロックループ回路に関し、特に電圧制御
発振器の発振周波数を設定するバラクタダイオードに印
加する電圧を得る為の昇圧回路を有する位相ロックルー
プ回路に関する。
発振器の発振周波数を設定するバラクタダイオードに印
加する電圧を得る為の昇圧回路を有する位相ロックルー
プ回路に関する。
従来、この種の位相ロックループ回路は、第３図に示
す様に、バラクタダイオード202に印加する電圧をより
高くし電圧制御発振器（VCO）201の出力信号のC/N値を
より高くする為に、昇圧回路209により電池210の出力電
圧を昇圧し、その出力をチャージポンプ回路204,低域フ
ィルタ（LPF）203を経てバラクタダイオード202に印加
していた。
す様に、バラクタダイオード202に印加する電圧をより
高くし電圧制御発振器（VCO）201の出力信号のC/N値を
より高くする為に、昇圧回路209により電池210の出力電
圧を昇圧し、その出力をチャージポンプ回路204,低域フ
ィルタ（LPF）203を経てバラクタダイオード202に印加
していた。
チャージポンプ回路204の具体的な回路を第４図に示
す。なお、第４図にはチャージポンプ回路204の周辺回
路ブロックも図示した。
す。なお、第４図にはチャージポンプ回路204の周辺回
路ブロックも図示した。
第４図において、frは基準発振回路208からの出力が
固定分周回路207によって分周された信号であり、fvはV
CO201からの出力が可変分周回路205によって分周された
信号である。
固定分周回路207によって分周された信号であり、fvはV
CO201からの出力が可変分周回路205によって分周された
信号である。
位相検出回路206は、第５図（ｂ）に示す様に、信号f
rと信号fvの位相が合致した場合に出力Ａを“Low"と
し、出力ＢをHighインピーダンスとする。従って、この
場合トランジスタ2041,2044は共にオフ状態となる。
rと信号fvの位相が合致した場合に出力Ａを“Low"と
し、出力ＢをHighインピーダンスとする。従って、この
場合トランジスタ2041,2044は共にオフ状態となる。
上述した従来の位相ロックループ回路は、信号fvと信
号frの位相が合致した状態（ロック状態）で、チャージ
ポンプ回路204のトランジスタ2041,2044が共にオフ状態
になっているにもかかわらず、昇圧回路209は動作して
おり、電池を電源とする無線端末機器等に使用する場合
に於いては低消費電力化を目指す上に大きな欠点とな
る。
号frの位相が合致した状態（ロック状態）で、チャージ
ポンプ回路204のトランジスタ2041,2044が共にオフ状態
になっているにもかかわらず、昇圧回路209は動作して
おり、電池を電源とする無線端末機器等に使用する場合
に於いては低消費電力化を目指す上に大きな欠点とな
る。
本発明の位相ロックループ回路は、発振周波数制御素
子としてのバラクタダイオードを有する電圧制御発振
器、この電圧制御発振器の発振出力と基準周波数信号と
を位相比較する位相検出回路、及び、この位相検出回路
の検出結果に基づき前記バラクタダイオードに制御電圧
を印加するチャージポンプ回路を備えた位相ロックルー
プと、前記チャージポンプ回路に電圧を供給する昇圧回
路とを具備した位相ロックループ回路において、前記位
相ロックループのロック状態を検出するロック状態検出
手段を含み、このロック状態検出手段がロック状態であ
ると検出しているとき前記昇圧回路を制御して昇圧動作
を停止させる。
子としてのバラクタダイオードを有する電圧制御発振
器、この電圧制御発振器の発振出力と基準周波数信号と
を位相比較する位相検出回路、及び、この位相検出回路
の検出結果に基づき前記バラクタダイオードに制御電圧
を印加するチャージポンプ回路を備えた位相ロックルー
プと、前記チャージポンプ回路に電圧を供給する昇圧回
路とを具備した位相ロックループ回路において、前記位
相ロックループのロック状態を検出するロック状態検出
手段を含み、このロック状態検出手段がロック状態であ
ると検出しているとき前記昇圧回路を制御して昇圧動作
を停止させる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
101はVCO、102はバラクタダイオード、103はLPF、104
はチャージポンプ回路、105は可変分周回路、106は位相
検出回路、107は固定分周回路、108は基準発振回路、10
9は昇圧回路、110は電池、111はロック状態検出回路で
ある。これら各回路には第３図における各回路とは異な
る参照番号を付したが、昇圧回路109及びロック状態検
出回路111を除く各回路はそれぞれ第３図における対応
する回路と同じものである。
はチャージポンプ回路、105は可変分周回路、106は位相
検出回路、107は固定分周回路、108は基準発振回路、10
9は昇圧回路、110は電池、111はロック状態検出回路で
ある。これら各回路には第３図における各回路とは異な
る参照番号を付したが、昇圧回路109及びロック状態検
出回路111を除く各回路はそれぞれ第３図における対応
する回路と同じものである。
VCO101,バラクタダイオード102,LPF103,チャージポン
プ回路104,可変分周回路105,位相検出回路106,固定分周
回路107,基準発振回路108は周知の位相ロックループを
構成している。
プ回路104,可変分周回路105,位相検出回路106,固定分周
回路107,基準発振回路108は周知の位相ロックループを
構成している。
ロック状態検出回路111は、第５図（ａ），（ｂ），
（ｃ）で示す３つの状態のうち、ロック状態でない場
合、即ち、第５図（ａ）又は（ｃ）で示す状態の場合は
信号Ｃとして“High"を出力し、ロック状態、即ち、第
５図（ｂ）で示す状態の場合には“Low"を出力する。ロ
ック状態検出回路111からの信号Ｃは昇圧回路109に印加
され、昇圧回路109の動作を制御する。
（ｃ）で示す３つの状態のうち、ロック状態でない場
合、即ち、第５図（ａ）又は（ｃ）で示す状態の場合は
信号Ｃとして“High"を出力し、ロック状態、即ち、第
５図（ｂ）で示す状態の場合には“Low"を出力する。ロ
ック状態検出回路111からの信号Ｃは昇圧回路109に印加
され、昇圧回路109の動作を制御する。
第２図は昇圧回路109の詳細回路図である。
1091は矩形波発生回路、1092はゲート回路、1093はト
ランジスタ、1094はインダクタンス、1095はダイオー
ド、1096はコンデンサである。
ランジスタ、1094はインダクタンス、1095はダイオー
ド、1096はコンデンサである。
前述した様に、ロック状態でない場合には信号Ｃは、
“High"である為、ゲート回路1092は矩形波発生回路109
1の出力をトランジスタ1093に印加し、インダクタンス1
094に流れる電流が断続し、インダクタンス1094で発生
した逆起電力はダイオード1095とコンデンサ1096により
捕獲され、コンデンサ1096の両端には電池110の出力電
圧よりも高い電圧が発生する。
“High"である為、ゲート回路1092は矩形波発生回路109
1の出力をトランジスタ1093に印加し、インダクタンス1
094に流れる電流が断続し、インダクタンス1094で発生
した逆起電力はダイオード1095とコンデンサ1096により
捕獲され、コンデンサ1096の両端には電池110の出力電
圧よりも高い電圧が発生する。
昇圧回路109で発生した電圧はチャージポンプ回路104
及びLPF103を経てバラクタダイオード102に印加され
る。ところが、ロック状態になるとロック状態検出回路
111からの信号Ｃは“Low"となり、矩形波発生回路1091
の出力はトランジスタ1093に達せず、昇圧回路109の昇
圧動作は完全に停止する。
及びLPF103を経てバラクタダイオード102に印加され
る。ところが、ロック状態になるとロック状態検出回路
111からの信号Ｃは“Low"となり、矩形波発生回路1091
の出力はトランジスタ1093に達せず、昇圧回路109の昇
圧動作は完全に停止する。
以上説明した様に本発明は、ロック状態検出手段の出
力によって昇圧回路の動作を制御することにより、位相
ロックループがロック状態の場合は昇圧回路の動作を停
止させ、無駄な電力消費を抑えると共に、昇圧回路が発
生する雑音による受信部等への影響を極力小さくする効
果がある。
力によって昇圧回路の動作を制御することにより、位相
ロックループがロック状態の場合は昇圧回路の動作を停
止させ、無駄な電力消費を抑えると共に、昇圧回路が発
生する雑音による受信部等への影響を極力小さくする効
果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図における昇圧回路109を示す回路図、第３図は従
来の位相ロックループ回路の一例を示すブロック図、第
４図は第３図におけるチャージポンプ回路204を示す回
路図、第５図は第１図，第３図における位相検出回路10
6,206の出力を示すタイムチャートである。 101……VOC、102……バラクタダイオード、103……LP
F、104……チャージポンプ回路、105……可変分周回
路、106……位相検出回路、107……固定分周回路、108
……基準発振回路、109……昇圧回路、110……電池、11
1……ロック状態検出回路。
第１図における昇圧回路109を示す回路図、第３図は従
来の位相ロックループ回路の一例を示すブロック図、第
４図は第３図におけるチャージポンプ回路204を示す回
路図、第５図は第１図，第３図における位相検出回路10
6,206の出力を示すタイムチャートである。 101……VOC、102……バラクタダイオード、103……LP
F、104……チャージポンプ回路、105……可変分周回
路、106……位相検出回路、107……固定分周回路、108
……基準発振回路、109……昇圧回路、110……電池、11
1……ロック状態検出回路。
Claims (1)
- 【請求項１】発振周波数制御素子としてのバラクタダイ
オードを有する電圧制御発振器、この電圧制御発振器の
発振出力と基準周波数信号とを位相比較する位相検出回
路、及び、この位相検出回路の検出結果に基づき前記バ
ラクタダイオードに制御電圧を印加するチャージポンプ
回路を備えた位相ロックループと、前記チャージポンプ
回路に電圧を供給する昇圧回路とを具備した位相ロック
ループ回路において、前記位相ロックループのロック状
態を検出するロック状態検出手段を含み、このロック状
態検出手段がロック状態であると検出しているとき前記
昇圧回路を制御して昇圧動作を停止させることを特徴と
する位相ロックループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035341A JP2917360B2 (ja) | 1990-02-16 | 1990-02-16 | 位相ロックループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035341A JP2917360B2 (ja) | 1990-02-16 | 1990-02-16 | 位相ロックループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03239013A JPH03239013A (ja) | 1991-10-24 |
| JP2917360B2 true JP2917360B2 (ja) | 1999-07-12 |
Family
ID=12439156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035341A Expired - Lifetime JP2917360B2 (ja) | 1990-02-16 | 1990-02-16 | 位相ロックループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917360B2 (ja) |
-
1990
- 1990-02-16 JP JP2035341A patent/JP2917360B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03239013A (ja) | 1991-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7646253B2 (en) | Frequency-locked clock generator | |
| JPH07110132B2 (ja) | 電圧変換装置 | |
| US5047733A (en) | PLL synthesizer providing rapid frequency changeover | |
| JP2770659B2 (ja) | Ｐｌｌ回路 | |
| JP2917360B2 (ja) | 位相ロックループ回路 | |
| JPH0564429A (ja) | 半導体装置及び電子機器 | |
| JPH10256903A (ja) | Ｐｌｌ回路 | |
| JP3012609B1 (ja) | 位相同期ループ回路 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JPH104350A (ja) | Ｐｌｌ−ｉｃ、およびこれを用いたｐｌｌモジュール | |
| JPH0956175A (ja) | 圧電トランスを含む電源回路装置 | |
| JPH0328606Y2 (ja) | ||
| JP2828811B2 (ja) | Ｐｌｌ集積回路 | |
| JP2000224034A (ja) | Ｐｌｌ回路 | |
| JPH05199108A (ja) | Ｐｌｌ回路 | |
| JPH03273710A (ja) | 半導体装置 | |
| JP2000201070A (ja) | Ｐｌｌロックアップタイム短縮回路 | |
| JPH04200015A (ja) | 位相同期ループ | |
| JPH0488722A (ja) | 位相同期発振回路 | |
| JPH02502960A (ja) | 周波数合成器 | |
| JPH07120947B2 (ja) | クロック形成回路 | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPS6098728A (ja) | 位相制御ル−プ回路 | |
| JP2000307422A (ja) | Ｐｌｌ用ローパスフィルタ回路 |