[go: up one dir, main page]

JP2911212B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2911212B2
JP2911212B2 JP2318126A JP31812690A JP2911212B2 JP 2911212 B2 JP2911212 B2 JP 2911212B2 JP 2318126 A JP2318126 A JP 2318126A JP 31812690 A JP31812690 A JP 31812690A JP 2911212 B2 JP2911212 B2 JP 2911212B2
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor substrate
point metal
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2318126A
Other languages
Japanese (ja)
Other versions
JPH04196162A (en
Inventor
益秀 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2318126A priority Critical patent/JP2911212B2/en
Publication of JPH04196162A publication Critical patent/JPH04196162A/en
Application granted granted Critical
Publication of JP2911212B2 publication Critical patent/JP2911212B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置の、特にキャパシタ領域の製造方
法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, particularly, a capacitor region.

(従来の技術) 現在実用化されている半導体記憶装置のうち、ダイナ
ミック・ランダム・アクセスメモリ(DRAM)は、電荷の
蓄積をシリコン/絶縁膜/シリコンのキャパシタ構造に
よっ行なってる。
(Prior Art) Among semiconductor memory devices currently in practical use, a dynamic random access memory (DRAM) stores electric charges by a silicon / insulating film / silicon capacitor structure.

その基本的な構成を第2図に示す。同図(a)は構造
図であり、(b)は等価回路である。
FIG. 2 shows the basic configuration. FIG. 3A is a structural diagram, and FIG. 3B is an equivalent circuit.

回路的には(b)図に示すように、1個のトランジス
タと1個のキャパシタとで構成され、周知のようにその
トランジスタのスイッチング作用によりキャパシタに電
荷が蓄積され、いわゆる記憶がなされる。キャパシタの
構造は(a)図に示すように、ゲート24とソース、ドレ
インの拡散層23から構成されるトランジスタの隣に、半
導体(シリコン)基板21上にキャパシタ絶縁膜25と、キ
ャパシタポリシリコン膜26を積層することによって形成
されている。
As shown in FIG. 2B, the circuit is composed of one transistor and one capacitor. As is well known, a charge is accumulated in the capacitor by the switching action of the transistor, so-called storage is performed. As shown in FIG. 3A, the structure of the capacitor is as follows: a capacitor insulating film 25 and a capacitor polysilicon film on a semiconductor (silicon) substrate 21 next to a transistor comprising a gate 24 and a source / drain diffusion layer 23. It is formed by laminating 26.

このキャパシタの容量は、その表面積と絶縁膜の厚さ
や材料を変えることによって制御できる。
The capacitance of this capacitor can be controlled by changing its surface area and the thickness and material of the insulating film.

しかし、メモリ数の大容量化に伴い、メモリの最小単
位であるメモリセルはその占有面積が縮小化されてきて
おり、従ってキャパシタの形成領域も制限されつつあ
る。このような要求に対してキャパシタとして必要な容
量を確保するためには、限られたセル面積の範囲内にい
かに広い面積のキャパシタを形成するかが課題となって
いる。
However, with the increase in the number of memories, the occupied area of the memory cell, which is the minimum unit of the memory, has been reduced, and the area for forming the capacitor has also been limited. In order to secure the required capacitance as a capacitor in response to such demands, it has been an issue how to form a capacitor having a large area within a limited cell area.

そのような課題を解決する手段として、第3図に示す
ような構造が提案されている。
As means for solving such a problem, a structure as shown in FIG. 3 has been proposed.

同図(a)に示すものは、トランジスタ部の隣だけで
なく、ワード線であるポリシリコン層34の上にもポリシ
リコン膜35を形成してキャパシタ領域としており、
(b)図のものは、基板41に溝を形成し、そこにキャパ
シタ絶縁膜45、同ポリシリコン膜46を形成しており、い
ずれもキャパシタ領域の面積(斜線部分)を増加させて
いる。
In FIG. 1A, a polysilicon film 35 is formed not only next to the transistor portion but also on a polysilicon layer 34 as a word line to form a capacitor region.
(B) In the drawing, a groove is formed in a substrate 41, and a capacitor insulating film 45 and a polysilicon film 46 are formed therein, both of which increase the area (hatched portion) of the capacitor region.

(発明が解決しようとする課題) しかしながら、さらに進む素子の高集積化のため単位
セルの面積の縮小が要求され、必要なキャパシタ容量を
得るには、セル面積内でのキャパシタ面積をより大きく
する手段を考えなければならない。第3図に示したよう
な構造ではやはり限界がある。
(Problems to be Solved by the Invention) However, a reduction in the area of the unit cell is required for further high integration of the element, and in order to obtain a necessary capacitor capacity, the capacitor area in the cell area is made larger. We have to think about the means. The structure shown in FIG. 3 still has limitations.

本発明はそのような課題を解決しようとするものであ
り、キャパシタ面積を増やすためにその表面を凹凸状に
する方法を提供するものである。
The present invention is intended to solve such a problem, and provides a method of making the surface of the capacitor uneven in order to increase the capacitor area.

(課題を解決するための手段) 本発明は前述した課題解決方法として、キャパシタ絶
縁膜下のシリコン基板表面に固相反応により形成した金
属シリサイド膜を、熱処理により凝集させることによ
り、表面に凹凸を生成させ、その後前記シリサイド膜を
除去して基板表面に微小な凹凸を形成させるようにし、
それをベースにキャパシタ領域を形成するようにしたも
のである。
(Means for Solving the Problems) In the present invention, as a method for solving the above-described problems, a metal silicide film formed by a solid-phase reaction on a surface of a silicon substrate under a capacitor insulating film is aggregated by a heat treatment to form irregularities on the surface. Generated, and then remove the silicide film to form fine irregularities on the substrate surface,
The capacitor region is formed on the basis thereof.

また、この方法により形成したキャパシタ領域を有す
る半導体記憶装置を提供するものである。
Another object of the present invention is to provide a semiconductor memory device having a capacitor region formed by this method.

(作用) 本発明は前述のような方法により、キャパシタ領域の
表面を凹凸状としたので、従来と同じセル面積内に、従
来の2倍程度のキャパシタ面積を得ることができ、微細
化に伴う必要なキャパシタ容量を安易に実現し得る。
(Operation) In the present invention, since the surface of the capacitor region is made uneven by the above-described method, a capacitor area approximately twice as large as the conventional one can be obtained in the same cell area as the conventional one. The required capacitor capacity can be easily realized.

(実施例) 第1図に本発明の実施例の基本的な製造方法の工程を
主要断面図として示し、以下に説明する。
(Embodiment) FIG. 1 shows the steps of a basic manufacturing method according to an embodiment of the present invention as main sectional views, which will be described below.

まず(a)図に示すように、シリコン基板11の表面に
チタン(Ti)膜12を約500Åの厚さスパッタ法により堆
積させる。次に(b)図のように、窒素雰囲気中で700
℃、30秒程度の熱処理によって、基板11とTi膜12とを固
相反応させ、シリサイド膜13を形成する。このとき、雰
囲気中の窒素はTi膜にも反応し、窒化チタン膜14が同時
に形成される。
First, as shown in FIG. 1A, a titanium (Ti) film 12 is deposited on a surface of a silicon substrate 11 by a sputtering method with a thickness of about 500 °. Next, as shown in FIG.
The substrate 11 and the Ti film 12 are subjected to a solid-phase reaction by a heat treatment at about 30 ° C. for about 30 seconds to form a silicide film 13. At this time, the nitrogen in the atmosphere also reacts with the Ti film, and the titanium nitride film 14 is simultaneously formed.

次に(c)図のように、硫酸過水水溶液により表面の
前記窒化チタン膜14を選択的に除去する。
Next, as shown in FIG. 3C, the titanium nitride film 14 on the surface is selectively removed with a sulfuric acid / hydrogen peroxide solution.

次いで(b)図に示すように、前記シリサイド膜13上
にBPSG膜15を5000Å程度形成する。
Next, as shown in FIG. 2B, a BPSG film 15 is formed on the silicide film 13 at about 5000 °.

その後(e)図に示すように、1000℃、30分程度窒素
雰囲気中で熱処理し、チタンシリサイド膜13を粒状に凝
集させる。この凝集とはチタンシリサイド膜13中の結晶
粒が、その表面エネルギーを下げるために粒状に再成長
することを言う。この凝集に伴うチタンシリサイド膜13
とシリコン基板11表面での反応によって、両者の界面は
微小な凹凸状となる。
Thereafter, as shown in FIG. 3E, heat treatment is performed in a nitrogen atmosphere at 1000 ° C. for about 30 minutes to aggregate the titanium silicide film 13 into particles. This aggregation means that the crystal grains in the titanium silicide film 13 regrow in a granular manner in order to reduce the surface energy. Titanium silicide film 13 accompanying this aggregation
Due to the reaction on the surface of the silicon substrate 11, the interface between them becomes minute irregularities.

次いで(f)図のように、フッ化水素水溶液により、
基板11上のチタンシリサイド膜13とBPSG膜15とを選択的
にエッチング除去する。そうすると同図のように表面に
凹凸状を有するシリコン基板11が得られる。
Next, as shown in FIG.
The titanium silicide film 13 and the BPSG film 15 on the substrate 11 are selectively removed by etching. Then, a silicon substrate 11 having an uneven surface on the surface is obtained as shown in FIG.

以上本実施例では、チタンシリサイド膜を形成してそ
れ凝集させることによって凹凸を生成する方法で行なっ
たが、これはチタンシリサイド膜に限るものではなく、
シリコンと反応して凹凸が形成される膜であれば他の材
料、例えばMo、Wなどでもよい。従ってその膜の形成方
法も実施例の通りである必要はなく、スパッタ法などで
形成してもよい。また、チタンシリサイド膜13上に形成
したBPSG膜15は、その後のシリサイド膜を凝集させる工
程において、雰囲気ガスとシリサイドとの反応を避ける
ために設けたものでありHe、Ne、Arなどのガス雰囲気や
シリサイド膜と反応しない雰囲気であれば特に必要とす
るものではないし、他の材料(例えばPSG、SiO2など)
でもよい。
As described above, in the present embodiment, a method of forming irregularities by forming a titanium silicide film and aggregating it is performed, but this is not limited to a titanium silicide film,
Other materials, such as Mo and W, may be used as long as they are films that form irregularities by reacting with silicon. Therefore, the method of forming the film does not need to be the same as in the embodiment, and may be formed by a sputtering method or the like. Further, the BPSG film 15 formed on the titanium silicide film 13 is provided in order to avoid a reaction between the atmosphere gas and the silicide in the subsequent step of aggregating the silicide film, and a gas atmosphere such as He, Ne, or Ar is used. it and do not particularly needed as long as the atmosphere which does not react with the silicide film, other materials (e.g. PSG, etc. SiO 2)
May be.

次に、以上述べた方法の応用した積層(スタック)構
造のキャパシタを有するDRAMセルの製造方法を第4図に
示し、以下に説明する。
Next, a method for manufacturing a DRAM cell having a capacitor of a stacked (stacked) structure to which the above-described method is applied is shown in FIG. 4 and described below.

まず(a)図に示すように、従来の製造方法と同様に
して基板1上に素子分離絶縁膜2と拡散層(ソース、ド
レイン)3、ワード線ポリシリコン電極4および絶縁膜
5を形成した後、(b)図のように、全面にキャパシタ
のアノード電極となるポリシリコン膜6を約1500ÅCVD
法で被覆し、リン拡散法により、ポリシリコンをN型導
電層とする。
First, as shown in FIG. 1A, an element isolation insulating film 2, a diffusion layer (source and drain) 3, a word line polysilicon electrode 4, and an insulating film 5 were formed on a substrate 1 in the same manner as in the conventional manufacturing method. Thereafter, as shown in FIG. 2B, a polysilicon film 6 serving as an anode electrode of the capacitor is formed on the entire surface by CVD at about 1500 ° C.
Then, polysilicon is made into an N-type conductive layer by a phosphorus diffusion method.

次に(c)図に示すように、全面にTi膜7を約1000Å
スパッタ法で被覆する。続いて窒素雰囲中において700
℃、30秒程度の熱処理を行ない、(b)図に示すよう
に、アノード電極6上にチタンシリサイド(TiSi2)膜
8を形成する。このとき、Tiは雰囲気の窒素と反応し、
TiSi2膜8上に窒化チタン(TiN)膜9が形成される。
Next, as shown in FIG. 3C, a Ti film 7 is formed on the entire
Coating by sputtering. Subsequently, 700 in a nitrogen atmosphere
A heat treatment is performed at about 30 ° C. for about 30 seconds, and a titanium silicide (TiSi 2 ) film 8 is formed on the anode electrode 6 as shown in FIG. At this time, Ti reacts with nitrogen in the atmosphere,
A titanium nitride (TiN) film 9 is formed on the TiSi 2 film 8.

次に硫酸過水水溶液により、窒化チタン膜9を選択的
にエッチング除去し、(e)図のように全面にBPSG膜10
を約50005Å被覆する。
Next, the titanium nitride film 9 is selectively removed by etching with a sulfuric acid-hydrogen peroxide solution, and the BPSG film 10 is formed on the entire surface as shown in FIG.
About 50005Å.

続いて窒素雰囲気中で900℃、60分程度の熱処理を行
ない、(f)図に示すようにチタンシリサイド膜8を粒
状に凝集させる。
Subsequently, heat treatment is performed at 900 ° C. for about 60 minutes in a nitrogen atmosphere, and the titanium silicide film 8 is agglomerated in a granular form as shown in FIG.

次にフッ素水素水溶液を用いて、BPSG膜10と凝集した
チタンシリサイド膜8を除去し、さらに不要な領域をエ
ッチング除去し、(g)図のようにアノード電極ポリシ
リコン6を表面に微小な凹凸を持つ構造とする。
Next, the titanium silicide film 8 agglomerated with the BPSG film 10 is removed using an aqueous solution of hydrogen fluoride, and unnecessary regions are further removed by etching, and as shown in FIG. With a structure.

次に(h)図に示すように、アノード電極6表面に熱
酸化により、キャパシタ絶縁膜11を形成し、続いてカソ
ード電極となるポリシリコン膜12を約1500Å全面に被覆
し、さらにリン拡散法によりそのポリシリコン膜12をN
型導電層とする。
Next, as shown in FIG. 1H, a capacitor insulating film 11 is formed on the surface of the anode electrode 6 by thermal oxidation, and then a polysilicon film 12 serving as a cathode electrode is coated over the entire surface of about 1500.degree. The polysilicon film 12 with N
It is a mold conductive layer.

そして(i)図に示すように、カソード電極12および
その引き出し部として必要な領域を残して、パターニン
グする。
Then, as shown in FIG. 1I, patterning is performed, leaving the cathode electrode 12 and a region required as a lead portion thereof.

以上の工程により、従来の製造方法で形成したキャパ
シタ容量より、同一面積で2倍程度の容量を得ることが
可能となる。ここで形成したキャパシタ絶縁膜はシリコ
ン熱酸化膜であるが、絶縁膜はこれに限ったものではな
く、また複数の絶縁膜の積層構造でも同様にして形成で
きることは説明を要さないであろう。
Through the above steps, it is possible to obtain about twice the capacity in the same area as the capacitor capacity formed by the conventional manufacturing method. The capacitor insulating film formed here is a silicon thermal oxide film, but the insulating film is not limited to this, and it is not necessary to explain that the same can be formed in a laminated structure of a plurality of insulating films. .

(発明の効果) 以上説明したように本発明によれば、キャパシタ領域
の形成に当たって、その表面に微小な凹凸を形成するこ
とができ、従来のキャパシタ領域の占有面積と同一面積
に従来の2倍程度のキャパシタ面積を得られる。従って
DRAMセルの微細化に伴う必要なキャパシタ容量を容易に
得ることができ、今後のメモリ数増大に伴う微細化に大
いに効果を発揮するものである。
(Effects of the Invention) As described above, according to the present invention, when forming a capacitor region, fine irregularities can be formed on the surface thereof, and the area occupied by the conventional capacitor region is twice as large as that of the conventional capacitor region. A small capacitor area can be obtained. Therefore
The required capacitor capacity can be easily obtained with the miniaturization of the DRAM cell, which is very effective for miniaturization with the future increase in the number of memories.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例の工程断面図、第2図はDRAMセ
ルの基本構成、第3図は従来例の構造図、第4図は本発
明の応用例の工程断面図である。 11…シリコン基板、 12……チタン膜、 13……チタンシリサイド膜、 14……窒化チタン膜、 15……BPSG膜。
FIG. 1 is a sectional view of a process of an embodiment of the present invention, FIG. 2 is a basic configuration of a DRAM cell, FIG. 3 is a structural diagram of a conventional example, and FIG. 4 is a sectional view of a process of an application example of the present invention. 11: silicon substrate, 12: titanium film, 13: titanium silicide film, 14: titanium nitride film, 15: BPSG film.

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に高融点金属膜を形成する工
程と、 前記高融点金属膜を熱処理することによって凝集させ、
前記半導体基板と前記高融点金属膜との間の界面を凹凸
形状にする工程と、 前記高融点金属膜を除去することによって前記半導体基
板における凹凸形状の表面を露出させる工程と、 露出した前記半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上に導電膜を形成する工程とを含むことを特
徴とする半導体装置の製造方法。
A step of forming a high-melting point metal film on a semiconductor substrate;
Making the interface between the semiconductor substrate and the refractory metal film uneven, exposing the uneven surface of the semiconductor substrate by removing the refractory metal film, and exposing the semiconductor A method for manufacturing a semiconductor device, comprising: a step of forming an insulating film on a substrate; and a step of forming a conductive film on the insulating film.
【請求項2】請求項1記載の半導体装置の製造方法にお
いて、 前記半導体基板はシリコンを含んでおり、 前記半導体基板と前記高融点金属膜との間の界面を凹凸
形状にする工程は、第1の熱処理によって前記高融点金
属膜と前記半導体基板との間で高融点金属シリサイド膜
を形成する工程と、前記高融点金属シリサイド膜上に保
護膜を形成した後、第2の熱処理によって前記高融点金
属シリサイド膜を凝集させ、前記半導体基板と前記高融
点金属シリサイド膜との間の界面を凹凸形状にする工程
とを含むことを特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein said semiconductor substrate contains silicon, and said step of forming an interface between said semiconductor substrate and said high melting point metal film into an irregular shape comprises the following steps: Forming a high-melting-point metal silicide film between the high-melting-point metal film and the semiconductor substrate by the heat treatment of 1; forming a protective film on the high-melting-point metal silicide film; Aggregating the melting point metal silicide film to form an uneven surface between the semiconductor substrate and the high melting point metal silicide film.
【請求項3】請求項1記載の半導体装置の製造方法にお
いて、 前記半導体基板はシリコンを含んでおり、 前記半導体基板と前記高融点金属膜との間の界面を凹凸
形状にする工程は、第1の熱処理によって前記高融点金
属膜と前記半導体基板との間で高融点金属シリサイド膜
を形成する工程と、不活性ガス雰囲気中における第2の
熱処理によって前記高融点金属シリサイド膜を凝集さ
せ、前記半導体基板と前記高融点金属シリサイド膜との
間の界面を凹凸形状にする工程とを含むことを特徴とす
る半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein said semiconductor substrate contains silicon, and said step of forming an interface between said semiconductor substrate and said high melting point metal film into an irregular shape comprises the following steps: Forming a high-melting-point metal silicide film between the high-melting-point metal film and the semiconductor substrate by the heat treatment of 1; and aggregating the high-melting-point metal silicide film by a second heat treatment in an inert gas atmosphere; Forming an interface between a semiconductor substrate and the refractory metal silicide film in an uneven shape.
【請求項4】半導体基板上の第1の導電膜を形成する工
程と、 前記第1の導電膜上に高融点金属膜を形成する工程と、 前記高融点金属膜を熱処理することによって凝集させ、
前記第1の導電膜と前記高融点金属膜との間の界面を凹
凸形状にする工程と、 前記高融点金属膜を除去することによって前記第1の導
電膜における凹凸形状の表面を露出させる工程と、 露出した前記第1の導電膜上に絶縁膜を形成する工程
と、 前記絶縁膜上に第2の導電膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
4. A step of forming a first conductive film on a semiconductor substrate, a step of forming a refractory metal film on the first conductive film, and coagulating the refractory metal film by heat treatment. ,
A step of forming an interface between the first conductive film and the high melting point metal film into an uneven shape; and a step of exposing the uneven surface of the first conductive film by removing the high melting point metal film. And a step of forming an insulating film over the exposed first conductive film; and a step of forming a second conductive film over the insulating film.
【請求項5】請求項4記載の半導体装置の製造方法にお
いて、 前記第1の導電膜はシリコンを含む膜であり、 前記第1の導電膜と前記高融点金属膜との間の界面を凹
凸形状にする工程は、第1の熱処理によって前記高融点
金属膜と前記第1の導電膜との間で高融点金属シリサイ
ド膜を形成する工程と、前記高融点金属シリサイド膜上
に保護膜を形成した後、第2の熱処理によって前記高融
点金属シリサイド膜を凝集させ、前記第1の導電膜と前
記高融点金属シリサイド膜との間の界面を凹凸形状にす
る工程とを含むことを特徴とする半導体装置の製造方
法。
5. The method for manufacturing a semiconductor device according to claim 4, wherein said first conductive film is a film containing silicon, and an interface between said first conductive film and said refractory metal film is uneven. The step of forming a shape includes forming a refractory metal silicide film between the refractory metal film and the first conductive film by a first heat treatment, and forming a protective film on the refractory metal silicide film. And then aggregating the refractory metal silicide film by a second heat treatment to form an uneven surface between the first conductive film and the refractory metal silicide film. A method for manufacturing a semiconductor device.
【請求項6】請求項4記載の半導体装置の製造方法にお
いて、 前記第1の導電膜と前記高融点金属膜との間の界面を凹
凸形状にする工程は、第1の熱処理によって前記高融点
金属膜と前記第1の導電膜との間で高融点金属シリサイ
ド膜を形成する工程と、不活性ガス雰囲気中における第
2の熱処理によって前記高融点金属シリサイド膜を凝集
させ、前記第1の導電膜と前記高融点金属シリサイド膜
との間の界面を凹凸形状にする工程とを含むことを特徴
とする半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein the step of forming an interface between the first conductive film and the high-melting-point metal film into an uneven shape is performed by a first heat treatment. Forming a refractory metal silicide film between the metal film and the first conductive film, and aggregating the refractory metal silicide film by a second heat treatment in an inert gas atmosphere; Forming an interface between the film and the refractory metal silicide film in an uneven shape.
【請求項7】請求項1乃至6記載の半導体装置の製造方
法において、 前記高融点金属膜は、チタン、モリブデン、ダングステ
ンのいずれか一つを含む膜であることを特徴とする半導
体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein said high melting point metal film is a film containing any one of titanium, molybdenum and dangsten. Method.
JP2318126A 1990-11-26 1990-11-26 Method for manufacturing semiconductor device Expired - Fee Related JP2911212B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2318126A JP2911212B2 (en) 1990-11-26 1990-11-26 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2318126A JP2911212B2 (en) 1990-11-26 1990-11-26 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04196162A JPH04196162A (en) 1992-07-15
JP2911212B2 true JP2911212B2 (en) 1999-06-23

Family

ID=18095798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2318126A Expired - Fee Related JP2911212B2 (en) 1990-11-26 1990-11-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2911212B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110752A (en) * 1991-07-10 1992-05-05 Industrial Technology Research Institute Roughened polysilicon surface capacitor electrode plate for high denity dram
US5474949A (en) * 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
JP2727981B2 (en) * 1993-12-27 1998-03-18 日本電気株式会社 Method of forming uneven amorphous silicon film and uneven polysilicon film
KR100275938B1 (en) * 1997-12-02 2001-01-15 김영환 Method of fabricating capacitor

Also Published As

Publication number Publication date
JPH04196162A (en) 1992-07-15

Similar Documents

Publication Publication Date Title
JP2843704B2 (en) Method of manufacturing surface capacitor roughened on single crystal semiconductor substrate
JP2761685B2 (en) Method for manufacturing semiconductor device
JP2002524872A5 (en)
JP2839076B2 (en) Semiconductor device and manufacturing method thereof
JPH0231865B2 (en)
US5620917A (en) Method of manufacturing a semiconductor memory device having a capacitor
JP2817645B2 (en) Method for manufacturing semiconductor device
JP2000021892A (en) Method for manufacturing semiconductor device
US6395601B2 (en) Method for forming a lower electrode for use in a semiconductor device
JP2911212B2 (en) Method for manufacturing semiconductor device
JPH0311552B2 (en)
JP3683764B2 (en) Capacitor manufacturing method for memory device
JP3565993B2 (en) Method for manufacturing semiconductor device
KR100319874B1 (en) Capacitor of semiconductor device and manufacturing method thereof
JPH1187651A (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2826717B2 (en) Method for manufacturing capacitor of semiconductor device
JPS59195870A (en) semiconductor equipment
JPH0563157A (en) Semiconductor device
KR100550636B1 (en) Method of forming high dielectric capacitor of semiconductor device
KR19980055759A (en) Polysilicon Layer Formation Method
JPS63160265A (en) Semiconductor integrated circuit device
JP2621137B2 (en) Method for manufacturing semiconductor device
TW425705B (en) Manufacturing method of capacitor structure
JPH1012837A (en) Method for manufacturing semiconductor integrated circuit device
JPH0338732B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees