[go: up one dir, main page]

JP2909080B2 - Display control device - Google Patents

Display control device

Info

Publication number
JP2909080B2
JP2909080B2 JP63229016A JP22901688A JP2909080B2 JP 2909080 B2 JP2909080 B2 JP 2909080B2 JP 63229016 A JP63229016 A JP 63229016A JP 22901688 A JP22901688 A JP 22901688A JP 2909080 B2 JP2909080 B2 JP 2909080B2
Authority
JP
Japan
Prior art keywords
display
gradation
palette
data
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63229016A
Other languages
Japanese (ja)
Other versions
JPH0277087A (en
Inventor
浩輝 善田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63229016A priority Critical patent/JP2909080B2/en
Priority to KR1019890013229A priority patent/KR930000410B1/en
Priority to EP19890116959 priority patent/EP0359236A3/en
Publication of JPH0277087A publication Critical patent/JPH0277087A/en
Priority to US08/007,023 priority patent/US5293485A/en
Priority to US08/014,470 priority patent/US5438652A/en
Application granted granted Critical
Publication of JP2909080B2 publication Critical patent/JP2909080B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばプラズマディスプレイユニットを標
準装備し、CRTディスプレイユニットを任意に接続可能
とした、パーソナルコンピュータ、パーソナルワークス
テーション等のコンピュータシステムに用いて好適な表
示制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention provides, for example, a personal computer, a personal workstation, or the like, which is equipped with, for example, a plasma display unit as a standard and can be connected to a CRT display unit as desired. And a display control device suitable for use in the computer system.

(従来の技術) 従来、プラズマディスプレイユニットを標準装備し、
CRTディスプレイユニットを任意に接続可能とした、パ
ーソナルコンピュータ、パーソナルワークステーション
等のコンピュータシステムに於いては、CRTディスプレ
イユニットの多階調(例えば64階調)指定を行なう多階
調パレット(以下CRTパレットと称す)と、プラズマデ
ィスプレイユニットの階調指定(4〜16階調)を行なう
階調パレット(以下PDPパレットと称す)が互いに分離
され、それぞれ個別にパレット値をセットしていた。
(Prior art) Conventionally, a plasma display unit is standard equipment,
In a computer system such as a personal computer or a personal workstation, to which a CRT display unit can be arbitrarily connected, a multi-tone palette (hereinafter referred to as a CRT palette) for specifying a multi-level (for example, 64 levels) of the CRT display unit ) And a gradation palette (hereinafter referred to as a PDP palette) for specifying the gradation (4 to 16 gradations) of the plasma display unit, and the palette values are individually set.

(発明が解決しようとする課題) しかしながら、上記したようなCRTパレットとPDPパレ
ットを互いに分離した方式では、パレットをダイナミッ
クに書替えるアプリケーションプログラムに於いて、パ
レットの変更がプラズマディスプレイ上で反映され難い
という問題があった。
(Problems to be Solved by the Invention) However, in the method in which the CRT pallet and the PDP pallet are separated from each other, it is difficult for the pallet change to be reflected on the plasma display in an application program for dynamically rewriting the pallet. There was a problem.

本発明は上記実情に鑑みなされたもので、CPU(ソフ
トウェア)がCRTパレットにパレットデータを書替えた
ときにハードウェアが自動的にそのデータに対応する値
(PDPパレットデータ)をプラズマディスプレイ用のパ
レット(PDPパレット)に書込む構成として、常にCRTデ
ィスプレイの多階調表示(例えば64階調)がプラズマデ
ィスプレイの階調表示(例えば16階調)に反映されるよ
うにした表示制御装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and when a CPU (software) rewrites pallet data to a CRT pallet, hardware automatically converts a value (PDP pallet data) corresponding to the data into a pallet for a plasma display. Provided is a display control device in which multi-gradation display (for example, 64 gradations) of a CRT display is always reflected on gradation display (for example, 16 gradations) of a plasma display as a configuration for writing to a (PDP palette). The purpose is to:

[発明の構成] (課題を解決するための手段及び作用) 本発明は、m階調表示のプラズマディスプレイと同プ
ラズマディスプレイより多いn階調表示を行なうCRTデ
ィスプレイとの階調表示機能をもつパーソナルコンピュ
ータであって、上記CRTディスプレイの表示ドライブに
供される第1の階調パレットと、上記プラズマディスプ
レイの表示ドライブに供される第2の階調パレットと、
上記第1の階調パレットのパレットデータの書替えに伴
って上記第1のパレットのパレットデータからm階調デ
ータを生成する手段と、同手段により生成されたm階調
データを上記第2の階調パレットに書込む手段とを有し
て、CRTディスプレイの階調パレットとプラズマディス
プレイの階調パレットを連動させた構成としたもので、
これにより、常にCRTディスプレイの多階調表示がプラ
ズマディスプレイの階調表示に反映され、パレットをダ
イナミックに書替える場合であってもCRTディスプレイ
上に於ける階調の違いによる情報を常にプラズマディス
プレイ上で認識できる。
[Constitution of the Invention] (Means and Actions for Solving the Problems) The present invention relates to a personal computer having a gradation display function of a plasma display of m gradation display and a CRT display of n gradation display more than the plasma display. A first gradation palette provided for a display drive of the CRT display; a second gradation palette provided for a display drive of the plasma display;
Means for generating m gradation data from the pallet data of the first palette with rewriting of the pallet data of the first gradation palette; and converting the m gradation data generated by the means into the second floor. It has a means to write to the tone palette, and the tone palette of the CRT display and the tone palette of the plasma display are linked,
As a result, the multi-gradation display of the CRT display is always reflected on the gradation display of the plasma display, and even when the palette is dynamically rewritten, information due to the difference in gradation on the CRT display is always displayed on the plasma display. Can be recognized.

(実施例) 以下図面を参照して本発明の一実施例を説明する。(Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

第1図は第2図のシステム内に於ける高解像度表示シ
ステム30の構成を示すブロック図、第2図は上記第1図
に示す高解像度表示システム30を含むシステム全体の構
成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a high resolution display system 30 in the system of FIG. 2, and FIG. 2 is a block diagram showing the configuration of the entire system including the high resolution display system 30 shown in FIG. It is.

第2図に於いて、11はシステム全体の制御を司るCP
U、12は32ビット幅のCPUバス(D31−24,D23−16,D15−
8,D7−0)、13はラッチ回路(B−LAT)、14は32ビッ
ト幅のメモリバス(MD31−24,MD23−16,MD15−8,MD7−
0)、15はラッチ回路(C−LAT)、16は16ビット幅及
び7ビット幅のアドレスバス(SA19−0,LA23−17)と16
ビット幅のデータバス(SD15−8,SD7−0)16aとでなる
システムバス、17及び18はそれぞれ内部RAM(DRAM)、1
9はキャッシュメモリ(SRAM)、20は内部ROM(BIOS−RO
M)である。
In FIG. 2, reference numeral 11 denotes a CP that controls the entire system.
U and 12 are 32-bit CPU buses (D31-24, D23-16, D15-
8, D7-0) and 13 are latch circuits (B-LAT), and 14 is a 32-bit memory bus (MD31-24, MD23-16, MD15-8, MD7-
0) and 15 are latch circuits (C-LAT), 16 is a 16-bit and 7-bit address bus (SA19-0, LA23-17) and 16
A system bus consisting of a data bus (SD15-8, SD7-0) 16a of bit width, and 17 and 18 are internal RAM (DRAM), 1
9 is cache memory (SRAM), 20 is internal ROM (BIOS-RO
M).

21はメモリコントロールを含むシステム全体のタイミ
ング制御を司るタイミングコントローラ(TC)、22はシ
ステムバス制御を行なうバスコントローラ(BUS−CN
T)、23はキャッシュメモリコントローラ(CMC)であ
る。
21 is a timing controller (TC) that controls the timing of the entire system including memory control, and 22 is a bus controller (BUS-CN) that controls the system bus.
T) and 23 are cache memory controllers (CMC).

30はCRTディスプレイを高解像度(水平方向720ドッ
ト)、多階調(64階調)で表示ドライブする表示制御機
能と、CRTディスプレイ及びプラズマディスプレイを同
時に表示ドライブ(この際は各ディスプレイともに水平
方向640ドット)する表示制御機能をもつ高解像度表示
システム(HRGS)であり、その詳細は第1図に示され
る。
30 is a display control function that drives a CRT display with high resolution (720 dots in the horizontal direction) and multiple gradations (64 gradations), and a display drive that simultaneously displays a CRT display and a plasma display. This is a high-resolution display system (HRGS) having a display control function of (dots), the details of which are shown in FIG.

第1図に於いて、31乃至34はそれぞれ高解像度表示シ
ステムの構成要素をなすもので、31は、CRTディスプレ
イ(CRT)50を上記したような高解像度(720ドット)、
多階調(64階調)で表示ドライブするCRT表示コントロ
ーラ(CRT−CNT)である。32はシステムバス16を介して
CPU11との間で各種表示制御系のデータをやりとりする
バスインターフェイス機能とプラズマディスプレイ(PD
P)40の表示制御を司る各種の機能回路部が実装された
ゲートアレイ構造の表示制御部(DC)であり、ここで
は、CRTパレット341のパレットデータ(64階調)書替え
に伴って、そのデータに対応する階調データ(16階調)
を生成するためのコンバージョンテーブル321、同コン
バージョンテーブル321で生成された階調データがセッ
トされるPDPパレット322等が設けられる。33は表示デー
タを貯える表示データメモリ(以下VRAMと称す)であ
り、ここでは64K×4ビットで構成される。34はCRT表示
コントローラ31の制御の下にアナログの多階調(64階
調)表示データを生成するCRT表示データ生成部であ
り、ここでは内部にCRTパレット341、及びディジタル−
アナログ変換回路等をもつ。61はシステムバス16と表示
制御部32との間に於いて書替えパレットデータを含む各
種のデータを転送する16ビットのデータバス(SD15−0
0)、62は上記パレットデータをCRT表示データ生成部34
内のCRTパレット341に書込むためのデータバス(SD7−
0)である。
In FIG. 1, 31 to 34 are components of a high resolution display system, respectively, and 31 is a CRT display (CRT) 50 having a high resolution (720 dots) as described above,
This is a CRT display controller (CRT-CNT) that drives and displays with multiple gradations (64 gradations). 32 via the system bus 16
A bus interface function for exchanging data of various display control systems with the CPU 11 and a plasma display (PD
P) A display control unit (DC) having a gate array structure in which various functional circuit units that control the display control of 40 are mounted. Here, as the palette data (64 gradations) of the CRT palette 341 is rewritten, Gradation data corresponding to data (16 gradations)
, A PDP palette 322 on which the gradation data generated by the conversion table 321 is set, and the like. Reference numeral 33 denotes a display data memory (hereinafter, referred to as VRAM) for storing display data, which is composed of 64K × 4 bits. Reference numeral 34 denotes a CRT display data generation unit which generates analog multi-gradation (64-gradation) display data under the control of the CRT display controller 31. Here, a CRT palette 341 and a digital
It has an analog conversion circuit and the like. Reference numeral 61 denotes a 16-bit data bus (SD15-0) for transferring various data including rewrite pallet data between the system bus 16 and the display control unit 32.
0) and 62 store the pallet data in the CRT display data generator 34.
Data bus (SD7-
0).

第3図は上記実施例に於けるCRT表示データ生成部34
内のCRTパレット341の階調(64階調)と表示制御部32内
のPDPパレット322の階調(16階調)との関係を説明する
ための図である。
FIG. 3 shows the CRT display data generator 34 in the above embodiment.
6 is a diagram for explaining the relationship between the gradation (64 gradations) of the CRT palette 341 in FIG. 7 and the gradation (16 gradations) of the PDP palette 322 in the display control unit 32.

ここで上記第1図乃至第3図を参照して一実施例の動
作を説明する。
Here, the operation of the embodiment will be described with reference to FIGS. 1 to 3.

上記第1図に於いて、CRT表示コントローラ31のリー
ドアクセスでVRAM33より読み出された表示データはCRT
表示コントローラ31、及び内部バス(VD7−0)を介し
てCRT表示データ生成部34、及び表示制御部32に送出さ
れる。CRT表示データ生成部34では入力された表示デー
タをCRTパレット341を用いて階調変換(64階調)した
後、アナログ表示データに変換してCRTディスプレイ50
に送出して、CRT画面上に、CRTパレット341の階調指定
に従う多階調(64階調)画像を表示する。又、表示制御
部32は上記内部バス(VD7−0)を介して入力された表
示データをPDPパレット322を用いて階調変換(16階調)
した後、プラズマディスプレイ40に送出して、PDP画面
上に、PDPパレット322の階調指定に従う16階調で表示す
る。
In FIG. 1, the display data read from the VRAM 33 by the read access of the CRT display controller 31 is a CRT display.
It is sent to the CRT display data generator 34 and the display controller 32 via the display controller 31 and the internal bus (VD7-0). The CRT display data generator 34 converts the input display data into gradations (64 gradations) using the CRT palette 341 and then converts the display data into analog display data to convert the display data into a CRT display 50.
To display a multi-tone (64-tone) image on the CRT screen in accordance with the tone designation of the CRT palette 341. The display control unit 32 converts the display data input via the internal bus (VD7-0) into gradations (16 gradations) using the PDP palette 322.
After that, it is sent to the plasma display 40 and displayed on the PDP screen in 16 gradations according to the gradation designation of the PDP palette 322.

ここで、CPU11の制御の下にCRT表示データ生成部34内
のCRTパレット341を書替える際は、その書替えデータ
(CRTパレットデータ)がシステムバス16、データバス
(SD15−00)61,データバス(SD7−0)62を介してCRT
表示データ生成部34に入力され、同CRT表示データ生成
部34内のCRTパレット341に書込まれるとともに、上記デ
ータバス(SD15−00)61をから表示制御部32内のコンバ
ージョンテーブル321を介してPDPパレット322に書込ま
れ、CRTパレット341の書替えに伴って(連動して)PDP
パレット322の書替えが行なわれる。
Here, when rewriting the CRT pallet 341 in the CRT display data generating unit 34 under the control of the CPU 11, the rewriting data (CRT pallet data) includes the system bus 16, the data bus (SD15-00) 61, and the data bus. (SD7-0) CRT via 62
The data is input to the display data generator 34 and written into the CRT pallet 341 in the CRT display data generator 34, and is transmitted from the data bus (SD15-00) 61 via the conversion table 321 in the display controller 32. Written to PDP pallet 322, PDP pallet 341
The pallet 322 is rewritten.

この際のCRT表示データ生成部34内のCRTパレット341
の階調(64階調)と表示制御部32内のPDPパレット322の
階調(16階調)との関係を第3図に示している。尚、こ
こではカラー対応のシステムに於いてカラーデータ(R,
G,B)のうちのG(Green)データをモノクロデータとし
て用いた場合を示している。又、上記コンバージョンテ
ーブル321はCPU11の制御の下に書替え可能である。
At this time, the CRT palette 341 in the CRT display data generation unit 34
FIG. 3 shows the relationship between the gray scale (64 gray scales) and the gray scale (16 gray scales) of the PDP palette 322 in the display control unit 32. In this case, the color data (R,
3 shows a case where G (Green) data of G, B) is used as monochrome data. The conversion table 321 can be rewritten under the control of the CPU 11.

このように、CRTパレット341の書替えに伴いPDPパレ
ット322を書替える構成としたことにより、常にCRTディ
スプレイの多階調(64階調)表示がプラズマディスプレ
イの階調(16階調)表示に反映され、パレットをダイナ
ミックに書替える場合であってもCRTディスプレイ50の
階調の違いによる情報を常にプラズマディスプレイ上で
認識できる。
As described above, the configuration in which the PDP palette 322 is rewritten in accordance with the rewriting of the CRT palette 341 always reflects the multi-gradation (64 gradation) display of the CRT display on the plasma display gradation (16 gradation) display. Thus, even when the pallet is dynamically rewritten, information on the difference in gradation of the CRT display 50 can always be recognized on the plasma display.

尚、上記した実施例では、CRTディスプレイの階調を6
4階調、プラズマディスプレイの階調を16階調としてい
るが、多の階調関係であっても本発明を適用でき、又、
上記実施例では、プラズマディスプレイを表示制御対象
としているが、他のフラットパネルディスプレイに於い
ても本発明を適用できる。
In the above embodiment, the gradation of the CRT display is set to 6
Although 4 gradations and 16 gradations of the plasma display are used, the present invention can be applied to many gradation relations.
In the above embodiment, the plasma display is the display control target, but the present invention can be applied to other flat panel displays.

[発明の効果] 以上詳記したように本発明の表示制御装置によれば、
m階調表示のプラズマディスプレイと同プラズマディス
プレイより多いn階調表示を行なうCRTディスプレイと
の階調表示機能をもつパーソナルコンピュータに於い
て、上記CRTディスプレイの表示ドライブに供される第
1の階調パレットと、上記プラズマディスプレイの表示
ドライブに供される第2の階調パレットと、上記第1の
階調パレットのパレットデータの書替えに伴って上記第
1のパレットのパレットデータからm階調データを生成
する手段と、同手段により生成されたm階調データを上
記第2の階調パレットに書込む手段とを有して、CRTデ
ィスプレイの階調パレットとプラズマディスプレイの階
調パレットを連動させた構成としたことにより、常にCR
Tディスプレイの多階調表示がプラズマディスプレイの
階調表示に反映され、パレットをダイナミックに書替え
る場合であってもCRTディスプレイ上に於ける階調の違
いによる情報を常にプラズマディスプレイ上で認識でき
る。
[Effects of the Invention] As described above in detail, according to the display control device of the present invention,
In a personal computer having a gradation display function of a plasma display for displaying m gradations and a CRT display for displaying n gradations more than the plasma display, the first gradation provided to the display drive of the CRT display A palette, a second gradation palette provided for the display drive of the plasma display, and m gradation data from the palette data of the first palette with rewriting of the palette data of the first gradation palette. Means for generating, and means for writing the m gradation data generated by the means to the second gradation palette, wherein the gradation palette of the CRT display and the gradation palette of the plasma display are linked. With the configuration, CR
The multi-gradation display of the T display is reflected on the gradation display of the plasma display, and even when the palette is dynamically rewritten, information due to the difference in gradation on the CRT display can always be recognized on the plasma display.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
上記実施例に於けるシステム全体の構成を示すブロック
図、第3図は上記実施例に於けるCRT表示データ生成部3
4内のCRTパレット341の階調(64階調)と表示制御部32
内のPDPパレット322の階調(16階調)との関係を説明す
るための図である。 11……CPU、12……CPUバス(D31−24,D23−16,D15−8,D
7−0)、13……ラッチ回路(B−LAT)、14……メモリ
バス(MD31−24,MD23−16,MD15−8,MD7−0)、15……
ラッチ回路(C−LAT)、16……システムバス(SA19−
0,LA23−17、SD15−8,SD7−0)、17,18……内部RAM(D
RAM)、19……キャッシュメモリ(SRAM)、20……内部R
OM(BIOS−ROM)、21……タイミングコントローラ(T
C)、22……バスコントローラ(BUS−CNT)、23……キ
ャッシュメモリコントローラ(CMC)、30……高解像度
表示システム(HRGS)、31……CRT表示コントローラ(C
RT−CNT(PVGA))、32……表示制御部(DC(HRGS−G
A))、33……VRAM(表示データメモリ)、34……CRT表
示データ生成部(DAC)、40……プラズマディスプレイ
(PDP)、50……CRTディスプレイ(CRT)、61,62……デ
ータバス、321……コンバージョンテーブル、322……PD
Pパレット、341……CRTパレット。
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of the entire system in the above embodiment, and FIG. 3 is a CRT display data generation unit 3 in the above embodiment.
4 CRT palette 341 gradation (64 gradation) and display control unit 32
10 is a diagram for explaining the relationship with the gradation (16 gradations) of the PDP palette 322 in FIG. 11: CPU, 12: CPU bus (D31-24, D23-16, D15-8, D
7-0), 13 ... Latch circuit (B-LAT), 14 ... Memory bus (MD31-24, MD23-16, MD15-8, MD7-0), 15 ...
Latch circuit (C-LAT), 16 System bus (SA19-
0, LA23-17, SD15-8, SD7-0), 17, 18 ... Internal RAM (D
RAM), 19: Cache memory (SRAM), 20: Internal R
OM (BIOS-ROM), 21 Timing controller (T
C), 22: Bus controller (BUS-CNT), 23: Cache memory controller (CMC), 30: High resolution display system (HRGS), 31: CRT display controller (C
RT-CNT (PVGA)), 32 Display control unit (DC (HRGS-G
A)), 33 VRAM (display data memory), 34 CRT display data generator (DAC), 40 plasma display (PDP), 50 CRT display (CRT), 61, 62 data Bus, 321, conversion table, 322, PD
P pallet, 341 ... CRT pallet.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】フラットパネルディスプレイと同フラット
パネルディスプレイより高い階調表示機能をもつCRTデ
ィスプレイとを表示ドライブ対象としたパーソナルコン
ピュータであって、上記CRTディスプレイの表示ドライ
ブに供される階調パレットと、同階調パレットのパレッ
トデータを書替える手段と、上記階調パレットのデータ
書替えに伴って同パレットデータから上記フラットパネ
ルディスプレイの階調データを生成する手段とを具備
し、CRTディスプレイの表示ドライブに供される階調パ
レットのパレットデータを書替えた際に、CRTディスプ
レイの階調とプラズマディスプレイの階調とを連動させ
たことを特徴とした表示制御装置。
A personal computer for driving a flat panel display and a CRT display having a higher gradation display function than the flat panel display, comprising: a gradation palette provided for a display drive of the CRT display; Means for rewriting pallet data of the same gradation palette, and means for generating gradation data of the flat panel display from the pallet data in accordance with data rewriting of the gradation palette, and a display drive of the CRT display. A display control device, wherein the gradation of the CRT display and the gradation of the plasma display are linked when rewriting the palette data of the gradation palette provided in (1).
【請求項2】m階調表示のプラズマディスプレイと同プ
ラズマディスプレイより多いn階調表示を行なうCRTデ
ィスプレイとの階調表示機能をもつパーソナルコンピュ
ータであって、上記CRTディスプレイの表示ドライブに
供される第1の階調パレットと、上記プラズマディスプ
レイの表示ドライブに供される第2の階調パレットと、
上記第1の階調パレットのパレットデータの書替えに伴
って上記第1のパレットのパレットデータからm階調デ
ータを生成する手段と、同手段により生成されたm階調
データを上記第2の階調パレットに書込む手段とを有し
て、CRTディスプレイの表示ドライブに供される第1の
階調パレットのパレットデータの書替え時に、CRTディ
スプレイの表示ドライブに供される第1の階調パレット
に、プラズマディスプレイの表示ドライブに供される第
2の階調パレットを連動させて、当該第2の階調パレッ
トのパレットデータを書替えることを特徴とする表示制
御装置。
2. A personal computer having a gradation display function of a plasma display for displaying m gradations and a CRT display for displaying n gradations more than the plasma display, which is provided to a display drive of the CRT display. A first gradation palette, a second gradation palette provided for a display drive of the plasma display,
Means for generating m gradation data from the pallet data of the first palette with rewriting of the pallet data of the first gradation palette; and converting the m gradation data generated by the means into the second floor. Means for writing to the tone palette, when rewriting the palette data of the first tone palette provided to the display drive of the CRT display, the first tone palette to be provided to the display drive of the CRT display is rewritten. A display control device for rewriting pallet data of the second gradation palette in conjunction with a second gradation palette provided for a display drive of a plasma display.
JP63229016A 1988-09-13 1988-09-13 Display control device Expired - Lifetime JP2909080B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63229016A JP2909080B2 (en) 1988-09-13 1988-09-13 Display control device
KR1019890013229A KR930000410B1 (en) 1988-09-13 1989-09-12 Display control unit converts CRT grayscale to PDP grayscale with color / mono
EP19890116959 EP0359236A3 (en) 1988-09-13 1989-09-13 Display control apparatus for converting color/monochromatic crt gradation into pdp gradation
US08/007,023 US5293485A (en) 1988-09-13 1993-01-21 Display control apparatus for converting color/monochromatic CRT gradation into flat panel display gradation
US08/014,470 US5438652A (en) 1988-09-13 1993-02-05 Display control apparatus for converting color/monochromatic CRT gradation into flat panel gradation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63229016A JP2909080B2 (en) 1988-09-13 1988-09-13 Display control device

Publications (2)

Publication Number Publication Date
JPH0277087A JPH0277087A (en) 1990-03-16
JP2909080B2 true JP2909080B2 (en) 1999-06-23

Family

ID=16885436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63229016A Expired - Lifetime JP2909080B2 (en) 1988-09-13 1988-09-13 Display control device

Country Status (1)

Country Link
JP (1) JP2909080B2 (en)

Also Published As

Publication number Publication date
JPH0277087A (en) 1990-03-16

Similar Documents

Publication Publication Date Title
JP2909079B2 (en) Display control method
US6765581B2 (en) Display apparatus and method capable of rotating an image by 180 degrees
US6215459B1 (en) Dual display video controller
US4980678A (en) Display controller for CRT/flat panel display apparatus
US5696947A (en) Two dimensional frame buffer memory interface system and method of operation thereof
JPH0836371A (en) Display controller
JPH0690613B2 (en) Display controller
US4876663A (en) Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display
JP4631112B2 (en) Computer system and display control circuit
JP2909080B2 (en) Display control device
WO1987006743A1 (en) Image processor
JP2909081B2 (en) Display control device
US5555460A (en) Method and apparatus for providing a reformatted video image to a display
JPH05135162A (en) Image processor
JP3030170B2 (en) Simple matrix drive type liquid crystal display
JPH08211849A (en) Display controller
JP2000322044A (en) Display control device and method
JP3109906B2 (en) Display control method and display control device
KR100307597B1 (en) Image data storing method and retriving method therefor for display device adapted for pulse width driving
JP2000293144A (en) Liquid crystal drive circuit with built-in memory and liquid crystal display device
JP3074378B2 (en) Display control method and device
JP2642350B2 (en) Display control device
JPS606876Y2 (en) Dot pattern display device
JP3234046B2 (en) Color graphics device
JPH07193679A (en) Plural line simultaneous drive liquid crystal display device