JP2908202B2 - Synchronizer and control information generator in logic simulator - Google Patents
Synchronizer and control information generator in logic simulatorInfo
- Publication number
- JP2908202B2 JP2908202B2 JP5280985A JP28098593A JP2908202B2 JP 2908202 B2 JP2908202 B2 JP 2908202B2 JP 5280985 A JP5280985 A JP 5280985A JP 28098593 A JP28098593 A JP 28098593A JP 2908202 B2 JP2908202 B2 JP 2908202B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- processor
- synchronization message
- information
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000004088 simulation Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 238000005457 optimization Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は同期装置と制御情報作成
装置、特にレベルソートアルゴリズムに基づき、レベル
毎に同期を取りながら論理シミュレータを実行するマル
チプロセッサ構成の論理シミュレータにおける同期装置
と制御情報作成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronizer and a control information generator, and more particularly to a synchronizer and a control information generator in a multiprocessor logic simulator that executes a logic simulator while synchronizing each level based on a level sorting algorithm. Related to the device.
【０００２】[0002]
【従来の技術】従来の論理シミュレータは、プロセッサ
と、プロセッサ間を接続するプロセッサ間接続網から構
成され、プロセッサはプロセッサ間の同期を行う同期手
段と、シミュレーションの実行制御を行う制御手段と、
ノードの処理を行うノード処理手段とを有する。そし
て、レベルソート方式の論理シミュレーションをマルチ
プロセッサシステム上で実行する場合、レベル毎の同期
を全プロセッサのバリア同期で実現しており、同期待ち
によるオーバーヘッドが発生していた。2. Description of the Related Art A conventional logic simulator comprises a processor and an inter-processor connection network for connecting the processors, wherein the processor comprises: a synchronizing means for synchronizing the processors; a control means for controlling the execution of the simulation;
And node processing means for performing node processing. When a logic simulation of the level sort method is executed on a multiprocessor system, synchronization for each level is realized by barrier synchronization of all processors, and overhead due to synchronization waiting occurs.
【０００３】[0003]
【発明が解決しようとする課題】上述の従来の論理シミ
ュレータにおける同期装置では、プロセッサ間に評価時
間のばらつきがあった場合、実行時間の短いプロセッサ
はバリア同期が成立するまで同期待ちを行う必要があっ
た。プロセッサは同期待ちの間はゲート評価を行うこと
ができず、論理シミュレータ全体のマルチプロセッサと
しての並列処理効率を悪化させているという問題点があ
る。In the above-described synchronization device in the conventional logic simulator, if there is a variation in evaluation time between processors, a processor with a short execution time needs to wait for synchronization until barrier synchronization is established. there were. There is a problem that the processor cannot perform the gate evaluation during the synchronization wait, which deteriorates the parallel processing efficiency of the entire logic simulator as a multiprocessor.
【０００４】[0004]
【課題を解決するための手段】本発明の論理装置におけ
る同期装置は、レベルソートアルゴリズムに基づき、レ
ベル毎に同期を取りながら論理シミュレーションを実行
するマルチプロセッサ構成の論理シミュレータにおける
同期装置において、プロセッサ間の同期をとるための同
期メッセージ送信情報を保持する同期メッセージ送信情
報テーブルと、該テーブルを参照して同期メッセージを
他のプロセッサに送信する同期メッセージ送信手段と、
同期成立条件を保持する同期成立条件テーブルと、前記
同期メッセージを受信する同期メッセージ受信手段と、
前記同期メッセージ受信手段によって更新される同期メ
ッセージ計数テーブルと、前記同期メッセージ計数テー
ブルから同期の成立を判断する同期成立判定手段とを有
し、プロセッサ間で個別に同期処理を行うことを特徴と
する。A synchronizer in a logic device according to the present invention is a synchronizer in a multiprocessor logic simulator which executes a logic simulation while synchronizing each level based on a level sorting algorithm. A synchronization message transmission information table holding synchronization message transmission information for synchronizing, a synchronization message transmission unit for referring to the table and transmitting a synchronization message to another processor,
A synchronization establishment condition table that holds synchronization establishment conditions, and a synchronization message receiving unit that receives the synchronization message;
A synchronization message counting table updated by the synchronization message receiving means; and a synchronization establishment determining means for determining establishment of synchronization from the synchronization message counting table, wherein synchronization processing is individually performed between processors. .
【０００５】本発明の論理シミュレータにおける制御情
報作成装置は、論理シミュレーションモデルからプロセ
ッサ間接続情報を抽出するプロセッサ間接続情報抽出手
段と、前記プロセッサ間接続情報からプロセッサ間の依
存関係を最適化し同期メッセージ送信情報および同期成
立条件情報を送出するプロセッサ間依存関係最適化手段
とを備え、論理シミュレーションモデルから抽出された
プロセッサ間接続情報に対しプロセッサ間の依存関係を
最適化して同期メッセージ送信情報および同期成立条件
情報を作成するようにして構成される。 [0005] The control information in the logic simulator of the present invention
The report creation device processes the logic simulation model
Extraction of connection information between processors to extract connection information between processors
And the inter-processor connection information from the inter-processor connection information.
Synchronization message transmission information and synchronization
Means for optimizing interdependency between processors that sends out standing condition information
And extracted from the logic simulation model
Dependencies between processors for connection information between processors
Optimized synchronization message transmission information and synchronization establishment conditions
It is configured to create information.
【０００６】[0006]
【実施例】本発明の同期装置の一実施例を示す図１を参
照すると、本実施例は複数のプロセッサ１０１とプロセ
ッサ１０１を結ぶプロセッサ間接続網１０２から構成さ
れる。プロセッサ１０１は同期手段１０３と、制御手段
１０４と、ノード処理手段１０５を含む。同期手段１０
３は同期メッセージ送信情報を保持する同期メッセージ
送信情報テーブル１０６と、このテーブル１０６を参照
して同期メッセージを送信する同期メッセージ送信手段
１０７と、同期成立条件を保持する同期成立条件テーブ
ル１０８と、同期メッセージを受信する同期メッセージ
受信手段１０９と、同期メッセージ受信手段１０９によ
って更新される同期メッセージ計数テーブル１１０と、
同期メッセージ計数テーブル１１０から同期の成立を判
断する同期成立判定手段１１１とを有する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, which shows an embodiment of a synchronizer according to the present invention, this embodiment comprises a plurality of processors 101 and an inter-processor connection network 102 connecting the processors 101. The processor 101 includes a synchronization unit 103, a control unit 104, and a node processing unit 105. Synchronization means 10
Reference numeral 3 denotes a synchronization message transmission information table 106 for storing synchronization message transmission information, a synchronization message transmitting means 107 for transmitting a synchronization message with reference to the table 106, a synchronization establishment condition table 108 for storing synchronization establishment conditions, A synchronous message receiving means 109 for receiving a message, a synchronous message counting table 110 updated by the synchronous message receiving means 109,
A synchronization establishment determining unit 111 that determines establishment of synchronization from the synchronization message counting table 110 is provided.
【０００７】図２は、本発明が適用されるプロセッサお
よびプロセッサ間接続網のモデル例を示す。FIG. 2 shows an example of a model of a processor and an inter-processor connection network to which the present invention is applied.
【０００８】このモデルは、４つのノード１１，１２，
１３および１４を有するプロセッサ１と、４つのノード
２１，２２，２３および２４を有するプロセッサ２の間
を接続する２本のプロセッサ間接続２０１およびプロセ
ッサ間接続２０２が存在する。したがって、このモデル
のプロセッサ間接続情報は以下のようである。This model has four nodes 11, 12,
There are two inter-processor connections 201 and 202 between the processor 1 having 13 and 14 and the processor 2 having four nodes 21, 22, 23 and 24. Therefore, the connection information between processors of this model is as follows.
【０００９】 Ｓ：Ｐ＝１，Ｌ＝１ → Ｄ：Ｐ＝２，Ｌ＝４ Ｓ：Ｐ＝１、Ｌ＝２ → Ｄ：Ｐ＝２，Ｌ＝３ ここに、Ｓはソース、Ｄはデスティネーション、Ｐはプ
ロセッサ、Ｌはレベルを示す。S: P = 1, L = 1 → D: P = 2, L = 4 S: P = 1, L = 2 → D: P = 2, L = 3 where S is a source, and D is destination, P is the processor, L indicates the level.
【００１０】まず、同期成立条件テーブル１０８の値が
初期値として同期メッセージ計数テーブル１１０に複写
される。ある１レベルのノード処理が終了したならば、
制御手段１０４によって同期手段１０３が起動される。
同期メッセージ送信手段１０７は同期メッセージ送信情
報テーブル１０６をレベル値で参照し、同期対象プロセ
ッサの同期対象レベルに対して同期メッセージを出力す
る。First, the value of the synchronization establishment condition table 108 is copied to the synchronization message counting table 110 as an initial value. When one level of node processing is completed,
The synchronization means 103 is started by the control means 104.
The synchronization message transmitting means 107 refers to the synchronization message transmission information table 106 by the level value, and outputs a synchronization message to the synchronization target level of the synchronization target processor.
【００１１】同期メッセージ受信手段１０９は同期メッ
セージを受信したならば、同期メッセージ中に格納され
ている同期対象レベルの同期メッセージ計数テーブル１
１０を減算する。この処理はプロセッサ同期待ち状態に
あるか否かに関わらず行われる。同期成立判定手段１１
１は、現在同期待ちを行っているレベルの同期メッセー
ジ計数テーブル１１０を参照し、０であったならば該当
レベルの同期成立と判断し、制御手段に通知し、同期成
立条件テーブル１０８の値を同期メッセージ計数テーブ
ル１１０に複写し、次回の処理を可能とする。When the synchronization message is received, the synchronization message receiving means 109 receives the synchronization message and stores the synchronization message count table 1 of the synchronization target level stored in the synchronization message.
Subtract 10 This processing is performed irrespective of whether or not the processor is in the processor synchronization waiting state. Synchronization establishment determination means 11
1 refers to the synchronization message count table 110 of the level that is currently waiting for synchronization, and if it is 0, determines that synchronization of the corresponding level has been established, notifies the control means, and changes the value of the synchronization establishment condition table 108 The data is copied to the synchronization message counting table 110 to enable the next processing.
【００１２】次に、同期メッセージ送信情報および同期
成立情報を生成するときに、プロセッサ依存関係最適化
を行うようにした本発明の制御情報作成装置を図３に示
す。Next, FIG. 3 shows a control information generating apparatus according to the present invention which optimizes processor dependence when generating synchronization message transmission information and synchronization establishment information.
【００１３】すなわち、モデル３０１からプロセッサ間
の接続情報を抽出し、プロセッサ間接続情報３０３を出
力するプロセッサ間接続情報抽出手段３０２と、プロセ
ッサ間接続情報３０３からプロセッサ間の依存関係を最
適化し、同期メッセージ送信情報３０５と同期成立条件
情報３０６とを出力するプロセッサ間依存関係最適化手
段３０４とを設ける。That is, inter-processor connection information extracting means 302 for extracting connection information between processors from the model 301 and outputting inter-processor connection information 303, and optimizing dependencies between processors based on the inter-processor connection information 303, An inter-processor dependency relationship optimizing unit 304 that outputs message transmission information 305 and synchronization establishment condition information 306 is provided.
【００１４】プロセッサ間に複数の接続があった場合、
一般に接続情報間に以下の（１）および（２）ような関
係がある場合、（３）のように最適化が可能である。If there are multiple connections between the processors,
Generally, when there is the following relationship (1) and (2) between connection information, optimization can be performed as shown in (3).
【００１５】 Ｓ：Ｐ＝ａ，Ｌ＝ｎ−ｘ → Ｄ：Ｐ＝ｂ，Ｌ＝ｍ＋ｙ …（１） Ｓ：Ｐ＝ａ，Ｌ＝ｎ → Ｄ：Ｐ＝ｂ，Ｌ＝ｍ …（２） Ｓ：Ｐ＝ａ，Ｌ＝ｎ → Ｄ：Ｐ＝ｂ，Ｌ＝ｍ …（３） 図２の例の場合には、ｘ＝ｙであり、プロセッサ間接続
情報は Ｓ：Ｐ＝１，Ｌ＝２ → Ｄ：Ｐ＝２，Ｌ＝３に最適化
され、この情報に基づいた同期メッセージ送信情報と同
期成立条件情報とが出力される。S: P = a, L = nx → D: P = b, L = m + y (1) S: P = a, L = n → D: P = b, L = m (2) S: P = a, L = n → D: P = b, L = m (3) In the example of FIG. 2, x = y, and the inter-processor connection information is S: P = 1, L = 2 → D: Optimized to P = 2, L = 3, and synchronization message transmission information and synchronization establishment condition information based on this information are output.
【００１６】[0016]
【発明の効果】バリア同期に代わってるプロセッサ間で
個別に同期を行うことにより、また、プロセッサ間接続
状況を解析して依存関係を最適化する事により、モデル
上で必要とされない同期待ちによるオーバーヘッドを削
減し、処理効率を向上させる。According to the present invention, by separately performing synchronization between processors in place of barrier synchronization, and by analyzing the connection state between processors and optimizing dependencies, overhead due to synchronization waiting that is not required in the model. Reduce processing efficiency.
【００１７】[0017]
【図１】本発明の同期装置の一実施例のブロック図であ
る。FIG. 1 is a block diagram of an embodiment of a synchronization device according to the present invention.
【図２】本発明が適用されるモデル例を示す図である。FIG. 2 is a diagram showing an example of a model to which the present invention is applied.
【図３】本発明の制御情報作製装置の一実施例の要部を
示す図である。FIG. 3 is a diagram showing a main part of an embodiment of the control information producing apparatus of the present invention.
【符号の説明】 １０１ プロセッサ １０２ プロセッサ間接続網 １０３ 同期手段 １０４ 制御手段 １０５ ノード処理手段 １０６ 同期メッセージ送信情報テーブル １０７ 同期メッセージ送信手段 １０８ 同期成立条件テーブル １０９ 同期メッセージ受信手段 １１０ 同期メッセージ計数テーブル ２０１ プロセッサ間接続 ２０２ プロセッサ間接続 ３０１ モデル ３０２ プロセッサ間接続状況抽出手段 ３０３ プロセッサ間接続情報 ３０４ プロセッサ間依存関係最適化手段 ３０５ 同期メッセージ送信情報 ３０６ 同期成立条件情報DESCRIPTION OF SYMBOLS 101 processor 102 inter-processor connection network 103 synchronization means 104 control means 105 node processing means 106 synchronization message transmission information table 107 synchronization message transmission means 108 synchronization establishment condition table 109 synchronization message reception means 110 synchronization message counting table 201 processor Inter-connection 202 Inter-processor connection 301 Model 302 Inter-processor connection status extraction means 303 Inter-processor connection information 304 Inter-processor dependence optimization means 305 Synchronization message transmission information 306 Synchronization establishment condition information
Claims (2)
ベル毎に同期を取りながら論理シミュレーションを実行
するマルチプロセッサ構成の論理シミュレータにおける
同期装置において、 プロセッサ間の同期をとるための同期メッセージ送信情
報を保持する同期メッセージ送信情報テーブルと、 該テーブルを参照して同期メッセージを他のプロセッサ
に送信する同期メッセージ送信手段と、 同期成立条件を保持する同期成立条件テーブルと、 前記同期メッセージを受信する同期メッセージ受信手段
と、 前記同期メッセージ受信手段によって更新される同期メ
ッセージ計数テーブルと、 前記同期メッセージ計数テーブルから同期の成立を判断
する同期成立判定手段とを有し、プロセッサ間で個別に
同期処理を行うことを特徴とする論理シミュレータにお
ける同期装置。1. A synchronizing device in a multi-processor logic simulator for executing a logic simulation while synchronizing each level based on a level sorting algorithm, wherein the synchronizing device holds synchronization message transmission information for synchronizing between processors. A message transmission information table, a synchronization message transmitting unit that transmits a synchronization message to another processor by referring to the table, a synchronization establishment condition table that holds synchronization establishment conditions, and a synchronization message receiving unit that receives the synchronization message. A synchronization message counting table updated by the synchronization message receiving unit; and a synchronization establishment determining unit that determines establishment of synchronization from the synchronization message counting table, wherein synchronization processing is individually performed between processors. Logic simulation Synchronizer in the lator.
る同期装置において、論理シミュレーションモデルから
プロセッサ間接続情報を抽出するプロセッサ間接続情報
抽出手段と、前記プロセッサ間接続情報からプロセッサ
間の依存関係を最適化し同期メッセージ送信情報および
同期成立条件情報を送出するプロセッサ間依存関係最適
化手段とを備え、論理シミュレーションモデルから抽出
されたプロセッサ間接続情報に対しプロセッサ間の依存
関係を最適化して同期メッセージ送信情報および同期成
立条件情報を作成することを特徴とする論理シミュレー
タにおける制御情報作成装置。2. A logic simulator according to claim 1, wherein :
Synchronizer, from the logic simulation model
Inter-processor connection information to extract inter-processor connection information
Extracting means and a processor from the inter-processor connection information
Optimize dependencies between synchronous message transmission information and
Dependency optimization between processors sending synchronization condition information
Extraction from logic simulation model
Inter-processor dependence on the extracted inter-processor connection information
Optimize relationships to send synchronization message transmission information and synchronization
A control information creation device in a logic simulator, characterized by creating standing condition information .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280985A JP2908202B2 (en) | 1993-11-10 | 1993-11-10 | Synchronizer and control information generator in logic simulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280985A JP2908202B2 (en) | 1993-11-10 | 1993-11-10 | Synchronizer and control information generator in logic simulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07134728A JPH07134728A (en) | 1995-05-23 |
| JP2908202B2 true JP2908202B2 (en) | 1999-06-21 |
Family
ID=17632654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280985A Expired - Lifetime JP2908202B2 (en) | 1993-11-10 | 1993-11-10 | Synchronizer and control information generator in logic simulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908202B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5228552B2 (en) * | 2008-03-18 | 2013-07-03 | 富士通セミコンダクター株式会社 | Interprocess communication mechanism |
-
1993
- 1993-11-10 JP JP5280985A patent/JP2908202B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07134728A (en) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101739381B (en) | Barrier synchronization apparatus, barrier synchronization process system and method | |
| JP2772304B2 (en) | Load balancing method for parallel processing | |
| US5617561A (en) | Message sequence number control in a virtual time system | |
| US8572615B2 (en) | Parallel computing system, synchronization device, and control method of parallel computing system | |
| RU93005211A (en) | FAULT-RESISTANT COMPUTING SYSTEM AND METHOD FOR ITS FORMATION | |
| CN108924008A (en) | A kind of dual controller data communications method, device, equipment and readable storage medium storing program for executing | |
| CN111625592A (en) | Load balancing method and device for distributed database | |
| JP3285629B2 (en) | Synchronous processing method and synchronous processing device | |
| JP2709705B2 (en) | Program management method in multi-computer system | |
| Nicol | Noncommittal barrier synchronization | |
| JP2908202B2 (en) | Synchronizer and control information generator in logic simulator | |
| EP0820007B1 (en) | Pipelined computer | |
| JP2011233033A (en) | Information processing system and information processing method | |
| US9509780B2 (en) | Information processing system and control method of information processing system | |
| CN114564540A (en) | A data multi-room synchronization method, device, equipment and storage medium | |
| Nicol | Global synchronization for optimistic parallel discrete event simulation | |
| JP2590179B2 (en) | Parallel logic simulation control method | |
| US11907725B2 (en) | Communication in a computer having multiple processors | |
| JPH11238042A (en) | Decentralized simulation control unit | |
| Madisetti et al. | Efficient distributed simulation | |
| JP5854063B2 (en) | Information processing system, information processing method, information processing program, and information processing apparatus | |
| JP2000187598A (en) | Parallel computer | |
| CN116955243A (en) | Data transmission method and data transmission equipment | |
| JP2635635B2 (en) | Memory information updating device between distributed nodes | |
| CN119583543A (en) | Data transmission method, device, equipment and medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |