JP2901899B2 - Automatic gain control device - Google Patents
Automatic gain control deviceInfo
- Publication number
- JP2901899B2 JP2901899B2 JP18677795A JP18677795A JP2901899B2 JP 2901899 B2 JP2901899 B2 JP 2901899B2 JP 18677795 A JP18677795 A JP 18677795A JP 18677795 A JP18677795 A JP 18677795A JP 2901899 B2 JP2901899 B2 JP 2901899B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- control device
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【0001】[0001]
【発明の属する技術分野】 本発明は、通信システム又
は音声システムにおいて、出力信号の振幅が一定となる
ように入力信号の振幅に応じて可変利得増幅回路の利得
を制御して入力信号の変動を抑制する自動利得制御装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication system or a voice system, which controls a gain of a variable gain amplifying circuit in accordance with an amplitude of an input signal so as to keep the amplitude of the output signal constant. The present invention relates to an automatic gain control device for suppressing.
【0002】[0002]
【従来の技術】以下、入力信号の変動が抑制され、一定
の出力信号が取り出せる従来の自動利得制御装置を図面
を参照しながら説明する。2. Description of the Related Art A conventional automatic gain control device capable of extracting a constant output signal while suppressing fluctuations of an input signal will be described below with reference to the drawings.
【0003】図11は従来の自動利得制御装置の構成図
である。図11において、1は制御電圧により制御され
る利得に応じて入力信号電圧を増幅する可変利得増幅回
路、2は可変利得増幅回路1の出力電圧のピークを検出
して保持するピーク検出回路、21は入力信号電圧を整
流する整流回路、22は整流回路21により整流された
整流電圧のピーク値を保持するホールド回路、3は入力
された電圧の差分に比例した電圧を出力する直流増幅回
路、4は直流増幅回路3の出力電圧の高周波成分を除去
して実効電圧を出力する低域通過フィルタ、51は電源
電位Vccから適当な基準電圧を生成する抵抗分圧回
路、R1は電源電位Vccを分圧する第1の抵抗器、R
2は電源電位Vccを分圧する第2の抵抗器、61は入
力信号が可変利得増幅回路1を通る状態と通らない状態
とを切り替える制御端子付き切り替えバッファ回路、6
1Aは入力信号が直接入力される入力端子、61Bは可
変利得増幅回路1の出力信号が入力される入力端子、Y
は本自動利得制御装置の出力端子、Vrefは抵抗分圧
回路51により出力される基準電圧、Vxはピーク検出
回路2により出力されるピーク電圧、Vcはピーク電圧
Vxと基準電圧Vrefとの差分により直流増幅回路3
により生成され低域通過フィルタ4によりリップル成分
が除去され可変利得増幅回路1を制御する制御電圧、V
ccは装置を駆動する電源電圧である。FIG. 11 is a block diagram of a conventional automatic gain control device. In FIG. 11, reference numeral 1 denotes a variable gain amplifying circuit for amplifying an input signal voltage according to a gain controlled by a control voltage, 2 denotes a peak detection circuit for detecting and holding a peak of an output voltage of the variable gain amplifying circuit 1, 21 Is a rectifier circuit for rectifying the input signal voltage, 22 is a hold circuit for holding the peak value of the rectified voltage rectified by the rectifier circuit 21, 3 is a DC amplifier circuit for outputting a voltage proportional to the difference between the input voltages, 4 Is a low-pass filter that removes high-frequency components of the output voltage of the DC amplifier circuit 3 and outputs an effective voltage; 51 is a resistor voltage dividing circuit that generates an appropriate reference voltage from the power supply potential Vcc; A first resistor, R
2 is a second resistor for dividing the power supply potential Vcc, 61 is a switching buffer circuit with a control terminal for switching between a state where the input signal passes through the variable gain amplifier circuit 1 and a state where it does not pass, 6
1A is an input terminal to which an input signal is directly input, 61B is an input terminal to which an output signal of the variable gain amplifier circuit 1 is input, and Y is an input terminal.
Is an output terminal of the automatic gain control device, Vref is a reference voltage output from the resistance voltage dividing circuit 51, Vx is a peak voltage output from the peak detection circuit 2, and Vc is a difference between the peak voltage Vx and the reference voltage Vref. DC amplifier circuit 3
A control voltage, which controls the variable gain amplifying circuit 1 by removing the ripple component by the low-pass filter 4
cc is a power supply voltage for driving the device.
【0004】前記のように構成された自動利得制御装置
の動作を以下に図面に基づいて説明する。The operation of the automatic gain control device configured as described above will be described below with reference to the drawings.
【0005】図12は従来の自動利得制御装置のAGC
(=Automatic GainControl)特
性を示す図である。図12(a)は従来の自動利得制御
装置の制御電圧Vcと利得(=Gain)との相関図で
ある。図12(a)において、G0は最大利得、G9は
最小利得である。FIG. 12 shows an AGC of a conventional automatic gain control device.
FIG. 4 is a diagram showing (= Automatic Gain Control) characteristics. FIG. 12A is a correlation diagram between a control voltage Vc and a gain (= Gain) of a conventional automatic gain control device. In FIG. 12A, G0 is the maximum gain, and G9 is the minimum gain.
【0006】図12(b)は基準電圧を一定にした場合
の直流増幅回路のピーク電圧Vxと制御電圧Vcとの相
関図である。図12(b)において、Vx1は図10
(a)に示す基準電圧Vr1時における0dBの利得と
なるピーク電圧、Vc1はピーク電圧Vx1時に可変利
得増幅回路1の利得を0dBにする制御電圧である。FIG. 12B is a correlation diagram between the peak voltage Vx of the DC amplifier circuit and the control voltage Vc when the reference voltage is kept constant. In FIG. 12B, Vx1 corresponds to FIG.
(A) is a peak voltage having a gain of 0 dB at the time of the reference voltage Vr1, and Vc1 is a control voltage for setting the gain of the variable gain amplifier circuit 1 to 0 dB at the time of the peak voltage Vx1.
【0007】図12(c)は従来の自動利得制御装置の
入力信号の電圧と出力信号の電圧とを対数値とした相関
図である。図12(c)において、vin0は入力信号
電圧のAGCが有効となる最小値、vin1は図10に
示す基準電圧Vr1時における0dBの利得となる入力
信号電圧、vin9は入力信号電圧のAGCが有効とな
る最大値、G0は最大利得、G9は最小利得である。v
in1を基準にして入力信号電圧が大きくなるにつれて
利得が下がり、入力信号電圧が小さくなるにつれて利得
が上がるため、出力信号電圧の振幅を一定に保つことが
できる。FIG. 12C is a correlation diagram in which the voltage of the input signal and the voltage of the output signal of the conventional automatic gain control device are logarithmic values. In FIG. 12C, vin0 is the minimum value at which the AGC of the input signal voltage is valid, vin1 is the input signal voltage having a gain of 0 dB at the reference voltage Vr1 shown in FIG. 10, and vin9 is the AGC of the input signal voltage is valid. G0 is the maximum gain, and G9 is the minimum gain. v
Since the gain decreases as the input signal voltage increases with reference to in1, and the gain increases as the input signal voltage decreases, the amplitude of the output signal voltage can be kept constant.
【0008】さらに、図12(b)に示す制御電圧Vc
1のとき、図12(c)に示すように利得は0dBとな
る。直流増幅回路3に入力される基準電圧Vrefを図
10(a)に示す標準の基準電圧Vr1から標準よりも
高い基準電圧Vr3に変化させると、制御電圧Vc1を
出力するためのピーク電圧Vx1が標準のVx1よりも
高い方へシフトするため、入力信号電圧も標準のvin
1からより高いvin3にて利得が0dBになる。逆
に、基準電圧Vrefを図10(a)に示す基準電圧V
r2に変化させると、制御電圧Vc1を出力するための
ピーク電圧Vx1がより低い方へシフトするため、入力
信号電圧も標準のvin1よりも低いvin2にて利得
が0dBになる。従って、直流増幅回路3に入力する基
準電圧Vrefを変化させることにより自動利得制御装
置のAGC特性を変化させることができる。Further, a control voltage Vc shown in FIG.
When it is 1, the gain is 0 dB as shown in FIG. When the reference voltage Vref input to the DC amplifier circuit 3 is changed from the standard reference voltage Vr1 shown in FIG. 10A to a reference voltage Vr3 higher than the standard, the peak voltage Vx1 for outputting the control voltage Vc1 becomes standard. , The input signal voltage is also shifted to the standard vin.
The gain becomes 0 dB from 1 to higher vin3. Conversely, the reference voltage Vref is changed to the reference voltage Vref shown in FIG.
When the voltage is changed to r2, the peak voltage Vx1 for outputting the control voltage Vc1 shifts to a lower side, so that the input signal voltage also has a gain of 0 dB at vin2 lower than the standard vin1. Therefore, the AGC characteristic of the automatic gain control device can be changed by changing the reference voltage Vref input to the DC amplifier circuit 3.
【0009】次に、従来の音声用自動利得制御装置を図
面を参照しながら説明する。Next, a conventional automatic gain control device for audio will be described with reference to the drawings.
【0010】図13は従来の音声用自動利得制御装置の
回路図である。図13において、図11に示す従来の自
動利得制御装置に対して新たに追加されている部材のみ
を説明する。7は微小電圧検出回路の出力電圧が所定値
を越えると一定の電圧に保持するクランプ回路、72は
微小電圧検出回路の出力電圧が所定値を越えると導通す
るPNPトランジスタ、73はクランプ電圧値を決める
定電圧電源、8は入力電圧が低下するにつれて出力電圧
を高くし、かつ整流する微小電圧検出回路である。FIG. 13 is a circuit diagram of a conventional automatic gain control device for audio. 13, only the members newly added to the conventional automatic gain control device shown in FIG. 11 will be described. Reference numeral 7 denotes a clamp circuit that holds a constant voltage when the output voltage of the minute voltage detection circuit exceeds a predetermined value, 72 denotes a PNP transistor that conducts when the output voltage of the minute voltage detection circuit exceeds a predetermined value, and 73 denotes a clamp voltage value. The constant voltage power supply 8 to be determined is a minute voltage detecting circuit for increasing the output voltage and rectifying the output voltage as the input voltage decreases.
【0011】前記のように構成された音声用自動利得制
御装置の動作を以下に図面に基づいて説明する。The operation of the automatic gain control apparatus for audio constructed as described above will be described below with reference to the drawings.
【0012】図14は従来の音声用自動利得制御装置の
AGC特性を示す図である。図14(a)は従来の音声
用自動利得制御装置の入力信号電圧と制御電圧Vcとの
相関図である。図14(b)は従来の自動利得制御装置
の入力信号電圧と出力信号電圧との相関図である。図1
4(a)において、L1は図13に示す整流回路21の
出力電圧、L2は図13に示す微小電圧検出回路8の出
力電圧、L3は図13に示すクランプ回路7の出力電
圧、vin1は図10に示す基準電圧Vr1時における
0dBの利得となる入力信号電圧、vin5は図13に
示す微小電圧検出回路8と整流回路21との出力電圧が
等しくなる入力信号電圧、vin6は図13に示す微小
電圧検出回路8とクランプ回路7との出力電圧が等しく
なる入力信号電圧、Vc1はピーク電圧Vx1時におけ
る制御電圧であって、0dBの利得となる入力信号電圧
vin1及びvin6に対応する制御電圧である。図1
4(b)において、G0は最大利得、G9は最小利得で
ある。FIG. 14 is a diagram showing AGC characteristics of a conventional automatic gain control device for voice. FIG. 14A is a correlation diagram between an input signal voltage and a control voltage Vc of the conventional automatic gain control device for audio. FIG. 14B is a correlation diagram between an input signal voltage and an output signal voltage of the conventional automatic gain control device. FIG.
4 (a), L1 is the output voltage of the rectifier circuit 21 shown in FIG. 13, L2 is the output voltage of the minute voltage detection circuit 8 shown in FIG. 13, L3 is the output voltage of the clamp circuit 7 shown in FIG. 13, and vin1 is the figure. An input signal voltage having a gain of 0 dB at the time of the reference voltage Vr1 shown in FIG. 10, vin5 is an input signal voltage at which the output voltages of the minute voltage detecting circuit 8 and the rectifying circuit 21 shown in FIG. An input signal voltage Vc1 at which the output voltages of the voltage detection circuit 8 and the clamp circuit 7 are equal to each other is a control voltage at the time of the peak voltage Vx1, and is a control voltage corresponding to the input signal voltages vin1 and vin6 having a gain of 0 dB. . FIG.
In FIG. 4 (b), G0 is the maximum gain and G9 is the minimum gain.
【0013】入力信号電圧がvin1よりも小さい場合
は、利得が最大値G0に近づきやがて飽和する。入力信
号電圧が極めて小さい場合でも、微小電圧検出回路8が
なければ利得は最大のままでありノイズが増大する。こ
の微小電圧検出回路8は、入力信号電圧がvin5以下
のとき図13に示す直流増幅回路3よりも高い電圧を発
生させるため、図14(b)に示すように利得は低減す
る。また、クランプ回路7は、微小電圧検出回路8のみ
の場合、入力信号電圧がvin6よりもさらに小さくな
ると利得が負になるので、制御電圧を利得が0dBとな
るVc1に強制的に印加するために設けられている。When the input signal voltage is smaller than vin1, the gain approaches the maximum value G0 and eventually saturates. Even when the input signal voltage is extremely small, the gain remains maximum without the small voltage detection circuit 8, and noise increases. This small voltage detection circuit 8 generates a higher voltage than the DC amplifier circuit 3 shown in FIG. 13 when the input signal voltage is vin5 or less, so that the gain is reduced as shown in FIG. 14B. Further, in the case of only the minute voltage detection circuit 8, the clamp circuit 7 has a negative gain when the input signal voltage becomes smaller than vin6. Therefore, the clamp circuit 7 forcibly applies the control voltage to Vc1 at which the gain becomes 0 dB. Is provided.
【0014】前記のAGC特性を有する音声用自動利得
制御装置によると、大きな音は緩和され小さな音はS/
N比が改善されて明瞭に再現される。According to the automatic gain control apparatus for audio having the above-mentioned AGC characteristic, a loud sound is moderated and a small sound is reduced to S / S.
The N ratio is improved and reproduced clearly.
【0015】[0015]
【発明が解決しようとする課題】しかしながら、前記従
来の自動利得制御装置は、基準電圧の可変機能による利
得の変更とAGCオン・オフ機能とは分離されているた
め、複数の端子により制御しなくてはならないという第
1の問題点と、基準電圧を可変とした場合にAGC特性
の変化に対して微小入力時の利得が一定値に保持できな
いという第2の問題点と、任意の入力信号レベルによる
AGC特性を自由に設定したり又は記憶したりできない
という第3の問題点と、低域通過フィルタの容量を充電
するのに時間を要するためAGCオン・オフ切り替えが
高速に行なえないという第4の問題点を有していた。However, in the conventional automatic gain control device, since the change of the gain by the function of changing the reference voltage and the AGC on / off function are separated, control is not performed by a plurality of terminals. The first problem is that the gain must not be maintained at a constant value with respect to a change in the AGC characteristic when the reference voltage is variable, and the second problem is that the input signal level cannot be changed. The third problem is that the AGC characteristics cannot be set or stored freely, and the AGC on / off switching cannot be performed at high speed because it takes time to charge the capacitance of the low-pass filter. Had the problem of
【0016】本発明は、前記従来の問題点を解決するも
ので、基準電圧の修正によるAGC特性の変更とAGC
オン・オフ切り替えとが容易に制御できるようにするこ
とを第1の目的とし、AGC特性の下限利得が一定とな
るようにすることを第2の目的とし、AGC特性の設定
及び記憶ができるようにすることを第3の目的とし、さ
らにAGCオン・オフ切り替えが高速にできるようにす
ることを第4の目的とする。The present invention solves the above-mentioned conventional problems, and includes a method of changing an AGC characteristic by modifying a reference voltage and an AGC characteristic.
A first object is to make it easy to control on / off switching, and a second object is to make the lower limit gain of the AGC characteristic constant, so that the AGC characteristic can be set and stored. A third object is to make AGC on / off switching at a high speed.
【0017】[0017]
【課題を解決するための手段】請求項1の発明は前記第
1の目的を達成するものであり、自動利得制御装置を、
制御電圧により制御される利得に応じて入力信号を増幅
又は減衰する可変利得増幅回路と、該可変利得増幅回路
の出力信号を整流する整流回路と、該整流回路により整
流された整流電圧のピーク電圧を出力するホールド回路
と、外部電圧に基づき変化する基準電圧を出力する基準
電圧回路と、前記ピーク電圧と前記基準電圧との差分に
応じて前記制御電圧を出力する直流増幅回路と、前記基
準電圧に基づき前記可変利得増幅回路の出力信号と前記
入力信号とを切り替える切り替え回路とを備えている構
成とするものである。According to the first aspect of the present invention, there is provided an automatic gain control apparatus comprising:
A variable gain amplifier circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage, a rectifier circuit for rectifying an output signal of the variable gain amplifier circuit, and a peak voltage of a rectified voltage rectified by the rectifier circuit , A reference voltage circuit that outputs a reference voltage that changes based on an external voltage, a DC amplification circuit that outputs the control voltage according to a difference between the peak voltage and the reference voltage, And a switching circuit for switching between the output signal of the variable gain amplifier circuit and the input signal based on the above.
【0018】前記の構成により、基準電圧回路は、抵抗
分圧回路とMOSトランジスタ等の電圧制御スイッチと
からなるため、基準電圧の修正によるAGC特性の変更
とAGCオン・オフ切り替えとを1つの端子により行な
うことができる。According to the above configuration, since the reference voltage circuit includes the resistance voltage dividing circuit and the voltage control switch such as the MOS transistor, the AGC characteristic is changed by modifying the reference voltage and the AGC on / off switching is performed by one terminal. Can be performed.
【0019】請求項2の発明は、請求項1の構成に、前
記直流増幅回路により出力される前記制御電圧から直流
電圧の高周波成分を除く低域通過フィルタをさらに備え
ている構成を付加するものである。According to a second aspect of the present invention, the configuration of the first aspect further includes a configuration further including a low-pass filter for removing a high-frequency component of the DC voltage from the control voltage output from the DC amplifier circuit. It is.
【0020】前記の構成により、低域通過フィルタは可
変利得増幅回路を制御する制御電圧の高周波成分を除去
するため、可変利得増幅回路の動作は安定する。According to the above configuration, since the low-pass filter removes the high-frequency component of the control voltage for controlling the variable gain amplifier, the operation of the variable gain amplifier is stabilized.
【0021】請求項3の発明は前記第1の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、該可変利得増幅回路の出力信号を整流
する整流回路と、該整流回路により整流された整流電圧
の実効電圧を出力する低域通過フィルタと、外部電圧に
基づき変化する基準電圧を出力する基準電圧回路と、前
記実効電圧と前記基準電圧との差分に応じて前記制御電
圧が出力される直流増幅回路と、前記基準電圧に基づき
前記可変利得増幅回路の出力信号と前記入力信号とを切
り替える切り替え回路とを備えている構成とするもので
ある。According to a third aspect of the present invention, there is provided an automatic gain control device comprising: a variable gain amplifying circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage; A rectifier circuit for rectifying an output signal of the variable gain amplifier circuit, a low-pass filter for outputting an effective voltage of the rectified voltage rectified by the rectifier circuit, and a reference voltage circuit for outputting a reference voltage that changes based on an external voltage A DC amplifier circuit that outputs the control voltage according to the difference between the effective voltage and the reference voltage, and a switching circuit that switches between the output signal of the variable gain amplifier circuit and the input signal based on the reference voltage. Is provided.
【0022】前記の構成により、基準電圧回路は、抵抗
分圧回路とMOSトランジスタ等の電圧制御スイッチと
からなるため、基準電圧の修正によるAGC特性の変更
とAGCオン・オフ切り替えとを1つの端子により行な
うことができる。According to the above configuration, since the reference voltage circuit is composed of a resistor voltage dividing circuit and a voltage control switch such as a MOS transistor, the change of the AGC characteristic by the correction of the reference voltage and the switching of the AGC on / off are performed at one terminal. Can be performed.
【0023】さらに、低域通過フィルタはホールド回路
を兼ねているため、素子数を減らすことができる。Further, since the low-pass filter also serves as a hold circuit, the number of elements can be reduced.
【0024】請求項4の発明は前記第2の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、該可変利得増幅回路の出力信号を整流
して第1の整流電圧を出力する整流回路と、前記可変利
得増幅回路の入力信号の電圧の高低を逆にすると共に整
流して第2の整流電圧を出力する微小電圧検出回路と、
該微小電圧検出回路から出力される第2の整流電圧を前
記基準電圧の値に応じて所定値以下に抑制するクランプ
回路と、前記整流回路から出力される第1の整流電圧と
前記微小電圧検出回路から出力されかつ前記クランプ回
路により抑制された第2の整流電圧のうちのいずれか高
い方の整流電圧のピーク電圧を出力するホールド回路
と、適当な基準電圧を供給する基準電圧回路と、前記ホ
ールド回路から出力されるピーク電圧と前記基準電圧と
の差分に応じて前記制御電圧を出力する直流増幅回路と
を備えている構成とするものである。According to a fourth aspect of the present invention, there is provided an automatic gain control apparatus comprising: a variable gain amplifier circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage; A rectifier circuit for rectifying an output signal of the variable gain amplifier circuit to output a first rectified voltage; and a rectifier for reversing and rectifying a voltage of an input signal of the variable gain amplifier circuit to form a second rectified voltage. An output minute voltage detection circuit;
A clamp circuit that suppresses a second rectified voltage output from the minute voltage detection circuit to a predetermined value or less in accordance with the value of the reference voltage; a first rectified voltage output from the rectifier circuit and the minute voltage detection A hold circuit that outputs a peak voltage of a higher rectified voltage of the second rectified voltage output from the circuit and that is suppressed by the clamp circuit, a reference voltage circuit that supplies an appropriate reference voltage, A DC amplifier circuit that outputs the control voltage in accordance with a difference between the peak voltage output from the hold circuit and the reference voltage.
【0025】前記の構成により、クランプ回路は、微小
電圧検出回路の出力電圧をクランプする電圧を基準電圧
の値に応じて変化させるため、微小信号が入力されたと
きAGC利得が0dBとなるように補正することができ
る。With the above configuration, the clamp circuit changes the voltage for clamping the output voltage of the minute voltage detection circuit according to the value of the reference voltage, so that the AGC gain becomes 0 dB when a minute signal is input. Can be corrected.
【0026】請求項5の発明は、請求項4の構成に、前
記直流増幅回路により出力される前記制御電圧から直流
電圧の高周波成分を除く低域通過フィルタをさらに備え
ている構成を付加するものである。According to a fifth aspect of the present invention, in addition to the configuration of the fourth aspect, a configuration further comprising a low-pass filter for removing a high-frequency component of the DC voltage from the control voltage output by the DC amplifier circuit is added. It is.
【0027】前記の構成により、低域通過フィルタは可
変利得増幅回路を制御する制御電圧の高周波成分を除去
するため、可変利得増幅回路の動作は安定する。With the above configuration, the low-pass filter removes the high-frequency component of the control voltage for controlling the variable gain amplifier circuit, so that the operation of the variable gain amplifier circuit is stabilized.
【0028】請求項6の発明は、請求項4又は5の構成
に、前記クランプ回路は、前記基準電圧を増幅する直流
増幅回路を有している構成を付加するものである。According to a sixth aspect of the present invention, in the configuration of the fourth or fifth aspect, a configuration is provided in which the clamp circuit has a DC amplifier circuit for amplifying the reference voltage.
【0029】前記の構成により、クランプ回路は直流増
幅回路を有しているため、適当なクランプ電圧を生成す
ることができる。With the above configuration, since the clamp circuit has the DC amplifier circuit, an appropriate clamp voltage can be generated.
【0030】請求項7の発明は前記第2の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、該可変利得増幅回路の出力信号を整流
して第1の整流電圧を出力する整流回路と、前記可変利
得増幅回路の入力信号の電圧の高低を逆にすると共に整
流して第2の整流電圧を出力する微小電圧検出回路と、
該微小電圧検出回路から出力される第2の整流電圧を前
記基準電圧の値に応じて所定値以下に抑制するクランプ
回路と、前記整流回路から出力される第1の整流電圧と
前記微小電圧検出回路から出力されかつ前記クランプ回
路により抑制された第2の整流電圧のうちのいずれか高
い方の整流電圧の実効電圧を出力する低域通過フィルタ
と、適当な基準電圧を供給する基準電圧回路と、前記低
域通過フィルタから出力される実効電圧と前記基準電圧
との差分に応じて前記制御電圧を出力する直流増幅回路
とを備えている構成とするものである。According to a seventh aspect of the present invention, there is provided an automatic gain control apparatus comprising: a variable gain amplifying circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage; A rectifier circuit for rectifying an output signal of the variable gain amplifier circuit to output a first rectified voltage; and a rectifier for reversing and rectifying a voltage of an input signal of the variable gain amplifier circuit to form a second rectified voltage. An output minute voltage detection circuit;
A clamp circuit that suppresses a second rectified voltage output from the minute voltage detection circuit to a predetermined value or less in accordance with the value of the reference voltage; a first rectified voltage output from the rectifier circuit and the minute voltage detection A low-pass filter that outputs an effective voltage of the higher rectified voltage of the second rectified voltage output from the circuit and that is suppressed by the clamp circuit; a reference voltage circuit that supplies an appropriate reference voltage; A DC amplification circuit that outputs the control voltage in accordance with a difference between an effective voltage output from the low-pass filter and the reference voltage.
【0031】前記の構成により、クランプ回路は、基準
電圧の値に応じて微小電圧検出回路の出力電圧をクラン
プする電圧を変化させるため、微小信号が入力されたと
きAGC利得が0dBとなるように補正することができ
る。According to the above configuration, the clamp circuit changes the voltage for clamping the output voltage of the minute voltage detection circuit according to the value of the reference voltage, so that the AGC gain becomes 0 dB when a minute signal is input. Can be corrected.
【0032】さらに、低域通過フィルタはホールド回路
を兼ねているため、素子数を減らすことができる。Further, since the low-pass filter also serves as a hold circuit, the number of elements can be reduced.
【0033】請求項8の発明は、請求項7の構成に、前
記クランプ回路は、前記基準電圧を増幅する直流増幅回
路を有している構成を付加するものである。According to an eighth aspect of the present invention, in the configuration of the seventh aspect, a configuration is provided in which the clamp circuit has a DC amplifier circuit for amplifying the reference voltage.
【0034】前記の構成により、クランプ回路は直流増
幅回路を有しているため、適当なクランプ電圧を生成す
ることができる。According to the above configuration, since the clamp circuit has the DC amplifier circuit, an appropriate clamp voltage can be generated.
【0035】請求項9の発明は前記第3の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、入力信号と前記可変利得増幅回路の出
力信号とを切り替えて出力する切り替え回路と、該切り
替え回路の出力信号を整流する整流回路と、該整流回路
により整流された整流電圧を開閉する開閉回路と、該開
閉回路を介して前記整流電圧のピーク電圧を出力するホ
ールド回路と、前記ピーク電圧をデジタル信号に変換す
るアナログ/デジタル変換回路と、該アナログ/デジタ
ル変換回路の出力データを記憶する記憶回路と、該記憶
回路から読み出されたデータをアナログ信号に変換する
デジタル/アナログ変換回路と、前記ピーク電圧と前記
デジタル/アナログ変換回路の出力電圧との差分に応じ
て前記制御電圧を出力する直流増幅回路とを備えている
構成とするものである。According to a ninth aspect of the present invention, there is provided an automatic gain control device comprising: a variable gain amplifying circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage; A switching circuit that switches and outputs an input signal and an output signal of the variable gain amplifier circuit, a rectifying circuit that rectifies the output signal of the switching circuit, and a switching circuit that opens and closes a rectified voltage rectified by the rectifying circuit, A hold circuit that outputs the peak voltage of the rectified voltage via the switching circuit; an analog / digital conversion circuit that converts the peak voltage into a digital signal; and a storage circuit that stores output data of the analog / digital conversion circuit. A digital / analog conversion circuit for converting data read from the storage circuit into an analog signal; It is an arrangement and a DC amplifying circuit for outputting the control voltage according to a difference between the output voltage of the converter circuit.
【0036】前記の構成により、アナログ/デジタル変
換回路はホールド回路により出力されるピーク電圧をデ
ジタル化し、記憶回路はデジタル化されたピーク電圧を
記憶し、デジタル/アナログ変換回路はデジタル化され
記憶されていたピーク電圧をアナログに戻し基準電圧を
生成するため、基準電圧の設定値はいつでも記憶できま
た再生できる。With the above configuration, the analog / digital conversion circuit digitizes the peak voltage output from the hold circuit, the storage circuit stores the digitized peak voltage, and the digital / analog conversion circuit digitizes and stores the digitized peak voltage. Since the peak voltage is returned to analog and a reference voltage is generated, the set value of the reference voltage can be stored and reproduced at any time.
【0037】請求項10の発明は前記第4の目的を達成
するものであり、請求項9の構成に、前記切り替え回路
が前記入力信号を出力している間、前記デジタル/アナ
ログ変換回路の出力電圧を前記ホールド回路に充電する
充電回路をさらに備えている構成を付加するものであ
る。According to a tenth aspect of the present invention, the fourth object is achieved. According to the ninth aspect of the present invention, the output of the digital / analog conversion circuit is provided while the switching circuit is outputting the input signal. This configuration adds a configuration further including a charging circuit that charges the hold circuit with a voltage.
【0038】前記の構成により、可変利得増幅回路が作
動していない間、ホールド回路は、充電回路により充電
されているため、可変利得増幅回路が作動し始めるとす
ぐに起動する。With the above configuration, while the variable gain amplifying circuit is not operating, the hold circuit is charged by the charging circuit, and thus is activated as soon as the variable gain amplifying circuit starts operating.
【0039】請求項11の発明は、請求項9又は10の
構成に、前記直流増幅回路により出力される前記制御電
圧から直流電圧の高周波成分を除く低域通過フィルタを
さらに備えている構成を付加するものである。According to an eleventh aspect of the present invention, in addition to the configuration of the ninth or tenth aspect, a configuration further comprising a low-pass filter for removing a high-frequency component of the DC voltage from the control voltage output by the DC amplifier circuit is added. Is what you do.
【0040】前記の構成により、低域通過フィルタは可
変利得増幅回路を制御する制御電圧の高周波成分を除去
するため、可変利得増幅回路の動作は安定する。With the above configuration, the low-pass filter removes the high-frequency component of the control voltage for controlling the variable gain amplifier circuit, so that the operation of the variable gain amplifier circuit is stabilized.
【0041】請求項12の発明は、請求項9〜11の何
れか1項の構成において、前記記憶回路は不揮発性メモ
リである構成とするものである。According to a twelfth aspect of the present invention, in the configuration of any of the ninth to eleventh aspects, the storage circuit is a nonvolatile memory.
【0042】請求項13の発明は、請求項9〜11の何
れか1項の構成において、前記記憶回路は、揮発性メモ
リと該揮発性メモリの内容を保持するためのバックアッ
プ回路とからなる構成とするものである。According to a thirteenth aspect of the present invention, in the configuration according to any one of the ninth to eleventh aspects, the storage circuit includes a volatile memory and a backup circuit for holding the contents of the volatile memory. It is assumed that.
【0043】[0043]
【発明の実施の形態】以下、本発明の第1の実施形態を
図面に基づいて説明する。図1は本発明の第1の実施形
態に係る自動利得制御装置の構成図である。図2は本発
明の第1の実施形態に係る自動利得制御装置の回路図で
ある。図1及び2において、図11に示す従来の自動利
得制御装置の構成図と同じ部材には同一の符号を付すこ
とにより説明を省略する。図1及び図2において、5は
ピーク電圧Vxとの差分により制御電圧Vcを生成する
ための基準電圧Vrefを発生させる基準電圧回路、6
は可変利得増幅回路1を通る状態と通らない状態とを切
り替える切り替え回路、Vctlは基準電圧回路5に印
加され切り替え回路6を制御する外部電圧である。図2
において、52は切り替え回路6を制御するnチャネル
MOSトランジスタ、62は基準電圧回路5により生成
される基準電圧Vref及び切り替え回路6の切り替え
電圧Vswにより制御され、基準電圧Vrefが切り替
え電圧Vswよりも高い場合は電圧「H」を出力し、そ
の他の場合は電圧「L」を出力する電圧コンパレータ回
路である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram of the automatic gain control device according to the first embodiment of the present invention. FIG. 2 is a circuit diagram of the automatic gain control device according to the first embodiment of the present invention. 1 and 2, the same members as those in the configuration diagram of the conventional automatic gain control device shown in FIG. 1 and 2, reference numeral 5 denotes a reference voltage circuit for generating a reference voltage Vref for generating a control voltage Vc based on a difference from a peak voltage Vx;
Is a switching circuit for switching between a state of passing through the variable gain amplifier circuit 1 and a state of not passing therethrough, and Vctl is an external voltage applied to the reference voltage circuit 5 and controlling the switching circuit 6. FIG.
, 52 is an n-channel MOS transistor that controls the switching circuit 6, and 62 is controlled by the reference voltage Vref generated by the reference voltage circuit 5 and the switching voltage Vsw of the switching circuit 6, and the reference voltage Vref is higher than the switching voltage Vsw. In this case, the voltage comparator circuit outputs the voltage “H”, and otherwise outputs the voltage “L”.
【0044】図1に示す第1の実施形態の特徴は、基準
電圧Vrefを可変にすることによるAGC特性の変更
とAGCオン・オフ切り替えとを1つの外部端子により
行えることである。A feature of the first embodiment shown in FIG. 1 is that the AGC characteristic can be changed by changing the reference voltage Vref and AGC on / off switching can be performed by one external terminal.
【0045】前記のように構成された自動利得制御装置
の切り替え動作を以下に説明する。The switching operation of the automatic gain control device configured as described above will be described below.
【0046】AGCオン・オフ切り替えを行なう外部電
圧Vctlとして、例えば自動利得制御装置の外部から
のマイコン等の制御によりデジタル的に電圧「H」又は
電圧「L」が入力される。As the external voltage Vctl for performing AGC on / off switching, for example, a voltage “H” or a voltage “L” is input digitally under the control of a microcomputer or the like from outside the automatic gain control device.
【0047】まず、外部電圧Vctlが「L」の場合、
nチャネルMOSトランジスタ52は遮断されるため、
基準電圧Vrefは式Vcc×R2/(R1+R2)に
より求められる値になり、第1の抵抗器R1又は第2の
抵抗器R2の値を変化させて基準電圧Vrefの変更が
行なえる。また、電圧コンパレータ回路62により基準
電圧Vrefと切り替え電圧Vswとが比較され、基準
電圧Vrefが切り替え電圧Vswよりも高くなるよう
に切り替え電圧Vswを定めると、電圧コンパレータ回
路62は電圧「H」を出力するため、制御端子付き切り
替えバッファ回路61の入力端子61Bが選択され、自
動利得制御装置からの出力信号が出力される。First, when the external voltage Vctl is "L",
Since the n-channel MOS transistor 52 is shut off,
The reference voltage Vref has a value determined by the formula Vcc × R2 / (R1 + R2), and the reference voltage Vref can be changed by changing the value of the first resistor R1 or the second resistor R2. Further, the voltage comparator circuit 62 compares the reference voltage Vref with the switching voltage Vsw. When the switching voltage Vsw is determined so that the reference voltage Vref becomes higher than the switching voltage Vsw, the voltage comparator circuit 62 outputs the voltage “H”. Therefore, the input terminal 61B of the switching buffer circuit with control terminal 61 is selected, and the output signal from the automatic gain control device is output.
【0048】次に、外部電圧Vctlが「H」のとき、
nチャネルMOSトランジスタ52は導通するため、基
準電圧Vrefは切り替え電圧Vswよりも低くなり、
電圧コンパレータ回路62の出力は電圧「L」となるの
で、制御端子付き切り替えバッファ回路61は入力端子
61Aが選択され、入力信号が直接出力される。Next, when the external voltage Vctl is "H",
Since the n-channel MOS transistor 52 conducts, the reference voltage Vref becomes lower than the switching voltage Vsw,
Since the output of the voltage comparator circuit 62 becomes the voltage “L”, the input terminal 61A of the switching buffer circuit with control terminal 61 is selected, and the input signal is directly output.
【0049】本実施形態の特徴として、基準電圧Vre
fの制御によるAGC特性の設定とAGCオン・オフ機
能とを1つの端子により行なうことができる。本自動利
得制御装置をIC化する際には、外部電圧Vctl又は
基準電圧Vrefを外部端子とすればよい。As a feature of this embodiment, the reference voltage Vre
The setting of the AGC characteristic by the control of f and the AGC on / off function can be performed by one terminal. When the present automatic gain control device is integrated into an IC, the external voltage Vctl or the reference voltage Vref may be used as an external terminal.
【0050】なお、基準電圧回路5は切り替え電圧Vs
w以下の電圧とそれ以上の直流電圧とを切り替え、かつ
制御できる回路構成であればよいので、例えばデジタル
/アナログ変換回路をマイコンにより制御したり、複数
の直流電圧ラインをスイッチにより切り替えて基準電圧
Vrefに供給したり、nチャネルMOSトランジスタ
52をnpnバイポーラトランジスタや電磁リレーと置
き換えたりする方法であっても同等の効果が得られる。
また、前記において基準電圧Vrefが切り替え電圧V
swよりも低い場合に、可変利得増幅回路1がオフにな
ると仮定して説明したが、nチャネルMOSトランジス
タ52、電圧コンパレータ回路62及び切り替えバッフ
ァ回路61の極性の組み合わせにより、基準電圧Vre
fが切り替え電圧Vswよりも高い場合に可変利得増幅
回路1がオフになるように動作させることも明らかに可
能である。The reference voltage circuit 5 has a switching voltage Vs
Any circuit configuration is possible as long as the circuit configuration can switch and control a voltage equal to or lower than w and a DC voltage higher than w. The same effect can be obtained by a method of supplying Vref, or by replacing the n-channel MOS transistor 52 with an npn bipolar transistor or an electromagnetic relay.
In the above, the reference voltage Vref is the switching voltage V
Although the description has been made assuming that the variable gain amplifier circuit 1 is turned off when the voltage is lower than sw, the combination of the polarities of the n-channel MOS transistor 52, the voltage comparator circuit 62, and the switching buffer circuit 61 causes the reference voltage Vre
It is obviously possible to operate the variable gain amplifier circuit 1 to be turned off when f is higher than the switching voltage Vsw.
【0051】以下、本発明の第2の実施形態を図面に基
づいて説明する。図3は本発明の第2の実施形態に係る
自動利得制御装置の回路図である。図3において、図2
に示す第1の実施形態に係る自動利得制御装置の回路図
と同じ部材には同一の符号を付し説明を省略する。図3
において、低域通過フィルタ4は整流回路21と直流増
幅回路3との間に直列に接続されていて、整流回路21
により出力される整流電圧が入力され、入力された整流
電圧の実効電圧Vx2を出力する。直流増幅回路3は基
準電圧回路5の基準電圧Vrefと実効電圧Vx2との
差分を増幅して制御電圧Vcを生成する。なお、本実施
形態は、可変利得増幅回路1、整流回路2、低域通過フ
ィルタ4及び切り替え回路6を追加して、直流増幅回路
4には多入力の実行電圧Vx2のうち最も高い電圧又は
平均値が入力される複数の可変利得増幅回路1が制御で
きる構成にも対応できる。Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a circuit diagram of the automatic gain control device according to the second embodiment of the present invention. In FIG. 3, FIG.
The same members as those in the circuit diagram of the automatic gain control device according to the first embodiment shown in FIG. FIG.
, The low-pass filter 4 is connected in series between the rectifier circuit 21 and the DC amplifier circuit 3 and
And outputs an effective voltage Vx2 of the input rectified voltage. The DC amplifier 3 amplifies the difference between the reference voltage Vref of the reference voltage circuit 5 and the effective voltage Vx2 to generate a control voltage Vc. In this embodiment, the variable gain amplifier circuit 1, the rectifier circuit 2, the low-pass filter 4, and the switching circuit 6 are added, and the DC amplifier circuit 4 has the highest voltage or average voltage among the multi-input execution voltages Vx2. A configuration in which a plurality of variable gain amplifier circuits 1 to which values are input can be controlled can also be supported.
【0052】本実施形態の特徴として、第1の実施形態
と同様に、基準電圧Vrefの制御によるAGC特性の
設定とAGCオン・オフ機能とを1つの端子により行な
うことができる。As a feature of this embodiment, similarly to the first embodiment, the setting of the AGC characteristic by controlling the reference voltage Vref and the AGC on / off function can be performed by one terminal.
【0053】さらに、ホールド回路22が低域通過フィ
ルタ4により兼用されているため、装置の構成が簡単に
なる。Further, since the hold circuit 22 is also used by the low-pass filter 4, the configuration of the device is simplified.
【0054】以下、本発明の第3の実施形態を図面に基
づいて説明する。図4は本発明の第3の実施形態に係る
自動利得制御装置の構成図である。図5は本発明の第3
の実施形態に係る自動利得制御装置の回路図である。図
4及び図5において、図13に示す従来の音声用自動利
得制御装置の回路図と同じ部材には同一の符号を付すこ
とにより説明を省略する。図4において、可変利得増幅
回路1は図12(a)の利得特性を有するので、入力信
号が微小電圧の場合は、図14(a)のL1の特性に示
すように、ピーク検出回路2の出力は下降する。また、
図14(a)のL2の特性に示すように、入力信号電圧
が所定の電圧よりも低くなるにつれて高い電圧が出力さ
れる微小電圧検出回路8の出力電圧は整流回路21の出
力電圧と結合されて、ホールド回路22の出力電圧であ
るピーク電圧Vxは、前記2つの出力電圧のうちの高い
方の出力電圧となる。このピーク電圧Vxが高くなるに
つれて直流電圧回路3と低域通過フィルタ4とを介した
制御電圧Vcが上昇し、可変利得増幅回路1の利得を低
下させることになる。さらに、所定の入力レベル以下の
利得が減少し過ぎるのを防ぐため、微小電圧検出回路8
の出力電圧は図14(a)のL3の特性に示すように、
クランプ回路7により制限されている。次に、基準電圧
Vrefを変化させてAGC特性が変更されると、クラ
ンプ回路7は基準電圧Vrefに応じてクランプ電圧が
変化して、所定の微小信号入力時の下限利得が基準電圧
Vrefの変化に応じて一定となるように補正できる。Hereinafter, a third embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a configuration diagram of the automatic gain control device according to the third embodiment of the present invention. FIG. 5 shows a third embodiment of the present invention.
FIG. 3 is a circuit diagram of an automatic gain control device according to the embodiment. In FIGS. 4 and 5, the same members as those in the circuit diagram of the conventional automatic gain control device for audio shown in FIG. In FIG. 4, the variable gain amplifying circuit 1 has the gain characteristic of FIG. 12 (a). Therefore, when the input signal is a very small voltage, as shown by the characteristic of L1 in FIG. The output drops. Also,
As shown by the characteristic of L2 in FIG. 14A, the output voltage of the minute voltage detection circuit 8 which outputs a higher voltage as the input signal voltage becomes lower than the predetermined voltage is combined with the output voltage of the rectifier circuit 21. Thus, the peak voltage Vx, which is the output voltage of the hold circuit 22, is the higher of the two output voltages. As the peak voltage Vx increases, the control voltage Vc via the DC voltage circuit 3 and the low-pass filter 4 increases, and the gain of the variable gain amplifier circuit 1 decreases. Further, in order to prevent a gain below a predetermined input level from excessively decreasing, a minute voltage detecting circuit 8 is provided.
As shown by the characteristic of L3 in FIG.
It is limited by the clamp circuit 7. Next, when the AGC characteristic is changed by changing the reference voltage Vref, the clamp circuit 7 changes the clamp voltage in accordance with the reference voltage Vref, and the lower limit gain at the time of inputting a predetermined minute signal changes the reference voltage Vref. Can be corrected so as to be constant according to.
【0055】図4に示す第3の実施形態の特徴として、
微小信号が入力された際にAGC特性の利得が増大する
ことによるS/N比の劣化を防ぐため、微小電圧検出回
路8とクランプ回路7とを設けてAGC特性の利得を減
少させる。As a feature of the third embodiment shown in FIG.
In order to prevent the deterioration of the S / N ratio due to an increase in the gain of the AGC characteristic when a small signal is input, a small voltage detection circuit 8 and a clamp circuit 7 are provided to reduce the gain of the AGC characteristic.
【0056】さらに、基準電圧Vrefを変化させてA
GC特性の変更を行ない、クランプ電圧を基準電圧Vr
efに応じて変化させるため、微小信号入力時のAGC
特性の下限利得が一定になるように補正できる。Further, by changing the reference voltage Vref, A
The GC characteristics are changed, and the clamp voltage is changed to the reference voltage Vr.
AGC at the time of inputting a small signal to change according to ef
Correction can be performed so that the lower limit gain of the characteristic becomes constant.
【0057】図5において、71は基準電圧Vrefを
増幅してクランプ用の電圧を生成するクランプ用直流増
幅回路である。クランプ回路7は、基準電圧Vrefが
入力されるクランプ用直流増幅回路71と増幅された基
準電圧Vrefがベース電極に印加されるPNPトラン
ジスタ72とからなる構成である。In FIG. 5, reference numeral 71 denotes a clamp DC amplifier circuit which amplifies the reference voltage Vref to generate a clamp voltage. The clamp circuit 7 includes a clamp DC amplifier circuit 71 to which the reference voltage Vref is input, and a PNP transistor 72 to which the amplified reference voltage Vref is applied to the base electrode.
【0058】前記のように構成された自動利得制御装置
の動作を図面に基づいて以下に説明する。図10は本発
明の第3の実施形態に係る自動利得制御装置のAGC特
性図である。図10(a)は本発明の第3の実施形態に
係る自動利得制御装置の基準電圧Vrefと利得が0d
Bとなる入力信号の電圧との相関図である。図10
(b)は本発明の第3の実施形態に係る自動利得制御装
置の入力信号の電圧と出力信号の電圧との相関図であ
る。図10(a)において、Vr1は標準の基準電圧、
Vr2は標準よりも低い基準電圧、Vr3は標準よりも
高い基準電圧、vin1は基準電圧Vr1における0d
Bの利得となる入力信号電圧、vin2は基準電圧Vr
2における0dBの利得となる入力信号電圧、vin3
は基準電圧Vr3における0dBの利得となる入力信号
電圧である。図10(b)において、vin1、vin
2及びvin3は前記と同様である。vin5は微小電
圧検出回路8と整流回路21との出力電圧が等しくなる
入力信号電圧、vin6は微小電圧検出回路8とクラン
プ回路7との出力電圧が等しくなる入力信号電圧、G0
は最大利得、G9は最小利得である。The operation of the automatic gain control device configured as described above will be described below with reference to the drawings. FIG. 10 is an AGC characteristic diagram of the automatic gain control device according to the third embodiment of the present invention. FIG. 10A shows a reference voltage Vref and a gain of 0d of the automatic gain control device according to the third embodiment of the present invention.
FIG. 6 is a correlation diagram with a voltage of an input signal that becomes B. FIG.
(B) is a correlation diagram between the voltage of the input signal and the voltage of the output signal of the automatic gain control device according to the third embodiment of the present invention. In FIG. 10A, Vr1 is a standard reference voltage,
Vr2 is a reference voltage lower than the standard, Vr3 is a reference voltage higher than the standard, and vin1 is 0d at the reference voltage Vr1.
An input signal voltage having a gain of B, vin2 is a reference voltage Vr
2, the input signal voltage that results in a gain of 0 dB,
Is an input signal voltage having a gain of 0 dB at the reference voltage Vr3. In FIG. 10B, vin1, vin
2 and vin3 are the same as above. vin5 is an input signal voltage at which the output voltages of the minute voltage detection circuit 8 and the rectifier circuit 21 are equal, vin6 is an input signal voltage at which the output voltages of the minute voltage detection circuit 8 and the clamp circuit 7 are equal, G0
Is the maximum gain and G9 is the minimum gain.
【0059】まず、基準電圧Vrefが図10(a)に
示す標準の基準電圧Vr1の場合は、図14(a)に示
す入力信号電圧Vin5よりも大きな入力信号に対して
整流回路21の出力電圧は、微小電圧検出回路8の出力
電圧よりも大きくなり、この出力電圧がエミッタホロワ
で出力されて結合されるため、微小電圧検出回路8の低
い出力電圧は出力トランジスタが遮断されるので、電圧
の高い整流回路2の出力がホールド回路22を介してピ
ーク電圧Vxとして出力される。First, when the reference voltage Vref is the standard reference voltage Vr1 shown in FIG. 10A, the output voltage of the rectifier circuit 21 is applied to an input signal larger than the input signal voltage Vin5 shown in FIG. Is higher than the output voltage of the minute voltage detection circuit 8, and this output voltage is output and coupled by the emitter follower. The output of the rectifier circuit 2 is output via the hold circuit 22 as the peak voltage Vx.
【0060】次に、入力信号電圧が図14(a)に示す
入力信号電圧Vin5よりも低い入力信号に対して、微
小電圧検出回路8の出力は整流回路21の出力よりも高
くなるため、ホールド回路22を介してピーク電圧Vx
として出力されるので、入力信号電圧の低下に伴って微
小電圧検出回路8の出力電圧が高くなる。従って、ピー
ク電圧Vxと制御電圧Vcとが上昇し、図14(b)に
示すように利得が減衰する。クランプ回路7の出力電圧
が微小電圧検出回路8の出力電圧に付加されると、微小
電圧検出回路8の過大な出力電圧がクランプ回路7の出
力電圧にクランプされる。従って、入力信号の電圧が図
14(a)に示す入力信号電圧Vin6よりも低い場合
は、微小な信号電圧が入力されても利得が0dBとな
り、入力信号の振幅によらずAGC特性を一定にするこ
とができる。Next, for an input signal whose input signal voltage is lower than the input signal voltage Vin5 shown in FIG. 14A, the output of the minute voltage detection circuit 8 becomes higher than the output of the rectifier circuit 21. The peak voltage Vx via the circuit 22
Therefore, the output voltage of the minute voltage detection circuit 8 increases as the input signal voltage decreases. Therefore, the peak voltage Vx and the control voltage Vc increase, and the gain attenuates as shown in FIG. When the output voltage of the clamp circuit 7 is added to the output voltage of the minute voltage detection circuit 8, the excessive output voltage of the minute voltage detection circuit 8 is clamped at the output voltage of the clamp circuit 7. Therefore, when the voltage of the input signal is lower than the input signal voltage Vin6 shown in FIG. 14A, the gain becomes 0 dB even if a very small signal voltage is input, and the AGC characteristic is kept constant regardless of the amplitude of the input signal. can do.
【0061】次に、基準電圧Vrefを標準より高めの
図10(a)に示すVr3に設定する場合は、入力信号
電圧をvin1とすると、直流増幅回路3と低域通過フ
ィルタ4とを介した制御電圧Vcは低くなるため、AG
C特性の利得は増加するが、クランプ電圧が前記と同一
値であるとすると微小入力時の利得も増加することにな
る。この現象を防ぐため、基準電圧Vrefを入力値と
するクランプ用直流増幅回路71とpnpバイポーラト
ランジスタ72とを介してクランプ電圧を標準の基準電
圧Vr1の場合よりも高く設定することにより、所定電
圧vin6以下の微小信号入力時における下限利得をV
refが標準の基準電圧Vr1の場合と同じ0dBの利
得に保つことができる。Next, in the case where the reference voltage Vref is set to Vr3 shown in FIG. 10A, which is higher than the standard voltage, if the input signal voltage is vin1, the DC voltage is passed through the DC amplification circuit 3 and the low-pass filter 4. Since the control voltage Vc is low, AG
Although the gain of the C characteristic increases, if the clamp voltage has the same value as described above, the gain at the time of minute input also increases. In order to prevent this phenomenon, the clamp voltage is set higher than the case of the standard reference voltage Vr1 through the clamp DC amplifying circuit 71 having the reference voltage Vref as an input value and the pnp bipolar transistor 72, so that the predetermined voltage vin6 The lower limit gain at the time of the following minute signal input is V
The gain of 0 dB can be maintained as in the case where ref is the standard reference voltage Vr1.
【0062】次に、基準電圧Vrefを標準より低めの
Vr2に設定する場合の各部の動作や電圧変化は前記の
逆となり、クランプ電圧を標準の基準電圧Vr1の場合
よりも低めに設定することにより下限利得を標準の場合
と同じ0dBの利得に保つこことができる。Next, when the reference voltage Vref is set to Vr2, which is lower than the standard, the operations and voltage changes of the respective parts are the reverse of the above, and the clamp voltage is set lower than that in the case of the standard reference Vr1. The lower limit gain can be maintained at the same gain of 0 dB as in the standard case.
【0063】なお、可変利得増幅回路1及びピーク検出
回路2を追加することにより、直流増幅回路3には多入
力のピーク電圧Vxのうちの最も高い電圧又は平均値が
入力される複数の可変利得増幅回路1を制御できる構成
にも対応できる。By adding the variable gain amplifying circuit 1 and the peak detecting circuit 2, a plurality of variable gains to which the highest voltage or the average value of the multi-input peak voltage Vx is input to the DC amplifying circuit 3 A configuration that can control the amplifier circuit 1 can also be supported.
【0064】以下、本発明の第4の実施形態を図面に基
づいて説明する。図6は本発明の第4の実施形態に係る
自動利得制御装置の回路図である。図6において、図5
に示す本発明第3の実施形態に係る自動利得制御装置の
回路図と同じ部材には同一の符号を付すことにより説明
を省略する。図6において、第3の実施形態と異なる点
のみを説明すると第2の実施形態と同様に、低域通過フ
ィルタ4は、整流回路21と直流増幅回路3との間に直
列に接続されていて、整流回路21により出力される整
流電圧が入力され、入力された整流電圧の実効電圧Vx
2を出力する。直流増幅回路3は実効電圧Vx2と基準
電圧Vrefとの差分を直流増幅して、制御電圧Vcを
生成する構成である。Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a circuit diagram of an automatic gain control device according to a fourth embodiment of the present invention. In FIG. 6, FIG.
The same members as those in the circuit diagram of the automatic gain control device according to the third embodiment of the present invention shown in FIG. In FIG. 6, only differences from the third embodiment will be described. As in the second embodiment, the low-pass filter 4 is connected in series between the rectifier circuit 21 and the DC amplifier circuit 3. , A rectified voltage output by the rectifier circuit 21 is input, and an effective voltage Vx of the input rectified voltage is input.
2 is output. The DC amplifier circuit 3 is configured to amplify the difference between the effective voltage Vx2 and the reference voltage Vref by DC to generate a control voltage Vc.
【0065】本実施形態の特徴として、基準電圧Vre
fを変化させてもクランプ電圧が共に変化することによ
り、所定値以下の微小信号入力時の下限利得を一定値に
保つことができる。As a feature of this embodiment, the reference voltage Vre
Even if f is changed, the lower limit gain at the time of inputting a small signal of a predetermined value or less can be maintained at a constant value by changing both of the clamp voltages.
【0066】さらに、ホールド回路22が低域通過フィ
ルタ4により兼用されているため、装置の構成が簡単に
なる。Further, since the hold circuit 22 is also used by the low-pass filter 4, the configuration of the device is simplified.
【0067】なお、可変利得増幅回路1、整流回路2
1、低域通過フィルタ4及び切り替え回路6を追加する
ことにより、直流増幅回路3には多入力の実効電圧Vx
2のうちの最も高い電圧又は平均値が入力され複数の可
変利得増幅回路1を制御できる構成にも対応できる。The variable gain amplifying circuit 1 and the rectifying circuit 2
1. By adding the low-pass filter 4 and the switching circuit 6, the multi-input effective voltage Vx
It is possible to cope with a configuration in which the highest voltage or the average value of the two is input and the plurality of variable gain amplifier circuits 1 can be controlled.
【0068】以下、本発明の第5の実施形態を図面に基
づいて説明する。図7は本発明の第5の実施形態に係る
自動利得制御装置の構成図である。図8は本発明の第5
の実施形態に係る自動利得制御装置の回路図である。図
7及び図8において、図1に示す本発明の第1の実施形
態の自動利得制御装置に新たに追加されている部材のみ
を説明する。図7及び図8において、9はホールド回路
22により出力されるピーク電圧Vxをデジタル化する
A/D変換回路、10AはA/D変換回路9によりデジ
タル化されたピーク電圧Vxを記憶する記憶回路、10
BはSRAM等の半導体メモリ、11は記憶回路10A
により記憶されているデジタル化されたピーク電圧Vx
を基準電圧Vrefに復元するD/A変換回路、12は
ホールド回路22の容量を充電する充電回路、13はホ
ールド回路22を開閉する開閉回路、14はA/D変換
回路9、記憶回路10A、D/A変換回路11、充電回
路12、開閉回路13及び切り替え回路6を制御する制
御回路、15はSRAM等のバックアップ電源が必要と
なる記憶回路のためのバックアップ回路である。なお、
半導体メモリ10BとしてEEPROM等の不揮発性メ
モリを用いる場合はバックアップ回路15は不要とな
る、前記のように構成された自動利得制御装置の動作を
以下に説明する。Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 7 is a configuration diagram of an automatic gain control device according to a fifth embodiment of the present invention. FIG. 8 shows a fifth embodiment of the present invention.
FIG. 3 is a circuit diagram of an automatic gain control device according to the embodiment. 7 and 8, only members newly added to the automatic gain control device according to the first embodiment of the present invention shown in FIG. 1 will be described. 7 and 8, reference numeral 9 denotes an A / D conversion circuit that digitizes the peak voltage Vx output from the hold circuit 22, and 10A denotes a storage circuit that stores the peak voltage Vx digitized by the A / D conversion circuit 9. , 10
B is a semiconductor memory such as an SRAM, and 11 is a storage circuit 10A.
Digitized peak voltage Vx stored by
, A charging circuit for charging the capacity of the hold circuit 22, a switching circuit 13 for opening and closing the hold circuit 22, a reference numeral 14 for the A / D conversion circuit 9, a storage circuit 10A, A control circuit 15 controls the D / A conversion circuit 11, the charging circuit 12, the switching circuit 13, and the switching circuit 6, and a backup circuit 15 for a storage circuit such as an SRAM that requires a backup power supply. In addition,
When a non-volatile memory such as an EEPROM is used as the semiconductor memory 10B, the backup circuit 15 is not required. The operation of the automatic gain control device configured as described above will be described below.
【0069】まず、制御回路14により切り替え回路6
は入力端子6Aに選択されて開閉回路13は閉じている
とすると、入力信号は整流回路21及びホールド回路2
2を介してピーク電圧Vxが生成されA/D変換回路9
によりデジタル化され、デジタル化されたデータVxが
バックアップ回路15を備えた記憶回路10Aに記憶さ
れる。First, the switching circuit 6 is controlled by the control circuit 14.
When the input terminal 6A is selected and the switching circuit 13 is closed, the input signal is supplied to the rectifier circuit 21 and the hold circuit 2
2, a peak voltage Vx is generated and an A / D conversion circuit 9
, And the digitized data Vx is stored in the storage circuit 10A including the backup circuit 15.
【0070】次に、記憶回路10AのデータVxがD/
A変換回路11により復元され、その復元された電圧が
直流増幅回路4に基準電圧Vrefとして入力される。
A/D変換回路9の入力電圧VxとD/A変換回路11
の出力電圧Vrefとは常に等しくなる関係を有し、A
/D変換回路9の量子化誤差も無視できるようにビット
数を確保する。Next, the data Vx of the storage circuit 10A is set to D /
The restored voltage is restored by the A conversion circuit 11, and the restored voltage is input to the DC amplifier circuit 4 as the reference voltage Vref.
Input voltage Vx of A / D conversion circuit 9 and D / A conversion circuit 11
Has an always equal relationship with the output voltage Vref of
The number of bits is ensured so that the quantization error of the / D conversion circuit 9 can be ignored.
【0071】次に、制御回路14により切り替え回路6
は、入力端子6Bに選択されて、入力信号が可変利得増
幅回路1、整流回路21及びホールド回路22を介して
直流増幅回路3に入力される。ピーク電圧Vxと基準電
圧Vrefとが等しい場合に、制御電圧Vcに対して可
変利得増幅回路1の利得が0dBとなるように、ピーク
電圧Vx、基準電圧Vref及びVc若しくは可変利得
増幅回路1の利得との関係をあらかじめ定めておくとA
GCの動作特性により利得は0dBに収束する。なお、
ピーク電圧Vxと基準電圧Vrefとが等しい場合に、
制御電圧Vcに対して可変利得増幅回路1の利得が0d
Bとなるように、可変利得増幅回路1の利得の関係を仮
定したが、可変利得増幅回路1の利得が任意のNdB
(Nは実数を示す)となるように定めておくと、前記と
同じ手順を用いることにより同じ標準入力信号によるN
dBの利得を持つAGC特性が実現できる。Next, the switching circuit 6 is controlled by the control circuit 14.
Is selected as the input terminal 6B, and an input signal is input to the DC amplifier circuit 3 via the variable gain amplifier circuit 1, the rectifier circuit 21, and the hold circuit 22. When the peak voltage Vx is equal to the reference voltage Vref, the peak voltage Vx, the reference voltages Vref and Vc, or the gain of the variable gain amplifier circuit 1 is adjusted so that the gain of the variable gain amplifier circuit 1 becomes 0 dB with respect to the control voltage Vc. If the relationship with
The gain converges to 0 dB due to the operating characteristics of the GC. In addition,
When the peak voltage Vx is equal to the reference voltage Vref,
The gain of the variable gain amplifier circuit 1 is 0 d with respect to the control voltage Vc.
B, the relationship of the gain of the variable gain amplifier circuit 1 is assumed, but the gain of the variable gain amplifier circuit 1 is arbitrary NdB.
(Where N indicates a real number), it is possible to obtain N by the same standard input signal by using the same procedure as described above.
AGC characteristics having a gain of dB can be realized.
【0072】従って、基準電圧Vrefの記憶が可能と
なり、さらに任意の入力信号に対するAGC特性の設定
も可能となる。Therefore, the reference voltage Vref can be stored, and the AGC characteristic can be set for an arbitrary input signal.
【0073】次に、制御回路14により切り替え回路6
は入力端子6Aに選択され、開閉回路13が開いてAG
Cオフの状態にされるとき、充電回路12を通してピー
ク電圧Vxが基準電圧Vrefと等しくなるようにホー
ルド回路22の容量の充電が行なわれる。切り替え回路
6がオフからオンに切り替わると同時に、充電回路12
は制御回路14によりその出力がハイインピーダンス状
態となり、また開閉回路13は閉じるため、ピーク電圧
Vxは再び整流回路21による駆動に切り替わる。Next, the switching circuit 6 is controlled by the control circuit 14.
Is selected as the input terminal 6A, the switching circuit 13 is opened, and AG
When the state is turned off, the capacitance of the hold circuit 22 is charged through the charging circuit 12 so that the peak voltage Vx becomes equal to the reference voltage Vref. When the switching circuit 6 switches from off to on, the charging circuit 12
Since the output is brought into a high impedance state by the control circuit 14 and the switching circuit 13 is closed, the peak voltage Vx is switched to the driving by the rectifier circuit 21 again.
【0074】AGCオフからオンへの切り替え時に整流
回路21を介してホールド回路22に充電する時間が省
略できるので、自動利得制御装置は瞬時に安定し高速な
切り替えができる。切り替え時間の大半を占めるホール
ド回路22の充電があらかじめ完了していることによ
り、AGC特性が安定するまでの立ち上がり時間が短縮
できるため、AGCオフからオンへの高速切り替えが実
現できる。なお、AGCオンからオフへの切り替えは十
分に高速であるため対策は不要である。Since the time for charging the hold circuit 22 via the rectifier circuit 21 at the time of switching the AGC from off to on can be omitted, the automatic gain control device can instantaneously stabilize and perform high-speed switching. Since the charge of the hold circuit 22 occupying most of the switching time has been completed in advance, the rise time until the AGC characteristics are stabilized can be shortened, so that high-speed switching from AGC off to on can be realized. Note that switching from AGC on to off is sufficiently fast that no countermeasure is required.
【0075】以下、本発明の第6の実施形態を図面に基
づいて説明する。図9は本発明の第6の実施形態に係る
自動利得制御装置の回路図である。図9において、図8
に示す本発明の第5の実施形態の自動利得制御装置に新
たに追加されている部材のみを説明する。図9におい
て、16は基準となる利得を設定するための基準電圧回
路、Vref2は基準となる利得を設定する第2の制御
電圧である。制御端子付き切り替えバッファ回路61
は、基準電圧回路16の出力電圧である第2の制御電圧
Vref2と低域通過フィルタの出力電圧である制御電
圧Vcとが入力され、可変利得増幅回路1に第2の制御
電圧Vref2又は制御電圧Vcのいずれかが入力され
る構成である。Hereinafter, a sixth embodiment of the present invention will be described with reference to the drawings. FIG. 9 is a circuit diagram of the automatic gain control device according to the sixth embodiment of the present invention. In FIG. 9, FIG.
Only the members newly added to the automatic gain control device according to the fifth embodiment of the present invention will be described. In FIG. 9, reference numeral 16 denotes a reference voltage circuit for setting a reference gain, and Vref2 denotes a second control voltage for setting a reference gain. Switching buffer circuit 61 with control terminal
The second control voltage Vref2, which is the output voltage of the reference voltage circuit 16, and the control voltage Vc, which is the output voltage of the low-pass filter, are input to the variable gain amplifier circuit 1, and the second control voltage Vref2 or the control voltage Vc is input.
【0076】前記のように構成された自動利得制御装置
の動作を以下に説明する。The operation of the automatic gain control device configured as described above will be described below.
【0077】まず、切り替えバッファ回路61の入力端
子が61Aに選択され、第2の制御電圧Vref2によ
り可変利得制御回路1の利得が0dBに設定される。First, the input terminal of the switching buffer circuit 61 is selected to 61A, and the gain of the variable gain control circuit 1 is set to 0 dB by the second control voltage Vref2.
【0078】次に、AGC特性を0dBに設定するため
の標準入力信号を入力して、整流回路21及びホールド
回路22を介したピーク電圧VxがA/D変換回路9に
よりデータVxに変換されて半導体メモリ10Bに記憶
される。Next, a standard input signal for setting the AGC characteristic to 0 dB is input, and the peak voltage Vx via the rectifier circuit 21 and the hold circuit 22 is converted into data Vx by the A / D converter 9. It is stored in the semiconductor memory 10B.
【0079】次に、データVxが読み出されD/A変換
回路11により基準電圧Vrefが生成される。ピーク
電圧Vxと基準電圧Vrefとは常に等しく、デジタル
化に伴う量子化誤差は十分に小さくなるようにデータ長
を確保する必要がある。Next, the data Vx is read out and the D / A conversion circuit 11 generates the reference voltage Vref. The peak voltage Vx and the reference voltage Vref are always equal, and it is necessary to secure a data length such that a quantization error due to digitization is sufficiently small.
【0080】次に、制御端子付き切り替えバッファ回路
61が入力端子61Bに選択されて前記標準入力信号が
入力されると、ピーク電圧Vxと基準電圧Vrefとが
等しい関係を有するため、可変利得制御回路1の利得は
0dBとなるように制御電圧Vcと利得の関係が定めて
あるので、整流回路21及びホールド回路22を介した
ピーク電圧Vxは、AGCの動作特性として基準電圧V
refと等しい電圧に収束する。なお、記憶容量の大き
い半導体メモリ10Bを用いると標準信号を複数設定
し、そのなかから適時読み出してAGC利得の制御特性
を変更することも可能である。Next, when the switching buffer circuit 61 with a control terminal is selected as the input terminal 61B and the standard input signal is input, the peak voltage Vx and the reference voltage Vref have the same relationship, so that the variable gain control circuit Since the relationship between the control voltage Vc and the gain is determined so that the gain of 1 becomes 0 dB, the peak voltage Vx via the rectifier circuit 21 and the hold circuit 22 becomes the reference voltage Vc as the operation characteristic of the AGC.
It converges to a voltage equal to ref. When a semiconductor memory 10B having a large storage capacity is used, a plurality of standard signals can be set, and a standard signal can be read out from the standard signals to change the control characteristic of the AGC gain.
【0081】本実施形態の特徴として、第5の実施形態
と同様に、基準電圧Vrefの記憶が可能となり、任意
の入力信号に対するAGC特性の設定も可能となる。As a feature of this embodiment, as in the fifth embodiment, the reference voltage Vref can be stored, and the AGC characteristics can be set for an arbitrary input signal.
【0082】さらに、開閉回路13に比べて素子数の少
ない基準電圧回路16を用いるため構造が簡単になる。Further, since the reference voltage circuit 16 having a smaller number of elements than the switching circuit 13 is used, the structure is simplified.
【0083】[0083]
【発明の効果】以上説明したように、請求項1の発明に
係る自動利得制御装置によると、基準電圧の変更とAG
Cオン・オフ機能とが1つの端子により実現できるた
め、基準電圧を変更したり、自動利得制御装置の動作を
切り替えたりする制御が容易になる。As described above, according to the automatic gain control device according to the first aspect of the present invention, the change of the reference voltage and the automatic gain control
Since the C on / off function can be realized by one terminal, control for changing the reference voltage and switching the operation of the automatic gain control device becomes easy.
【0084】さらに、IC化した際に端子の数を低減で
きるので、パッケージコストの削減を図ることができ
る。Further, since the number of terminals can be reduced when an IC is formed, the package cost can be reduced.
【0085】請求項2の発明に係る自動利得制御装置に
よると、請求項1の発明に係る自動利得制御装置の効果
が得られる上に、可変利得増幅回路の動作が安定するた
め、AGC特性がさらに優れたものになる。According to the automatic gain control device according to the second aspect of the present invention, the effect of the automatic gain control device according to the first aspect of the present invention is obtained, and the operation of the variable gain amplifying circuit is stabilized, so that the AGC characteristic is improved. It will be even better.
【0086】請求項3の発明に係る自動利得制御装置に
よると、請求項1の発明に係る自動利得制御装置の効果
が得られる上に、素子数が減るため装置は作り易くな
る。According to the automatic gain control device according to the third aspect of the present invention, the effect of the automatic gain control device according to the first aspect of the present invention can be obtained, and the device can be easily manufactured because the number of elements is reduced.
【0087】請求項4の発明に係る自動利得制御装置に
よると、微小信号が入力されたときにAGC利得が0d
Bとなるように補正することができるため、安定したA
GC特性が実現できる。According to the automatic gain control device of the fourth aspect, when a small signal is input, the AGC gain becomes 0d.
B can be corrected so that a stable A
GC characteristics can be realized.
【0088】請求項5の発明に係る自動利得制御装置に
よると、請求項4の発明に係る自動利得制御装置の効果
が得られる上に、可変利得増幅回路の動作が安定するた
め、AGC特性がさらに優れたものになる。According to the automatic gain control device according to the fifth aspect of the present invention, the effect of the automatic gain control device according to the fourth aspect of the present invention can be obtained, and the operation of the variable gain amplifier circuit is stabilized. It will be even better.
【0089】請求項6の発明に係る自動利得制御装置に
よると、請求項4又は5の発明に係る自動利得制御装置
の効果が得られる上に、適当なクランプ電圧が生成でき
るため、微小入力時のAGC特性がさらに優れたものに
なる。According to the automatic gain control device according to the sixth aspect of the present invention, not only the effect of the automatic gain control device according to the fourth or fifth aspect of the invention can be obtained, but also an appropriate clamp voltage can be generated. AGC characteristics are further improved.
【0090】請求項7の発明に係る自動利得制御装置に
よると、請求項4の発明に係る自動利得制御装置の効果
が得られる上に、素子数が減るため装置は作り易くな
る。According to the automatic gain control device according to the seventh aspect of the present invention, the effect of the automatic gain control device according to the fourth aspect of the present invention can be obtained, and the number of elements is reduced, so that the device can be easily manufactured.
【0091】請求項8の発明に係る自動利得制御装置に
よると、請求項7の発明に係る自動利得制御装置の効果
が得られる上に、適当なクランプ電圧が生成できるた
め、微小入力時のAGC特性がさらに優れたものにな
る。According to the automatic gain control device according to the eighth aspect of the present invention, the effect of the automatic gain control device according to the seventh aspect of the invention can be obtained, and an appropriate clamp voltage can be generated. The characteristics are further improved.
【0092】請求項9の発明に係る自動利得制御装置に
よると、基準電圧の設定値が記憶でき、かつ再生できる
ため、使用目的に応じたAGC特性が設定できる。According to the automatic gain control device of the ninth aspect, the set value of the reference voltage can be stored and reproduced, so that the AGC characteristic according to the purpose of use can be set.
【0093】さらに、IC化した際には、検査行程によ
り例えばICテスタ等で標準波形によりプログラムする
ことにより、製造工程のばらつきが抑えられ均一なAG
C特性を得ることができる。Further, when the IC is formed, the variation in the manufacturing process can be suppressed and the uniform AG can be suppressed by programming with a standard waveform by, for example, an IC tester in the inspection process.
C characteristics can be obtained.
【0094】請求項10の発明に係る自動利得制御装置
によると、請求項9の発明に係る自動利得制御装置の効
果が得られる上に、可変利得増幅回路が立上がり後すぐ
に作動するため、AGCオン・オフの高速切り替えを行
なうことができる。According to the automatic gain control device of the tenth aspect of the present invention, the effect of the automatic gain control device of the ninth aspect of the present invention can be obtained, and in addition, the AGC operates immediately after the start of the variable gain amplifying circuit. High-speed on / off switching can be performed.
【0095】請求項11の発明に係る自動利得制御装置
によると、請求項9又は10の発明に係る自動利得制御
装置の効果が得られる上に、可変利得増幅回路の動作が
安定するため、AGC特性がさらに優れたものになる。According to the automatic gain control device according to the eleventh aspect, the effect of the automatic gain control device according to the ninth or tenth aspect can be obtained, and the operation of the variable gain amplifier circuit is stabilized. The characteristics are further improved.
【0096】請求項12の発明に係る自動利得制御装置
によると、請求項9〜11のいずれか1項の発明に係る
自動利得制御装置の効果が得られる上に、電源がオフに
なっても記憶されたデータは保持されているため容易に
再設定できる。According to the automatic gain control device according to the twelfth aspect, the effects of the automatic gain control device according to any one of the ninth to eleventh aspects can be obtained, and even if the power is turned off. Since the stored data is retained, it can be easily reset.
【0097】さらに、メモリは不揮発性であるためバッ
クアップ回路が不要となる。Further, since the memory is nonvolatile, a backup circuit is not required.
【0098】請求項13の発明に係る自動利得制御装置
によると、請求項9〜11のいずれか1項の発明に係る
自動利得制御装置の効果が得られる上に、記憶回路への
データの書き込み時間及び記憶回路からのデータの読み
出し時間が早くなる。According to the automatic gain control device according to the thirteenth aspect, the effect of the automatic gain control device according to any one of the ninth to eleventh aspects can be obtained, and further, data is written to the storage circuit. The time and the time for reading data from the storage circuit are shortened.
【図1】本発明の第1の実施形態に係る自動利得制御装
置の構成図である。FIG. 1 is a configuration diagram of an automatic gain control device according to a first embodiment of the present invention.
【図2】本発明の第1の実施形態に係る自動利得制御装
置の回路図である。FIG. 2 is a circuit diagram of the automatic gain control device according to the first embodiment of the present invention.
【図3】本発明の第2の実施形態に係る自動利得制御装
置の回路図である。FIG. 3 is a circuit diagram of an automatic gain control device according to a second embodiment of the present invention.
【図4】本発明の第3の実施形態に係る自動利得制御装
置の構成図である。FIG. 4 is a configuration diagram of an automatic gain control device according to a third embodiment of the present invention.
【図5】本発明の第3の実施形態に係る自動利得制御装
置の回路図である。FIG. 5 is a circuit diagram of an automatic gain control device according to a third embodiment of the present invention.
【図6】本発明の第4の実施形態に係る自動利得制御装
置の回路図である。FIG. 6 is a circuit diagram of an automatic gain control device according to a fourth embodiment of the present invention.
【図7】本発明の第5の実施形態に係る自動利得制御装
置の構成図である。FIG. 7 is a configuration diagram of an automatic gain control device according to a fifth embodiment of the present invention.
【図8】本発明の第5の実施形態に係る自動利得制御装
置の回路図である。FIG. 8 is a circuit diagram of an automatic gain control device according to a fifth embodiment of the present invention.
【図9】本発明の第6の実施形態に係る自動利得制御装
置の回路図である。FIG. 9 is a circuit diagram of an automatic gain control device according to a sixth embodiment of the present invention.
【図10】本発明の第3の実施形態及び第4の実施形態
に係る自動利得制御装置のAGC特性を示す図である。
(a)は本発明の第3の実施形態及び第4の実施形態に
係る自動利得制御装置の基準電圧Vrefと利得が0d
Bとなる入力信号電圧との相関図である。(b)は本発
明の第3の実施形態及び第4の実施形態に係る自動利得
制御装置の入力信号電圧と出力信号電圧とを対数値とし
て表わした相関図である。FIG. 10 is a diagram showing AGC characteristics of the automatic gain control devices according to the third embodiment and the fourth embodiment of the present invention.
(A) shows the reference voltage Vref and the gain of 0d of the automatic gain control devices according to the third and fourth embodiments of the present invention.
6 is a correlation diagram with an input signal voltage B. FIG. (B) is a correlation diagram showing the input signal voltage and the output signal voltage of the automatic gain control device according to the third embodiment and the fourth embodiment of the present invention as logarithmic values.
【図11】従来の自動利得制御装置の回路図である。FIG. 11 is a circuit diagram of a conventional automatic gain control device.
【図12】従来の自動利得制御装置のAGC特性を示す
図である。(a)は従来の自動利得制御装置の制御電圧
Vcと利得との相関図である。(b)は基準電圧を一定
にした場合の直流増幅回路のピーク電圧Vxと制御電圧
Vcとの相関図である。(c)は従来の自動利得制御装
置の入力信号電圧と出力信号電圧とを対数値として表わ
した相関図である。FIG. 12 is a diagram showing AGC characteristics of a conventional automatic gain control device. (A) is a correlation diagram between the control voltage Vc and the gain of the conventional automatic gain control device. (B) is a correlation diagram between the peak voltage Vx of the DC amplifier circuit and the control voltage Vc when the reference voltage is kept constant. (C) is a correlation diagram showing the input signal voltage and the output signal voltage of the conventional automatic gain control device as logarithmic values.
【図13】従来の音声用自動利得制御装置の回路図であ
る。FIG. 13 is a circuit diagram of a conventional automatic gain control device for audio.
【図14】従来の音声用自動利得制御装置のAGC特性
を示す図である。(a)は従来の音声用自動利得制御装
置の入力信号電圧と制御電圧Vcとの相関図である。
(b)は従来の音声用自動利得制御装置の入力信号電圧
と出力信号電圧とを対数値として表わした相関図であ
る。FIG. 14 is a diagram showing AGC characteristics of a conventional automatic gain control device for audio. (A) is a correlation diagram between an input signal voltage and a control voltage Vc of the conventional automatic gain control device for audio.
(B) is a correlation diagram showing the input signal voltage and the output signal voltage of the conventional automatic gain control device for voice as logarithmic values.
1 可変利得増回路 2 ピーク検出回路 21 整流回路 22 ホールド回路 3 直流増幅回路 4 低域通過フィルタ 5 基準電圧回路 51 抵抗分圧回路 52 nチャネルMOSトランジスタ R1 第1の抵抗器 R2 第2の抵抗器 6 切り替え回路 61 制御端子付き切り替えバッファ回路 6A 入力端子 6B 入力端子 61A 入力端子 61B 入力端子 62 電圧コンパレータ回路 Y 出力端子 7 クランプ回路 71 クランプ用直流増幅回路 72 PNPトランジスタ 73 定電圧電源 8 微小電圧検出回路 9 A/D変換回路 10A 記憶回路 10B 半導体メモリ 11 D/A変換回路 12 充電回路 13 開閉回路 14 制御回路 15 バックアップ回路 16 基準電圧回路 Vc 制御電圧 Vx ピーク電圧 Vx2 実効電圧 Vref 基準電圧 Vref2 制御電圧 Vctl 外部電圧 Vcc 電源電圧 Vsw 切り替え電圧 Vr1 標準の基準電圧 Vr2 標準よりも低い基準電圧 Vr3 標準よりも高い基準電圧 vin0 入力信号電圧のAGCが有効となる最小値 vin1 基準電圧Vr1時における0dBの利得と
なる入力信号電圧 vin2 基準電圧Vr2時における0dBの利得と
なる入力信号電圧 vin3 基準電圧Vr3時における0dBの利得と
なる入力信号電圧 vin5 微小電圧検出回路8と整流回路21との出
力電圧が等しくなる入力信号電圧 vin6 微小電圧検出回路8とクランプ回路7との
出力電圧が等しくなる入力信号電圧 vin9 入力信号電圧のAGCが有効となる最大値 G0 最大利得 G9 最小利得 Vx1 基準電圧Vr1時における0dBの利得と
なるピーク電圧 Vc1 ピーク電圧Vx1時における制御電圧 L1 整流回路21の出力電圧 L2 微小電圧検出回路8の出力電圧 L3 クランプ回路7の出力電圧REFERENCE SIGNS LIST 1 variable gain increase circuit 2 peak detection circuit 21 rectifier circuit 22 hold circuit 3 DC amplifier circuit 4 low-pass filter 5 reference voltage circuit 51 resistance voltage divider circuit 52 n-channel MOS transistor R1 first resistor R2 second resistor Reference Signs List 6 switching circuit 61 switching buffer circuit with control terminal 6A input terminal 6B input terminal 61A input terminal 61B input terminal 62 voltage comparator circuit Y output terminal 7 clamp circuit 71 clamp DC amplifier circuit 72 PNP transistor 73 constant voltage power supply 8 micro voltage detection circuit 9 A / D conversion circuit 10A storage circuit 10B semiconductor memory 11 D / A conversion circuit 12 charging circuit 13 switching circuit 14 control circuit 15 backup circuit 16 reference voltage circuit Vc control voltage Vx peak voltage Vx2 effective voltage Vref reference voltage Vre 2 Control voltage Vctl External voltage Vcc Power supply voltage Vsw Switching voltage Vr1 Standard reference voltage Vr2 Reference voltage lower than standard Vr3 Reference voltage higher than standard vin0 Minimum value at which AGC of input signal voltage is valid vin1 0 dB at reference voltage Vr1 The input signal voltage vin2 having a gain of 0 dB at the time of the reference voltage Vr2 vin3 The input signal voltage vin5 having a gain of 0 dB at the time of the reference voltage Vr3 Vin5 The output voltage of the minute voltage detecting circuit 8 and the rectifying circuit 21 is Equal input signal voltage vin6 Input signal voltage vin9 at which the output voltages of the minute voltage detection circuit 8 and the clamp circuit 7 become equal Maximum value at which the AGC of the input signal voltage is valid G0 Maximum gain G9 Minimum gain Vx1 0 dB at the time of the reference voltage Vr1 The peak of the gain Voltage Vc1 Control voltage at peak voltage Vx1 L1 Output voltage of rectifier circuit 21 L2 Output voltage of minute voltage detection circuit 8 L3 Output voltage of clamp circuit 7
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−140714(JP,A) 特開 平5−191180(JP,A) 特開 平4−150523(JP,A) 特開 昭60−152137(JP,A) 特開 平5−14089(JP,A) 特開 昭61−161010(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03G 3/30 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-56-140714 (JP, A) JP-A-5-191180 (JP, A) JP-A-4-150523 (JP, A) JP-A-60-140 152137 (JP, A) JP-A-5-14089 (JP, A) JP-A-61-161010 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H03G 3/30
Claims (13)
入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧のピーク電圧を出
力するホールド回路と、 外部電圧に基づき変化する基準電圧を出力する基準電圧
回路と、 前記ピーク電圧と前記基準電圧との差分に応じて前記制
御電圧を出力する直流増幅回路と、 前記基準電圧に基づき前記可変利得増幅回路の出力信号
と前記入力信号とを切り替える切り替え回路とを備えて
いることを特徴とする自動利得制御装置。A variable gain amplifier for amplifying or attenuating an input signal according to a gain controlled by a control voltage; a rectifier circuit for rectifying an output signal of the variable gain amplifier circuit; A hold circuit that outputs a peak voltage of a rectified voltage; a reference voltage circuit that outputs a reference voltage that changes based on an external voltage; and a DC amplifier circuit that outputs the control voltage according to a difference between the peak voltage and the reference voltage. An automatic gain control device comprising: a switching circuit that switches between an output signal of the variable gain amplifier circuit and the input signal based on the reference voltage.
制御電圧から直流電圧の高周波成分を除く低域通過フィ
ルタをさらに備えていることを特徴とする請求項1に記
載の自動利得制御装置。2. The automatic gain control device according to claim 1, further comprising a low-pass filter that removes a high-frequency component of the DC voltage from the control voltage output by the DC amplifier circuit.
入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧の実効電圧を出力
する低域通過フィルタと、 外部電圧に基づき変化する基準電圧を出力する基準電圧
回路と、 前記実効電圧と前記基準電圧との差分に応じて前記制御
電圧を出力する直流増幅回路と、 前記基準電圧に基づき前記可変利得増幅回路の出力信号
と前記入力信号とを切り替える切り替え回路とを備えて
いることを特徴とする自動利得制御装置。3. A variable gain amplifying circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage; a rectifying circuit for rectifying an output signal of the variable gain amplifying circuit; A low-pass filter that outputs an effective voltage of a rectified voltage; a reference voltage circuit that outputs a reference voltage that changes based on an external voltage; and a DC that outputs the control voltage according to a difference between the effective voltage and the reference voltage. An automatic gain control device comprising: an amplifier circuit; and a switching circuit that switches between an output signal of the variable gain amplifier circuit and the input signal based on the reference voltage.
入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流して第1の整流電
圧を出力する整流回路と、 前記可変利得増幅回路の入力信号の電圧の高低を逆にす
ると共に整流して第2の整流電圧を出力する微小電圧検
出回路と、 該微小電圧検出回路から出力される第2の整流電圧を前
記基準電圧の値に応じて所定値以下に抑制するクランプ
回路と、 前記整流回路から出力される第1の整流電圧と前記微小
電圧検出回路から出力されかつ前記クランプ回路により
抑制された第2の整流電圧のうちのいずれか高い方の整
流電圧のピーク電圧を出力するホールド回路と、 適当な基準電圧を供給する基準電圧回路と、 前記ホールド回路から出力されるピーク電圧と前記基準
電圧との差分に応じて前記制御電圧を出力する直流増幅
回路とを備えていることを特徴とする自動利得制御装
置。4. A variable gain amplifying circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage, and a rectifying circuit for rectifying an output signal of the variable gain amplifying circuit and outputting a first rectified voltage. A minute voltage detection circuit that reverses and rectifies the voltage of the input signal of the variable gain amplifier circuit and outputs a second rectified voltage; and a second rectified voltage output from the minute voltage detection circuit. A first rectified voltage output from the rectifier circuit and a second rectified voltage output from the minute voltage detection circuit and suppressed by the clamp circuit. A hold circuit that outputs a peak voltage of the higher one of the rectified voltages, a reference voltage circuit that supplies an appropriate reference voltage, and a peak voltage that is output from the hold circuit. An automatic gain control device, comprising: a DC amplifier circuit that outputs the control voltage according to a difference from the reference voltage.
制御電圧から直流電圧の高周波成分を除く低域通過フィ
ルタをさらに備えていることを特徴とする請求項4に記
載の自動利得制御装置。5. The automatic gain control device according to claim 4, further comprising a low-pass filter that removes a high-frequency component of the DC voltage from the control voltage output by the DC amplification circuit.
幅する直流増幅回路を有していることを特徴とする請求
項4又は5に記載の自動利得制御装置。6. The automatic gain control device according to claim 4, wherein the clamp circuit has a DC amplifier circuit that amplifies the reference voltage.
入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流して第1の整流電
圧を出力する整流回路と、 前記可変利得増幅回路の入力信号の電圧の高低を逆にす
ると共に整流して第2の整流電圧を出力する微小電圧検
出回路と、 該微小電圧検出回路から出力される第2の整流電圧を前
記基準電圧の値に応じて所定値以下に抑制するクランプ
回路と、 前記整流回路から出力される第1の整流電圧と前記微小
電圧検出回路から出力されかつ前記クランプ回路により
抑制された第2の整流電圧のうちのいずれか高い方の整
流電圧の実効電圧を出力する低域通過フィルタと、 適当な基準電圧を供給する基準電圧回路と、 前記低域通過フィルタから出力される実効電圧と前記基
準電圧との差分に応じて前記制御電圧を出力する直流増
幅回路とを備えていることを特徴とする自動利得制御装
置。7. A variable gain amplifier circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage, and a rectifier circuit for rectifying an output signal of the variable gain amplifier circuit and outputting a first rectified voltage. A minute voltage detection circuit that reverses and rectifies the voltage of the input signal of the variable gain amplifier circuit and outputs a second rectified voltage; and a second rectified voltage output from the minute voltage detection circuit. A first rectified voltage output from the rectifier circuit and a second rectified voltage output from the minute voltage detection circuit and suppressed by the clamp circuit. A low-pass filter that outputs an effective voltage of the higher one of the rectified voltages, a reference voltage circuit that supplies an appropriate reference voltage, and an effective voltage that is output from the low-pass filter. An automatic gain control device comprising: a DC amplifier circuit that outputs the control voltage in accordance with a difference between a voltage and the reference voltage.
幅する直流増幅回路を有していることを特徴とする請求
項7に記載の自動利得制御装置。8. The automatic gain control device according to claim 7, wherein said clamp circuit has a DC amplifier circuit for amplifying said reference voltage.
入力信号を増幅又は減衰する可変利得増幅回路と、 入力信号と前記可変利得増幅回路の出力信号とを切り替
えて出力する切り替え回路と、 該切り替え回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧を開閉する開閉回
路と、 該開閉回路を介して前記整流電圧のピーク電圧を出力す
るホールド回路と、 前記ピーク電圧をデジタル信号に変換するアナログ/デ
ジタル変換回路と、前記切り替え回路が前記入力信号を出力している間に、
前記 アナログ/デジタル変換回路の出力データを記憶す
る記憶回路と、 該記憶回路から読み出されたデータをアナログ信号に変
換するデジタル/アナログ変換回路と、 前記ピーク電圧と前記デジタル/アナログ変換回路の出
力電圧との差分に応じて前記制御電圧を出力する直流増
幅回路とを備えていることを特徴とする自動利得制御装
置。9. A variable gain amplifying circuit for amplifying or attenuating an input signal according to a gain controlled by a control voltage, a switching circuit for switching and outputting an input signal and an output signal of the variable gain amplifying circuit, A rectifier circuit for rectifying an output signal of the switching circuit; an open / close circuit for opening / closing a rectified voltage rectified by the rectifier circuit; a hold circuit for outputting a peak voltage of the rectified voltage via the open / close circuit; And an analog / digital conversion circuit that converts the digital signal into a digital signal, and while the switching circuit outputs the input signal,
A storage circuit for storing the output data of the analog / digital converter, a digital / analog converter circuit for converting the data read from the storage circuit to an analog signal, the output of the peak voltage and the digital / analog converter circuit An automatic gain control device, comprising: a DC amplifier circuit that outputs the control voltage according to a difference from a voltage.
力している間、前記デジタル/アナログ変換回路の出力
電圧を前記ホールド回路に充電する充電回路をさらに備
えていることを特徴とする請求項9に記載の自動利得制
御装置。10. The charging circuit according to claim 9, further comprising a charging circuit that charges the output voltage of the digital / analog conversion circuit to the hold circuit while the switching circuit outputs the input signal. 3. The automatic gain control device according to claim 1.
記制御電圧から直流電圧の高周波成分を除く低域通過フ
ィルタをさらに備えていることを特徴とする請求項9又
は10に記載の自動利得制御装置。11. The automatic gain control device according to claim 9, further comprising a low-pass filter that removes a high-frequency component of a DC voltage from the control voltage output by the DC amplifier circuit. .
ことを特徴とする請求項9〜11のいずれか1項に記載
の自動利得制御装置。12. The automatic gain control device according to claim 9, wherein said storage circuit is a nonvolatile memory.
発性メモリの内容を保持するためのバックアップ回路と
からなることを特徴とする請求項9〜11のいずれか1
項に記載の自動利得制御装置。13. The storage circuit according to claim 9, wherein the storage circuit includes a volatile memory and a backup circuit for retaining the contents of the volatile memory.
The automatic gain control device according to the paragraph.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18677795A JP2901899B2 (en) | 1994-08-26 | 1995-07-24 | Automatic gain control device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20220194 | 1994-08-26 | ||
JP6-202201 | 1994-08-26 | ||
JP18677795A JP2901899B2 (en) | 1994-08-26 | 1995-07-24 | Automatic gain control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08116226A JPH08116226A (en) | 1996-05-07 |
JP2901899B2 true JP2901899B2 (en) | 1999-06-07 |
Family
ID=26503971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18677795A Expired - Fee Related JP2901899B2 (en) | 1994-08-26 | 1995-07-24 | Automatic gain control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2901899B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977550B2 (en) | 2003-03-11 | 2005-12-20 | Matsushita Electric Industrial Co., Ltd. | AGC circuit |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6321073B1 (en) * | 2000-01-31 | 2001-11-20 | Motorola, Inc. | Radiotelephone receiver and method with improved dynamic range and DC offset correction |
JP3939276B2 (en) | 2003-08-06 | 2007-07-04 | 松下電器産業株式会社 | AGC circuit |
WO2008114511A1 (en) | 2007-03-19 | 2008-09-25 | Panasonic Corporation | Agc circuit |
JP2009027364A (en) | 2007-07-18 | 2009-02-05 | Sanyo Electric Co Ltd | Automatic gain amplifier |
CN106787842B (en) * | 2016-12-30 | 2023-06-09 | 重庆瑜欣平瑞电子股份有限公司 | Dual-power voltage regulating control circuit |
-
1995
- 1995-07-24 JP JP18677795A patent/JP2901899B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977550B2 (en) | 2003-03-11 | 2005-12-20 | Matsushita Electric Industrial Co., Ltd. | AGC circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH08116226A (en) | 1996-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5606284A (en) | Automatic gain control device for producing constant amplitude output signal | |
EP1881601B1 (en) | Automatic gain control circuit | |
US20100128886A1 (en) | Mute circuits | |
US6774684B2 (en) | Circuits and methods for controlling transients during audio device power-up and power-down, and systems using the same | |
JP2901899B2 (en) | Automatic gain control device | |
JPWO2004015855A1 (en) | Volume adjusting device, digital amplifier and digital signal reproducing device | |
US20220038059A1 (en) | Window based supply voltage conditioning circuit for noise filtering | |
US6509708B2 (en) | Motor driving circuit using a PWM input signal | |
EP0763887A1 (en) | Circuit for automatically regulating the gain of a differential amplifier | |
US4894862A (en) | Signal compression circuit, particularly for a telephone set | |
US5959876A (en) | Single or dual message multilevel analog signal recording and playback system containing independently controlled signal storage segments with externally selectable duration capability | |
JPS63227242A (en) | Gain control circuit of listening amplifier through loudspeaker for suppressing larsen effect | |
JP3889545B2 (en) | Integrated circuit | |
JP3266203B2 (en) | Automatic gain control circuit | |
JP3921733B2 (en) | Input signal controller | |
KR100241755B1 (en) | Filter amplifier with improving of comparative character | |
EP0899746A2 (en) | Single message multilevel analog signal recording and playback system | |
JP4097940B2 (en) | AGC circuit | |
JP3157461B2 (en) | Smoothing circuit | |
JP3389334B2 (en) | Audio output integrated circuit | |
JP2933449B2 (en) | Automatic gain control circuit and data storage device using the same | |
JPH0648980Y2 (en) | ALC circuit | |
JP2901371B2 (en) | Noise reduction circuit | |
JPH05150847A (en) | Power supply circuit | |
KR940003767B1 (en) | Audio output clipping method and circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |