JP2897444B2 - Line monitoring device - Google Patents
Line monitoring deviceInfo
- Publication number
- JP2897444B2 JP2897444B2 JP3075015A JP7501591A JP2897444B2 JP 2897444 B2 JP2897444 B2 JP 2897444B2 JP 3075015 A JP3075015 A JP 3075015A JP 7501591 A JP7501591 A JP 7501591A JP 2897444 B2 JP2897444 B2 JP 2897444B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- character
- display
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明は、ディジタル通信回線上
のデータを監視する回線モニタ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line monitor for monitoring data on a digital communication line.
【0002】[0002]
【従来の技術】従来、ISDN(サービス総合ディジタ
ル網)などのディジタル通信回線上のデータを回線モニ
タ装置によって視覚モニタする場合は、一般に、伝送さ
れたデータを符号化則に従い「1」と「0」の2値数と
して連続的に、あるいはチャネル毎にフレーム単位で図
4に示すようにモニタ画面上に表示していた。2. Description of the Related Art Conventionally, when data on a digital communication line such as an ISDN (Integrated Services Digital Network) is visually monitored by a line monitoring device, generally, transmitted data is represented by "1" and "0" according to a coding rule. Are displayed on the monitor screen as shown in FIG. 4 continuously as a binary number or in a frame unit for each channel.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな従来のモニタデータ表示方式では、ディジタル通信
回線上の信号がバイポーラ符号化された複極性パルス列
の信号であっても、これを単に符号化則に従い2値判定
して表示するだけであるため、バイポーラ符号の正負を
判別することができず、しかもコードバイオレーション
の有無等も監視することができないという問題があっ
た。However, in such a conventional monitor data display system, even if a signal on a digital communication line is a bipolar-coded bipolar pulse train signal, this signal is simply encoded. However, there is a problem that the sign of the bipolar code cannot be discriminated and the presence or absence of code violation cannot be monitored.
【0004】本発明は、このような従来の問題を解決す
るものであり、ディジタル通信回線上のバイポーラ符号
化されたデータの正負を判別し、コードバイオレーショ
ンを容易に判読できる回線モニタ装置を提供することを
目的とする。The present invention solves such a conventional problem, and provides a line monitor device which can determine the sign of bipolar-coded data on a digital communication line and can easily read code violation. The purpose is to do.
【0005】[0005]
【課題を解決するための手段】本発明は上記目的を達成
するために、ディジタル通信回線上のバイポーラ符号化
されたデータを受信し、該データの正負のパルスを分離
判定する受信データ極性判定回路と、正負のパルスに分
離されたデータ列からフレーム同期もしくはビット同期
を抽出するとともに表示すべきデータを抽出するフレー
ミング処理回路と、前記表示すべきデータを抽出するフ
レーミング処理回路と、前記表示すべきデータをキャラ
クタに変換するキャラクタ発生回路と、前記受信データ
極性判定回路からの正負分離信号から反転表示タイミン
グを生成する反転表示タイミング発生回路と、前記反転
表示タイミング発生回路からの反転表示タイミング信号
により制御され極性に応じて前記キャラクタ発生回路か
らのキャラクタ表示を反転させる表示制御回路とを備え
てなるものである。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a received data polarity determining circuit for receiving bipolar encoded data on a digital communication line and for separating positive and negative pulses of the data. A framing processing circuit for extracting frame synchronization or bit synchronization from the data string separated into positive and negative pulses and extracting data to be displayed, a framing processing circuit for extracting the data to be displayed, and A character generation circuit for converting data into characters, an inversion display timing generation circuit for generating an inversion display timing from a positive / negative separation signal from the received data polarity determination circuit, and an inversion display timing signal from the inversion display timing generation circuit And a character table from the character generation circuit according to the polarity. It is made of a display control circuit for inverting the.
【0006】[0006]
【作用】したがって、本発明によれば、ディジタル回線
上のバイポーラ符号化されたデータは受信データ極性判
定回路により正負のパルスに分離され、この分離された
データからフレーミング処理回路により表示すべきデー
タを抽出してキャラクタ発生回路に加えることによりキ
ャラクタに変換し、表示制御回路に加える。そして、反
転表示タイミング発生回路により分離したデータから反
転表示のためのタイミング信号を生成し、このタイミン
グ信号を表示制御回路に加えることにより、反転表示タ
イミングに対応するキャラクタを反転して表示するもの
であるから、実際の回線上でのパルスの正負判定がで
き、コードバイオレーションの判読も容易になる。Therefore, according to the present invention, the bipolar encoded data on the digital line is separated into positive and negative pulses by the received data polarity judgment circuit, and the data to be displayed by the framing processing circuit is separated from the separated data. The extracted character is converted into a character by adding it to a character generation circuit, and is added to a display control circuit. Then, a timing signal for inversion display is generated from the data separated by the inversion display timing generation circuit, and the timing signal is applied to the display control circuit to invert and display the character corresponding to the inversion display timing. Because of this, it is possible to determine whether the pulse is positive or negative on the actual line, and it is easy to read the code violation.
【0007】[0007]
【実施例】図1は、本発明の一実施例の構成を示すブロ
ック図である。図1において、11は不図示のインター
フェース回路を含み、着信処理を行うとともに受信デー
タ(バイポーラ符号)の正負のパルスを判定し分離する
受信データ極性判定回路、12は受信データ極性判定回
路11で極性判定されたデータ列からフレーム同期もし
くはビット同期を抽出するとともに、表示すべきデータ
列を抽出するフレーミング処理回路、13はこの表示す
べきデータをキャラクタに変換するキャラクタ発生回
路、14は受信データ極性判定回路11により判定分離
された正負の信号から反転表示のためのタイミング信号
を生成する反転タイミング発生回路であり、この反転表
示タイミング信号は表示制御回路15に出力される。表
示制御回路15は、反転表示タイミング信号に対応する
キャラクタ発生回路13からのキャラクタの表示を反転
制御するものであり、この表示制御回路15には表示装
置16が接続されている。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In FIG. 1, reference numeral 11 denotes a reception data polarity determination circuit that includes an interface circuit (not shown), performs incoming call processing, and determines positive and negative pulses of reception data (bipolar code) and separates them. A framing processing circuit for extracting frame synchronization or bit synchronization from the determined data string and extracting a data string to be displayed, 13 is a character generation circuit for converting the data to be displayed into characters, and 14 is a received data polarity determination. This is an inversion timing generation circuit that generates a timing signal for inversion display from the positive and negative signals determined and separated by the circuit 11, and the inversion display timing signal is output to the display control circuit 15. The display control circuit 15 is for inverting the display of a character from the character generation circuit 13 corresponding to the inverted display timing signal, and a display device 16 is connected to the display control circuit 15.
【0008】次に、上記実施例の動作を図2に示すフロ
ーチャートを参照して説明する。図2は、受信データを
表示装置のモニタ画面上に表示する動作手順を示したも
ので、まず、ステップS1において、ディジタル通信回
線上のデータは受信データ極性判定回路11により受信
され、正負のパルス毎に判定分離される(ステップS
2)。次のステップS3では、判定分離されたデータを
フレーミング処理回路12に加えることにより、データ
のフレーム同期をとり、表示すべきデータのフレーム内
での位置を判定する。そして、次のステップS4におい
て、表示すべきデータに対応する表示用キャラクタデー
タをキャラクタ発生回路13から発生させ、チャネルデ
ータが「1」か「0」かをステップS5で判定する(ス
テップS5)。ここで、「1」であると判定されたとき
は、ステップS8にジャンプしてキャラクタデータをそ
のまま表示制御回路15を通して表示装置16に出力し
表示する。また、「0」であると判定されたときは、ス
テップS6に進み、正のパルスかあるいは負のパルスか
を判定する。正のパルスであるときは、ステップS8に
ジャンプして「0」のキャラクタを表示装置16に表示
し、また、負のパルスであると判定されたときはステッ
プS7に移行して反転表示タイミング発生回路14から
表示制御回路15に反転指令を与え、表示キャラクタデ
ータを反転し、この反転されたキャラクタデータを表示
装置16に表示する。Next, the operation of the above embodiment will be described with reference to the flowchart shown in FIG. FIG. 2 shows an operation procedure for displaying received data on a monitor screen of a display device. First, in step S1, data on a digital communication line is received by a received data polarity determination circuit 11, and positive and negative pulses are received. (Step S
2). In the next step S3, by adding the separated data to the framing processing circuit 12, the frame of the data is synchronized, and the position of the data to be displayed in the frame is determined. Then, in the next step S4, display character data corresponding to the data to be displayed is generated from the character generation circuit 13, and it is determined in step S5 whether the channel data is "1" or "0" (step S5). If it is determined that the value is "1", the process jumps to step S8 to output the character data to the display device 16 through the display control circuit 15 and display it. If it is determined to be "0", the process proceeds to step S6 to determine whether the pulse is a positive pulse or a negative pulse. If it is a positive pulse, the process jumps to step S8 to display a character of "0" on the display device 16. If it is determined that the pulse is a negative pulse, the process proceeds to step S7 to generate inverted display timing. The circuit 14 gives an inversion command to the display control circuit 15, inverts the display character data, and displays the inverted character data on the display device 16.
【0009】図3は、本実施例におけるモニタ画面上へ
のデータ表示状態を示したものである。ここで、符号3
1〜36で示したビットのデータは負のパルスで伝送さ
れたデータであるため、反転表示される。したがって、
このデータ列において、符号32,33で示すビット位
置でコードバイオレーションが発生していることを容易
に判読することができる。FIG. 3 shows a data display state on a monitor screen in this embodiment. Here, code 3
Since the data of the bits indicated by 1 to 36 are data transmitted by negative pulses, they are displayed in reverse video. Therefore,
In this data string, it can be easily recognized that code violation has occurred at the bit positions indicated by reference numerals 32 and 33.
【0010】なお、本発明は上記実施例に示す構成のも
のに限定されず、請求項に記載した範囲を逸脱しない限
り種々変形し得る。The present invention is not limited to the configuration shown in the above embodiment, but can be variously modified without departing from the scope described in the claims.
【0011】[0011]
【発明の効果】本発明は上記実施例から明らかなよう
に、ディジタル通信回線上のバイポーラ符号化されたデ
ータパルスの正負を判別し、この正負パルスのいずれか
を反転してキャラクタ表示することにより、コードバイ
オレーションを容易に判読することができるという効果
がある。As is apparent from the above embodiment, the present invention discriminates the sign of the bipolar-encoded data pulse on the digital communication line, and inverts one of the sign pulses to display a character. This has the effect that the code violation can be easily read.
【図1】本発明の一実施例を示す回線モニタ装置のブロ
ック図FIG. 1 is a block diagram of a line monitoring apparatus according to an embodiment of the present invention.
【図2】本実施例におけるデータ表示の動作手順を示す
フローチャートFIG. 2 is a flowchart showing an operation procedure of data display in the embodiment.
【図3】本実施例におけるモニタ画面表示の説明図FIG. 3 is an explanatory diagram of a monitor screen display in the embodiment.
【図4】従来のモニタ画面表示の説明図FIG. 4 is an explanatory diagram of a conventional monitor screen display.
【符号の説明】 11 受信データ極性判定回路 12 フレーミング処理回路 13 キャラクタ発生回路 14 反転表示タイミング発生回路 15 表示制御装置 16 表示装置[Description of Signs] 11 Received data polarity determination circuit 12 Framing processing circuit 13 Character generation circuit 14 Inverted display timing generation circuit 15 Display control device 16 Display device
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04L 25/00 H04L 29/14 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 6 , DB name) H04L 25/00 H04L 29/14
Claims (1)
化されたデータを受信し、該データの正負のパルスを分
離判定する受信データ極性判定回路と、正負のパルスに
分離されたデータ列からフレーム同期もしくはビット同
期を抽出するとともに表示すべきデータを抽出するフレ
ーミング処理回路と、前記表示すべきデータをキャラク
タに変換するキャラクタ発生回路と、前記受信データ極
性判定回路からの正負分離信号から反転表示タイミング
を生成する反転表示タイミング発生回路と、前記反転表
示タイミング発生回路からの反転表示タイミング信号に
より制御され極性に応じて前記キャラクタ発生回路から
のキャラクタ表示を反転させる表示制御回路とを備えた
ことを特徴とする回線モニタ装置。1. A receiving data polarity determining circuit for receiving bipolar encoded data on a digital communication line and separating and determining positive and negative pulses of the data, and performing frame synchronization or data synchronization from a data sequence separated into positive and negative pulses. A framing processing circuit for extracting bit synchronization and extracting data to be displayed, a character generation circuit for converting the data to be displayed into characters, and generating an inverted display timing from a positive / negative separation signal from the received data polarity determination circuit. And a display control circuit controlled by an inverted display timing signal from the inverted display timing generating circuit to invert the character display from the character generating circuit in accordance with the polarity. Line monitoring device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3075015A JP2897444B2 (en) | 1991-04-08 | 1991-04-08 | Line monitoring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3075015A JP2897444B2 (en) | 1991-04-08 | 1991-04-08 | Line monitoring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04309041A JPH04309041A (en) | 1992-10-30 |
JP2897444B2 true JP2897444B2 (en) | 1999-05-31 |
Family
ID=13563936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3075015A Expired - Fee Related JP2897444B2 (en) | 1991-04-08 | 1991-04-08 | Line monitoring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2897444B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58153444A (en) * | 1982-03-08 | 1983-09-12 | Sony Tektronix Corp | Method for testing transmission line |
JPS60163552A (en) * | 1984-02-06 | 1985-08-26 | Fuji Electric Co Ltd | Serial transmission monitor |
JPH0636142B2 (en) * | 1986-04-15 | 1994-05-11 | 富士通株式会社 | Display controller |
JPH03174853A (en) * | 1989-12-04 | 1991-07-30 | Matsushita Electric Ind Co Ltd | Data monitor |
-
1991
- 1991-04-08 JP JP3075015A patent/JP2897444B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04309041A (en) | 1992-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1585100A (en) | Electronic display apparatus | |
JP2811323B2 (en) | Subscriber line polarity judgment circuit | |
JP2897444B2 (en) | Line monitoring device | |
JPH0795194A (en) | Data transmission device and data reception device | |
JP2698287B2 (en) | Receiver circuit for asynchronous communication | |
JPS57138258A (en) | Facsimile transmitter | |
JPS6324703Y2 (en) | ||
JP2981332B2 (en) | Frame synchronization method | |
JPS6324581B2 (en) | ||
JPS6326136A (en) | Data signal conversion method | |
JPH0595566A (en) | Digital signal transmitter | |
JP2758747B2 (en) | Digital line termination equipment | |
JP2002077316A (en) | Digital button telephone terminal | |
JP2002135735A (en) | Transmitting apparatus and reproducing apparatus of image with sound | |
JPH03112240A (en) | Line fault detecting method | |
KR960006633A (en) | Interrupt Control Circuit of Video Phone | |
JPS6337738A (en) | Digital transmission system for pair cable | |
JP2000032552A (en) | Mobile communication system using wired communication terminal | |
JPS62277869A (en) | Message display circuit for teletext receiver | |
JPS62213350A (en) | Signal transmission method in ping-pong transmission system | |
JPH0530316A (en) | Synchronization establishment system | |
JPS6333987A (en) | Terminal equipment for videotex | |
JPS6039235A (en) | Picture transmission display device | |
JPS6151468B2 (en) | ||
JPH0244818A (en) | Bit correction circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |