JP2895508B2 - セルスイッチ - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ハードウェア化されたパケットスイッチに
係り、特にセルと呼ばれる固定長の短パケットを用いて
情報通信を行うATM通信システムで使用されるセルスイ
ッチに関する。

（従来の技術） 近年、既存の電話網で使用されている伝送モードであ
り、通信に必要な情報伝送能力を呼設定時に確保してお
くSTM（Sycnhronous Transfer Mode）に代わって、通信
端末が必要な時に通信網の情報伝送能力を使用するATM
（Asynchronous Atransfer Mode）に対する関心と期待
が高まっている。

ATMは、セルと呼ばれる固定長の短パケットを用いて
情報を伝送し、各通信端末は必要に応じて通信網にセル
を渡すこと、すなわち通信端末が必要な時に通信網の情
報伝送能力を使用することを特徴とする伝送モードであ
る。

前述の特徴を有するため、ATMには通信端末が必要と
する任意の情報伝送能力を通信端末に提供できること、
通信端末が有意情報のみ通信網に渡すことができるので
通信効率を向上させることができるといった利点があ
る。

このため、ATMは、STMに代わつて音声、データ、動画
などを一元化して扱うことのできる通信網、すなわちＢ
−ISDN網を構成する基本技術として脚光を浴びている。

ATM通信網を構成するためには、複数の入力通信路か
ら配送されるセルをその方路情報に従って所望の出力通
信路に出力する機能、すなわちセルスイッチを実現する
必要がある。この際、通信端末が必要なときに通信網の
情報伝送能力を使用するため、同時に複数セルが同一の
出力通信路に向かうこと、すなわちブロッキングが発生
する。ブロッキングが発生した場合にはブロッキングを
起こしているセルのうちひとつを出力通信路に転送し、
残ったセルはバッファに一旦蓄積することにより回避を
行う。このブロッキングの回避手法には種々の方法が考
えられるが、ブロッキング回避手法はスイッチの性能を
大きく左右し、効率的なブロッキング回避手法を適用し
たセルスイッチの開発が望まれている。

従来から提案されてきたセルスイッチの中で、本発明
者が電子情報通信学会技術研究報告、情報ネットワー
ク、IN88−119、「ATMスイッチアーキテクチャの比較検
討」（平成元年１月27日）で報告した集中衝突回避型入
力バッファ方式と呼ぶクラスに属するセルスイッチは、
セルのスイッチングを行う交換要素の入力部に衝突回避
を行うためのバッファすなわち入力バッファを設け、セ
ルの衝突検出を交換要素の出力部で集中的に行い、セル
の衝突情報を入力バッファにフィードバックすることに
よりブロッキング回避を行う方式である。この方式は、
出力バッファ方式や共通バッファ方式に比べてバッファ
に要求される動作速度を低く抑えることができるため、
150Mbps以上の入出力通信路を収容する広帯域セルスイ
ッチを構成しやすい方法である。さらに、方路情報によ
る優先制御、すなわち単なるFIFO（First IN First Ou
t）制御でなく入力部のバッファに蓄積されているセル
の中からブロッキングを起こさないセルをなるべく多く
選択して出力する操作、を行うと転送効率およびバッフ
ァ使用効率を高められる。

ブロッキング回避の方法として従来から提案されてい
る他の方法は、セルスイッチ内部の動作速度を向上さ
せ、入出力通信路上でセルが転送されるより早くスイッ
チ内部でのセルのスイッチングを行う方法である。この
方法を採用する場合、セルスイッチの出力部にバッフ
ァ、すなわち出力バッファを設ける必要がある。

しかるに、従来から提案されている、集中衝突回避型
入出力バッファ方式のセルスイッチにおいて、セルスイ
ッチ内部の動作速度を向上させた場合には、出力バッフ
ァの容量を超えた入力がなされ、出力バッファへのセル
の入力時にセル廃棄が発生する。本発明者のその後の研
究によると、集中衝突回避型入力バッファ方式のスイッ
チにおいて、セルスイッチ内部の動作速度を向上させた
場合に該セルスイッチの性能を低下させる主な原因は前
記出力バッファへのセル入力時のセル廃棄であることが
判った。

（発明が解決しようとする課題） 以上のように、集中衝突回避型入力バッファ方式のセ
ルスイッチにおいて、セルスイッチ内部の動作速度を向
上させた場合に該セルスイッチの性能を低下させる主な
原因は出力バッファへのセル入力時のセル廃棄である。

本発明は以上の点に鑑みてなされたもので、その目的
とするところは、セルスイッチ内部の動作速度を向上さ
せた、集中衝突回避型入力バッファ方式のセルスイッチ
であって、出力バッファへのセル入力時にセル廃棄の発
生しないセルスイッチを提供することにある。

〔発明の構成〕

（課題を解決するための手段） 上記目的を達成するために、本発明に係るセルスイッ
チは、複数の入力通信路にそれぞれ対応して設けられ、
これら入力通信路から伝送されたATMセルを蓄積するた
めの複数の入力バッファと、これら入力バッファに接続
され、前記蓄積されたATMセルのうち転送が許可された
ものを複数の入力バッファから受け取り、受け取った複
数のATMセルを該ATMセルの有する方路情報に従って複数
の出力通信路の少なくとも一つに向けて同一フェーズ
で、且つ出力通信路上でのセル転送速度より速い速度
で、転送するよう構成されたスイッチ手段と、このスイ
ッチ手段に接続され、前記出力通信路上でのセル転送速
度より速い速度で転送されてきたATMセルを蓄積し、対
応する出力通信路に、該出力通信路上でのセル転送速度
で、該ATMセルを出力する複数の出力バッファと、この
複数の出力バッファと前記複数の入力バッファとの間に
接続され、複数の入力バッファそれぞれから該入力バッ
ファに蓄積されたATMセルのうちの一つが有する方路情
報を、複数の出力バッファそれぞれから該出力バッファ
のATMセル保持状況を示す情報を、それぞれ同一フェー
ズで入力し、これら入力された方路情報及び保持状況を
示す情報に基づき、該ATMセルが前記スイッチ手段で他
のATMセルとの衝突が無く転送され、かつ、該ATMセルが
転送されるべき出力通信路に対応した出力バッファに格
納余裕があると判断される場合に、そのATMセルの前記
スイッチ手段による転送を許可すると決定し、許可され
たか否かを各入力バッファに通知する出力セル選択手段
とを備えたことを特徴とする。

（作用） 本発明によれば、スイッチ手段が複数の入力バッファ
のATMセルを同一フェーズ（例えばセル転送フェーズ）
で転送するように構成され、出力セル選択手段が、複数
の入力バッファにおけるATMセルの方路情報と複数の出
力バッファにおけるATMセル保持情報とをそれぞれ同一
フェーズ（例えば出力許可決定フェーズ）で入力し、こ
れらの情報に基づき、ATMセルの衝突がなくかつ出力バ
ッファでの格納余裕がある場合に、スイッチ手段でのセ
ル転送を許可するので、出力バッファへのセル入力時の
セルの廃棄が回避されると同時に、スイッチ内部の動作
速度の向上、すなわち高スループットが可能となる。

（実施例） 以下、図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例である８入力８出力のセル
スイッチ１の構成を示すブロッキング図である。同図に
おいて、要素３ないし10は入力通信路対応に設けられ、
入力通信路から配送されるセルを一旦蓄積する入力バッ
ファ、13は前記入力バッファからセルを受け取り、該受
け取ったセルの持つ方路情報に従って入出力通信路上で
のセル転送速度より早くセルを転送するノンブロッキン
グ型スイッチ手段、要素15ないし22は出力通信路対応に
設けられ、前記ノンブロッキング型スイッチ手段13から
セルを受け取り一旦蓄積し、対応する出力通信路がセル
を転送可能な場合にセルを出力する出力バッファ、要素
24は前記各入力バッファ３ないし10のセル蓄積情報と、
前記ノンブロッキング型スイッチ13出力部でのセル衝突
情報と、前記各出力バッファ15ないし22のバッファフル
情報等のATMセル保持状況を示す情報を元に入力バッフ
ァから出力するセルを選択する出力セル選択手段、であ
る。

次にこのような構成を有する本発明の実施例のセルス
イッチ１の動作について詳細に説明する。

本実施例のセルスイッチ１では、出力セル選択手段24
で主に実行される衝突回避フェーズと、ノンブロッキン
グ型スイッチ手段で主に実行されるセル転送フェーズと
を繰り返すことにより、セルスイッチングが行われる。

すなわち、入力通信路上を配送されてきたセルは、ま
ずそれぞれの入力通信路に対応して設けられた各バッフ
ァ３ないし10に一旦蓄積される。

あるセル転送フェーズにおいて入力バッファからセル
を出力する前に衝突回避フェーズが実行される。

衝突回避フェーズは予め出力バッファの入力部でのセ
ルブロッキングが発生しないように入力バッファから出
力されるセルを決定するフェーズであり、次の様に実行
される。

まず各入力バッファが蓄積しているセルの中から、後
述の方路情報による優先制御を用いた所定の方法に従っ
て出力する候補であるセルをひとつ選択する。その後、
少なくとも該選択されたセルの持つ出力通信路を指定す
る情報である方路情報を含むセル蓄積情報を出力セル選
択手段24に出力する。

出力セル選択手段24は、入力されたセル蓄積情報を解
析し、セル蓄積情報の方路情報の含まれているセルをノ
ンブロッキング型スイッチ手段13に入力したとき発生す
るブロッキングを検出し、該検出したブロッキングを回
避するためにはどの入力バッファからセルを出力すれば
良いかを決定し、それぞれの入力バッファにセルの出力
を許可するか否かを通知する。ここで、さらに出力セル
選択手段24はそれぞれの出力バッファから該出力バッフ
ァが新たにセルを蓄積できる領域を持っているか否かを
示すバッファフル情報を受け取り、出力バッファが新た
にセルを蓄積できない場合、該出力バッファにセルを出
力しようとしている入力バッファにはセル出力を許可し
ないこととする。

衝突回避フェーズ終了後、セル転送フェーズが実行さ
れる。セル転送フェーズは、入力バッファから出力され
るセルを該セルの持つ方路情報に従って所望の出力通信
路に対応した出力バッファに転送するフェーズであり、
次の様に実行される。

セル出力が許可された入力バッファは、前述の出力す
るセルの候補として選択したセルをノンブロッキング型
スイッチ手段13に出力する。ノンブロッキング型スイッ
チ手段13は、受け取ったセルの方路情報に従って、該セ
ルを所望の出力通信路に対応した出力バッファに転送す
る。本実施例のセルスイッチ１においては、セル転送フ
ェーズを実行するために必要な時間は、入出力通信路上
でのセル転送に要する時間より短い。

それぞれの出力バッファは、該出力バッファがセルを
蓄積している時、該出力バッファに対応している出力通
信路がセルを転送可能な場合にセルを出力する。

以上述べた本発明の一実施例においては、衝突回避フ
ェーズを主に実行する部分と、セル転送フェーズを主に
実行する部分が異なるように構成されているため、セル
転送フェーズの実行中に、衝突回避フェーズを実行し、
次のセル転送フェーズで入力バッファから出力されるセ
ルを選択しておく。すなわち、衝突回避フェーズとセル
転送フェーズとはパイプライン化して実行される。この
ように衝突回避フェーズとセル転送フェーズとをパイプ
ライン化して実行することにより、あるセル転送フェー
ズの終了後直ちに次のセル転送フェーズを実行すること
ができるようになり、効率的なセルスイッチングが実現
できる。

さらに、１回のセル転送フェーズを実行するために必
要な時間の間に複数回衝突回避フェーズを繰り返すこと
により方路情報による優先制御を次のアルゴリズムに従
うことにより実行する。

第１回目の衝突回避フェーズでは、それぞれの入力バ
ッファに蓄積されているセルの内最も古くから蓄積され
ているセルを出力するセルの候補として、該セルの持つ
方路情報を含んだセル蓄積情報をそれぞれの入力バッフ
ァから出力セル選択手段に渡して衝突回避フェーズを実
行し、次に、第ｎ回目の衝突回避フェーズでは、第ｎ−
１回目までの衝突回避フェーズで出力が許可された入力
バッファは出力が許可されたセルの方路情報を含んだセ
ル蓄積情報を作成し、第ｎ−１回目までの衝突回避フェ
ーズで出力が許可されなかった入力バッファは該入力バ
ッファに蓄積されているセルの内、ｎ番目に古くから蓄
積されているセルを出力するセルの候補として、該セル
の持つ方路情報を含んだセル蓄積情報を作成し、それぞ
れの入力バッファで作成されたセル蓄積情報を出力セル
選択手段が受け取るという処理を所定回数反復して衝突
回避フェーズを実行する。

第２図は本実施例における、ノンブロッキング型スイ
ッチ手段13の構成を示す図である。同図に示すように、
ノンブロッキング型スイッチ手段13は、バッチャーオメ
ガ網として既知であるノンブロッキング多段自己ルーテ
ィング網により実現されている。

良く知られている様に、第４図に示すようなビット
列、すなわち、セルのビット列の前に該ビット列がセル
を含んでいるか否かを示す空セル表示ビットと該セルが
向かう出力通信路を指定するビット列である出力ポート
アドレスを加えたビット列、としてセルをノンブロッキ
ング型スイッチ手段13に与える。良く知られているよう
に、この場合同じ出力通信路に向かうセルがない場合は
ノンブロッキング型スイッチ手段13を構成するバッチャ
ーオメガ網はノンブロッキングなセルスイッチとなる。
ここで、バッチャ網は入力されたセルの出力ポートアド
レスの大小関係により入力されたセルをソーティングす
る機能を持ち、オメガ網は入力されたセルを出力ポート
アドレスによって指定される出力ポートに該セルを導く
ルーティング機能を持つ。また、各入力バッファに入力
されるセルの持つ方路情報と出力ポートアドレスとは通
常は異なったビット列であるが、通信を開始するために
通信システムで実行される呼設定時にその対応関係が決
定し、入力バッファが方路情報と出力ポートアドレスの
変換表を記憶しており、該入力バッファがセルを受け取
った時に該受け取ったセルの方路情報から該セルの出力
ポートアドレスを知り、該出力ポートアドレスを該受け
取ったセルに付けて記憶しておくこととしている。

セル転送フェーズにおいて、出力すべきセルを持たな
い入力バッファが存在する場合のために、第４図に示し
たセルのビットフォーマットにおいて、ビット列の先頭
に空セル表示ビットが付けられている。該空セル表示ビ
ットは、続くビット列がセルを含んでいるとき０、含ん
でいないとき１となる。この場合、バッチャ網でのソー
ティングは空セル表示ビットまで含んだ形で行われ、ま
た、オメガ網でのルーティングは、空セル表示ビットが
０であるビット列の向かう経路は空セル表示ビットが１
であるビット列の経路に影響されない。

第２図のバッチャ網の単位スイッチ26は接続状態とし
て第９図に示されるストレイト状態および第10図に示さ
れるクロス状態とをとるものであり、第11図に示される
ように動作する。すなわち、セル転送フェーズの開始時
に該単位スイッチ26は、第９図に示されるストレイト状
態に設定され、ふたつのビット列の各ビットが順に該単
位スイッチに入力される。該単位スイッチ26は入力され
たふたつのビットを出力しながら該ビットを比較する。
初めてこれらのビットが異なった場合、１を含んでいた
ビット列を第11図において単位スイッチ26上に記されて
いる矢印の向きに、０を含んでいたビット列を矢印の向
きと反対に出力するように該単位スイッチ26の状態とし
てクロス状態またはストレイト状態を選択する。

また、第２図のオメガ網の単位スイッチ28は第12図の
ように動作する。

すなわち、ふたつのビット列の各ビットが順に各単位
スイッチ28に入力され、各単位スイッチ28は、入力され
たビット列の先頭の２ビットの状態により第13図に示し
た真理値表に従ってクロス状態もしくはストレイト状態
を選択する。選択した状態に従って、入力されたビット
列の先頭ビットと、３番目以降のビットを順に出力す
る、すなわち２ビット目を削除し、出力する。

第３図は本実施例における、出力セル選択手段24の構
成を示す図である。次に、該出力セル選択手段24を用い
て実行される衝突回避フェーズについて同図を用いて詳
細に説明する。衝突回避フェーズは出力許可決定フェー
ズと、該出力許可決定フェーズに続く出力許可通知フェ
ーズとにより構成される。

出力許可決定フェーズは、次のように実行される。

出力セル選択手段24は、出力許可決定フェーズの開始
時に第５図に示す構成を持つセル蓄積情報をそれぞれの
入力バッファから受け取る。出力セル選択手段24内のバ
ッチャ網の単位スイッチ26は全てストレイト状態に設定
される。セル蓄積情報の有効ビットは、０の時該セル蓄
積情報を出力した入力バッファが出力すべきセルの候補
を持っていることを、１の時出力すべきセルの候補を持
っていないことを、それぞれ示している。

出力セル選択手段24に入力されたセル蓄積情報は、ま
ず、バッチャ網において、該セル蓄積情報の先頭にある
有効ビットと出力ポートアドレス、さらにブロッキング
が発生する場合にブロッキングを発生する複数のセルか
ら出力するセルをひとつ選択するために使用される優先
制御情報とによりソーティングされる。ここで、該出力
セル選択手段24内バッチャ網の単位スイッチ26は、ノン
ブロッキング型スイッチ手段13を構成するバッファ網の
単位スイッチ26と同じ単位スイッチが使用可能であるの
で、本実施例にあっても同じ単位スイッチ26を用いて構
成している。

ソーティングを受けたセル蓄積情報は衝突検出回路に
入力され、ブロッキング検出が行われる。衝突検出回路
は、比較手段30をカスケードに接続した構成を有する。
各比較手段30では、受け取ったセル蓄積情報の出力ポー
トアドレスを自分の下の比較手段に通知すると共に、自
分の上の比較手段から通知されている出力ポートアドレ
スと自分の持つ出力ポートアドレスを比較する。もし、
一致していたならブロッキングが発生することになるの
で、該セル蓄積情報を出力した入力バッファからセルは
出力しないものとし、このことを入力されたセル蓄積情
報の有効ビットを０から１に変化させることによって実
現する。また、自分の上の比較手段から通知されている
出力ポートアドレスと自分の持つ出力ポートアドレスが
異なる場合は該セル蓄積情報を出力した入力バッファの
出力されるべき候補として選択されているセルを出力す
ることとし、この場合は有効ビットを変化させない。

なお、比較手段30に入力された時点で有効ビットが１
であるセル蓄積情報は、バッチャ網の働きにより衝突検
出回路の下の方にまとめられているが、この場合は該セ
ル蓄積情報を出力した入力バッファは出力すべきセルを
持っていないので、当然出力許可は与えられない。

また、セル蓄積情報が衝突検出回路に入力される時の
順序は第５図に示されるように有効ビットと、出力ポー
トアドレスと、優先制御情報であるので、衝突回避フェ
ーズの開始時に個々の入力バッファに一意な優先制御情
報を与えておくことにより、衝突検出回路に入力される
セル蓄積情報の内、ブロッキングを発生させる複数のセ
ル蓄積情報からの許可すべきものの選択は、該優先制御
情報により決定される。第３図に示した実施例では優先
制御情報の値が最も小さいものがブロッキングを発生し
ているものの中から選択される。また本実施例にあって
は、各入力バッファに与える優先制御情報を衝突回避フ
ェーズ毎に変化させることによって、それぞれの入力バ
ッファからセルが出力される確率を公平にするようにな
している。

衝突検出回路によりブロッキング検出が行われた後、
セル蓄積情報は、インバースバンヤン網、バンヤン網を
経由し、各出力バッファ対応に設けられた折り返し回路
32に入力される。衝突検出回路から出力されるセル蓄積
情報は第６図に示す構成を持つ。バンヤン網ではセル蓄
積情報中の出力ポートアドレスによりルーティングが行
われる。インバースバンヤン網は、該インバースバンヤ
ン網の次に接続されているバンヤン網内部でのブロッキ
ングの発生を回避するために設けられた自己ルーティン
グ多段網であり、衝突検出回路で新たに作成されセル蓄
積情報に加えられた中間ポートアドレスを参照しながら
該セル蓄積情報をルーティングする。ここで、バンヤン
網、インバースバンヤン網を構成する単位スイッチ28は
ノンブロッキング型スイッチ手段のオメガ網を構成する
単位スイッチ28と同じものが使用でき本実施例にあって
も同じものが用いられている。また、有効ビットが１で
あるセル蓄積情報は、有効ビットが０であるセル蓄積情
報の経路を乱さない。

なお、中間ポートアドレスは次の様に作成される。

すなわち、衝突検出回路の各比較手段30で出力ポート
アドレスの比較を行いセル蓄積情報を出力する時に、有
効ビットを０として出力するものに上から順に番号を付
ける。この番号を２進数表示し、ビット順序を逆転させ
たビット列を中間ポートアドレスとする。この番号付け
は例えば各比較手段30がアダーを持ち、該アダーの加算
結果を自分の下の比較手段に表示し、該アダーのふたつ
の入力の一方を上の比較手段が表示している加算結果と
し、もう一方の入力を有効ビットのインバートとするこ
とにより行うことができる。ここで、最も上に存在する
比較手段の入力は一方は０、もう一方は有効ビットのイ
ンバートとする。

折り返し回路32には、第７図に示すように中間ポート
アドレス、出力ポートアドレスがインバースバンヤン
網、バンヤン網により削除された、有効ビットと入力ポ
ートアドレスとからなるセル蓄積情報が入力される。

折り返し回路32では、入力されたセル蓄積情報に対し
て各出力バッファが新たにセルを蓄積できるか否かを示
すバッファフル情報を反映させる。具体的には、有効ビ
ットが０であるセル蓄積情報を受け取った折り返し回路
32は、該折り返し回路に対応して設けられた出力バッフ
ァのバッファフル情報を参照し、もし、該バッファがフ
ル、すなわち新たにセルを蓄積する領域が無い場合には
該受け取ったセル蓄積情報の有効ビットを１に変える。

その後、各折り返し回路32は受け取ったセル蓄積情報
を経路101を介して該折り返し回路が接続されている入
力バッファに渡す。これにより、出力許可決定フェーズ
が終了する。

出力許可決定フェーズの後で、出力許可通知フェーズ
が実行される。

出力許可通知フェーズは、出力許可決定フェーズの終
了時に入力バッファが受け取ったセル蓄積情報を出力セ
ル選択手段24内のバッチャ網に入力することにより開始
される。該バッチャ網では、入力されたセル蓄積情報の
有効ビットと、該セル蓄積情報を出力した入力バッファ
を指定する情報である入力ポートアドレスにより、該入
力されたセル蓄積情報をソーティングし、衝突検出回路
の各比較手段30に入力する。

セル蓄積情報を入力された衝突検出回路の各比較手段
30では、出力許可決定フェーズで有効ビットと出力ポー
トアドレスを対象に行った操作と同じ操作を、該受け取
ったセル蓄積情報の有効ビットと入力ポートアドレスに
対して行い、さらに、出力許可決定フェーズと同様に中
間ポートアドレスを作成し、第８図に示すようにセル蓄
積情報を書き換えてインバースバンヤン網、バンヤン網
に入力する。ここで、一回の衝突回避フェーズにおい
て、ひとつの入力バッファは必ずただひとつのセル蓄積
情報を出力するのみであるので、出力許可通知フェーズ
では、衝突検出回路でブロッキングが検出されることは
ない。

インバースバンヤン網、バンヤン網では、入力された
セル蓄積情報を、該セル蓄積情報の持つ有効ビット、中
間ポートアドレス、入力ポートアドレスを用いてルーテ
ィングを行い、折り返し回路32に渡す。

折り返し回路32では、渡されたセル蓄積情報を接続さ
れている入力バッファに渡す。このときセル蓄積情報は
有効ビットのみになっている。これにより出力許可通知
フェーズが終了する。それぞれの入力バッファの持つ、
出力される候補のセルに対して出力が許可されたか否か
は該受け取ったセル蓄積情報の有効ビットに反映されて
いる。すなわち、もし、セル蓄積情報の有効ビットが０
であれば、出力は許可されており、もし、有効ビットが
１であれば、出力する候補のセルを持っていなかった
か、もしくは出力が許可されなかったことに相当する。

有効ビットが１であるセル蓄積情報を入力した入力バ
ッファは次のセル転送フェーズで前述のようにその許可
された出力候補セルを出力する。

以上述べてきたところから明らかなように、本実施例
にあっては各入力バッファに出力許可を与えるに当って
出力バッファの格納余裕についての情報をも考慮するの
で、出力バッファへのセル入力時に、バッファのフル状
態によるセル廃棄の生じることはない。

本発明の実施態様としては、以上述べられたところの
ものに限られることはなく他に種々の態様が可能であ
る。

例えば、必ずしも衝突回避フェーズとセル転送フェー
ズとをパイプライン化して実行する必要はなく、また必
ずしも方路情報による優先制御を行う必要もない。

これらの場合であっても本発明の固有の効果は等しく
実現される。

〔発明の効果〕

以上説明したように、本発明によれば、複数の入力バ
ッファからのセルを同一フェーズで交換するとともに、
出力バッファでのセルあふれを防いで、スイッチのスル
ープットを向上させつつセル廃棄率を大幅に低減するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるセルスイッチの構成
図、第２図は本発明の一実施例におけるノンブロッキン
グ型スイッチの構成図、第３図は本発明の一実施例にお
ける出力セル選択手段の構成図、第４図ないし第８図は
本発明の一実施例であるセルスイッチ内部で扱われるセ
ルのビットフォーマットを示す図、第９図、第10図、第
11図および第12図は本発明の一実施例で使用される単位
スイッチの動作を説明する図、第13図はオメガ網、イン
バースバンヤン網、バンヤン網の単位スイッチの動作を
説明する図、である。 １…セルスイッチ 3,4,5,6,7,8,9,10…入力バッファ 13…ノンブロッキング型スイッチ手段 15,16,17,18,19,20,21,22…出力バッファ 24…出力セル選択手段 26,28…単位スイッチ 30…比較回路 32…折り返し回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の入力通信路にそれぞれ対応して設け
   られ、これら入力通信路から伝送されたATMセルを蓄積
   するための複数の入力バッファと、 これら入力バッファに接続され、前記蓄積されたATMセ
   ルのうち転送が許可されたものを複数の入力バッファか
   ら受け取り、受け取った複数のATMセルを該ATMセルの有
   する方路情報に従って複数の出力通信路の少なくとも一
   つに向けて同一フェーズで、且つ出力通信路上でのセル
   転送速度より速い速度で、転送するよう構成されたスイ
   ッチ手段と、 このスイッチ手段に接続され、前記出力通信路上でのセ
   ル転送速度より速い速度で転送されてきたATMセルを蓄
   積し、対応する出力通信路に、該出力通信路上でのセル
   転送速度で、該ATMセルを出力する複数の出力バッファ
   と、 この複数の出力バッファと前記複数の入力バッファとの
   間に接続され、複数の入力バッファそれぞれから該入力
   バッファに蓄積されたATMセルのうちの一つが有する方
   路情報を、複数の出力バッファそれぞれから該出力バッ
   ファのATMセル保持状況を示す情報を、それぞれ同一フ
   ェーズで入力し、これら入力された方路情報及び保持状
   況を示す情報に基づき、該ATMセルが前記スイッチ手段
   で他のATMセルとの衝突が無く転送され、かつ、該ATMセ
   ルが転送されるべき出力通信路に対応した出力バッファ
   に格納余裕があると判断される場合に、そのATMセルの
   前記スイッチ手段による転送を許可すると決定し、許可
   されたか否かを各入力バッファに通知する出力セル選択
   手段とを備えたことを特徴とするセルスイッチ。
2. 【請求項２】前記ATMセル保持状況を示す情報がバッフ
   ァフル情報であることを特徴とする請求項１に記載のセ
   ルスイッチ。