JP2892951B2 - Display device and driving method thereof - Google Patents
Display device and driving method thereofInfo
- Publication number
- JP2892951B2 JP2892951B2 JP29184894A JP29184894A JP2892951B2 JP 2892951 B2 JP2892951 B2 JP 2892951B2 JP 29184894 A JP29184894 A JP 29184894A JP 29184894 A JP29184894 A JP 29184894A JP 2892951 B2 JP2892951 B2 JP 2892951B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- electrodes
- voltage
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、AV(Audio V
isual)機器、OA(Office Automa
tion)機器等に用いられ、特に高速で大容量の表示
面をもつ単純マトリックス型の液晶表示装置などの表示
装置および表示装置の駆動方法に関する。The present invention relates to an AV (Audio V)
isal) equipment, Office Automation (OA)
The present invention relates to a display device such as a simple matrix type liquid crystal display device having a high-speed and large-capacity display surface, and a method of driving the display device.
【0002】[0002]
【従来の技術】近年、高度情報化社会の進展に伴って、
高コントラストと高速応答性とを両立させ、動画を表示
可能な液晶表示装置の需要が高まってきている。液晶表
示装置に備えられる液晶表示パネルは、単純マトリック
ス型とアクティブマトリックス型とに大別され、単純マ
トリックス型とアクティブマトリックス型とを比較する
と、単純マトリックス型の液晶表示パネルの方が、パネ
ル構造が単純化されている為、製造プロセスが容易であ
り、コスト的には有利である。2. Description of the Related Art In recent years, with the progress of the advanced information society,
There is an increasing demand for a liquid crystal display device capable of displaying moving images while achieving both high contrast and high-speed response. The liquid crystal display panel provided in the liquid crystal display device is roughly classified into a simple matrix type and an active matrix type. Comparing the simple matrix type and the active matrix type, the simple matrix type liquid crystal display panel has a panel structure that is more simple. Because of the simplification, the manufacturing process is easy and the cost is advantageous.
【0003】ところで、大容量表示が可能な単純マトリ
ックス型液晶表示パネルとしては、一対の基板の間にS
TN(Super Twisted Nematic)
液晶が設けられ、かつ、両基板の外側に偏光板が配設さ
れた構成のSTN液晶表示パネルが用いられている。こ
の構造をより詳細に説明する。一方の基板上には相互に
平行な複数のデータ電極(信号電極)が形成され、その
上には配向膜が被覆されている。また、他方の基板上に
は相互に平行であって、前記データ電極の延びる方向と
直交する方向に延びる複数の走査電極が形成され、その
上には配向膜が被覆されている。これらの各基板の間
に、通常、高コントラストを実現するために、液晶分子
を180度から270度程度までねじり、さらに偏光板
を組み合わせた、いわゆるSTN液晶が配設されてい
る。[0003] By the way, a simple matrix type liquid crystal display panel capable of large-capacity display is provided between a pair of substrates.
TN (Super Twisted Nematic)
An STN liquid crystal display panel having a configuration in which liquid crystal is provided and a polarizing plate is provided outside both substrates is used. This structure will be described in more detail. A plurality of data electrodes (signal electrodes) parallel to each other are formed on one substrate, and an alignment film is coated thereon. On the other substrate, a plurality of scanning electrodes extending in a direction parallel to each other and perpendicular to the direction in which the data electrodes extend are formed, and an alignment film is coated thereon. In order to realize high contrast, a so-called STN liquid crystal in which liquid crystal molecules are twisted from about 180 degrees to about 270 degrees and a polarizing plate is combined is provided between these substrates.
【0004】更には、このSTN液晶表示パネルに、液
晶や高分子フィルムで構成した位相補償板を組み込んだ
ものも商品化されており、かかる構成のものが現在、単
純マトリックス型液晶表示パネルの主流となっている。Further, a STN liquid crystal display panel in which a phase compensator made of a liquid crystal or a polymer film is incorporated into the STN liquid crystal display panel has been commercialized. Such a structure is currently the mainstream of a simple matrix type liquid crystal display panel. It has become.
【0005】一方、液晶表示パネルの応答特性を改善す
るために、液晶層の薄層化や液晶材料の低粘度化が検討
され、ビデオ画像等の動画表示が可能な応答速度150
ms以下の液晶表示パネルが開発されつつある。On the other hand, in order to improve the response characteristics of the liquid crystal display panel, a thinner liquid crystal layer and a lower viscosity of the liquid crystal material have been studied.
A liquid crystal display panel having a sub-ms period is being developed.
【0006】通常、単純マトリックス型液晶表示パネル
では、各走査電極を1本毎に順次選択し、それに同期し
てデータ電極にデータ信号を印加する線順次走査駆動法
が用いられている。この場合、全データ電極が選択され
る繰り返し周期(フレーム周期)は、通常20ms以下
である。Normally, in a simple matrix type liquid crystal display panel, a line sequential scanning driving method is used in which each scanning electrode is sequentially selected one by one and a data signal is applied to a data electrode in synchronization with the selection. In this case, the repetition cycle (frame cycle) in which all data electrodes are selected is usually 20 ms or less.
【0007】しかし、線順次走査駆動法により、液晶の
立ち上がり時間と立ち下がり時間との和の時間τが15
0msより小さい高速応答型の液晶表示パネルを駆動し
た場合には、液晶が本来の実効値に対する応答より逸脱
し、透過率が表示画素および非表示画素の印加電圧波形
に応答して変化する現象、いわゆるフレームレスポンス
現象を生じてしまう。つまり、非表示画素部の透過率が
上昇するとともに、表示画素部の透過率が減少するた
め、表示された画像のコントラストが低下し、良好な表
示特性が得られなくなる。However, the time τ of the sum of the rise time and the fall time of the liquid crystal is 15
When a high-speed response liquid crystal display panel smaller than 0 ms is driven, the liquid crystal deviates from the response to the original effective value, and the transmittance changes in response to the applied voltage waveform of the display pixel and the non-display pixel. This causes a so-called frame response phenomenon. In other words, the transmittance of the non-display pixel portion increases and the transmittance of the display pixel portion decreases, so that the contrast of the displayed image decreases and good display characteristics cannot be obtained.
【0008】そこで、近年、上記フレームレスポンス現
象を抑制する駆動方法として、以下の2つの方式が提案
されている。その一つはアクティブアドレッシング法
(AAM法)である。この方式は、直交関数にWALS
H関数等を用い、これより導出される正もしくは負の電
圧(1または−1)を、図22に示すように全走査電極
(F1〜F16)に一斉に印加し、1フレーム期間TF
において直交性が成立する(行ベクトルの内積が0とな
る)ように駆動する方式である(T.J.Scheff
er、et al.、SID’92、Digest、
p.228,特開平5−100642他)。Therefore, in recent years, the following two methods have been proposed as driving methods for suppressing the frame response phenomenon. One of them is an active addressing method (AAM method). This method uses WALS for the orthogonal function.
Using an H function or the like, a positive or negative voltage (1 or −1) derived from the H function is applied to all the scanning electrodes ( F1 to F16) at a time as shown in FIG.
Are driven so that orthogonality is established (the inner product of the row vectors becomes 0) (TJ. Scheff).
er, et al. , SID'92, Digest,
p. 228, JP-A-5-100642 and others).
【0009】もう一つの駆動法はシーケンシーアドレッ
シング法(SAT法)である。この方式は、図23に示
すように1フレーム期間を複数の期間に均等分割し、各
期間毎に複数、この例では4本の走査電極を同時選択
し、1フレーム期間TFにおいて直交性が成立するよう
に駆動する方式である(T.N.Ruckmongat
han et al.、Japan Display
92、Digest、p.65,特開平5−46127
他)。Another driving method is a sequence addressing method (SAT method). In this method, as shown in FIG. 23, one frame period is equally divided into a plurality of periods, a plurality of, in this example, four scanning electrodes are simultaneously selected in each period, and orthogonality is reduced in one frame period TF . This is a method of driving so as to be established (TN Ruckmongat)
han et al. , Japan Display
92, Digest, p. 65, JP-A-5-46127
other).
【0010】[0010]
【発明が解決しようとする課題】しかし、上述した従来
のAAM法、SAT法は、フレームレスポンス現象に対
する改善効果は認められるものの、共に1画面分のデー
タ信号を記憶するための大きな容量のバッファメモリが
必要となる。また、AAM法は、走査電極を全ライン同
時に選択するため、演算回路の規模が大きくなるなど、
回路構成が大型化し、コストや消費電力がかさむという
問題点がある。However, although the conventional AAM method and SAT method described above have the effect of improving the frame response phenomenon, they both have a large capacity buffer memory for storing a data signal for one screen. Is required. In the AAM method, since the scanning electrodes are simultaneously selected for all lines, the scale of the arithmetic circuit is increased.
There is a problem that the circuit configuration becomes large and the cost and power consumption increase.
【0011】更に、AAM法およびSAT法を前述の高
速応答型液晶表示パネルの駆動に適用し、実際に表示実
験を行ったところ、ある走査電極の表示情報が他の走査
電極の表示状態に影響を与え、表示むらとなることがわ
かった。このことは、画質の均一性および階調表示の点
で、大きな問題となる。Further, when the AAM method and the SAT method were applied to the driving of the above-mentioned high-speed response type liquid crystal display panel, and a display experiment was actually performed, the display information of one scanning electrode affected the display state of another scanning electrode. And it was found that the display became uneven. This poses a serious problem in terms of uniformity of image quality and gradation display.
【0012】ところで、複数の走査電極を同時選択して
電圧波高値を低くするIHAT法(Improved
Hybrid Addressing Techniq
ue)がRuckmongathan氏により提案され
ている(1988、International Di
splay Research Conferenc
e、p.80〜85)。このIHAT法は、図24に示
すように、1フレーム期間TFを複数の期間に均等分割
し、各期間T毎にL本、この例では4本の走査電極を同
時選択し、1フレームよりも小さい、図中に線にて囲ま
れた部分において直交性が成立するように駆動する方式
である。By the way, the IHAT method (Improved) for simultaneously selecting a plurality of scanning electrodes to lower the voltage peak value.
Hybrid Addressing Techniq
ue) has been proposed by Ruckmongathan (1988, International Di).
spray Research Conference
e, p. 80-85). In this IHAT method, as shown in FIG. 24, one frame period T F is equally divided into a plurality of periods, and L scanning electrodes in each period T, in this example, four scanning electrodes are simultaneously selected. This is a driving method in which orthogonality is established in a portion surrounded by a line in the figure.
【0013】かかるIHAT法により、液晶表示パネル
の応答時間τが100msecと140msecである
2種類のSTN液晶表示パネルを駆動し、図25のA〜
Jに示すような10種類の表示パターンを用いて表示む
らを評価する実験を行った。その結果、フレームレスポ
ンス現象によりコントラストは全体的に低下するもの
の、1ブロックの大きさ、つまり同時選択される走査電
極の本数Lにより、表示パターンに依存する透過率のば
らつきの度合が変化することがわかった。このことを、
応答時間τが100msecの場合である図26と、応
答時間τが140msecの場合である図27とにより
説明する。By the IHAT method, two types of STN liquid crystal display panels whose response time τ of the liquid crystal display panel is 100 msec and 140 msec are driven.
An experiment was performed to evaluate display unevenness using ten types of display patterns as shown in J. As a result, although the contrast is reduced as a whole due to the frame response phenomenon, the degree of variation in the transmittance depending on the display pattern changes depending on the size of one block, that is, the number L of the simultaneously selected scanning electrodes. all right. This
26, in which the response time τ is 100 msec, and FIG. 27, in which the response time τ is 140 msec.
【0014】図26(a)は、応答時間τ=100ms
ec、行走査電極本数N=200本、同時選択の走査電
極数L=100本、フレーム周波数F=60Hzで駆動
した場合における透過率特性で、縦軸に透過率、横軸に
電圧をとって示している。この図より理解されるよう
に、表示パターンにより、透過率に非常に大きなばらつ
きが見られる。FIG. 26A shows a response time τ = 100 ms.
ec, the number of row scanning electrodes N = 200, the number of simultaneously selected scanning electrodes L = 100, and the transmittance characteristics when driven at a frame frequency F = 60 Hz. Transmissivity is plotted on the vertical axis and voltage is plotted on the horizontal axis. Is shown. As can be understood from this figure, there is a very large variation in transmittance depending on the display pattern.
【0015】図26(b)は、同時選択の走査電極数L
を50本にして、前同様に駆動した場合の透過率特性を
示す。この図より理解されるように、前述のL=100
本に設定した場合に比べ、表示パターンによる透過率の
ばらつきが大幅に低減される。FIG. 26B shows the number L of simultaneously selected scanning electrodes.
Is set to 50 lines, and the transmittance characteristics when driven as before are shown. As understood from this figure, the aforementioned L = 100
Compared with the case where the setting is made to the book, the variation in the transmittance due to the display pattern is greatly reduced.
【0016】図27(a)は、応答時間τ=140ms
ec、行走査電極本数N=200本、同時選択の走査電
極数L=100本、フレーム周波数F=60Hzで駆動
した場合の透過率特性を示す。この図より理解されるよ
うに、表示パターンによる透過率のばらつきは、図26
(a)の応答速度の速いパネルに比べて小さい。FIG. 27A shows a response time τ = 140 ms.
ec, transmittance characteristics when the number of row scanning electrodes N = 200, the number of simultaneously selected scanning electrodes L = 100, and the frame frequency F = 60 Hz. As can be understood from this figure, the variation in the transmittance due to the display pattern is as shown in FIG.
It is smaller than the panel of FIG.
【0017】また、図27(b)は、同時選択の走査電
極数Lを50本にして、図27(a)の場合と同様にし
て駆動して得られた透過率特性を示す。この図より理解
されるように、表示パターンによる透過率のばらつき
は、L=100本の場合と同様に、図26(b)と比較
して小さい。FIG. 27 (b) shows transmittance characteristics obtained by driving the scanning electrodes in the same manner as in FIG. 27 (a) by setting the number of simultaneously selected scanning electrodes L to 50. As can be understood from this figure, the variation in the transmittance due to the display pattern is smaller than that in FIG. 26B as in the case of L = 100 lines.
【0018】ところで、同時選択の走査電極の数Lを変
化させた場合、あるいは液晶表示パネルの応答速度を変
化させた場合に、表示パターンによる透過率のばらつき
が改善された理由として、以下のことが考えられる。By the way, when the number L of simultaneously selected scanning electrodes is changed or when the response speed of the liquid crystal display panel is changed, the variation in transmittance due to the display pattern is improved as follows. Can be considered.
【0019】一般に、液晶表示パネルにおける表示用画
素のi行j列のドット(画素)の実効電圧値<Uij>
は、下記1式および2式で与えられる。In general, the effective voltage value <Uij> of the dot (pixel) on the i-th row and the j-th column of the display pixel in the liquid crystal display panel.
Is given by the following equations (1) and (2).
【0020】[0020]
【数2】 (Equation 2)
【0021】但し、<Uij>はi行j列の実効電圧値 Iijは表示データ(ONは−1、OFFは+1) TFは1フレーム期間 ここで、ある所定の時間内で各走査電極同士の直交性が
成立した、つまり行ベクトルの内積が0となった場合、
上記2式中のHere, <Uij> is the effective voltage value of the i-th row and the j-th column, Iij is the display data (ON is -1 and OFF is +1), TF is one frame period. Is established, that is, when the dot product of the row vector becomes 0,
In the above two equations
【0022】[0022]
【数3】 (Equation 3)
【0023】が零となる。よって、表示パターンIij
による実効値のばらつきに起因する表示むらは発生しな
い。例えば、上述した表示実験においてL=50本、1
00本の場合に、走査電極同士の直交性が成立し、上記
2式中の相関項の部分が零となる時間について考える
と、それぞれ1フレームの1/4、1/2で各走査電極
同士の直交性が成立し、前記第2項に示した相関項の部
分が零となり、表示パターンによる実効値のばらつきが
なくなる。Becomes zero. Therefore, the display pattern Iij
Display unevenness due to the variation of the effective value due to the above. For example, in the display experiment described above, L = 50 lines, 1
In the case of 00 lines, the orthogonality between the scanning electrodes is established, and considering the time when the correlation term portion in the above two equations becomes zero, the scanning electrodes are connected at 1 / and 2 of one frame, respectively. Is established, the portion of the correlation term shown in the second term becomes zero, and the variation of the effective value due to the display pattern is eliminated.
【0024】しかし、高速応答型の液晶表示パネルの場
合、液晶が累積応答に従う期間が1フレーム期間
(TF)よりもかなり短い時間となってしまった結果、
各走査電極同士の直交性が成立するまでに長い時間を有
するL=100本の場合において、表示パターンによ
り、大きな表示むらが生じたものと考えられる。However, in the case of the high-speed response type liquid crystal display panel, the period in which the liquid crystal follows the cumulative response is much shorter than one frame period ( TF ).
In the case of L = 100 lines having a long time until the orthogonality between the scanning electrodes is established, it is considered that large display unevenness occurs due to the display pattern.
【0025】上記の結果は、駆動原理上、各走査電極同
士の直交性が成立するまでに1フレーム期間を要するA
AM法およびSAT法においては、避けられない問題で
あることを示している。The above result indicates that, from the driving principle, it takes one frame period for the orthogonality of the scanning electrodes to be established.
This indicates that this is an unavoidable problem in the AM method and the SAT method.
【0026】一方、IHAT法は、AAM法およびSA
T法に比べて表示むらの点で有利である。また、AAM
法およびSAT法の場合には、1フレーム期間にわたっ
て選択を繰り返し行うため表示データを1フレーム期間
保持する必要があるが、IHATの場合には選択を繰り
返す範囲が1フレームの1/2以下でよいので、バッフ
ァメモリ回路規模の点で有利である。しかし、演算回路
が同時選択の走査電極の数だけ必要であるため、SAT
法に対して演算回路規模が増大する傾向にある。更に、
データ側ドライバにはAAM法と同様に高価なアナログ
ドライバを用いる必要があり、コストや消費電力の点で
問題があった。On the other hand, the IHAT method is based on the AAM method and the SA method.
This is advantageous in terms of display unevenness as compared with the T method. Also, AAM
Method and the SAT method, it is necessary to hold the display data for one frame period because the selection is repeated over one frame period. However, in the case of IHAT, the selection repetition range may be の or less of one frame. This is advantageous in terms of the buffer memory circuit scale. However, since the number of arithmetic circuits required is equal to the number of simultaneously selected scanning electrodes, the SAT
The arithmetic circuit scale tends to increase with respect to the method. Furthermore,
As with the AAM method, it is necessary to use an expensive analog driver for the data-side driver, and there is a problem in terms of cost and power consumption.
【0027】本発明はこのような従来技術の課題を解決
すべくなされたものであり、フレームレスポンス現象と
表示むらとを抑制した、高コントラストかつ均一な表示
特性が実現可能な表示装置およびその駆動方法を提供す
ることを目的とする。The present invention has been made to solve such problems of the prior art, and a display device capable of realizing high contrast and uniform display characteristics while suppressing a frame response phenomenon and display unevenness, and driving thereof. The aim is to provide a method.
【0028】[0028]
【課題を解決するための手段】本発明の表示装置の駆動
方法は、相互に交差する走査電極とデータ電極とが各々
複数配線され、該走査電極と該データ電極との各々の交
差部で画素が構成された単純マトリクス型表示装置の駆
動方法において、該複数の走査電極をそれより少ない数
の走査電極よりなる複数のブロックに分割し、各ブロッ
ク内を更にそれより少ない数の複数の走査電極よりなる
グループに分け、各ブロックの走査電極には、1画面を
表示する期間である1フレーム期間を分割した分割期間
中に、直交関数に従った選択パルス列を順次グループ毎
に与え、かつ、分割期間内において所定の時間毎に印加
し、他の期間には一定レベルとなる電圧を印加すると共
に、該データ電極には該直交関数と表示データとの積和
に対応した電圧を印加することを、1フレーム期間にお
いてタイミングをずらして総てのブロックに対して行う
ので、そのことにより上記目的が達成される。According to a method of driving a display device of the present invention, a plurality of mutually intersecting scan electrodes and data electrodes are provided, and a pixel is formed at each intersection of the scan electrode and the data electrode. Wherein the plurality of scan electrodes are divided into a plurality of blocks each having a smaller number of scan electrodes, and each block further includes a plurality of scan electrodes each having a smaller number. The scan electrodes of each block are sequentially supplied with a selection pulse train according to the orthogonal function for each group during a divided period obtained by dividing one frame period which is a period for displaying one screen. During the period, the voltage is applied at predetermined time intervals, and during the other periods, a voltage at a constant level is applied, and a voltage corresponding to the product sum of the orthogonal function and the display data is applied to the data electrode. To pressure, is performed for all blocks at different timings in one frame period, the object is achieved.
【0029】本発明の表示装置の駆動方法において、前
記走査電極がN本、前記データ電極がM本であって、該
走査電極のi(1〜N)行目のものに印加される電圧波
形がFi(t)で与えられ、該データ電極のj(1〜
M)列目のものに印加される電圧波形がIn the method of driving a display device according to the present invention, the number of the scan electrodes is N and the number of the data electrodes is M, and a voltage waveform applied to the i (1 to N) th row of the scan electrodes Is given by Fi (t), and j (1 to 1) of the data electrode
M) The voltage waveform applied to the column is
【0030】[0030]
【数4】 (Equation 4)
【0031】で与えられるとき、該比例定数Aが1/√
(N)<A≦{1/√(N)}・4の範囲に選ばれるよ
うにしてもよい。When the proportional constant A is 1 / √
(N) <A ≦ {1 / {(N)} · 4.
【0032】本発明の表示装置の駆動方法において、表
示データに応じて、複数フレームでデータ電極に加える
ONデータとOFFデータとの比率を変えるフレーム変
調により階調表示を行うようにしてもよい。In the display device driving method of the present invention, gradation display may be performed by frame modulation that changes the ratio of ON data to OFF data applied to the data electrode in a plurality of frames in accordance with display data.
【0033】本発明の表示装置の駆動方法において、表
示データに応じて、データ信号のパルス幅を変調するパ
ルス変調により階調表示を行うようにしてもよい。In the display device driving method of the present invention, gradation display may be performed by pulse modulation for modulating the pulse width of a data signal according to display data.
【0034】本発明の表示装置の駆動方法において、請
求項3記載のフレーム変調と請求項4記載のパルス変調
との組み合わせにより階調表示を行うようにしてもよ
い。In the method of driving a display device according to the present invention, gradation display may be performed by a combination of the frame modulation according to the third aspect and the pulse modulation according to the fourth aspect.
【0035】本発明の表示装置の駆動方法において、前
記走査電極に印加する走査信号電圧、および前記データ
電極に印加するデータ信号電圧の少なくとも一方を、選
択パルスの印加期間が開始する都度、単調増加させた後
に単調減少させ、又は、単調減少させた後に単調増加さ
せて、それぞれの所定の実効値の電圧波形とするように
してもよい。In the display device driving method according to the present invention, at least one of the scanning signal voltage applied to the scanning electrode and the data signal voltage applied to the data electrode is monotonically increased every time the application period of the selection pulse is started. The voltage waveforms may be monotonically decreased after the reduction, or may be monotonically decreased and then monotonically increased to obtain the voltage waveforms of the respective predetermined effective values.
【0036】本発明の表示装置の駆動方法において、前
記走査電極に対して検出用電極を並設すると共に、各走
査電極に印加する走査信号電圧を、本来の走査信号電圧
と該検出用電極の電位との差の電圧波形とすることがで
きる。In the method of driving a display device according to the present invention, a detection electrode is provided in parallel with the scanning electrode, and a scanning signal voltage applied to each scanning electrode is changed from an original scanning signal voltage to that of the detection electrode. A voltage waveform having a difference from the potential can be used.
【0037】本発明の表示装置は、相互に交差する走査
電極とデータ電極とが各々複数配線され、該走査電極と
該データ電極との各々の交差部で画素が構成された単純
マトリクス型表示パネルと、該複数の走査電極をそれよ
り少ない数の走査電極よりなる複数のブロックに分割
し、各ブロック内を更にそれより少ない数の複数の走査
電極よりなるグループに分け、各ブロックの走査電極に
は、1画面を表示する期間である1フレーム期間を分割
した分割期間中に、直交関数に従った選択パルス列を順
次グループ毎に与え、かつ、分割期間内において所定の
時間毎に印加し、他の期間には一定レベルとなる電圧を
印加すると共に、該データ電極には該直交関数と表示デ
ータとの積和に対応した電圧を印加することを、1フレ
ーム期間においてタイミングをずらして総てのブロック
に対して行う駆動手段とを具備し、そのことにより上記
目的が達成される。The display device of the present invention is a simple matrix type display panel in which a plurality of mutually intersecting scan electrodes and data electrodes are arranged, and pixels are formed at the intersections of the scan electrodes and the data electrodes. And, the plurality of scan electrodes are divided into a plurality of blocks of a smaller number of scan electrodes, and each block is further divided into groups of a smaller number of a plurality of scan electrodes. In a divided period obtained by dividing one frame period which is a period for displaying one screen, a selection pulse train according to an orthogonal function is sequentially applied to each group, and applied at predetermined time intervals within the divided period. During a period of one frame, it is required to apply a voltage corresponding to a sum of the orthogonal function and the display data to the data electrodes while applying a voltage which is at a constant level during the period. ; And a driving means for performing for all blocks by shifting the timing, the object can be achieved.
【0038】[0038]
【作用】本発明の駆動方法は、たとえば図1に示すよう
に、16本の走査電極(F1〜F16)をそれより少な
い、Lで示す4本からなるブロックに分割し、各ブロッ
クを更にそれより少ない数の複数の走査電極よりなるグ
ループ(Lの上側2本と下側2本)に分け、以下の処理
を行う。According to the driving method of the present invention, for example, as shown in FIG. 1, 16 scan electrodes (F1 to F16) are divided into smaller four blocks indicated by L, and each block is further divided. The group is divided into a group of a smaller number of a plurality of scan electrodes (upper two lines and lower two lines of L), and the following processing is performed.
【0039】各ブロックの走査電極には、1画面を表示
する期間である1フレーム期間(TF)を分割した分割
期間(T)中に、直交関数に従った選択パルス(1また
は−1)列を順次グループ毎に与え、かつ、分割期間
(T)内において所定の時間(Tの1/4)毎に印加
し、他の期間には一定レベル(0)となる電圧を印加す
ると共に、該データ電極には該直交関数と表示データと
の積和に対応した電圧を印加することを、1フレーム期
間(TF)においてタイミングをずらして総てのブロッ
クに対して行う。なお、図1は、本発明の駆動方法のほ
んの一例である。During a divided period (T) obtained by dividing one frame period ( TF ), which is a period for displaying one screen, a selection pulse (1 or -1) according to an orthogonal function is applied to the scanning electrodes of each block. Columns are sequentially applied to each group, and are applied at predetermined time intervals (の of T) within a divided period (T), and a voltage of a constant level (0) is applied during other periods. Applying a voltage corresponding to the product sum of the orthogonal function and the display data to the data electrodes is performed on all the blocks at a shifted timing in one frame period (T F ). FIG. 1 shows only one example of the driving method of the present invention.
【0040】以上の処理により、各画素には1フレーム
期間(TF)上記信号波形が印加され、1画面分の表示
が行われる。By the above processing, the above-mentioned signal waveform is applied to each pixel for one frame period (T F ), and one screen is displayed.
【0041】したがって、本発明の駆動方法による場合
は、直交性が成立するまでの時間が分割期間(T)であ
り、1フレーム期間を要して各走査電極同士の直交性が
成立するAAM法およびSAT法と比較して、直交性が
成立するまでの時間が短い。このため、応答速度の速い
表示パネルにおいても前述の原因による表示むらを抑え
た均一かつ高コントラストな表示特性を実現できる。ま
た、上記表示むらを抑えることができるので、階調表示
を行う上で非常に有利である。Accordingly, in the case of the driving method of the present invention, the time required for the orthogonality to be established is the divided period (T), and the AAM method in which one frame period is required and the orthogonality between the scanning electrodes is established. And the time until the orthogonality is established is shorter than in the SAT method. For this reason, even in a display panel having a high response speed, uniform and high-contrast display characteristics in which display unevenness due to the above-described causes is suppressed can be realized. Further, since the above-mentioned display unevenness can be suppressed, it is very advantageous in performing gradation display.
【0042】また、SAT法およびAAM法は、駆動原
理上1フレーム分のバッファメモリを必要とするが、本
発明による駆動方法によれば、SAT法、AAM法に用
いる容量の1/2以下のバッファメモリで実現できるた
め、回路規模およびコストの点で非常に有利である。更
に、AAM法の演算規模が全走査電極の本数分であるの
に対して、本発明の回路規模は同時選択の走査電極の本
数分で実現できるため、非常に有利である。Although the SAT method and the AAM method require a buffer memory for one frame in terms of the driving principle, according to the driving method of the present invention, the capacity of the SAT method and the AAM method is less than 1/2 of the capacity used in the SAT method and the AAM method. Since it can be realized with a buffer memory, it is very advantageous in terms of circuit size and cost. Further, while the operation scale of the AAM method is equal to the number of all the scanning electrodes, the circuit scale of the present invention can be realized by the number of the simultaneously selected scanning electrodes, which is very advantageous.
【0043】また、本発明の駆動方法においては、図1
に示すようにT期間において、走査電極に加える選択パ
ルスを複数回に分散して印加しているため、IHAT法
と比較して、回路構成(演算回路、直交関数発生回路な
ど)を大幅に簡略化できるとともに、消費電力の低減化
も図れる。In the driving method according to the present invention, FIG.
As shown in (1), the selection pulse applied to the scan electrode is applied in a plurality of times in the T period, so that the circuit configuration (arithmetic circuit, orthogonal function generation circuit, etc.) is greatly simplified as compared with the IHAT method. And power consumption can be reduced.
【0044】また、データ側ドライバの電圧レベル数
は、同時選択の走査電極の本数に比例して増加するた
め、IHAT法およびAAM法の実現には高価なアナロ
グドライバを必要とするが、本発明の駆動方法による場
合は同時選択の走査電極本数が数本で済むため安価なマ
ルチレベルのドライバで実現できる。Further, since the number of voltage levels of the data side driver increases in proportion to the number of simultaneously selected scanning electrodes, an expensive analog driver is required to realize the IHAT method and the AAM method. In the case of the driving method described above, only a few scanning electrodes can be selected at the same time.
【0045】[0045]
【実施例】以下に本発明の実施例を具体的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below.
【0046】図2(a)は、本発明の一実施例の液晶表
示装置を示すブロック図である。この液晶表示装置10
は、液晶表示パネル1を備える。液晶表示パネル1は、
N本の走査電極9およびM本のデータ電極8を有してお
り、それぞれの電極9および8には、走査側ドライバ2
およびデータ側ドライバ3が接続されている。走査側ド
ライバ2は、直交関数発生回路4からの直交関数データ
に基づいて、選択時に+Vrまたは−Vrの信号電位
を、非選択時に一定電位、例えば0ボルトの信号電位を
出力する。この電位出力は、上述した図1や後述する図
28などに示す状態に行われる。FIG. 2A is a block diagram showing a liquid crystal display device according to one embodiment of the present invention. This liquid crystal display device 10
Includes a liquid crystal display panel 1. The liquid crystal display panel 1
It has N scanning electrodes 9 and M data electrodes 8, and each of the electrodes 9 and 8 has a scanning driver 2
And the data side driver 3 are connected. The scanning driver 2 outputs a signal potential of + Vr or -Vr when selected, and outputs a constant potential, for example, a signal potential of 0 volts when not selected, based on the orthogonal function data from the orthogonal function generation circuit 4. This potential output is performed in a state shown in FIG. 1 described above or FIG. 28 described later.
【0047】一方、外部からの表示データは、一旦、L
本の選択された走査電極9に対応する容量を有するバッ
ファメモリ5に蓄えられる。EX−OR回路6は、L本
の走査電極からなる1ブロック中における選択されたK
本の走査電極9に対応するKビットの出力データと、直
交関数発生回路4からのKビットの関数データとを入力
し、両データを比較する。加算回路7は、両データが不
一致となるビットの総数を算出する。その結果は、デー
タ側ドライバ3に送られ、そのデータに基づき比例定数
設定回路15で生成されるk+1個の電圧(VC1〜V
Ck+1)から1つを選択し、所定の時間ごとに各デー
タ電極8に一斉にデータ信号電圧として出力する。On the other hand, display data from the outside is once L
The data is stored in the buffer memory 5 having a capacity corresponding to the selected one of the scanning electrodes 9. The EX-OR circuit 6 selects the selected K in one block including L scan electrodes.
The K-bit output data corresponding to the scan electrode 9 and the K-bit function data from the orthogonal function generation circuit 4 are input, and the two data are compared. The adder circuit 7 calculates the total number of bits where both data do not match. The result is sent to the data side driver 3 and k + 1 voltages (VC1 to VC1) generated by the proportionality constant setting circuit 15 based on the data.
Ck + 1) is selected and simultaneously output to each data electrode 8 as a data signal voltage at predetermined time intervals.
【0048】このようにして、1フレーム分のデータ処
理及び電圧印加が行われることにより、入力された表示
画像パターンが、液晶表示パネル1の画面上に再現され
る。また、本発明の駆動方式を適用する液晶表示装置1
0には、前述したように高コントラスト化のための比例
定数設定回路15が用いられている。比例定数設定回路
15は、図2(b)に示すようにオペレーションアンプ
(演算増幅器)等の増幅回路15a、15bを含んで構
成することが可能であり、図2(c)に示す可変抵抗1
5cを変化させることにより増幅率を任意に設定するこ
とが可能となるものである。なお、図2(d)は走査側
ドライバの駆動波形例を示し、図2(e)はデータ側ド
ライバの駆動波形例を示す。この図2において、VDD
は電源電圧、VH、VLは走査側ドライバの選択電圧レ
ベル、VMは非選択電圧レベル、VC1〜VCk+1は
データ側ドライバの出力電圧レベルである。By performing data processing and voltage application for one frame as described above, the input display image pattern is reproduced on the screen of the liquid crystal display panel 1. Further, the liquid crystal display device 1 to which the driving method of the present invention is applied
For 0, the proportional constant setting circuit 15 for increasing the contrast is used as described above. The proportional constant setting circuit 15 can be configured to include amplifier circuits 15a and 15b such as an operation amplifier (operational amplifier) as shown in FIG. 2B, and the variable resistor 1 shown in FIG.
By changing 5c, the amplification factor can be arbitrarily set. FIG. 2D shows an example of a driving waveform of the scanning driver, and FIG. 2E shows an example of a driving waveform of the data driver. In FIG. 2, VDD
Is a power supply voltage, VH and VL are selection voltage levels of the scanning side driver, VM is a non-selection voltage level, and VC1 to VCk + 1 are output voltage levels of the data side driver.
【0049】ところで、本発明において用いることがで
きる駆動パターンは、上述した図1のみに限らず、1ブ
ロック内の走査電極数Lや、そのL本の走査電極のうち
で同時選択を行う本数Kや、全走査電極に対するブロッ
クの数、あるいは1フレーム期間TFを複数に分割する
際の数などを種々変更したパターンを用いることができ
る。以下に、一例を説明する。The driving pattern that can be used in the present invention is not limited to the above-described FIG. 1, but includes the number of scanning electrodes L in one block and the number of scanning electrodes K to be simultaneously selected from the L scanning electrodes. Alternatively, it is possible to use a pattern in which the number of blocks for all the scanning electrodes or the number of divisions of one frame period TF into a plurality is changed. An example will be described below.
【0050】図28は、走査電極本数N=240本、1
ブロックの大きさL=120本、同時選択の走査電極本
数K=7本とした場合の表示パターンの直交変換に用い
る関数例を示す。この場合、1ブロックあたりのグルー
プ数は18個となり、それに応じた分割期間T内は14
4個の選択パルスの印加期間に分かれる。また、図29
は、図28に示す駆動例において1フレーム期間を分割
した期間に加える選択パルス列を生成するのに用いた、
8次のWALSH関数を示す。FIG. 28 shows that the number of scanning electrodes N = 240,
An example of a function used for orthogonal transformation of a display pattern when the block size L is 120 and the number of simultaneously selected scanning electrodes K is 7 is shown. In this case, the number of groups per block is 18, and the division period T corresponding thereto is 14
It is divided into four selection pulse application periods. FIG. 29
Is used to generate a selection pulse train to be added to a period obtained by dividing one frame period in the driving example shown in FIG.
8 shows an eighth-order WALSH function.
【0051】更には、画質を考慮すると、WALSH関
数の成分を行毎および列毎に入れ替えることや、行毎に
+または−の符号を入れ替えることなども可能である。Further, in consideration of the image quality, the components of the WALSH function can be replaced for each row and each column, and the sign of + or-can be replaced for each row.
【0052】(実施例1)本実施例では、応答時間τが
100msec、行走査電極本数N=240本のSTN
液晶表示素子を、1ブロックに含まれる走査電極数L=
120本、フレーム周波数F=60Hz、1/8バイア
スの条件で、同時選択の走査電極数Kを異ならせて駆動
した。(Embodiment 1) In this embodiment, an STN in which the response time τ is 100 msec and the number N of row scanning electrodes is 240
The number of scanning electrodes L included in one block of the liquid crystal display element is L =
Under the conditions of 120 lines, frame frequency F = 60 Hz, and 1/8 bias, driving was performed with different numbers of simultaneously selected scanning electrodes K.
【0053】図3は、液晶表示パネルの上部1ラインの
表示状態を白または黒表示とし、残りの画素部分は全白
表示とした場合における、同時選択の走査電極数Kに対
するコントラストの関係を示す。この図より理解される
ように、同時選択の走査電極数K=4以上でコントラス
トがほぼ飽和した特性が得られる。FIG. 3 shows the relationship between the number K of simultaneously selected scanning electrodes and the contrast when the display state of the upper one line of the liquid crystal display panel is white or black display and the remaining pixels are all white display. . As can be understood from this figure, a characteristic in which the contrast is almost saturated is obtained when the number of simultaneously selected scanning electrodes is K = 4 or more.
【0054】ところで、Kの大きさは、回路規模および
コストに大きく影響するためできる限り小さくするべき
であるが、Lを小さくしていくと、走査側駆動振幅電圧
が大きくなる傾向があるため、ドライバの耐圧等を考慮
した上で、同時選択の走査電極数Kを決定する必要があ
る。By the way, the magnitude of K should be made as small as possible because it greatly affects the circuit scale and cost. However, as L becomes smaller, the scanning side drive amplitude voltage tends to increase. It is necessary to determine the number K of simultaneously selected scanning electrodes in consideration of the withstand voltage of the driver and the like.
【0055】(実施例2)本実施例では、応答時間τが
100msec、行走査電極本数N=240本のSTN
液晶表示素子を、1ブロックに含まれる走査電極数Lが
120本と60本との場合に分け、同時選択の走査電極
数K=7、フレーム周波数F=60Hzとし、前記比例
定数Aを変化させて駆動した。(Embodiment 2) In this embodiment, an STN in which the response time τ is 100 msec and the number N of row scanning electrodes is 240
The liquid crystal display element is divided into a case where the number L of scanning electrodes included in one block is 120 and 60, and the number of simultaneously selected scanning electrodes K = 7, the frame frequency F = 60 Hz, and the proportional constant A is changed. Driven.
【0056】図4は、その場合における前記比例定数A
(横軸)とコントラスト(縦軸)との関係を示す。この
図より理解されるように、本来、最適バイアス法によれ
ば、A=1/16付近において最大コントラストが得ら
れるべきところが、L=60本、120本の両方におい
てコントラストのピーク値は最適バイアス値よりも大き
い1/8付近にある。また、比例定数Aが1/4のとき
においても、A=1/16付近よりもコントラストが高
い。FIG. 4 shows the proportional constant A in that case.
The relationship between (horizontal axis) and contrast (vertical axis) is shown. As can be understood from this figure, according to the optimum bias method, the maximum contrast should be obtained around A = 1/16, but the peak value of the contrast is optimum bias at both L = 60 lines and 120 lines. It is around 1/8 which is larger than the value. Even when the proportionality constant A is 1/4, the contrast is higher than when A = 1/16.
【0057】したがって、本発明においては、走査電極
がN本、データ電極がM本であって、走査電極のi(1
〜N)行目のものに印加される電圧波形がFi(t)で
与えられ、データ電極のj(1〜M)列目のものに印加
される電圧波形がTherefore, in the present invention, the number of scan electrodes is N, the number of data electrodes is M, and i (1
To (N) th row is given by Fi (t), and the voltage waveform applied to the j (1 to M) th column of the data electrode is
【0058】[0058]
【数5】 (Equation 5)
【0059】で与えられるとき、比例定数Aとしては、
1/√(N)<A≦{1/√(N)}・4の範囲に選ば
れるのが好ましい。When given by:
1 / {(N) <A ≦ {1 / {(N)}}.
【0060】(実施例3〜実施例5)次に、応答時間τ
=100msec、行走査電極本数N=240本のST
N液晶表示素子を用いて、1ブロックに含まれる走査電
極数Lを60本と120本として本発明の実施例により
駆動した場合と、SAT法により駆動した場合の光学特
性の測定結果の一例を、以下の実施例3〜5に示す。な
お、表示状態は、図5に示すように液晶表示パネル上部
の7ラインを変化させ、残りの画素部分は全白表示とし
た。また、直交関数の列方向及び行方向の入れ換えを行
い、仮想的に3通りのバイアス電圧の分布状態を作成し
た。この場合において、同時選択の走査電極数Kは7
本、フレーム周波数Fは60Hz、比例定数Aは1/8
とした。(Embodiments 3 to 5) Next, the response time τ
= 100 msec, number of row scanning electrodes N = 240 ST
An example of a measurement result of optical characteristics in a case where the number of scanning electrodes L included in one block is 60 and 120 and the driving is performed according to the embodiment of the present invention and a case where the scanning electrode is driven by the SAT method using an N liquid crystal display element. And Examples 3 to 5 below. The display state was changed in seven lines at the upper part of the liquid crystal display panel as shown in FIG. 5, and the remaining pixel portions were displayed in all white. In addition, the orthogonal functions were exchanged in the column direction and the row direction, and three kinds of distribution states of bias voltages were virtually created. In this case, the number of simultaneously selected scanning electrodes K is 7
Book, frame frequency F is 60 Hz, proportional constant A is 1/8
And
【0061】(実施例3)本実施例は、上記バイアス電
圧が集中した状態のON表示の駆動波形の場合である。
図6および図7は本発明による駆動方法を用いた場合で
あって、図6は1ブロック内に含まれる走査電極数Lが
60本、図7は走査電極数Lが120本の場合である。
また、図8はSAT法による駆動方法を用いた場合であ
る。なお、図6(a)、図7(a)、図8(a)中に示
すパターンA〜Hは、前述した図5のA〜Hの各列の表
示パターンの場合である。(Embodiment 3) The present embodiment relates to the case of a drive waveform for ON display in a state where the bias voltage is concentrated.
6 and 7 show the case where the driving method according to the present invention is used. FIG. 6 shows the case where the number L of scanning electrodes included in one block is 60, and FIG. 7 shows the case where the number L of scanning electrodes is 120. .
FIG. 8 shows a case where a driving method based on the SAT method is used. The patterns A to H shown in FIGS. 6A, 7A, and 8A are the cases of the display patterns of the columns A to H in FIG. 5 described above.
【0062】SAT法にあっては、図8(a)の駆動電
圧波形に示すように、表示データによっては、駆動原理
上1フレームの1部分にバイアス電圧が集中してしま
う。これにより、フレームレスポンス現象による全体的
なコントラストの低下を生じる。また、関数の直交性に
起因する表示パターンによる透過率の変動が生じている
ことがわかる。In the SAT method, as shown in the drive voltage waveform of FIG. 8A, depending on the display data, the bias voltage concentrates on one portion of one frame depending on the drive principle. This causes a decrease in the overall contrast due to the frame response phenomenon. Further, it can be seen that the transmittance varies due to the display pattern due to the orthogonality of the function.
【0063】しかし、本発明による駆動方法を用いた場
合、図6(a)、図7(a)に示すように駆動波形が1
フレーム内で分散するため、SAT法に比べフレームレ
スポンス現象によるコントラストの低下を抑制できる。
更に、本発明による駆動方法を用いた場合、関数の直交
性が成立するまでの期間がSAT法に比べて短いため、
表示パターンによる透過率のばらつきを抑制できること
がわかる{図6(b)、図7(b)、図8(b)参
照}。However, when the driving method according to the present invention is used, the driving waveform becomes 1 as shown in FIGS.
Since the light is dispersed in the frame, a decrease in contrast due to a frame response phenomenon can be suppressed as compared with the SAT method.
Furthermore, when the driving method according to the present invention is used, the period until the orthogonality of the function is established is shorter than that of the SAT method.
It can be seen that variations in transmittance due to the display pattern can be suppressed {see FIGS. 6 (b), 7 (b) and 8 (b)}.
【0064】(実施例4)本実施例は、上記バイアス電
圧が分散した状態のON表示の駆動波形の場合である。
図9および図10は本発明による駆動方法を用いた場合
であって、図9は走査電極数Lが60本、図10は走査
電極数Lが120本の場合である。また、図11はSA
T法による駆動方法を用いた場合である。なお、図9
(a)、図10(a)、図11(a)中に示すパターン
A〜Hは、前述した図5のA〜Hの各列の表示パターン
の場合である。(Embodiment 4) In this embodiment, a drive waveform for ON display in a state where the bias voltage is dispersed is described.
9 and 10 show the case where the driving method according to the present invention is used. FIG. 9 shows the case where the number L of scanning electrodes is 60, and FIG. 10 shows the case where the number L of scanning electrodes is 120. FIG. 11 shows SA
This is a case where a driving method based on the T method is used. Note that FIG.
Patterns A to H shown in FIGS. 10A, 10A, and 11A are the display patterns of the columns A to H in FIG. 5 described above.
【0065】本実施例では、図9(a)〜図11(a)
の駆動波形に示すように、バイアス電圧を実施例3と比
べて分散させている。In this embodiment, FIGS. 9 (a) to 11 (a)
As shown in the driving waveform of FIG. 7, the bias voltage is dispersed as compared with the third embodiment.
【0066】この場合においては、どの駆動方式を用い
ても全体的にコントラストは上がる傾向にあるが、図9
(a)、図10(a)に示す本発明による駆動方式を用
いた場合、図11(a)に示すSAT法による場合に比
べ、コントラストの低下および表示むらが少ないことが
わかる{図9(b)、図10(b)、図11(b)参
照}。In this case, the contrast tends to increase as a whole no matter which driving method is used.
(A), when the driving method according to the present invention shown in FIG. 10 (a) is used, the reduction in contrast and display unevenness are smaller than in the case of the SAT method shown in FIG. 11 (a). b), FIG. 10 (b) and FIG. 11 (b)}.
【0067】(実施例5)本実施例は、上記バイアス電
圧が1フレーム内で均等に分散した状態のON表示の駆
動波形の場合である。図12および図13は本発明によ
る駆動方法を用いた場合であって、図12は走査電極数
Lが60本、図13は走査電極数Lが120本の場合で
ある。また、図14はSAT法による駆動方法を用いた
場合である。なお、図12(a)、図13(a)、図1
4(a)中に示すパターンA〜Hは、前述した図5のA
〜Hの各列の表示パターンの場合である。(Embodiment 5) The present embodiment relates to a drive waveform for ON display in a state where the bias voltages are evenly distributed within one frame. 12 and 13 show the case where the driving method according to the present invention is used. FIG. 12 shows the case where the number L of scanning electrodes is 60, and FIG. 13 shows the case where the number L of scanning electrodes is 120. FIG. 14 shows a case where the driving method based on the SAT method is used. 12 (a), FIG. 13 (a), FIG.
4A are patterns A to H shown in FIG.
This is the case of the display patterns of the columns H to H.
【0068】本実施例は、図12(a)〜図14(a)
の駆動波形に示すように、バイアス電圧が1フレームに
わたってほぼ均等に分散している。In this embodiment, FIGS. 12 (a) to 14 (a)
As shown in the driving waveforms of the above, the bias voltage is almost uniformly distributed over one frame.
【0069】この実施例において、図14(a)に示す
SAT法による場合は非常にコントラストは上がる傾向
にある。しかし、実際には表示データによって、上記実
施例3に示したバイアス状態から本実施例に示したよう
なバイアス状態まで変化するため、直交関数に起因する
表示パターンによる透過率のばらつきと、フレームレス
ポンス現象による透過率の変化の相乗効果で激しい表示
むらを生じる{図14(b)参照}。In this embodiment, in the case of the SAT method shown in FIG. However, since the bias state actually changes from the bias state shown in the third embodiment to the bias state shown in the present embodiment depending on the display data, the dispersion of the transmittance due to the display pattern due to the orthogonal function and the frame response Intense display unevenness occurs due to a synergistic effect of a change in transmittance due to the phenomenon (see FIG. 14B).
【0070】しかし、図12(a)、図13(a)に示
す本発明の駆動方式を用いた場合、実施例3に示したよ
うなバイアス電圧が集中するような場合においても1フ
レームにおいてバイアス電圧が分散するため、フレーム
レスポンス現象による透過率のばらつきを抑制できる
{図12(b)、図13(b)参照}。また、駆動原理
上、直交関数が成立するまでの期間が、SAT法に比べ
て短いため、関数の直交性に起因する表示パターンに依
存する表示むらを抑えることが可能である。However, when the driving method of the present invention shown in FIGS. 12 (a) and 13 (a) is used, even when the bias voltage is concentrated as shown in the third embodiment, the bias is applied to one frame. Since the voltage is dispersed, variation in transmittance due to the frame response phenomenon can be suppressed {see FIGS. 12 (b) and 13 (b)}. In addition, since the period until the orthogonal function is established is shorter than the SAT method on the driving principle, it is possible to suppress display unevenness depending on the display pattern due to the orthogonality of the function.
【0071】(実施例6)本実施例では、応答時間τが
100msec、行走査電極本数N=380本のSTN
液晶表示素子を、1ブロックに含まれる走査電極数L=
60本、同時選択の走査電極数K=7、フレーム周波数
F=60Hz、1/8バイアスで実施例5のバイアスの
分布状態で駆動した。(Embodiment 6) In this embodiment, a response time τ of 100 msec and the number of row scanning electrodes N = 380 STNs
The number of scanning electrodes L included in one block of the liquid crystal display element is L =
Driving was performed in the bias distribution state of Example 5 with 60 scanning electrodes, the number of simultaneously selected scanning electrodes K = 7, frame frequency F = 60 Hz, and 1/8 bias.
【0072】その結果、N=240本のときと同様に表
示パターンによる透過率のばらつきはほとんど見られな
かった。As a result, as in the case of N = 240 lines, almost no variation in transmittance due to the display pattern was observed.
【0073】(比較例)実施例6のSTN液晶表示素子
を同時選択の走査電極数K=7とし、SAT法により駆
動したところ、表示パターンによりON表示透過率で約
10%程度、OFF表示透過率にして約3%程度のばら
つきがあった。(Comparative Example) When the STN liquid crystal display element of Example 6 was driven by the SAT method with the number of simultaneously selected scanning electrodes K = 7, the ON display transmittance was about 10% and the OFF display transmittance was depending on the display pattern. The variation was about 3%.
【0074】(実施例7)以上では、2値表示の場合に
ついて述べてきたが、本実施例では、データ信号のパル
ス幅を変えて階調表示を行う場合について説明する。(Embodiment 7) The case of binary display has been described above. In this embodiment, a case of performing gradation display by changing the pulse width of a data signal will be described.
【0075】図15は本実施例により4階調表示を行う
場合における表示データの直交変換に用いる関数を示
し、図16はそのときの表示データの一例を示す。FIG. 15 shows a function used for orthogonal transformation of display data when four gradation display is performed according to this embodiment, and FIG. 16 shows an example of display data at that time.
【0076】本実施例においては、分割期間(T)の1
/4である一定期間(1H)のパルス幅を3分割し、4
階調レベルの表示データを図15(b)のように1、−
1の組合せで表し、一水平期間の1/3のタイミングで
図15(a)の直交関数と演算を行い、その結果をデー
タ側ドライバに送り、ドライバに入力されたデータを、
1/3走査期間毎にデータドライバに送り、一斉にデー
タ信号電圧を出力する。In this embodiment, one of the divided periods (T) is used.
The pulse width for a fixed period (1H) of / 4 is divided into three,
As shown in FIG. 15B, the display data of the gradation level is 1,-.
The combination with the orthogonal function shown in FIG. 15A is performed at the timing of 1/3 of one horizontal period, the result is sent to the data side driver, and the data input to the driver is
The data signal is sent to the data driver every 3 scanning period, and the data signal voltage is output all at once.
【0077】図16(a)に示すような階調レベルを表
示した場合の駆動波形の一例を図16(b)に示す。な
お、図16中のG1(t)はデータ信号電圧を示す。FIG. 16B shows an example of a driving waveform when a gray scale level as shown in FIG. 16A is displayed. G1 (t) in FIG. 16 indicates a data signal voltage.
【0078】この図より理解されるように、1フレーム
分のデータ処理および電圧印加が行われることにより、
入力された階調表示パターンに対応した良好な表示が液
晶表示パネル上に再現できる。As can be understood from this figure, by performing data processing and voltage application for one frame,
Good display corresponding to the inputted gradation display pattern can be reproduced on the liquid crystal display panel.
【0079】(実施例8)本実施例は、数フレームを1
つのグループと考え、ON表示を行うフレーム数とOF
F表示を行うフレーム数との比率を変えることにより、
ONとOFFの中間レベルを表示する場合である。(Eighth Embodiment) In this embodiment, several frames are
And the number of frames for ON display and OF
By changing the ratio to the number of frames for displaying F,
This is a case where an intermediate level between ON and OFF is displayed.
【0080】図17(a)および(b)は4階調表示に
おけるデータパターンの直交変換に用いる関数を示し、
図18(a)に示すような階調レベルを表示した場合の
駆動波形の一例を図18(b)に示す。なお、図18中
のG1(t)はデータ信号電圧を示す。FIGS. 17A and 17B show functions used for orthogonal transformation of a data pattern in 4-gradation display.
FIG. 18B shows an example of a driving waveform when a gradation level as shown in FIG. 18A is displayed. G1 (t) in FIG. 18 indicates a data signal voltage.
【0081】本実施例においては、3フレームを1つの
グループと考え、4階調レベルの表示データを図17
(b)のように1、−1の組合せで表し、3フレームで
ONとOFFとの比率を変えることにより、4階調の良
好な表示特性を実現できる。In this embodiment, three frames are considered as one group, and the display data of four gradation levels is shown in FIG.
By displaying the combination of 1 and -1 as shown in (b) and changing the ratio between ON and OFF in three frames, it is possible to realize good display characteristics of four gradations.
【0082】(実施例9)本実施例は、実施例7で説明
したパルス幅階調と、実施例8で説明したフレーム階調
とを組合わせて階調表示を行う場合である。(Embodiment 9) This embodiment is a case where gradation display is performed by combining the pulse width gradation described in Embodiment 7 and the frame gradation described in Embodiment 8.
【0083】一般に階調数の増加にともない、フレーム
階調は表示のちらつき、パルス幅階調は高周波数成分の
増大による表示むらが問題となるが、本実施例のように
パルス幅階調とフレーム階調を適宜組み合わせて多階調
表示を行うと、両方式の欠点を補完し合うことができる
ため、表示のちらつきとむらとを抑えた良好な階調表示
特性を実現できる。In general, with the increase in the number of gradations, the frame gradation causes display flickering, and the pulse width gradation causes display unevenness due to an increase in high frequency components. When the multi-gradation display is performed by appropriately combining the frame gradations, the drawbacks of both methods can be complemented, so that good gradation display characteristics can be realized in which flicker and unevenness of display are suppressed.
【0084】本実施例によりSTN液晶表示装置を駆動
する場合は、前述のAAM法やSAT法等で問題となる
直交条件に起因する表示むらを抑えることが可能である
ため、AAM法およびSAT法に比べ良好な階調表示特
性を実現できる。When driving the STN liquid crystal display device according to the present embodiment, it is possible to suppress display unevenness caused by the orthogonal condition which is a problem in the above-described AAM method and SAT method. Better gradation display characteristics can be realized.
【0085】(実施例10)本実施例は、液晶層の静電
容量を介して走査電極上に誘起されたスパイク状の歪み
電圧波形が走査信号電圧に重畳された結果生じる、表示
むらの低減方法について述べる。(Embodiment 10) This embodiment is intended to reduce display unevenness caused by superimposing a spike-like distortion voltage waveform induced on a scanning electrode via the capacitance of a liquid crystal layer on a scanning signal voltage. The method is described.
【0086】液晶表示装置は、等価回路的には、液晶層
を介した静電容量と走査電極やデータ電極の配線抵抗と
走査側ドライバやデータ側ドライバの出力抵抗とからな
るRC直列回路によって構成され、電圧の変化分だけを
通過させる微分回路と考えることができる。The liquid crystal display device is equivalently constituted by an RC series circuit comprising capacitance via a liquid crystal layer, wiring resistance of scanning electrodes and data electrodes, and output resistance of scanning drivers and data drivers. Thus, it can be considered as a differentiating circuit that passes only the voltage change.
【0087】このため、データ電極に印加するデータ信
号電圧が変化すると、図19に示すように、液晶層の静
電容量を介して微分されたスパイク状の歪み電圧波形
(Sp)が走査電極に誘起され、走査信号電圧(図示例
ではY1)に重畳される。そして、このような歪み電圧
波形(Sp)によって画素にかかる実効電圧値に差異が
生じ、表示むらとなる。When the data signal voltage applied to the data electrode changes, as shown in FIG. 19, a spike-shaped distortion voltage waveform (Sp) differentiated via the capacitance of the liquid crystal layer is applied to the scanning electrode. And is superimposed on the scanning signal voltage (Y1 in the illustrated example). Then, such a distorted voltage waveform (Sp) causes a difference in the effective voltage value applied to the pixel, resulting in display unevenness.
【0088】そこで、走査側ドライバが走査電極に印加
する走査信号電圧と、データ側ドライバが各データ電極
に印加するデータ信号電圧とのうちの少なくとも一方
を、図21に示すように、選択パルスの印加期間が開始
する都度、まず一旦単調増加させた後に単調減少させ
(凸状)、または、まず一旦単調減少させた後に単調増
加させて(凹状)、歪み電圧を抑制する。さらに、後述
する検出用電極によって歪み電圧のみを検出して、走査
信号電圧に歪み補正を行うことにより、表示むらをなく
することができる。Therefore, as shown in FIG. 21, at least one of the scanning signal voltage applied to the scanning electrode by the scanning driver and the data signal voltage applied to each data electrode by the data driver is changed to the selection pulse of the selection pulse as shown in FIG. Each time the application period starts, the distortion voltage is suppressed by first monotonically increasing and then monotonically decreasing (convex), or first monotonically decreasing and then monotonically increasing (concave). Furthermore, display distortion can be eliminated by detecting only a distortion voltage with a detection electrode described later and performing distortion correction on the scanning signal voltage.
【0089】図20は、本実施例の駆動回路を備えた液
晶表示装置の構成例を示す。液晶表示パネル1には、相
互に交差する複数の走査電極9および複数のデータ電極
8を備え、走査電極9に平行に歪み検出用電極10が設
けられている。上記複数の走査電極9には走査側ドライ
バ2が接続され、複数のデータ電極8にはデータ側ドラ
イバ3が、また、歪み検出用電極10には歪み補正回路
11が各々接続されている。FIG. 20 shows a configuration example of a liquid crystal display device provided with the drive circuit of this embodiment. The liquid crystal display panel 1 includes a plurality of scanning electrodes 9 and a plurality of data electrodes 8 that intersect each other, and a strain detection electrode 10 is provided in parallel with the scanning electrodes 9. The scanning driver 9 is connected to the plurality of scanning electrodes 9, the data driver 3 is connected to the plurality of data electrodes 8, and the distortion correction circuit 11 is connected to the distortion detecting electrode 10.
【0090】上記走査側ドライバ2およびデータ側ドラ
イバ3は表示コントロール回路12からの出力信号を入
力する。この表示コントロール回路12は、バッファメ
モリ、直交関数発生回路、EX−OR回路および各種の
タイミング信号発生器からなり、各ドライバ2、3等に
所定の信号を出力する。この表示コントロール回路12
からの出力を受ける正弦波発生回路13は、2種類の正
弦波信号に基づいた電圧を発生させる。The scanning driver 2 and the data driver 3 receive output signals from the display control circuit 12. The display control circuit 12 includes a buffer memory, an orthogonal function generation circuit, an EX-OR circuit, and various timing signal generators, and outputs a predetermined signal to each of the drivers 2, 3, and the like. This display control circuit 12
The sine wave generation circuit 13 receiving the output from the sine wave generates a voltage based on two kinds of sine wave signals.
【0091】上記正弦波発生回路13の出力側に設けら
れた歪み補正回路11は、コンデンサCと、抵抗R4、
R5と、増幅器6aとから構成されている。増幅器6a
の−端子には、コンデンサCと抵抗R5とが直列接続さ
れた回路を経た信号が入力されると共に、増幅器6aか
らの出力が抵抗R4を経た信号が入力される。更に、上
記コンデンサCには前記歪み検出用電極10にて検出さ
れた信号{前記スパイク状の歪み電圧波形(Sp)}が
入力される。一方、増幅器6aの+端子は正弦波発生回
路13の出力端子またはアースに接続されている。よっ
て、この歪み補正回路11は、上記2種類の電圧と、0
ボルトの電圧(接地電圧)と、歪み検出用電極10にて
検出された前記スパイク状の歪み電圧波形(Sp)とに
基づきその歪み電圧を受け消すための逆電位の信号を一
部に持つ信号を得、その出力信号を走査側ドライバ2に
出力する。The distortion correction circuit 11 provided on the output side of the sine wave generation circuit 13 includes a capacitor C, a resistor R4,
R5 and an amplifier 6a. Amplifier 6a
A signal passing through a circuit in which a capacitor C and a resistor R5 are connected in series and a signal passing the output of the amplifier 6a through a resistor R4 are input to the minus terminal. Further, the signal {spike-shaped distortion voltage waveform (Sp)} detected by the distortion detection electrode 10 is input to the capacitor C. On the other hand, the + terminal of the amplifier 6a is connected to the output terminal of the sine wave generation circuit 13 or the ground. Therefore, the distortion correction circuit 11 outputs the two types of voltages and 0
Based on the volt voltage (ground voltage) and the spike-shaped distortion voltage waveform (Sp) detected by the distortion detection electrode 10, a signal partially having a reverse potential signal for canceling the distortion voltage. And outputs the output signal to the scanning driver 2.
【0092】走査側ドライバ2は、歪み補正回路11か
らの信号と、表示コントロール回路12からの直交関数
データとに基づいて、各走査電極9に電圧波形を出力す
る。一方、データ側ドライバ3には、正弦波発生回路1
3で発生された2種類の電圧波形をさらに抵抗分割によ
って得られた多値の電圧がバッファ回路14を介して供
給され、表示コントロール回路12内で直交変換された
演算データに応じてデータ信号電圧を液晶表示パネル1
の各データ電極8に出力する。これにより、液晶表示パ
ネル1には、これら走査電圧とデータ電圧との差電圧が
印加され、1フレーム期間分のデータ変換処理およびデ
ータ電圧印加が終了することにより、表示パターンが液
晶表示パネル1上に再現される。The scanning driver 2 outputs a voltage waveform to each scanning electrode 9 based on the signal from the distortion correction circuit 11 and the orthogonal function data from the display control circuit 12. On the other hand, the data side driver 3 includes a sine wave generation circuit 1
The multi-valued voltage obtained by further dividing the two types of voltage waveforms generated in step 3 by resistance division is supplied via a buffer circuit 14, and the data signal voltage is changed in the display control circuit 12 in accordance with the operation data orthogonally transformed. LCD panel 1
Is output to each data electrode 8. As a result, the difference voltage between the scanning voltage and the data voltage is applied to the liquid crystal display panel 1, and the data conversion process and the data voltage application for one frame period are completed, so that the display pattern is displayed on the liquid crystal display panel 1. Will be reproduced.
【0093】図21は、かかる構成の液晶表示装置にお
ける走査信号電圧とデータ信号電圧との波形図である。
なお、図21では、走査電極本数Nを8本、ブロックの
大きさLを4、同時選択本数を2本とした場合を示して
いる。FIG. 21 is a waveform diagram of the scanning signal voltage and the data signal voltage in the liquid crystal display device having such a configuration.
FIG. 21 shows a case where the number N of scanning electrodes is 8, the size L of the block is 4, and the number of simultaneously selected lines is 2.
【0094】この図より理解されるように、各走査信号
電圧は、直交関数に従った電圧波形が選択パルスの印加
期間毎に凹凸状に変化するように波形変形が施されてい
る。また、検出用電極10に誘起された歪み電圧を打ち
消すように歪み補正回路11で歪み補正を行っているの
で、歪み電圧波形は現れない。As can be understood from this figure, the waveform of each scanning signal voltage is modified so that the voltage waveform according to the orthogonal function changes irregularly every application period of the selection pulse. Also, since the distortion correction circuit 11 performs distortion correction so as to cancel the distortion voltage induced in the detection electrode 10, no distortion voltage waveform appears.
【0095】上記のように、走査電極やデータ電極に印
加される走査信号電圧やデータ信号電圧の電圧波形が凹
凸状に緩やかに変化すると、方形波パルス状に急激に変
化した場合に比べ、画素の静電容量を介して対抗する電
極に生じる微分波形の歪み電圧の変化を極めて小さいも
のとすることができる。このように急峻な波形歪みを生
じることがなくなるので、歪み補正回路に比較的応答速
度の遅い回路素子を用いても、確実に歪み補正を行うこ
とができる。As described above, when the voltage waveform of the scanning signal voltage or the data signal voltage applied to the scanning electrode or the data electrode changes gradually in the form of irregularities, the pixel voltage becomes smaller than that in the case where the voltage changes sharply in the form of a square pulse. The change in the distortion voltage of the differential waveform generated at the electrode that opposes via the capacitance can be extremely small. Since such a sharp waveform distortion does not occur, distortion correction can be reliably performed even if a circuit element having a relatively slow response speed is used for the distortion correction circuit.
【0096】なお、本実施例10では正弦波を使用して
いるが、本発明において使用できる電圧波形の凹凸の形
状はこれに限られない。例えば、凸状の場合、選択パル
スの印加期間内において、まず電圧が一時的にも減少す
ることなく時間の経過に伴い単調増加して最大値に達
し、その後一時的にも増加することなく時間の経過に伴
い単調減少するように変化するものであれば、どのよう
な形状であってもよく、正弦波の半サイクルの形状や半
円状、半多角形状または三角形状等が考えられる。ま
た、この形状は、選択パルスの印加期間を2分する時点
を中心に対称形であることが好ましいが、これに限定さ
れることもない。Although the sine wave is used in the tenth embodiment, the shape of the unevenness of the voltage waveform that can be used in the present invention is not limited to this. For example, in the case of a convex shape, during the application period of the selection pulse, the voltage first monotonically increases with the passage of time without temporarily decreasing and reaches a maximum value, and thereafter the time without temporarily increasing. The shape may be any shape as long as it changes so as to monotonously decrease with the passage of time, such as a half cycle of a sine wave, a semicircle, a semipolygon, or a triangle. Further, this shape is preferably symmetrical with respect to a point in time at which the application period of the selection pulse is divided into two, but is not limited to this.
【0097】なお、上述した説明では一対の基板の間に
表示媒体として液晶が挟まれた液晶表示パネルを例に挙
げて説明しているが、本発明はこれに限らず、表示媒体
として他のものを使用した表示パネル一般に適用でき
る。In the above description, a liquid crystal display panel in which liquid crystal is interposed as a display medium between a pair of substrates has been described as an example. However, the present invention is not limited to this. It can be applied to display panels in general.
【0098】[0098]
【発明の効果】以上説明してきたように、本発明によれ
ば高速応答性を有するSTN液晶表示素子において、通
常のフレーム周波数(約60HZ)で画像表示を行った
場合でも前記フレームレスポンス現象を抑制することが
でき、かつAAM法、SAT法等で生じる表示むらを抑
えた、均一かつ高コントラストな表示特性が実現可能と
なる。As described above, according to the present invention, in an STN liquid crystal display device having a high-speed response, the frame response phenomenon is suppressed even when an image is displayed at a normal frame frequency (about 60 Hz). It is possible to realize uniform and high-contrast display characteristics in which display unevenness caused by the AAM method, the SAT method, or the like is suppressed.
【0099】また、本発明による駆動方法は、演算対象
が数走査電極分であるため、バッファメモリ(SAT法
およびAAM法と比較して、1/2以下)、演算回路が
小さくて済み、製造コスト、消費電力の点で有利である
という効果が得られた。Also, the driving method according to the present invention requires only a small number of scan electrodes, and therefore requires only a small buffer memory (1/2 or less compared to the SAT method and the AAM method) and a small arithmetic circuit. The effect of being advantageous in cost and power consumption was obtained.
【0100】また、IHAT法およびAAM法の実現に
は高価なアナログドライバを必要とするが、本発明の駆
動方法による場合は、同時選択の走査電極の本数が数本
で済むため安価なマルチレベルのドライバで実現できる
という効果がある。Although an expensive analog driver is required to realize the IHAT method and the AAM method, the driving method according to the present invention requires only a few scan electrodes to be simultaneously selected, so that an inexpensive multilevel There is an effect that it can be realized by the driver of (1).
【図1】本発明に用いる直交関数を示す図。FIG. 1 is a diagram showing an orthogonal function used in the present invention.
【図2】本発明の一実施例の駆動回路の構成および比例
定数設定回路を示す図。FIG. 2 is a diagram showing a configuration of a drive circuit and a proportional constant setting circuit according to an embodiment of the present invention.
【図3】本発明の同時選択の走査電極数kとコントラス
トとの関係を示す図。FIG. 3 is a diagram showing the relationship between the number k of simultaneously selected scanning electrodes and contrast according to the present invention.
【図4】本発明の1ブロックに含まれる走査電極数L毎
における比例定数Aとコントラストとの関係を示す図。FIG. 4 is a diagram showing a relationship between a proportionality constant A and a contrast for each scanning electrode number L included in one block of the present invention.
【図5】実施例3〜5の光学測定に用いた表示パターン
を示す図。FIG. 5 is a diagram showing display patterns used for optical measurements of Examples 3 to 5.
【図6】(a)は本発明のブロックの大きさLを60本
とした場合において、バイアス電圧が集中した状態のO
N表示の駆動波形を示す図、(b)は本発明のブロック
の大きさLを60本とした場合において、(a)のバイ
アス状態における透過率特性を示す図である。FIG. 6 (a) shows a state where bias voltages are concentrated when the size L of a block according to the present invention is set to 60;
FIG. 7B is a diagram illustrating a driving waveform of N display, and FIG. 7B is a diagram illustrating transmittance characteristics in the bias state of FIG.
【図7】(a)は本発明のブロックの大きさLを120
本とした場合において、バイアス電圧が集中した状態の
ON表示の駆動波形を示す図、(b)は本発明のブロッ
クの大きさLを120本とした場合において、(a)の
バイアス状態における透過率特性を示す図である。FIG. 7 (a) shows a block size L of the present invention set to 120.
FIG. 7B is a diagram showing a drive waveform of ON display in a state where bias voltages are concentrated in a case where the bias voltage is concentrated, and FIG. 7B shows a transmission waveform in the bias state of FIG. It is a figure which shows a rate characteristic.
【図8】(a)はSAT法の場合において、バイアス電
圧が集中した状態のON表示の駆動波形を示す図、
(b)はSAT法の場合において、(a)のバイアス状
態における透過率特性を示す図である。FIG. 8A is a diagram illustrating a drive waveform of ON display in a state where bias voltages are concentrated in the case of the SAT method;
(B) is a diagram showing the transmittance characteristics in the bias state of (a) in the case of the SAT method.
【図9】(a)は本発明のブロックの大きさLを60本
とした場合において、バイアス電圧が分散した状態のO
N表示の駆動波形を示す図、(b)は本発明のブロック
の大きさLを60本とした場合において、(a)のバイ
アス状態における透過率特性を示す図である。FIG. 9A shows O in a state where the bias voltage is dispersed when the size L of the block of the present invention is set to 60;
FIG. 7B is a diagram illustrating a driving waveform of N display, and FIG. 7B is a diagram illustrating transmittance characteristics in the bias state of FIG.
【図10】(a)は本発明のブロックの大きさLを12
0本とした場合において、バイアス電圧が分散した状態
のON表示の駆動波形を示す図、(b)は本発明のブロ
ックの大きさLを120本とした場合において、(a)
のバイアス状態における透過率特性を示す図である。FIG. 10A shows a case where the size L of the block according to the present invention is 12;
FIG. 4B is a diagram showing a drive waveform of ON display in a state where bias voltages are dispersed when zero blocks are used.
FIG. 4 is a diagram showing transmittance characteristics in a bias state of FIG.
【図11】(a)はSAT法の場合において、バイアス
電圧が分散した状態のON表示の駆動波形を示す図、
(b)はSAT法の場合において、(a)のバイアス状
態における透過率特性を示す図である。FIG. 11A is a diagram showing a drive waveform of ON display in a state where bias voltages are dispersed in the case of the SAT method;
(B) is a diagram showing the transmittance characteristics in the bias state of (a) in the case of the SAT method.
【図12】(a)は本発明のブロックの大きさLを60
本とした場合において、バイアス電圧が1フレーム内で
均等に分散した状態のON表示の駆動波形を示す図、
(b)は本発明のブロックの大きさLを60本とした場
合において、(a)のバイアス状態における透過率特性
を示す図である。FIG. 12A shows a case where the size L of the block according to the present invention is 60;
FIG. 7 is a diagram showing ON display drive waveforms in a state where bias voltages are evenly distributed within one frame in the case of the present embodiment.
(B) is a diagram showing transmittance characteristics in the bias state of (a) when the size L of the block of the present invention is set to 60.
【図13】(a)は本発明のブロックの大きさLを12
0本とした場合において、バイアス電圧が1フレーム内
で均等に分散した状態のON表示の駆動波形を示す図、
(b)は本発明のブロックの大きさLを120本とした
場合において、(a)のバイアス状態における透過率特
性を示す図である。FIG. 13A shows a case where the block size L of the present invention is 12;
FIG. 9 is a diagram showing ON display drive waveforms in a state where bias voltages are evenly distributed within one frame when 0 lines are used;
(B) is a diagram showing transmittance characteristics in the bias state of (a) when the size L of the block of the present invention is 120.
【図14】(a)はSAT法の場合において、バイアス
電圧が1フレーム内で均等に分散した状態のON表示の
駆動波形を示す図、(b)はSAT法の場合において、
(a)のバイアス状態における透過率特性を示す図であ
る。14A is a diagram showing a driving waveform of ON display in a state where bias voltages are uniformly distributed within one frame in the case of the SAT method, and FIG. 14B is a diagram showing a driving waveform of the SAT method in the case of the SAT method;
FIG. 3A is a diagram illustrating transmittance characteristics in a bias state of FIG.
【図15】(a)は本発明におけるパルス幅を変調する
階調表示において用いる直交関数を示す図、(b)は本
発明におけるパルス幅を変調する階調表示において用い
る4階調の表示データを示す図である。15A is a diagram showing an orthogonal function used in gradation display for modulating a pulse width in the present invention, and FIG. 15B is a diagram showing display data of four gradations used in gradation display for modulating a pulse width in the present invention; FIG.
【図16】本発明におけるパルス幅階調表示の駆動波形
を示す図である。FIG. 16 is a diagram showing a driving waveform of pulse width gradation display in the present invention.
【図17】(a)は本発明におけるフレーム変調による
階調表示において用いる直交関数を示す図、(b)は本
発明におけるフレーム変調による階調表示において用い
る4階調の表示データを示す図である。17A is a diagram showing an orthogonal function used in gradation display by frame modulation according to the present invention, and FIG. 17B is a diagram showing display data of four gradations used in gradation display by frame modulation in the present invention. is there.
【図18】本発明におけるフレーム変調による階調表示
の駆動波形を示す図である。FIG. 18 is a diagram showing a driving waveform of gradation display by frame modulation in the present invention.
【図19】駆動電圧波形が方形状のパルスの場合に、走
査電極上に誘導されるスパイク状の歪み電圧等を示す図
である。FIG. 19 is a diagram showing a spike-like distortion voltage or the like induced on a scanning electrode when a driving voltage waveform is a rectangular pulse.
【図20】本発明の第10実施例による液晶表示装置の
構成を説明するためのブロック図である。FIG. 20 is a block diagram illustrating a configuration of a liquid crystal display according to a tenth embodiment of the present invention.
【図21】本発明の第10実施例による液晶表示装置を
説明する図であって、走査信号電圧とデータ信号電圧の
波形を示す図である。FIG. 21 is a diagram illustrating a liquid crystal display according to a tenth embodiment of the present invention, and is a diagram illustrating waveforms of a scanning signal voltage and a data signal voltage.
【図22】AAM法に用いる直交関数例を示す図。FIG. 22 is a diagram showing an example of an orthogonal function used in the AAM method.
【図23】SAT法に用いる直交関数例を示す図。FIG. 23 is a diagram showing an example of an orthogonal function used in the SAT method.
【図24】IHAT法に用いる直交関数例を示す図。FIG. 24 is a diagram showing an example of an orthogonal function used in the IHAT method.
【図25】図26、27の光学測定に用いた表示パター
ンを示す図。FIG. 25 is a diagram showing a display pattern used for the optical measurement in FIGS. 26 and 27.
【図26】(a)は応答時間τが100msecの液晶
表示パネルにおいて、IHAT法により同時選択の本数
Lを100本として駆動した場合の透過率特性を示す
図、(b)は応答時間τが100msecの液晶表示パ
ネルにおいて、IHAT法により同時選択の本数Lを5
0本として駆動した場合の透過率特性を示す図である。26A is a diagram showing transmittance characteristics when a liquid crystal display panel having a response time τ of 100 msec is driven by the IHAT method with 100 simultaneously selected lines L, and FIG. In a 100 msec liquid crystal display panel, the number L of simultaneously selected lines is 5 by the IHAT method.
FIG. 9 is a diagram illustrating transmittance characteristics when the driving is performed with zero lines.
【図27】(a)は応答時間τが140msecの液晶
表示パネルにおいて、IHAT法により同時選択の本数
Lを100本として駆動した場合の透過率特性を示す
図、(b)は応答時間τが140msecの液晶表示パ
ネルにおいて、IHAT法により同時選択の本数Lを5
0本として駆動した場合の透過率特性を示す図である。27A is a diagram showing transmittance characteristics when a liquid crystal display panel having a response time τ of 140 msec is driven by the IHAT method with the number of simultaneously selected lines L being 100, and FIG. In a 140 msec liquid crystal display panel, the number of simultaneously selected lines L is 5 by the IHAT method.
FIG. 9 is a diagram illustrating transmittance characteristics when the driving is performed with zero lines.
【図28】本発明に用いることが可能な他の駆動例を説
明するための図である。FIG. 28 is a diagram for explaining another driving example that can be used in the present invention.
【図29】図28に示す駆動例において1フレーム期間
を分割した期間に加える選択パルス列を生成するのに用
いた、8次のWALSH関数を示す。FIG. 29 illustrates an eighth-order WALSH function used to generate a selection pulse train to be added to a period obtained by dividing one frame period in the driving example illustrated in FIG. 28;
1 液晶表示パネル 2 走査側ドライバ 3 データ側ドライバ 4 直交関数発生回路 5 バッファメモリ 6 EX−OR回路 7 加算回路 8 データ電極 9 走査電極 10 歪み検出用電極 11 歪み補正回路 12 表示コントロール回路 13 正弦波発生回路 14 バッファ回路 15 比例定数設定回路 Reference Signs List 1 liquid crystal display panel 2 scanning side driver 3 data side driver 4 orthogonal function generation circuit 5 buffer memory 6 EX-OR circuit 7 addition circuit 8 data electrode 9 scanning electrode 10 distortion detection electrode 11 distortion correction circuit 12 display control circuit 13 sine wave Generation circuit 14 Buffer circuit 15 Proportional constant setting circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 邦彦 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平6−67628(JP,A) 特開 平6−138853(JP,A) 特開 平7−287552(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/133 545 ──────────────────────────────────────────────────続 き Continuation of front page (72) Kunihiko Yamamoto 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-6-67628 (JP, A) JP-A-6-676 138853 (JP, A) JP-A-7-287552 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G02F 1/133 545
Claims (8)
が各々複数配線され、該走査電極と該データ電極との各
々の交差部で画素が構成された単純マトリクス型表示装
置の駆動方法において、 該複数の走査電極をそれより少ない数の走査電極よりな
る複数のブロックに分割し、各ブロック内を更にそれよ
り少ない数の複数の走査電極よりなるグループに分け、 各ブロックの走査電極には、1画面を表示する期間であ
る1フレーム期間を分割した分割期間中に、直交関数に
従った選択パルス列を順次グループ毎に与え、かつ、分
割期間内において所定の時間毎に印加し、他の期間には
一定レベルとなる電圧を印加すると共に、該データ電極
には該直交関数と表示データとの積和に対応した電圧を
印加することを、1フレーム期間においてタイミングを
ずらして総てのブロックに対して行う表示装置の駆動方
法。1. A driving method of a simple matrix display device, wherein a plurality of mutually intersecting scan electrodes and data electrodes are respectively wired, and pixels are formed at respective intersections of the scan electrodes and the data electrodes. The plurality of scan electrodes are divided into a plurality of blocks of a smaller number of scan electrodes, and each block is further divided into groups of a smaller number of a plurality of scan electrodes. During a divided period obtained by dividing one frame period, which is a period for displaying one screen, a selection pulse train according to an orthogonal function is sequentially applied to each group, and is applied at predetermined time intervals within the divided period. It is necessary to apply a voltage corresponding to the sum of the orthogonal function and the display data to the data electrode at the same time as applying a voltage at a constant level to the data electrode during one frame period. The driving method of a display device that performs for all blocks by shifting the grayed.
M本であって、該走査電極のi(1〜N)行目のものに
印加される電圧波形がFi(t)で与えられ、該データ
電極のj(1〜M)列目のものに印加される電圧波形が 【数1】 で与えられるとき、該比例定数Aが1/√(N)<A≦
{1/√(N)}・4の範囲に選ばれる請求項1に記載
の表示装置の駆動方法。2. The method according to claim 1, wherein the number of the scanning electrodes is N and the number of the data electrodes is M, and a voltage waveform applied to the i-th to (n) th rows of the scanning electrodes is given by Fi (t). , The voltage waveform applied to the j-th (1-M) th column of the data electrode is Where the proportionality constant A is 1 / √ (N) <A ≦
The method for driving a display device according to claim 1, wherein the method is selected from a range of {1 / {(N)} · 4 ”.
ータ電極に加えるONデータとOFFデータとの比率を
変えるフレーム変調により階調表示を行う請求項1また
は2に記載の表示装置の駆動方法。3. The driving method of a display device according to claim 1, wherein gradation display is performed by frame modulation that changes a ratio between ON data and OFF data applied to the data electrode in a plurality of frames in accordance with the display data.
ス幅を変調するパルス変調により階調表示を行う請求項
1または2に記載の表示装置の駆動方法。4. The method for driving a display device according to claim 1, wherein gradation display is performed by pulse modulation for modulating a pulse width of a data signal according to display data.
記載のパルス変調との組み合わせにより階調表示を行う
請求項1または2に記載の表示装置の駆動方法。5. The frame modulation according to claim 3 and claim 4.
The driving method of a display device according to claim 1, wherein gradation display is performed by a combination with the pulse modulation.
および前記データ電極に印加するデータ信号電圧の少な
くとも一方を、選択パルスの印加期間が開始する都度、
単調増加させた後に単調減少させ、又は、単調減少させ
た後に単調増加させて、それぞれの所定の実効値の電圧
波形とする請求項1乃至5のいずれかに記載の表示装置
の駆動方法。6. A scanning signal voltage applied to the scanning electrode,
And at least one of the data signal voltages applied to the data electrodes, each time the application period of the selection pulse starts,
The method according to any one of claims 1 to 5, wherein the voltage waveform is monotonically increased and then monotonically decreased, or monotonically decreased and then monotonically increased to obtain voltage waveforms having respective predetermined effective values.
すると共に、各走査電極に印加する走査信号電圧を、本
来の走査信号電圧と該検出用電極の電位との差の電圧波
形とする請求項1乃至6のいずれかに記載の表示装置の
駆動方法。7. A detection electrode is arranged in parallel with the scanning electrode, and a scanning signal voltage applied to each scanning electrode is set to a voltage waveform of a difference between an original scanning signal voltage and a potential of the detection electrode. The method for driving a display device according to claim 1.
が各々複数配線され、該走査電極と該データ電極との各
々の交差部で画素が構成された単純マトリクス型表示パ
ネルと、 該複数の走査電極をそれより少ない数の走査電極よりな
る複数のブロックに分割し、各ブロック内を更にそれよ
り少ない数の複数の走査電極よりなるグループに分け、
各ブロックの走査電極には、1画面を表示する期間であ
る1フレーム期間を分割した分割期間中に、直交関数に
従った選択パルス列を順次グループ毎に与え、かつ、分
割期間内において所定の時間毎に印加し、他の期間には
一定レベルとなる電圧を印加すると共に、該データ電極
には該直交関数と表示データとの積和に対応した電圧を
印加することを、1フレーム期間においてタイミングを
ずらして総てのブロックに対して行う駆動手段とを具備
する表示装置。8. A simple matrix type display panel in which a plurality of mutually intersecting scan electrodes and data electrodes are respectively wired, and pixels are formed at respective intersections of the scan electrodes and the data electrodes; The scan electrodes are divided into a plurality of blocks of a smaller number of scan electrodes, and each block is further divided into groups of a smaller number of a plurality of scan electrodes,
During a divided period obtained by dividing one frame period, which is a period for displaying one screen, a scanning pulse of each block is sequentially supplied with a selection pulse train in accordance with an orthogonal function for each group, and a predetermined time is set within the divided period. In each frame, a voltage corresponding to the sum of the orthogonal function and the display data is applied to the data electrodes while applying a voltage that is a constant level during the other periods. And a driving unit for shifting all the blocks.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29184894A JP2892951B2 (en) | 1994-11-25 | 1994-11-25 | Display device and driving method thereof |
US08/425,469 US5805130A (en) | 1994-04-27 | 1995-04-20 | Liquid crystal display device and method for driving the same |
CN95106517A CN1092802C (en) | 1994-04-27 | 1995-04-27 | Liquid crystal display device and method for driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29184894A JP2892951B2 (en) | 1994-11-25 | 1994-11-25 | Display device and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08146382A JPH08146382A (en) | 1996-06-07 |
JP2892951B2 true JP2892951B2 (en) | 1999-05-17 |
Family
ID=17774206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29184894A Expired - Fee Related JP2892951B2 (en) | 1994-04-27 | 1994-11-25 | Display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2892951B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10111670A (en) * | 1996-10-04 | 1998-04-28 | Sharp Corp | Liquid crystal display device and its driving method |
JP3411494B2 (en) | 1997-02-26 | 2003-06-03 | シャープ株式会社 | Driving voltage generation circuit for matrix type display device |
EP1396838A4 (en) | 2001-06-13 | 2008-04-30 | Kawasaki Microelectronics Inc | Simple matrix liquid crystal drive method and apparatus |
-
1994
- 1994-11-25 JP JP29184894A patent/JP2892951B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08146382A (en) | 1996-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0613116B1 (en) | Method of driving a liquid crystal display device | |
JPH0968689A (en) | Driving method of liquid crystal display device | |
US5805130A (en) | Liquid crystal display device and method for driving the same | |
US6144373A (en) | Picture display device and method of driving picture display device | |
JP2892951B2 (en) | Display device and driving method thereof | |
US5870070A (en) | Liquid crystal display device and method for driving display device | |
JPH04122982A (en) | Driving method for electrooptic device | |
JPH1124637A (en) | Drive method for simple matrix liquid crystal display | |
US20010011986A1 (en) | Method of driving antiferroelectric liquid crystal display | |
JP3791997B2 (en) | Driving method of liquid crystal display device | |
JP3499134B2 (en) | Display device and display device driving method | |
JP3233562B2 (en) | Driving method of liquid crystal panel | |
JP3033097B2 (en) | Driving method of liquid crystal display device and liquid crystal display device | |
JP2941580B2 (en) | Display panel driving device | |
JP3627354B2 (en) | Driving method of liquid crystal display device | |
JP2901438B2 (en) | Driving method of liquid crystal display device | |
JP3769337B2 (en) | Image display device | |
JPH0527720A (en) | Display device | |
JP3082765B2 (en) | Driving method of liquid crystal panel | |
KR100343381B1 (en) | Liquid crystal display | |
JP3415965B2 (en) | Driving method of image display device | |
JP3513016B2 (en) | Driving method and driving circuit for liquid crystal display device | |
KR100300394B1 (en) | Method for driving liquid crystal display | |
JP3632569B2 (en) | Method for driving liquid crystal device and display device | |
JPH04102892A (en) | Drive control method of liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120226 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120226 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |