JP2890075B2 - Fail-safe semiconductor device - Google Patents
Fail-safe semiconductor deviceInfo
- Publication number
- JP2890075B2 JP2890075B2 JP19916791A JP19916791A JP2890075B2 JP 2890075 B2 JP2890075 B2 JP 2890075B2 JP 19916791 A JP19916791 A JP 19916791A JP 19916791 A JP19916791 A JP 19916791A JP 2890075 B2 JP2890075 B2 JP 2890075B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- heat
- fail
- safe
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、安全が確認されない時
に出力を発生しないフェールセーフな処理を行うフェー
ルセーフ半導体素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fail-safe semiconductor device which performs a fail-safe process that does not generate an output when safety is not confirmed.
【0002】[0002]
【従来の技術】従来、安全を確保する為にはフェールセ
ーフな処理が要求される。特に鉄道等においてはこのよ
うなフェールセーフ性が要求される。このようにフェー
ルセーフ性が要求される分野における出力装置では、例
えばアクチュエータの電源等のように、アクチュエータ
が誤動作しても安全は確保されているという出力許可信
号があってはじめて信号が出力されるように構成するこ
とが必要である。2. Description of the Related Art Conventionally, fail-safe processing is required to ensure safety. Particularly in railways and the like, such fail-safe properties are required. As described above, in an output device in a field where the fail-safe property is required, a signal is output only when there is an output permission signal indicating that safety is ensured even if the actuator malfunctions, such as a power supply for the actuator. It is necessary to be configured as follows.
【0003】[0003]
【発明が解決しようとする課題】ところで、従来の半導
体素子、例えばトランジスタ、SSR(ソリッドステー
トリレー)、サイリスタ等のディスクリート素子、及び
これらを集積化したハイブリッドIC、及びその他の集
積回路等では、万が一、短絡故障が発生した時に、出力
許可信号がないにもかかわらず出力を生じる可能性があ
る為、このような半導体素子をフェールセーフな出力装
置に使用する場合には、出力許可信号と出力結果を照合
してチェックするようにしている。さらにこのチェック
機能を有する照合回路においても、フェールセーフ性を
備える為に例えば1つのANDゲートを構成するのに数
多くの半導体素子を必要とし、回路構成が複雑となる。
また万が一、出力用半導体素子が短絡故障を起こした場
合、最終的にはその出力用半導体素子の供給電源をフェ
ールセーフ特性を有する機械式のリレーによって切り離
し、通電を遮断してフェールセーフ性を保証するように
しているが、このような機械式のリレーは、制作が容易
ではなく大量生産をするのが難しい為、高価であり、小
型化出来ないおそれがあった。Incidentally, conventional semiconductor elements such as transistors, discrete elements such as SSRs (solid state relays) and thyristors, hybrid ICs in which these are integrated, and other integrated circuits should be used. When a short-circuit fault occurs, an output may occur even though there is no output permission signal. Therefore, when such a semiconductor device is used in a fail-safe output device, an output permission signal and an output result are required. Is checked against. Furthermore, in the matching circuit having this check function, for example, a large number of semiconductor elements are required to constitute one AND gate in order to provide the fail-safe property, and the circuit configuration becomes complicated.
In the unlikely event that a short-circuit fault occurs in the output semiconductor element, the power supply to the output semiconductor element is eventually disconnected by a mechanical relay with fail-safe characteristics, and the energization is cut off to ensure fail-safe performance However, since such a mechanical relay is difficult to manufacture and difficult to mass-produce, it is expensive and may not be able to be miniaturized.
【0004】本発明ではこのような従来の課題に鑑みて
なされたもので、機械式のリレーを用いずに、簡便かつ
小型化を可能にするフェールセーフ回路を構成出来るフ
ェールセーフ半導体素子を提供することを目的とする。The present invention has been made in view of such conventional problems, and provides a fail-safe semiconductor device capable of forming a fail-safe circuit that can be simply and miniaturized without using a mechanical relay. The purpose is to:
【0005】[0005]
【課題を解決するための手段】このため本発明は、半導
体素子のヒートシンクに密着し、安全が確認された時に
のみ入力される出力許可信号で電気エネルギが印加され
て吸熱する吸熱手段と、前記半導体素子の通電線であっ
て、半導体素子の通常の動作温度より低く吸熱手段の吸
熱動作時の温度よりも高い所定温度で断線する断線手段
と、を備えるようにした。SUMMARY OF THE INVENTION Accordingly, the present invention provides a heat absorbing means which is in close contact with a heat sink of a semiconductor element and which absorbs heat by applying electric energy with an output permission signal which is input only when safety is confirmed; And a disconnection means for disconnecting at a predetermined temperature, which is a current-carrying wire of the semiconductor element, which is lower than a normal operating temperature of the semiconductor element and higher than a temperature of the heat absorbing means during the heat absorbing operation.
【0006】[0006]
【作用】上記の構成によれば、安全が確認された時、出
力許可信号が入力されて吸熱手段に電気エネルギが印加
され、吸熱手段によりヒートシンクを介して半導体素子
が吸熱され、半導体素子は、通常の動作温度、即ち吸熱
されていない時に通電された場合の発熱温度未満となり
正常に動作する。出力許可信号が入力されなかった時、
吸熱手段に電気エネルギが印加されなくなり、吸熱手段
の吸熱動作が停止し、半導体素子の温度は、半導体素子
に通電された場合の通常の動作温度となる。この為、断
線手段である半導体素子の通電線が断線し、半導体素子
への通電が遮断される。これにより出力許可信号がある
時のみ半導体素子から出力発生させることが出来るよう
になる。According to the above arrangement, when safety is confirmed, an output permission signal is input, electric energy is applied to the heat absorbing means, and the heat absorbing means absorbs heat from the semiconductor element through the heat sink. The temperature is lower than the normal operating temperature, that is, the heat generating temperature when power is supplied when heat is not absorbed, and the device operates normally. When the output permission signal is not input,
Electric energy is no longer applied to the heat absorbing means, the heat absorbing operation of the heat absorbing means stops, and the temperature of the semiconductor element becomes the normal operating temperature when the semiconductor element is energized. For this reason, the energizing line of the semiconductor element which is the disconnection means is disconnected, and the energization to the semiconductor element is cut off. As a result, an output can be generated from the semiconductor element only when there is an output permission signal.
【0007】[0007]
【実施例】以下、本発明の一実施例を図1〜5に基づい
て説明する。本実施例のフェールセーフ半導体素子であ
るトランジスタ10を示す図1において、トランジスタ10
のチップ1は例えば銅等のヒートシンク2上に接合さ
れ、断線手段であり通電線である温度ヒューズ3で、例
えば銅等のリード4までボンディングされている。この
温度ヒューズ3は後述するようにトランジスタ10の通常
の動作温度未満で溶断するように設定されている。吸熱
手段であるペルチエ素子5は異種金属あるいは半導体が
接合され、通電されて接合面で吸熱あるいは発熱する素
子であり、図1ではp型半導体5a、n型半導体5b
は、導体を接合面5cとして接合している。p型半導体
5a、n型半導体5bは、接合面5cの反対端で、其々
電極となる導体5d、5eが形成され、ワイヤ6が両導
体5d、5eに其々配線されている。またペルチエ素子
5は接合面5c側で絶縁体7aを介してトランジスタ10
に密着し、導体5d 5eは絶縁体7bを介して放熱器
8に密着している。そして安全であると判断された時、
入力される出力許可信号「1」に基づいて接合面5cで
トランジスタ10の熱が吸熱されるように、ワイヤ6を介
してn型半導体5bを正極側にしてペルチエ素子5に電
気エネルギーを印加する。樹脂9はチップ1、ヒートシ
ンク2、温度ヒューズ3、リード4のボンディング部、
ペルチエ素子5をモールドし、放熱器8を樹脂9のモー
ルド外にしてペルチエ素子5で吸熱された熱を放熱器8
で放熱させる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. FIG. 1 shows a transistor 10 which is a fail-safe semiconductor device of the present embodiment.
The chip 1 is bonded on a heat sink 2 made of, for example, copper, and is bonded to a lead 4 made of, for example, copper by a thermal fuse 3 which is a disconnection means and a current supply line. The thermal fuse 3 is set so as to be blown below a normal operating temperature of the transistor 10 as described later. The Peltier element 5, which is a heat absorbing means, is an element in which dissimilar metals or semiconductors are joined and is energized to absorb or generate heat at the joining surface. In FIG. 1, the p-type semiconductor 5a and the n-type semiconductor 5b are used.
Are joined with the conductor as the joining surface 5c. In the p-type semiconductor 5a and the n-type semiconductor 5b, conductors 5d and 5e serving as electrodes are formed at opposite ends of the joint surface 5c, and wires 6 are respectively wired to the conductors 5d and 5e. The Peltier element 5 is connected to the transistor 10 via the insulator 7a on the side of the junction 5c.
The conductors 5d and 5e are in close contact with the radiator 8 via the insulator 7b. And when it ’s safe,
Electric energy is applied to the Peltier element 5 via the wire 6 with the n-type semiconductor 5b being on the positive side so that the heat of the transistor 10 is absorbed at the junction surface 5c based on the input output permission signal "1". . The resin 9 is a bonding portion of the chip 1, the heat sink 2, the thermal fuse 3, and the lead 4,
The Peltier element 5 is molded, and the radiator 8 is out of the resin 9 mold.
To dissipate heat.
【0008】次にこのフェールセーフなトランジスタ10
を用いて構成された図2のフェールセーフ回路について
説明する。図2において、アクチュエータ11は破線で示
す領域Aの範囲内で動作する。センサ12はこの領域Aに
おいて例えば人等の存在の有無を検知し、人が存在して
いない時は安全と判断して出力許可信号「1」を出力す
る。前述のフェールセーフなトランジスタ10を用いたA
ND回路13はセンサ12の信号とコントローラ14から出力
された出力信号と、を入力し、両信号の論理積を出力す
るものであり、センサ12からの信号が出力許可信号
「1」である時は、コントラーラ14の出力信号をそのま
ま出力し、出力許可信号「1」が出力されていない時
は、出力信号のアクチュエータ11への出力を遮断する。
アクチュエータ11は、センサ12から出力許可信号「1」
が出力されている時、AND回路13から出力されたコン
トローラ14の出力信号に基づいて動作する。Next, the fail-safe transistor 10
2 will be described with reference to FIG. In FIG. 2, the actuator 11 operates within a range A indicated by a broken line. The sensor 12 detects the presence or absence of, for example, a person or the like in the area A, and when there is no person, judges that the person is safe and outputs an output permission signal “1”. A using the aforementioned fail-safe transistor 10
The ND circuit 13 inputs the signal of the sensor 12 and the output signal output from the controller 14 and outputs the logical product of both signals. When the signal from the sensor 12 is the output permission signal “1”, Outputs the output signal of the controller 14 as it is, and shuts off the output signal to the actuator 11 when the output permission signal “1” is not output.
The actuator 11 outputs the output permission signal “1” from the sensor 12.
Is operated based on the output signal of the controller 14 output from the AND circuit 13.
【0009】次に動作を説明する。センサ12により領域
Aに人が存在していない時、出力許可信号「1」がペル
チエ素子5に入力される。出力許可信号「1」が入力さ
れた時、ペルチエ素子5には、ヒートシンク2に密着し
ている接合面5cでトランジスタ10を吸熱するように、
ワイヤ6を介して通電される。そしてペルチエ素子5の
熱は放熱器8または外気等を介して放熱されている。図
3のように、温度ヒューズ3の溶断温度t0 の設定は、
温度t1 を吸熱時のトランジスタ10の温度、温度t2 を
ペルチエ素子5が吸熱しない時にトランジスタ10に通電
された場合の発熱温度である通常の動作温度として、t
1 <t0 <t2 とする。コントローラ14から出力信号が
出力されるとトランジスタ10は発熱するが、ペルチエ素
子5の吸熱反応によってトランジスタ10のチップ1の温
度は温度ヒューズ3の溶断する温度t0 未満に維持され
るので、トランジスタ10は正常に動作し、コントローラ
14からの出力信号「1」はそのまま出力される。Next, the operation will be described. When no person is present in the area A by the sensor 12, an output permission signal “1” is input to the Peltier element 5. When the output permission signal “1” is input, the Peltier element 5 absorbs the heat of the transistor 10 at the bonding surface 5 c that is in close contact with the heat sink 2.
Electricity is supplied through the wire 6. The heat of the Peltier element 5 is radiated through the radiator 8 or the outside air. As shown in FIG. 3, the setting of the fusing temperature t 0 of the thermal fuse 3 is as follows.
The temperature t 1 is a temperature of the transistor 10 when absorbing heat, and the temperature t 2 is a normal operating temperature which is a heat generation temperature when the transistor 10 is energized when the Peltier element 5 does not absorb heat.
1 <and t 0 <t 2. When the output signal from the controller 14 is output transistor 10 generates heat, but the temperature of the chip 1 of the transistor 10 by the endothermic reaction of Peltier element 5 is maintained below a temperature t 0 to blowing of the thermal fuse 3, the transistor 10 Works fine and the controller
The output signal "1" from 14 is output as it is.
【0010】センサ12により領域Aに人の存在が検知さ
れた時、センサ12から出力許可信号「1」が出力され
ず、ペルチエ素子5への通電が停止し、ペルチエ素子5
の吸熱動作も停止している。この時誤ってコントローラ
14から出力信号「1」が出力されると、トランジスタ10
のチップ1の温度は吸熱動作が停止しているので、発熱
により温度ヒューズ3の溶断する温度t0 を越えて通常
の動作温度t2 となる。その為温度ヒューズ3は溶断し
てトランジスタ10は断線故障状態となり、トランジスタ
10のチップ1への通電が停止する。したがってこの時コ
ントローラ14から誤って出力信号「1」が出力されても
トランジスタ10の通電が遮断されるので出力信号「1」
はアクチュエータ11へ出力されず、フェールセーフ性が
維持される。When the presence of a person in the area A is detected by the sensor 12, the output permission signal "1" is not output from the sensor 12, and the power supply to the Peltier element 5 is stopped.
Endothermic operation has also stopped. This time mistakenly the controller
When the output signal "1" is output from the transistor 14, the transistor 10
Since the heat absorption operation of the chip 1 is stopped, the temperature of the chip 1 exceeds the temperature t 0 at which the temperature fuse 3 is blown by the heat generation, and becomes the normal operation temperature t 2 . Therefore, the thermal fuse 3 is blown, and the transistor 10 is disconnected.
The energization to the ten chips 1 is stopped. Therefore, even if the output signal "1" is erroneously output from the controller 14 at this time, the energization of the transistor 10 is cut off, so that the output signal "1"
Is not output to the actuator 11, and the fail-safe property is maintained.
【0011】またトランジスタ10は出力許可信号がない
時に誤って出力が発生した場合には、自ら出力を遮断す
る構造であり、断線故障モードのみ存在して短絡故障モ
ードの存在しない非対称故障素子である為、さらにフェ
ールセーフ性を高めることが出来る。かかる構成によれ
ば、フェールセーフなトランジスタ10等を、出力許可信
号が入力されている時はペルチエ素子5で吸熱し、出力
許可信号が入力されていない時にコントローラ14から出
力信号「1」が出力された場合、トランジスタ10の正常
動作温度でトランジスタ10の電流入出力用配線である温
度ヒューズ3を溶断する構成とすることにより、安全が
確認された時のみトランジスタ10の通電を許可する構成
とすることが出来る。またトランジスタ10が自ら出力を
遮断する構造であり断線故障のみ存在する非対称故障素
子であるので、フェールセーフ性が高められる。そし
て、従来、使用されてきたフェールセーフ機能を有する
高価な機械式リレーに置き換えることが出来、半導体チ
ップのパッケージの中にこのような機能が単純化されて
収納された構成となるので、小型化を実現してさらに価
格を低減することが出来、特にフェールセーフ処理が要
求される分野において、既存のシステムの置き換え、あ
るいは新しいシステムの構築にも用いることが出来、極
めて有用である。The transistor 10 has a structure in which if an output is erroneously generated when there is no output permission signal, the transistor 10 itself shuts off the output. The transistor 10 is an asymmetrical fault element in which only a disconnection fault mode exists and no short-circuit fault mode exists. Therefore, the fail-safe property can be further improved. According to this configuration, when the output permission signal is input, the Peltier element 5 absorbs the heat of the fail-safe transistor 10 and the like, and the output signal “1” is output from the controller 14 when the output permission signal is not input. In such a case, the temperature fuse 3 which is the current input / output wiring of the transistor 10 is blown at the normal operating temperature of the transistor 10, so that energization of the transistor 10 is permitted only when safety is confirmed. I can do it. Further, since the transistor 10 has a structure in which the output is cut off by itself and is an asymmetrical fault element in which only a disconnection fault exists, fail-safe performance is improved. Then, it can be replaced with an expensive mechanical relay having a fail-safe function which has been conventionally used, and such a function is simplified and stored in a package of a semiconductor chip. Is realized, and the cost can be further reduced. In particular, in a field where a fail-safe process is required, it can be used for replacing an existing system or constructing a new system, which is extremely useful.
【0012】尚、本実施例ではペルチエ素子5を樹脂7
でモールドしたが、図4のようにペルチエ素子5を一般
市販品である樹脂モールドタイプのトランジスタのヒー
トシンク2に絶縁物等を介して密着させるようにしても
よい。このようにすることにより、トランジスタ10が破
損してトランジスタ10を交換しても、非常に高価なペル
チエ素子5をまた使用できる。In this embodiment, the Peltier element 5 is
However, as shown in FIG. 4, the Peltier element 5 may be closely adhered to the heat sink 2 of a resin-molded transistor which is a commercially available product via an insulator or the like. In this way, even if the transistor 10 is damaged and the transistor 10 is replaced, the very expensive Peltier element 5 can be used again.
【0013】また、ペルチエ素子5を図5のように構成
してもよい。図5の構成は、例えばステンレス等の金属
パッケージ21にペルチエ素子5を収納したものである。
ここで、金属パッケージ21aを接合面5cに密着させ、
金属パッケージ21bを絶縁体7bを介して導体5d、5
eに密着させ、金属パッケージ21a、21bが其々吸熱
側、発熱側となる為、断熱材22で其々の間を断熱する。
そしてこの断熱材22に、ペルチエ素子5の半導体5a、
5bに配線しているワイヤ6を貫通させる。この金属パ
ッケージ21を、吸熱側の金属パッケージ21aをヒートシ
ンクにして、絶縁物等を介して密着させる。このように
構成することにより、ペルチエ素子5の交換が非常に容
易となる。Further, the Peltier element 5 may be configured as shown in FIG. The configuration of FIG. 5 is such that the Peltier element 5 is housed in a metal package 21 such as stainless steel.
Here, the metal package 21a is brought into close contact with the bonding surface 5c,
The metal package 21b is connected to the conductors 5d, 5
e, and the metal packages 21a and 21b are on the heat absorbing side and the heat generating side, respectively.
Then, the semiconductor 5a of the Peltier element 5 is
The wire 6 wired to 5b is penetrated. The metal package 21 is brought into close contact with the heat-absorbing side metal package 21a via an insulator or the like using the heat sink as the heat sink. With such a configuration, replacement of the Peltier element 5 becomes very easy.
【0014】[0014]
【発明の効果】以上説明したように本発明によれば、安
全が確認されて出力許可信号が出力されている時、半導
体素子を吸熱し、出力許可信号が出力されていない時、
吸熱動作を停止し、この時誤って半導体素子に通電され
れば半導体素子の通電線を断線させることにより、安全
が確認された時のみ半導体素子への通電を許可すること
が出来る。また半導体素子が断線故障モードだけが存在
する非対称故障素子とすることによりフェールセーフ性
を高めることが出来、従来、煩雑な構造であったフェー
ルセーフ機能を有するものに置き換えることが出来、パ
ッケージの中にフェールセーフチェック機能が収納され
た半導体素子として、小型化を実現することが出来、さ
らに価格も低減する。As described above, according to the present invention, when the safety is confirmed and the output permission signal is output, the semiconductor device absorbs heat, and when the output permission signal is not output,
The heat absorption operation is stopped, and if the semiconductor element is energized by mistake at this time, the energization line of the semiconductor element is disconnected, so that energization to the semiconductor element can be permitted only when safety is confirmed. Further, the fail-safe function can be enhanced by using an asymmetrical failure element in which only the disconnection failure mode exists in the semiconductor element, and the semiconductor element can be replaced with an element having a fail-safe function, which has conventionally been a complicated structure. As a semiconductor device having a fail-safe check function housed therein, downsizing can be realized and the price is further reduced.
【図1】本発明の一実施例を示す回路図FIG. 1 is a circuit diagram showing one embodiment of the present invention.
【図2】図1の半導体素子を示す断面図FIG. 2 is a sectional view showing the semiconductor device of FIG. 1;
【図3】図2の半導体の動作温度の説明図FIG. 3 is an explanatory diagram of an operating temperature of the semiconductor of FIG. 2;
【図4】フェールセーフ半導体素子の別の構成図FIG. 4 is another configuration diagram of a fail-safe semiconductor device.
【図5】フェールセーフ半導体素子の別の構成図FIG. 5 is another configuration diagram of a fail-safe semiconductor device.
1 チップ 2 ヒートシンク 3 温度ヒューズ 5 ペルチエ素子 5a p型半導体 5b n型半導体 11 アクチュエータ 12 センサ 13 AND回路 14 コントローラ 21 金属パッケージ 22 断熱材 Reference Signs List 1 chip 2 heat sink 3 thermal fuse 5 Peltier element 5a p-type semiconductor 5b n-type semiconductor 11 actuator 12 sensor 13 AND circuit 14 controller 21 metal package 22 heat insulating material
Claims (1)
が確認された時にのみ入力される出力許可信号で電気エ
ネルギが印加されて吸熱する吸熱手段と、 前記半導体素子の通電線であって、半導体素子の通常の
動作温度より低く吸熱手段の吸熱動作時の温度よりも高
い所定温度で断線する断線手段と、 を備えたことを特徴とするフェールセーフ半導体素子。A heat-absorbing means which is in close contact with a heat sink of a semiconductor element and absorbs heat by applying electric energy with an output permission signal which is input only when safety is confirmed; A fail-safe semiconductor device, comprising: disconnection means for disconnecting at a predetermined temperature lower than a normal operating temperature of the element and higher than a temperature of the heat absorbing means during the heat absorbing operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19916791A JP2890075B2 (en) | 1991-08-08 | 1991-08-08 | Fail-safe semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19916791A JP2890075B2 (en) | 1991-08-08 | 1991-08-08 | Fail-safe semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0547996A JPH0547996A (en) | 1993-02-26 |
JP2890075B2 true JP2890075B2 (en) | 1999-05-10 |
Family
ID=16403274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19916791A Expired - Lifetime JP2890075B2 (en) | 1991-08-08 | 1991-08-08 | Fail-safe semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2890075B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722549A (en) * | 1993-06-30 | 1995-01-24 | Pioneer Electron Corp | Electronic cooling semiconductor device |
US5441102A (en) * | 1994-01-26 | 1995-08-15 | Sun Microsystems, Inc. | Heat exchanger for electronic equipment |
US5461766A (en) * | 1994-01-26 | 1995-10-31 | Sun Microsystems, Inc. | Method for integrally packaging an integrated circuit with a heat transfer apparatus |
US5921087A (en) * | 1997-04-22 | 1999-07-13 | Intel Corporation | Method and apparatus for cooling integrated circuits using a thermoelectric module |
-
1991
- 1991-08-08 JP JP19916791A patent/JP2890075B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0547996A (en) | 1993-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6628491B1 (en) | Semiconductor component with a circuit for driving an electrical load | |
CN111066116B (en) | power conversion device | |
US20190355633A1 (en) | Power semiconductor device with active short circuit failure mode | |
CN110998777B (en) | Power conversion device | |
US6529062B2 (en) | Power module | |
JP2008235502A (en) | Resin-sealed semiconductor device | |
JP2002232280A (en) | Load controller | |
US7742269B2 (en) | Circuit breaker | |
JP2890075B2 (en) | Fail-safe semiconductor device | |
JP3889562B2 (en) | Semiconductor device | |
JP5781185B1 (en) | Resin-sealed semiconductor device | |
JP5270196B2 (en) | Semiconductor device and inverter system provided with the semiconductor device | |
WO2010084550A1 (en) | Semiconductor module and control method of same | |
JP2005175439A (en) | Semiconductor device and automobile equipped with the same | |
US20030072544A1 (en) | Optical coupling device | |
JP2007049810A (en) | Semiconductor device for power converter and power converter with temperature protection function having the semiconductor device | |
JP7536190B2 (en) | Semiconductor module and power conversion device | |
JPH09163592A (en) | Switching member with protection function and control circuit unit using the same | |
US6323531B1 (en) | Two-chip power IC having an improved short-circuit response | |
US20170338193A1 (en) | Power semiconductor module with short-circuit failure mode | |
JP2006332176A (en) | Semiconductor device | |
JP5578097B2 (en) | Semiconductor device cooling structure | |
JP7396264B2 (en) | Semiconductor modules and power conversion devices | |
CN218975436U (en) | Semiconductor device and electronic apparatus | |
JP4615506B2 (en) | Resin-sealed semiconductor device |